CN113223994A - 用于抑制暗电流的浅沟槽隔离(sti)结构及形成方法 - Google Patents

用于抑制暗电流的浅沟槽隔离(sti)结构及形成方法 Download PDF

Info

Publication number
CN113223994A
CN113223994A CN202011037277.3A CN202011037277A CN113223994A CN 113223994 A CN113223994 A CN 113223994A CN 202011037277 A CN202011037277 A CN 202011037277A CN 113223994 A CN113223994 A CN 113223994A
Authority
CN
China
Prior art keywords
trench
substrate
sti
depth
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011037277.3A
Other languages
English (en)
Inventor
文成烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Howe Technology Co ltd
Omnivision Technologies Inc
Original Assignee
Howe Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Howe Technology Co ltd filed Critical Howe Technology Co ltd
Publication of CN113223994A publication Critical patent/CN113223994A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)
  • Light Receiving Elements (AREA)

Abstract

一种在具有大量像素的晶片级图像传感器中的器件之间制造目标浅沟槽隔离(STI)结构的方法，包括蚀刻沟槽，该沟槽具有比目标STI结构更大的深度和宽度，并且在沟槽中外延生长基板材料达提供隔离结构的目标深度和宽度所必需的时间长度。在半导体基板中形成的STI结构包括在基板中蚀刻的沟槽，其深度和宽度大于STI结构的深度和宽度，以及在沟槽中外延生长的半导体材料，以提供STI结构的临界尺寸和目标深度。一种图像传感器，包括半导体基板、光电二极管区域、像素晶体管区域以及光电二极管区域与像素晶体管区域之间的STI结构。

Description

用于抑制暗电流的浅沟槽隔离(STI)结构及形成方法
技术领域
本申请公开了一种用于抑制暗电流的浅沟槽隔离(STI)结构及形成方法。
背景技术
使用互补金属氧化物半导体(CMOS)技术的晶片级制造已经使得能够在包括汽车、安全和移动装置的许多应用中并入相机模块。例如，图1描绘了对场景成像的相机190。相机190包括图像传感器100，图像传感器100包括像素阵列154。在实施方式中，像素阵列154是形成在诸如硅的半导体晶片基板中的各个像素的阵列。在汽车应用中使用的类似相机包括例如后置相机、以及前置和侧置相机。
持续存在对图像传感器中更高分辨率的需求，优选地通过增加晶片上的像素数量同时将整个图像传感器保持在相同尺寸或更小尺寸来实现。图像传感器中的像素越多，由图像传感器捕获的图像的分辨率越大。这既可通过减小像素尺寸来实现，使得可在晶片上放置更多的像素，也可通过减小像素之间的空间来实现。
图像传感器中的每个像素均包括若干器件，这些器件包括例如光电二极管和多个晶体管。为了有效运行，图像传感器中的器件必须彼此电隔离。然而，随着像素尺寸变得更小，器件隔离变得更加困难，特别是在器件之间的电流泄漏方面。浅沟槽隔离(STI)是在晶片基板中蚀刻沟槽以隔离像素和像素内的个别器件的半导体处理技术，然而，此技术通常导致陷阱辅助隧穿和增加的暗电流，尤其当用于高温环境中时，诸如在汽车应用中经常发现的那些。
图2A和图2B是制造期间STI结构的剖视图。参照图2A，基板 202由硅形成，尽管也可使用其它半导体材料，例如，掺杂有n型或p 型掺杂剂的大块基板硅基板、绝缘硅(SOI)基板、硅锗或砷化镓。在基板202上生长垫氧化层204，然后在垫氧化层204上形成垫氮化层206的掩模层。在将垫氮化层206图案化的光刻过程之后，通过各向同性干法蚀刻(例如，等离子蚀刻)的过程将沟槽208蚀刻穿过垫氧化层204和垫氮化层206并进入基板202。沟槽208具有目标宽度，该目标宽度是指基于基板202上后续器件制造的要求的临界尺寸CD 和目标深度TD。
图2B示出了经过附加的处理步骤之后的完整STI结构，附加处理步骤包括例如衬垫氧化、氧化物填充、化学机械抛光(CMP)和氮化物去除。沟槽208填充有形成氧化物帽214的氧化物210。薄氧化物层212保留在基板202的有源部分上，以准备进一步的处理。氧化物帽214的宽度稍微小于STI边界，如间隙G所示。这是氮化物去除蚀刻过程的结果，氮化物去除蚀刻过程通常也去除氧化物的一部分。
由蚀刻而产生的沟槽208的壁和底部上的硅悬挂键可有助于增加暗电流。沿着沟槽侧壁或在二氧化硅与硅界面之间形成的悬挂键或断裂键形成陷阱位置。这些陷阱位置可在操作期间俘获电子或空穴，从而在各个像素的光电二极管区域内或附近生成电流，并有助于在没有入射光的情况下在光电二极管区域中生成暗电流或电流。用于解决该问题的一种方法是热退火和衬垫氧化的表面处理过程，其在STI结构侧壁上生长薄氧化物层，然而，该方法仍然留下足够的Si悬挂键，引起暗电流。另一方法是硼注入以钝化STI-Si界面，然而，硼扩散到沟槽周围的硅中，并因此通过减小光电二极管面积来影响光电二极管的全阱容量。因此，这些过程不能完全解决硅悬挂键。
发明内容
在第一方面，在半导体基板中形成目标浅沟槽隔离(STI)结构的方法包括在半导体基板中蚀刻具有底部和侧壁的沟槽，所述沟槽具有比目标STI结构的目标深度(TD)更深的深度(D)和比目标STI结构的临界尺寸(CD)更宽的宽度(W)；以及通过在沟槽中外延生长半导体材料来减小沟槽的深度和宽度，直至深度达到目标深度，宽度等于临界尺寸。
在第二方面，具有目标深度TD和临界尺寸CD的浅沟槽隔离 (STI)结构包括：半导体基板，所述半导体基板具有形成沟槽的基板顶表面，沟槽延伸到半导体基板中，并且相对于围绕沟槽的基板顶表面的平坦区域具有沟槽深度D，使得D大于TD，以及在基板顶表面处具有沟槽宽度W，使得W大于CD；以及在沟槽中外延生长的半导体材料，以提供深度等于TD和临界尺寸等于CD的STI结构。
在第三方面，图像传感器包括：半导体基板；光电二极管区域，其包括形成在半导体基板的基板顶表面的平坦区域中的一个或多个光电二极管；像素晶体管区域，其包括形成在基板顶表面的平坦区域中的一个或多个像素晶体管；浅沟槽隔离(STI)结构，其形成在光电二极管区域与像素晶体管区域之间，STI结构具有目标深度TD和临界尺寸CD，STI结构包括沟槽，该沟槽延伸到半导体基板中，并且相对于围绕沟槽的基板顶表面的平坦区域具有沟槽深度D，使得D大于TD，以及在基板顶表面处具有沟槽宽度W，使得W大于CD；以及在沟槽中外延生长的半导体材料，以提供深度等于TD和临界尺寸等于CD 的STI结构。
附图说明
图1描绘了在实施方式中包括图像传感器的相机。
图2A和图2B是浅沟槽隔离(STI)结构的剖视图。
图3A是根据实施方式的在半导体基板中蚀刻的沟槽的剖视图。
图3B是在实施方式中在后续制造步骤中图3A的STI的剖视图。
图3C是在实施方式中在后续制造步骤中图3B的STI的剖视图。
图3D是在实施方式中在后续制造步骤中图3C的STI的剖视图。
图3E是根据实施方式的STI结构的剖视图。
图4是示出实施方式中用于制造STI结构的方法的流程图。
图5A是在实施方式中包含STI隔离结构的图像传感器的像素布局。
图5B是在实施方式中沿着图5A的切割线B-B′的剖视图。
具体实施方式
在实施方式中，可在晶片基板中形成具有宽度(通常称为临界尺寸(CD)和目标深度(TD))的目标浅沟槽隔离(STI)结构。在基板中制造光电二极管、晶体管和其它器件之前，执行晶片基板中的STI 形成。STI结构的CD显著影响像素的密度，并因此影响图像传感器的性能。图3A至图3E描绘了根据实施方式的STI结构的形成中的几个阶段。图3A至图3E在以下描述中最好一起观察。
图3A是基板302、垫氧化层304和垫氮化层306的剖视图。在实施方式中，基板302由硅形成，尽管可使用其它半导体材料，例如，掺杂有n型或p型掺杂剂的大块基板硅基板、绝缘硅(SOI)基板、硅锗等。垫氧化层304可通过热氧化过程在基板302的平坦表面305 (例如，前侧表面)上形成薄氧化层而形成。在一个示例中，可例如通过使用诸如化学气相沉积或物理气相沉积过程的沉积过程在垫氧化层304上沉积氮化硅材料而在垫氧化层304上形成垫氮化层306。垫氮化层306用于对基板302的表面进行图案化的光刻过程，以准备蚀刻沟槽308。
通过各向同性干法蚀刻(例如，等离子蚀刻)的过程将沟槽308 图案化并蚀刻穿过垫氧化层304和垫氮化层306并进入基板302中。在实施方式中，各向同性干法蚀刻参数取决于基板302的材料且包括压力、气体组成(例如，氧气O2、氟气、SF6、CF4、CHF3、C4F8)、气体生成或注入方法和发电机功率。当从沟槽308移除材料时，蚀刻过程在沟槽的侧壁和底部上留下硅(Si)悬挂键310。为了说明清楚，在图3A中并非所有Si悬挂键都用参考数字标记。
在实施方式中，沟槽308蚀刻到基板302中比目标STI结构的目标深度(TD)更深的深度D，并且蚀刻到比目标STI结构的临界尺寸(CD)更宽的宽度W。在实施方式中，深度D和目标深度(TD)是指从基板302的平坦表面305(例如，基板302的前侧表面或基板302 的基板顶表面)到基板302中的深度或距离。在蚀刻之后，沟槽308 可经受表面处理过程，以去除一些Si缺陷并降低沟槽表面处的湿度，例如，SiConiTM和氢烘烤。例如，SiConiTM是软干式化学蚀刻过程(例如，等离子体)，其可通过将待蚀刻的区域暴露于诸如H2、HF3和NH3的蚀刻剂来选择性地去除氧化的硅表面缺陷。氢烘烤是随后的表面清理过程，用于去除存在与硅界面上的氧化物。然而，这些过程不能去除由蚀刻产生的所有Si悬挂键。
图3B是外延生长过程之后的基板302的剖视图。沟槽308的深度D和宽度W已被外延生长区312减小。对应于基板302的材料的半导体材料生长在区域312内的沟槽308的侧壁和底部上，如箭头314 所示。通常，外延是在基板上形成新层的过程，与导致随机晶体取向的其它技术相反，所述新层具有与基板的晶体结构对准的晶体结构。在实施方式中，使用例如BH3(硼烷)和SiH4(硅烷)的气相外延生长过程在约700℃至750℃的温度下执行。尽管给出了代表性示例，但是可使用任何合适的外延生长过程。
选择外延生长过程的参数，诸如时间长度、生长速率和温度，以在沟槽308的底部和侧部上生长基板材料，使得沟槽减小到目标STI 结构的CD和TD。在实施方式中，通过外延生长过程将沟槽308的深度减小约50至500埃的量x。由于沟槽308的几何形状，侧壁生长速率约为沟槽底部生长速率的25-35％。在实施方式中，每个侧壁均经历外延生长
Figure RE-GDA0002884085140000051
其中，系数α在约0.25至0.35之间。这在每个侧壁上产生约15至150埃的αx的范围。
因为基板材料外延生长在沟槽308的表面上，所以如图3A所示的沟槽308的侧壁和底部上的Si悬挂键310被固化。在STI结构制造中并入外延生长步骤意味着在沟槽308中生长的材料具有与基板302 的晶体结构对准的晶体结构。后续STI处理步骤在图3C和图3D中示出。图3C是衬垫氧化步骤之后的基板302的剖视图，其中，在沟槽308中生长薄氧化层，并进行氧化物间隙填充，其中，沉积介电材料 316(例如，氧化硅)，填充沟槽308并覆盖垫氮化层306。随后进行化学机械抛光(CMP)过程，以将介电材料层309平坦化，用于后续处理步骤。
图3D是在从垫氮化层306的平坦表面去除过量的介电材料316 的处理步骤之后的基板302的剖视图。该步骤还去除已填充垫氮化层306内的沟槽308的介电材料316的一部分，如317处所示。随后，通过各向异性蚀刻过程(例如，湿法蚀刻过程)去除氮化物掩模或垫氮化层306，各向异性蚀刻过程类似于在蚀刻沟槽308之前用于图案化基板302的过程，如图3A所示。
图3E是具有目标STI结构的CD和TD的STI结构318的实施方式的剖视图。STI结构318包括氧化物帽322，其从基板302的平坦表面305突出且跨越在平坦表面305上的沟槽308的相对侧之间。上面参考图3D描述的各向异性蚀刻过程也可去除垫氧化层304和氧化物帽322的一部分。在实施方式中，氧化物帽322的高度h(例如，氧化物帽322的平坦顶表面与垫氧化层304的平坦顶表面之间的距离) 与垫氮化层306和垫氧化层304的初始厚度以及用于去除垫氮化层 306的蚀刻过程有关。
在实施方式中，氧化物帽322的宽度W与图3A的沟槽308的宽度W相关，并且大于STI结构318的CD。例如，氧化物帽322的该宽度W与侧壁外延生长的厚度(例如，如图3B所示的外延生长区312 的厚度)有关，并为STI结构318提供更好的轮廓。因为垫氮化层306 蚀刻成具有用于具有宽度W的沟槽308的开口(图3A)，所以随后介电质316的沉积(图3C)导致垫氮化层306内的介电材料的更宽的区域，例如，与图2A的垫氮化层206比较，垫氮化层306具有与沟槽 208的CD相同的用于沟槽208的开口。在图3E中，氧化物帽322比 STI结构318的CD宽，延伸跨过STI结构318的边界(或基板与介电材料316之间的界面)至到基板302的平坦表面305(例如，前侧表面或基板顶表面)的至少横向距离d。
氧化物帽322防止STI结构318的角320暴露。尽管在图3E中仅示出了一个角，但是下面的讨论适用于所示剖视图中的氧化物帽 322的两侧。当角320暴露时，如图2B中的间隙G所示，当在基板 302中形成栅电极时，这可能由于栅极泄漏而导致TDDB(时间相关的介电质击穿)故障。这反过来可降低附近晶体管器件(例如，源极跟随器、复位晶体管、行选择晶体管)的阈值电压Vt。氧化物帽322 和垫氧化层304(用作晶体管器件的栅极氧化物)的重叠区域324(由圆圈区域表示)使TDDB故障最小化，并提高并入STI结构318的器件(例如，图像传感器器件)的可靠性。
图4是示出实施方式中用于制造STI结构的方法400的流程图。方法400包括步骤412和414。在实施方式中，方法400还包括步骤 402、404、406、408、410和416中的至少一个。在实施方式中，方法400还包括步骤414。
步骤402包括制备如图3A所示的具有垫氧化层和垫氮化层的半导体基板。在步骤402的示例中，在基板302上形成垫氧化层304和垫氮化层306，但也可使用其它半导体材料。在实施方式中，可使用各种方法来形成垫氧化层304和垫氮化层306，如以上参考图3A所讨论的。垫氮化层306用于对基板302的表面进行图案化的光刻过程，以准备蚀刻沟槽308。
步骤404包括限定目标STI结构的临界尺寸(CD)和目标深度 (TD)。在步骤404的示例中，基于形成于基板中的图像传感器的优选像素密度和优选性能来选择目标STI结构的CD和TD。步骤406包括选择用于外延生长过程的参数。在步骤406的示例中，所选择的参数将提供x的底部厚度的生长和系数α在0.25至0.35之间的
Figure RE-GDA0002884085140000071
的侧壁厚度的生长。这在每个侧壁上产生约15到150埃的αx的范围。
步骤408包括确定图3A至图3E的沟槽308的蚀刻宽度。在步骤 408的示例中，确定宽度W，该宽度W基本上等于CD加上侧壁厚度αx 的两倍，其中α是正的并且小于或等于1。在实施方式中，系数α在0.25 和0.35之间。步骤410包括确定深度D，该深度D基本上等于TD加上底部厚度x。在实施方式中，步骤406至410可以以任何次序和/或迭代地执行。
步骤412包括团案化和蚀刻沟槽308。在实施方式中，步骤412 包括在蚀刻过程之前使沟槽308图案化。在步骤412的示例中，选择蚀刻过程的至少一个参数以产生具有如步骤408和410中所确定的宽度W和深度D的沟槽308。步骤414包括根据在步骤406中选择的参数执行外延生长过程。
步骤416可包括剩余的半导体制造步骤，包括如上所述和图3C 至图3D中所示的衬垫氧化、介电质填充(例如，氧化物填充)、化学机械抛光(CMP)和氮化物去除。
在实施方式中，上述方法400和STI结构318在使用垫氮化物作为掩模在基板上形成沟槽方面提供了额外的益处。光刻过程在可有效掩蔽的区域的尺寸上具有较低的有效限制。这也限制了对于目标STI 结构可实现的临界尺寸(例如，目标沟槽宽度)。在实施方式中，可通过在图案化限制处蚀刻沟槽，然后在沟槽中外延生长额外的基板材料来形成甚至小于较低光刻图案化限制的目标STI结构。这进一步减小了STI(光电二极管区域与像素晶体管区域之间的间隔物)的空间，并增加了用于光电二极管的基板上的面积，因此可形成更大尺寸的像素阵列，从而实现更高的成像分辨率。
方法400提供了浅沟槽隔离结构，其在通过等离子蚀刻产生的沟槽的底部和侧壁上没有Si悬挂键，因为硅在这些表面上外延生长，从而固化Si悬挂键。在实施方式中，可使用任何类型的基板，包括掺杂硅，因为掺杂硅也可外延生长以匹配基板。这提供了没有由硼注入掺杂引起的硅表面损伤的掺杂基板。
图5A描绘了图像传感器的部分像素布局。图5B描绘了根据实施方式的沿着图5A的切割线B-B′的剖视图。图5A和图5B在下面的描述中最好一起观察。图5A是示出根据实施方式的由STI隔离结构分开的两个相邻像素的平面图。每个像素均包括具有有源区域(或光感测区域)500和像素晶体管区域514的基板。在基板的有源区域中形成光电二极管502、转移晶体管504和浮动扩散节点506。转移晶体管 504中的每一者均响应于在相应转移晶体管504的转移栅极503处接收的转移信号而选择性地将光生电荷从相应光电二极管502转移到相应浮动扩散节点506。光电二极管502和浮动扩散节点506由具有第一导电类型(例如，与具有第二导电类型(例如，P型)的基板相对的N型)的掺杂区域形成。导电类型的极性可根据电路设计而反转。诸如复位晶体管508、源极跟随器晶体管510和行选择晶体管512的像素晶体管形成在邻近有源区域的基板的像素晶体管区域514中。有源区域500中的光电二极管502通过STI结构516和518与像素晶体管区域514中的像素晶体管隔离开，STI结构516和518对应于图3E 的STI结构318。在一些实施方式中，相对于基板的正面540a(图5B)，与像素晶体管区域514中的每个相应像素晶体管相关联的源极和漏极区域的结深度小于或浅于个别STI结构516和518的目标深度(TD)。
在一个示例中，复位晶体管508、源极跟随器晶体管510和行选择晶体管512是N沟道晶体管。在这样的示例中，各个复位晶体管508、源极跟随器晶体管510和行选择晶体管512的源极和漏极区域是N型掺杂区域，即与基板的第一导电类型相反的第二导电类型的掺杂区域。
在所示示例中，参照图5B，光电二极管502由像素晶体管区域 514隔开，如图5A的平面图所示。在实施方式中，像素晶体管区域 514包括形成在第一导电类型的阱区域(本文称为P型阱520)中的 STI结构516和518以及深沟槽隔离结构522、524。使用P型阱520 围绕STI结构516和518为STI结构516和518的侧壁提供进一步的钝化。深沟槽隔离结构522和524分别位于STI结构516和518下方。在一个实施方式中，在基板的背侧540b上形成具有填充介电材料的深沟槽隔离结构522和524。深沟槽隔离结构522和524配置成从基板的背侧540b延伸到基板中，且在相应STI结构516和518的底部上着陆。设置钉扎层534以钝化氧化层536与光电二极管502的硅表面之间的氧化硅/硅界面，以减小与氧化硅/硅界面相关联的暗电流噪声。钉扎层534是与P型阱520和基板相同的第一导电类型的掺杂区域。在一个示例中，钉扎层534配置成具有比P型阱520更高的掺杂浓度。钉扎层534和P型阱520接地。在实施方式中，STI结构516和518 以及深沟槽隔离结构522、524共同将像素晶体管(例如，复位晶体管、源极跟随器晶体管和行选择晶体管)与设置在有源区域500中的光电二极管502隔离开。
在一些实施方式中，深沟槽隔离结构522、524也可设置在相邻的光电二极管502之间，并在相邻的光电二极管502之间提供电隔离。
源极跟随器晶体管510的源极跟随器栅极510g分别位于STI结构 516和518的氧化物帽526和528之间，如剖视图A-A'所示。如上文参照图3E所讨论的，氧化物帽528的重叠区532保护STI结构518 的角530。以使TDDB故障最小化并改进并入STI结构518的装置(例如，图像传感器装置)的可靠性。尽管在图5B中仅标识了一个角，但是氧化物帽528和氧化物帽526的两个角都被类似地保护。类似的益处也适用于复位晶体管508和行选择晶体管512。
为了简单起见，在图5A中示出了每单位像素两个光电二极管，但是在其它实施方式中，像素可包括更多或更少的光电二极管。类似地，所示像素布局展示了“四晶体管配置”，即用于每个相应像素的像素晶体管包括转移晶体管、复位晶体管，源极跟随器晶体管和行选择晶体管。在一些实施方式中，像素可配置成“三晶体管配置”，且仅包括转移晶体管、复位晶体管和源极跟随器晶体管。在一些实施方式中，像素可配置成“五晶体管配置”，且包括转移晶体管、行选择晶体管、源极跟随器晶体管、复位晶体管(以及溢出晶体管或双浮动扩散(DFD) 晶体管)。因此，像素中的光电二极管的数目和用于控制像素操作的像素晶体管的数目可取决于相关像素的配置。
通过在图像传感器的光电二极管与像素晶体管区域之间的隔离中使用STI结构516和518，可减小暗电流和白像素噪声，并改善图像传感器的成像性能。
特征的组合
在不脱离本公开的范围的情况下，上述特征以及下面要求保护的那些特征可以以各种方式组合。以下列举的实施方式示出一些可能的非限制性组合：
(A1)一种在半导体基板中形成目标浅沟槽隔离(STI)结构的方法，包括在半导体基板中蚀刻具有底部和侧壁的沟槽，所述沟槽具有比目标STI结构的目标深度(TD)更深的深度(D)和比目标STI 结构的临界尺寸(CD)更宽的宽度(W)；通过在沟槽中外延生长半导体材料，减小沟槽的深度和宽度，直至深度达到目标深度且宽度等于临界尺寸。
(A2)在方法(A1)中，半导体材料可在约700℃与750℃之间的温度下外延生长。
(A3)在方法(A1)中，外延生长的半导体材料可与半导体基板相同。
(A4)在方法(A1)至(A3)中的任一个中，半导体基板和外延生长的半导体材料可由硅形成。
(A5)在方法(A4)中，外延生长的半导体材料是掺杂硅。
(A6)方法(A1)至(A5)中的任一个还可包括氧化半导体基板，以在半导体基板的表面上形成氧化层。
(A7)方法(A6)还可包括用氧化物填充沟槽。
(A8)方法(A7)还可包括在基板顶表面上方形成具有大于CD 的宽度和高度h的氧化物帽。
(A9)在方法(A1)至(A8)中的任一个中，T-TD可在约50 和500埃之间。
(A10)在方法(A1)至(A9)中的任一个中，(W-CD)/2可在约15和150埃之间。
(A11)在方法(A1)至(A10)中的任一个中，当基板可具有顶表面时，该方法还可包括在顶表面中形成目标STI结构，并且在目标 STI结构的相对侧上的顶表面中形成光电二极管和至少一个像素晶体管。
(B1)一种具有目标深度TD和临界尺寸CD的浅沟槽隔离(STI) 结构，包括半导体基板，该半导体基板具有基板顶表面，基板顶表面形成延伸到半导体基板中的沟槽，并且该沟槽相对于围绕沟槽的基板顶表面的平坦区域具有沟槽深度D，使得D大于TD，并且在基板顶表面处具有沟槽宽度W，使得W大于CD；以及在沟槽中外延生长的半导体材料，以提供目标深度等于TD和临界尺寸等于CD的STI结构。
(B2)在结构(B1)中，外延生长的半导体材料与半导体基板相同。
(B3)在结构(B2)中，半导体基板和外延生长的半导体材料可由硅形成。
(B4)在结构(B3)中，外延生长的半导体材料是掺杂硅。
(B5)结构(B1)至(B4)中的任一个还可包括填充所述沟槽的氧化物。
(B6)结构(B1)至(B5)中的任一个还可包括在基板顶表面上方的具有大于CD的宽度和高度h的氧化物帽。
(B7)在结构(B1)至(B6)中的任一个中，T-TD可在约50和 500埃之间。
(B8)在结构(B1)至(B7)中的任一个中，(W-CD)/2可在约 15和150埃之间。
(B9)在结构(B1)至(B8)中的任一个中，STI结构可设置在晶片上，在形成于晶片上的至少一个光电二极管与至少一个像素晶体管之间。
(C1)一种图像传感器，包括：半导体基板；光电二极管区域，具有形成在半导体基板的基板顶表面的平坦区域中的一个或多个光电二极管；像素晶体管区域，包括形成在基板顶表面的平坦区域中的一个或多个像素晶体管；以及根据实施方式(B1)至(B9)中任一项的 STI结构，其根据(A1)至(A11)中任一项的方法实施方式形成在光电二极管区域与像素晶体管区域之间。
在不脱离本公开的范围的情况下，可在上述方法和系统中进行改变。因此，应当注意，包含在上述描述中或附图中所示的内容应当被解释为说明性的，而非限制性含义。在本文中，除非另有说明：(a) 形容词“示例性的”意指用作示例、实例或说明，和(b)短语“在实施方案中”等同于短语“在某些实施方案中”，并且不是指所有实施方案。所附权利要求旨在覆盖本文所述的所有一般和具体特征，以及本方法和系统的范围的所有陈述，从语言上讲，这些陈述可以说是落在权利要求的范围内。

Claims (19)

1.一种在半导体基板中形成目标浅沟槽隔离(STI)结构的方法，包括：
在所述半导体基板中蚀刻具有底部和侧壁的沟槽，所述沟槽具有比所述目标STI结构的目标深度(TD)更深的深度(D)和比所述目标STI结构的临界尺寸(CD)更宽的宽度(W)；以及
通过在所述沟槽中外延生长半导体材料来减小所述沟槽的所述深度和所述宽度，直到所述深度达到所述目标深度并且所述宽度等于所述临界尺寸。
2.根据权利要求1所述的方法，其中，所述半导体材料在约700℃与750℃之间的温度下外延生长。
3.根据权利要求1所述的方法，其中，所述外延生长的半导体材料与所述半导体基板相同。
4.根据权利要求3所述的方法，其中，所述半导体基板和所述外延生长的半导体材料包括硅，并且所述外延生长的半导体材料还包括掺杂硅。
5.根据权利要求1所述的方法，还包括氧化所述半导体基板，以在所述半导体基板的表面上形成氧化层。
6.根据权利要求5所述的方法，还包括在基板顶表面上方形成具有大于CD的宽度和高度h的氧化物帽。
7.根据权利要求1所述的方法，其中，所述半导体基板还包括顶表面，所述方法还包括：
在所述顶表面中形成所述目标STI结构；以及
在所述目标STI结构的相对侧的所述顶表面中形成光电二极管和至少一个像素晶体管。
8.一种具有目标深度TD和临界尺寸CD的浅沟槽隔离(STI)结构，包括：
半导体基板，具有形成沟槽的基板顶表面，所述沟槽延伸到所述半导体基板中，并且相对于围绕所述沟槽的所述基板顶表面的平坦区域具有沟槽深度D，使得D大于TD，并且在所述基板顶表面处具有沟槽宽度W，使得W大于CD；以及
半导体材料，在所述沟槽中外延生长，以提供深度等于TD和临界尺寸等于CD的所述STI结构。
9.根据权利要求8所述的STI结构，其中，所述外延生长的半导体材料与所述半导体基板相同。
10.根据权利要求9所述的STI结构，其中，所述半导体基板和所述外延生长的半导体材料包括硅。
11.根据权利要求10所述的STI结构，其中，所述外延生长的半导体材料包括掺杂硅。
12.根据权利要求8所述的STI结构，还包括在所述基板顶表面上方的具有大于CD的宽度和高度h的氧化物帽。
13.根据权利要求8所述的STI结构，其中，D-TD介于约50埃与500埃之间。
14.根据权利要求8所述的STI结构，其中，(W-CD)/2介于约15埃与150埃之间。
15.根据权利要求8所述的STI结构，其中，所述STI结构设置在晶片上，位于形成在所述晶片上的至少一个光电二极管与至少一个像素晶体管之间。
16.一种图像传感器，包括：
半导体基板；
光电二极管区域，包括形成在所述半导体基板的基板顶表面的平坦区域中的一个或多个光电二极管；
像素晶体管区域，包括形成在所述基板顶表面的所述平坦区域中的一个或多个像素晶体管；
浅沟槽隔离(STI)结构，形成在所述光电二极管区域与所述像素晶体管区域之间，所述STI结构具有目标深度TD和临界尺寸CD，所述STI结构包括：
沟槽，延伸到所述半导体基板中，并且相对于围绕所述沟槽的所述基板顶表面的所述平坦区域具有沟槽深度D，使得D大于TD，并且在所述基板顶表面处具有沟槽宽度W，使得W大于CD；以及
半导体材料，在所述沟槽中外延生长，以提供深度等于TD和临界尺寸等于CD的所述STI结构。
17.根据权利要求16所述的图像传感器，还包括填充所述沟槽的氧化物。
18.根据权利要求16所述的图像传感器，还包括在所述基板顶表面上方的具有大于CD的宽度和高度h的氧化物帽。
19.根据权利要求16所述的图像传感器，其中，D-TD介于约50埃与500埃之间，以及(W-CD)/2介于约15埃与150埃之间。
CN202011037277.3A 2020-01-21 2020-09-28 用于抑制暗电流的浅沟槽隔离(sti)结构及形成方法 Pending CN113223994A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/748,604 US11282890B2 (en) 2020-01-21 2020-01-21 Shallow trench isolation (STI) structure for suppressing dark current and method of forming
US16/748,604 2020-01-21

Publications (1)

Publication Number Publication Date
CN113223994A true CN113223994A (zh) 2021-08-06

Family

ID=76858265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011037277.3A Pending CN113223994A (zh) 2020-01-21 2020-09-28 用于抑制暗电流的浅沟槽隔离(sti)结构及形成方法

Country Status (3)

Country Link
US (2) US11282890B2 (zh)
CN (1) CN113223994A (zh)
TW (1) TWI785385B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114122041A (zh) * 2022-01-27 2022-03-01 广州粤芯半导体技术有限公司 图像传感器、其制备方法及电子设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189655B1 (en) * 2020-07-08 2021-11-30 Omnivision Technologies, Inc. Isolation structure for suppressing floating diffusion junction leakage in CMOS image sensor
US11984464B2 (en) * 2020-07-08 2024-05-14 Omnivision Technologies, Inc. CMOS image sensor having front side and back side trench isolation structures enclosing pixel regions and a capacitor for storing the image charge

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114741A (en) 1996-12-13 2000-09-05 Texas Instruments Incorporated Trench isolation of a CMOS structure
US20020106864A1 (en) * 2001-02-08 2002-08-08 Tai-Ju Chen Method for filling of a shallow trench isolation
KR100473476B1 (ko) * 2002-07-04 2005-03-10 삼성전자주식회사 반도체 장치 및 그 제조방법
US6888214B2 (en) 2002-11-12 2005-05-03 Micron Technology, Inc. Isolation techniques for reducing dark current in CMOS image sensors
JP2006506813A (ja) 2002-11-12 2006-02-23 マイクロン テクノロジー インコーポレイテッド Ｃｍｏｓイメージセンサにおける暗電流を減少させる接地ゲート及び分離技術
US20040164373A1 (en) * 2003-02-25 2004-08-26 Koester Steven John Shallow trench isolation structure for strained Si on SiGe
JP2005327858A (ja) * 2004-05-13 2005-11-24 Matsushita Electric Ind Co Ltd 固体撮像装置
US7186622B2 (en) 2004-07-15 2007-03-06 Infineon Technologies Ag Formation of active area using semiconductor growth process without STI integration
KR100741875B1 (ko) 2004-09-06 2007-07-23 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서 및 그의 제조 방법
KR100672666B1 (ko) 2004-12-29 2007-01-24 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
KR100721661B1 (ko) 2005-08-26 2007-05-23 매그나칩 반도체 유한회사 이미지 센서 및 그 제조 방법
US7429496B2 (en) 2005-08-30 2008-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Buried photodiode for image sensor with shallow trench isolation technology
KR100837271B1 (ko) 2006-08-10 2008-06-12 삼성전자주식회사 반도체 장치 및 그 제조방법
US7723206B2 (en) 2007-12-05 2010-05-25 Fujifilm Corporation Photodiode
US20110032405A1 (en) * 2009-08-07 2011-02-10 Omnivision Technologies, Inc. Image sensor with transfer gate having multiple channel sub-regions
US8232163B2 (en) 2010-11-01 2012-07-31 International Business Machines Corporation Lateral epitaxial grown SOI in deep trench structures and methods of manufacture
US9887234B2 (en) * 2014-01-24 2018-02-06 Taiwan Semiconductor Manufacturing Company Limited CMOS image sensor and method for forming the same
US20170018427A1 (en) * 2015-07-15 2017-01-19 Applied Materials, Inc. Method of selective epitaxy
CN107403835B (zh) 2016-05-19 2021-12-14 联芯集成电路制造(厦门)有限公司 半导体装置及其制作工艺
US9923009B1 (en) 2016-11-03 2018-03-20 Omnivision Technologies, Inc. Image sensor with hybrid deep trench isolation
US10170517B2 (en) 2016-12-13 2019-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming image sensor device
US10319768B2 (en) 2017-08-28 2019-06-11 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor scheme for optical and electrical improvement

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114122041A (zh) * 2022-01-27 2022-03-01 广州粤芯半导体技术有限公司 图像传感器、其制备方法及电子设备
CN114122041B (zh) * 2022-01-27 2022-03-29 广州粤芯半导体技术有限公司 图像传感器、其制备方法及电子设备

Also Published As

Publication number Publication date
US11705475B2 (en) 2023-07-18
US20210225927A1 (en) 2021-07-22
US20220115434A1 (en) 2022-04-14
TW202129941A (zh) 2021-08-01
US11282890B2 (en) 2022-03-22
TWI785385B (zh) 2022-12-01

Similar Documents

Publication Publication Date Title
JP5318955B2 (ja) 空隙を有する浅型トレンチ分離構造と、これを使用するｃｍｏｓ画像センサと、ｃｍｏｓ画像センサの製造方法
JP4051059B2 (ja) Ｃｍｏｓイメージセンサ及びその製造方法
US10784303B2 (en) Method of manufacturing a CMOS image sensor
US11705475B2 (en) Method of forming shallow trench isolation (STI) structure for suppressing dark current
JP5281008B2 (ja) 半導体基板に形成された素子を分離する方法
KR101682772B1 (ko) 에피텍셜 패시베이션 층을 갖는 ｃｍｏｓ 이미지 센서
US20060276014A1 (en) Self-aligned high-energy implantation for deep junction structure
US8614113B2 (en) Image sensor and method of fabricating the same
US11393866B2 (en) Method for forming an image sensor
US20230369377A1 (en) Method for forming an image sensor
US7429496B2 (en) Buried photodiode for image sensor with shallow trench isolation technology
CN107425018B (zh) 一种半导体器件的制造方法
CN113224089A (zh) 用于cmos图像传感器的浅沟槽隔离（sti）结构
KR100729742B1 (ko) 이미지 센서의 제조방법
CN115732521A (zh) 具有竖直转移栅极的图像传感器
US7732885B2 (en) Semiconductor structures with dual isolation structures, methods for forming same and systems including same
JP2010251628A (ja) 固体撮像装置およびその製造方法
US11862509B2 (en) Shallow trench isolation (STI) structure for CMOS image sensor
US20230131599A1 (en) Image sensor pixel with deep trench isolation structure
US10157950B2 (en) Pixel with spacer layer covering photodiode
CN118053887A (zh) 具有环绕式结构的图像传感器像素及其制备方法
JP2007043053A (ja) 固体撮像装置
JP2005347570A (ja) 固体撮像素子の製造方法
KR20070096555A (ko) 소자 분리 영역 형성 방법 및 이를 이용한 이미지 소자형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination