CN113219680B - 一种可调延时线芯片及其制作方法 - Google Patents

Abstract

本发明提供一种可调延时线芯片及其制作方法，可调延时线芯片包括基底层、波导芯层、上包层以及温控层；基底层具有一光刻面；波导芯层设于光刻面上，波导芯层内用以光波传播；上包层设于波导芯层的外侧面上，呈包覆波导芯层设置；温控层设于上包层背向波导芯层的侧壁面上，温控层用以控制温度变化；其中，波导芯层的折射率呈大于基底层和上包层的折射率设置。波导芯层设于基底层与上包层之间，光波在波导芯层内折射传播，温控层控制温度变化，通过热光效应，温度越高，折射率会增大，改变波导芯层的折射率，进而控制波导芯层的延时可调节，延时精度可从亚皮秒量级到数皮秒量级。

Description

一种可调延时线芯片及其制作方法

技术领域

本发明涉及集成光电子领域，特别涉及一种可调延时线芯片及其制作方法。

背景技术

光延时技术广泛应用于光通信领域中的全光交换、全光路由、全光缓存以及信号复用等方面。从上世纪年代至今，出现了多种光延时技术，如基于空间光学的延时技术、基于光开关和光纤长度的延迟线结构；基于光开关和光纤色散的延时技术基于光纤光栅的延时线；基于慢光效应实现的延时线等，基于光纤传输构建的延时系统与传统的基于电缆的相比，体积和重量都有很大程度地减小，但远未达到高集成度的要求，而且延迟精度只在数皮秒数量级。随着光电集成技术，特别是硅光子技术的成熟，集成光波导延时线的延迟精度可以达到亚皮秒量级。

通过改变波导的物理长度来实现不同延时的集成波导光延时线，难以在满足延时精度的同时实现最大延时量，这是因为延时精度由最短波导长度决定，而可变延时总量又与波导长度有关，若通过减小最短波长的长度来提高延时精度，则不利于实现大的可变延时总量，并且会使器件制备难度增加。光延时技术延时可调性较差，如何控制波导的延时亟待解决。

发明内容

本发明的主要目的是提出一种可调延时线芯片及其制作方法，旨在解决光延时技术中延时可调性较差问题。

为实现上述目的，本发明提出一种可调延时线芯片，包括：

基底层，具有一光刻面；

波导芯层，设于光刻面上，波导芯层内用以光波传播；

上包层，设于波导芯层的外侧面上，呈包覆波导芯层设置；以及，

温控层，设于上包层背向波导芯层的侧壁面上，温控层用以控制温度变化；

其中，波导芯层的折射率呈大于基底层和上包层的折射率设置。

可选的，沿背向上包层的方向，温控层依次包括引线层以及电极层。

可选的，电极层的材质为铬和金，引线层的材质为钨和钛。

可选的，波导芯层的材料为含锗二氧化硅；和/或，

上包层的材料为含硼磷二氧化硅材料。

可选的，波导芯层的锗浓度呈大于上包层的硼磷浓度设置。

本发明还提供一种可调延时线芯片的制作方法，可调延时线芯片的制作方法包括以下步骤：

在光刻面上沉积形成初始芯层；

通过光刻初始芯层得到波导芯层；

在波导芯层上沉积形成上包层；

在上包层背向波导芯层的侧壁面上镀膜形成温控层。

可选的，通过光刻初始芯层得到波导芯层还包括以下步骤：

在初始芯层上设置掩膜层；

在掩膜层上涂设第一光刻胶层，并曝光显影，得到预设芯层图案；

根据预设芯层图案，刻蚀掩膜层，形成待刻蚀图案；

根据待刻蚀图案，刻蚀初始芯层，并去除掩膜层以及第一光刻胶层，得到波导芯层。

可选的，在上包层背向波导芯层的侧壁面上镀膜形成温控层还包括以下步骤：

在上包层背向波导芯层的侧壁面上涂设第二光刻胶层，并曝光显影，得到预设温控层图案；

根据预设温控层图案，在上包层的侧壁面上镀膜形成温控层。

可选的，沿背向上包层的方向，温控层依次设置有引线层以及电极层；

所述根据预设温控层图案，在上包层的侧壁面上镀膜形成温控层还包括以下步骤：

根据预设温控层图案，在上包层的侧壁面上溅射引线层；

去除第二光刻胶层，涂设第三光刻胶层，并曝光显影，得到预设电极图案；

根据预设电极图案，蒸镀电极层；

剥离第三光刻胶层，以形成温控层。

可选的，在光刻面上沉积形成初始芯层还包括以下步骤：

在光刻面上，通过等离子体增强化学的气相沉积法形成初始芯层。

在本发明提供的技术方案中，波导芯层设于基底层与上包层之间，光波在波导芯层内折射传播，温控层控制温度变化，通过热光效应，温度越高，折射率会增大，改变波导芯层的折射率，进而控制波导芯层的延时可调节，延时精度可从亚皮秒量级到数皮秒量级。

附图说明

图1为本发明提供的可调延迟线芯片的截面结构示意图；

图2为图1中可调延迟线芯片的整体结构示意图；

图3为本发明提供的可调延迟线芯片的制作方法的流程结构示意图；

图4为图3中可调延迟线芯片的制作方法的结构变化示意图。

附图标号说明：

标号	名称	标号	名称
				100	可调延时线芯片	41	引线层
1	基底层	42	电极层
				2	波导芯层	a	掩膜层
2a	初始芯层	b	第一光刻胶层
				3	上包层	c	第二光刻胶层
4	温控层	d	第三光刻胶层

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

需要说明，若本发明实施例中有涉及方向性指示，则该方向性指示仅用于解释在某一特定姿态下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

光延时技术广泛应用于光通信领域中的全光交换、全光路由、全光缓存以及信号复用等方面。从上世纪年代至今，出现了多种光延时技术，如基于空间光学的延时技术、基于光开关和光纤长度的延迟线结构；基于光开关和光纤色散的延时技术基于光纤光栅的延时线；基于慢光效应实现的延时线等，基于光纤传输构建的延时系统与传统的基于电缆的相比，体积和重量都有很大程度地减小，但远未达到高集成度的要求，而且延迟精度只在数皮秒数量级。随着光电集成技术，特别是硅光子技术的成熟，集成光波导延时线的延迟精度可以达到亚皮秒量级。

通过改变波导的物理长度来实现不同延时的集成波导光延时线，难以在满足延时精度的同时实现最大延时量，这是因为延时精度由最短波导长度决定，而可变延时总量又与波导长度有关，若通过减小最短波长的长度来提高延时精度，则不利于实现大的可变延时总量，并且会使器件制备难度增加。光延时技术延时可调性较差，如何控制波导的延时亟待解决。

本发明提供一种可调延时线芯片及其制作方法，旨在解决所述光延时技术中延时可调性较差问题，其中图1至图4为本发明提供的一实施例。

请参阅图1至图2，本发明提供一种可调延时线芯片100，包括基底层1、波导芯层2、上包层3以及温控层4；基底层1具有一光刻面；波导芯层2设于光刻面上，波导芯层2内用以光波传播；上包层3设于波导芯层2的外侧面上，呈包覆波导芯层2设置；温控层4设于上包层3背向波导芯层2的侧壁面上，温控层4用以控制温度变化；其中，波导芯层2的折射率呈大于基底层1和上包层3的折射率设置。

在本发明提供的技术方案中，波导芯层2设于基底层1与上包层3之间，光波在波导芯层2内折射传播，温控层4控制温度变化，通过热光效应，温度越高，折射率会增大，改变波导芯层2的折射率，进而控制波导芯层2的延时可调节，延时精度可从亚皮秒量级到数皮秒量级。

需要说明的是，基底层1为硅基晶圆，折射率差为0.75％，为光刻领域常用的基底，在此不再赘述。

温控层4的设置有多种方式，只要是能够对波导芯层2进行加热即可，例如使用电阻丝等电阻产热，进一步的，沿背向上包层3的方向，温控层4依次包括引线层41以及电极层42。通过电极层42以及引线层41接至电路，以产生热量，同时，产热可控。

具体的，在本实施例中，电极层42的材质为铬和金，引线层41的材质为钨和钛。在本实施例中，铬和金的厚度分别为50nm和500nm，铬用来增加金的附着性，其中，金具有较高的电传导性，且延展性好；另外，钛和钨的厚度分别为50nm和500nm，的引线层41的通电压为5V，钛与二氧化硅具有较好的附着性，钨的电阻值较大，便于通电产热。

另一方面，波导芯层2的材料为含锗二氧化硅。本实施例中，波导芯层2的折射率为1.4556，波导芯层高度为4-8um，波导芯层2的波导长度为0.001m；热光效应比较高，获得更宽的延时调谐范围，并可利用延时波导级联方式可实现多支路延时的高精度连续可调，延时精度可从亚皮秒量级到数皮秒量级。

同样的，上包层3的材料为含硼磷二氧化硅材料。上包层3的材料折射率为1.4447，以便于包覆波导芯层2。

需要说明的是，波导芯层2以及上包层3的材质设置两个相关技术特征中，可以择一存在，也可以同时存在，在本实施例中同时存在带来的技术效果最佳。

更进一步的，波导芯层2的锗浓度呈大于上包层3的硼磷浓度设置。以此保证波导芯层2的折射率以及后续变化后仍然呈大于上包层3的折射率设置。

本发明还提供可调延时线芯片的制作方法，请参阅图3至图4，可调延时线芯片的制作方法包括以下步骤：

S10、在光刻面上沉积形成初始芯层2a；

S20、通过光刻初始芯层2a得到波导芯层2；

S30、在波导芯层2上沉积形成上包层3；

S40、在上包层3背向波导芯层2的侧壁面上镀膜形成温控层4。

在本实施例中，通过光刻形成波导芯层2，便于制造，在形成波导芯层2后包覆上包层3，最后镀膜形成温控层4，通过光刻以及镀膜工艺，保证制造的精密性。

进一步的，步骤S20还包括以下步骤：

S21、在初始芯层2a上设置掩膜层a；

S22、在掩膜层a上涂设第一光刻胶层b，并曝光显影，得到预设芯层图案；

S23、根据预设芯层图案，刻蚀掩膜层a，形成待刻蚀图案；

S24、根据待刻蚀图案，刻蚀初始芯层2a，并去除掩膜层a以及第一光刻胶层b，得到波导芯层2。

在本实施例中，先设置掩膜层a，然后再掩膜层a上涂设第一光刻胶层b，第一光刻胶层b进过曝光显影，留下预设芯层图像，对掩膜层a进行刻蚀，使得在初始芯层2a的表面留下待刻蚀图案，对初始芯层2a进行刻蚀去除未被掩膜层a覆盖的部分，从而得到波导芯层2。

需要说明的是，掩膜层a是PECVD(等离子体增强化学的气相沉积法)淀积的多晶硅掩模层；对掩膜层a以及初始芯层2a进行刻蚀可以使用ICP刻蚀；最后利用腐蚀液去除第一光刻胶层b。

另外，步骤S40包括以下步骤：

S41、在上包层3背向波导芯层2的侧壁面上涂设第二光刻胶层c，并曝光显影，得到预设温控层图案；

S42、根据预设温控层图案，在上包层3的侧壁面上镀膜形成温控层4。

在本实施例中，通过第二光刻胶c控制温控层4的位置形状，便于温控层4设置在上包层3上，设置更加精密。

更进一步的，沿背向上包层3的方向，温控层4依次设置有引线层41以及电极层42；

步骤S42包括以下步骤：

S421、根据预设温控层图案，在上包层3的侧壁面上溅射引线层41；

S422、去除第二光刻胶层c，涂设第三光刻胶层d，并曝光显影，得到预设电极图案；

S423、根据预设电极图案，蒸镀电极层42；

S424、剥离第三光刻胶层d，以形成温控层4。

通过光刻的方式将引线层41以及电极层42镀膜至上包层3上，形成方式更为精密，且保证成型可控。

需要说明的是，溅射方式为通过磁控溅射仪溅射，蒸镀方式为通过蒸镀装置蒸镀，此设备为现有技术，在此不再赘述。

另一方面，步骤S10还包括以下步骤：

在光刻面上，通过等离子体增强化学的气相沉积法形成初始芯层2a。具体的，在本实施例中，采用PECVD(等离子体增强化学的气相沉积法)方法在晶圆上制备4-8m的初始芯层2a；PECVD设备的相关参数设置：腔室气压为350-850mTorr，衬底温度为310-360℃，上电极高频射频功率为350-850W，上电极低频射频功率为250-750W，硅烷气体流量为12-20sccm，一氧化氮气体流量为1850-2100sccm，锗烷气体流量为4-6sccm，沉积速率为190-235nm/min。

同样的，步骤S30还包括以下步骤：

在波导芯层2上，通过等离子体增强化学的气相沉积法形成上包层3。具体的，在本实施例中，用PECVD制备厚度为20um左右的掺硼、磷的上包层，然后对掺硼、磷的上包层做高温回流处理；PECVD设备的参数设置：腔室气压为2600-3100mTorr，衬底温度为330-380℃，下电极射频功率为1800-2100W，硼烷和氮气混合气体流量为120-150sccm,硼烷在混合气体中的摩尔分数为8％-12％，磷烷和氮气混合气体流量为36-53sccm，磷烷在混合气体中的摩尔分数为8％-13％；回流温度为950-1200℃，回流时间为7-10小时。

需要说明的是，在步骤S10之前，还包括步骤：对光刻面做预处理。具体的，在本实施例中，首先将基底层1放到盐酸和双氧水混合溶液中对进行超声30min，然后再放到去离子水中进行超声15min，最后对基底层1进行干燥处理。

同样的，在步骤S10之后，还包括步骤：对基底层1以及初始芯层2a进行高温退火处理。其中，退火温度为1000-1200℃，退火时间为4-5小时。本实施例中通过高温退火，可以消除晶格缺陷和内应力，使生长的二氧化硅层变得致密均匀，提高产品的良品率和一致性。

综上所述，本发明给出一具体实施例以及数据，在本实施例中，基底层1为硅基晶圆，折射率差为0.75％；波导芯层2为含锗二氧化硅，折射率为1.4556，高度为4-8um，波导长度为0.001m；上包层3为含硼磷二氧化硅材料，折射率为1.4447，厚度为20um；电极层41的材质为铬和金，铬和金的厚度分别为50nm和500nm；引线层42的材质为钨和钛，钛和钨的厚度分别为50nm和500nm，通电压为5V。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种可调延时线芯片，其特征在于，包括：

基底层，具有一光刻面；

波导芯层，设于所述光刻面上，所述波导芯层内用以光波传播；

上包层，设于所述波导芯层的外侧面上，呈包覆所述波导芯层设置；以及，

温控层，设于所述上包层背向所述波导芯层的侧壁面上，所述温控层用以控制温度变化；

所述波导芯层的材料为含锗二氧化硅，所述上包层的材料为含硼磷二氧化硅材料，所述波导芯层的锗浓度呈大于所述上包层的硼磷浓度设置；

其中，所述波导芯层的折射率呈大于所述基底层和所述上包层的折射率设置；

所述温控层依次包括引线层以及电极层，所述电极层的材质为铬和金，铬用来增加金的附着性，所述引线层的材质为钨和钛，钛与二氧化硅具有较好的附着性，钨的电阻值较大，便于通电产热。

2.一种如权利要求1所述的可调延时线芯片的制作方法，其特征在于，所述可调延时线芯片的制作方法包括以下步骤：

在所述光刻面上沉积形成初始芯层；

通过光刻所述初始芯层得到所述波导芯层；

在所述波导芯层上沉积形成所述上包层；

在所述上包层背向所述波导芯层的侧壁面上镀膜形成所述温控层。

3.如权利要求2所述的可调延时线芯片的制作方法，其特征在于，所述通过光刻所述初始芯层得到所述波导芯层还包括以下步骤：

在所述初始芯层上设置掩膜层；

在所述掩膜层上涂设第一光刻胶层，并曝光显影，得到预设芯层图案；

根据所述预设芯层图案，刻蚀所述掩膜层，形成待刻蚀图案；

根据所述待刻蚀图案，刻蚀所述初始芯层，并去除所述掩膜层以及所述第一光刻胶层，得到所述波导芯层。

4.如权利要求2所述的可调延时线芯片的制作方法，其特征在于，所述在所述上包层背向所述波导芯层的侧壁面上镀膜形成所述温控层还包括以下步骤：

在所述上包层背向所述波导芯层的侧壁面上涂设第二光刻胶层，并曝光显影，得到预设温控层图案；

根据所述预设温控层图案，在所述上包层的侧壁面上镀膜形成所述温控层。

5.如权利要求4所述的可调延时线芯片的制作方法，其特征在于，沿背向所述上包层的方向，所述温控层依次设置有引线层以及电极层；

所述根据所述预设温控层图案，在所述上包层的侧壁面上镀膜形成所述温控层还包括以下步骤：

根据所述预设温控层图案，在所述上包层的侧壁面上溅射所述引线层；

去除所述第二光刻胶层，涂设第三光刻胶层，并曝光显影，得到预设电极图案；

根据所述预设电极图案，蒸镀所述电极层；

剥离所述第三光刻胶层，以形成所述温控层。

6.如权利要求2所述的可调延时线芯片的制作方法，其特征在于，所述在所述光刻面上沉积形成初始芯层还包括以下步骤：

在所述光刻面上，通过等离子体增强化学的气相沉积法形成所述初始芯层。