CN113196489A - 摄像装置 - Google Patents

摄像装置 Download PDF

Info

Publication number
CN113196489A
CN113196489A CN202080007020.5A CN202080007020A CN113196489A CN 113196489 A CN113196489 A CN 113196489A CN 202080007020 A CN202080007020 A CN 202080007020A CN 113196489 A CN113196489 A CN 113196489A
Authority
CN
China
Prior art keywords
pixel
electrode
blocking layer
photoelectric conversion
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080007020.5A
Other languages
English (en)
Inventor
宍戸三四郎
小柳贵裕
留河优子
町田真一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN113196489A publication Critical patent/CN113196489A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/30—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising bulk heterojunctions, e.g. interpenetrating networks of donor and acceptor material domains
    • H10K30/353—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising bulk heterojunctions, e.g. interpenetrating networks of donor and acceptor material domains comprising blocking layers, e.g. exciton blocking layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明的一技术方案的摄像装置具备第1像素以及与第1像素邻接的第2像素。第1像素及第2像素分别包括：第1电极；第2电极，位于第1电极的上方，与第1电极对置；光电变换层，位于第1电极与第2电极之间；以及第1电荷阻挡层，位于第1电极与光电变换层之间。第1像素的第1电荷阻挡层和第2像素的第1电荷阻挡层被分离。光电变换层跨第1像素和第2像素而配置。在平面视图下，第1像素的第1电荷阻挡层的面积比第1像素的第1电极的面积大，第2像素的第1电荷阻挡层的面积比第2像素的第1电极的面积大。

Description

摄像装置
技术领域
本发明涉及摄像装置。
背景技术
近年来，实现了在半导体基板上设有光电变换元件的层叠型摄像装置。在层叠型摄像装置中，能够利用与半导体基板不同的材料形成光电变换元件的光电变换层。因此，例如，如专利文献1及2所公开的那样，能够利用与硅等以往的半导体材料不同的无机材料或有机材料形成光电变换层，能够实现对于与以往不同的波段具有灵敏度等具有与以往的摄像装置不同的物性或功能的摄像装置。此外，在层叠型摄像装置中，为了抑制与信号电荷不同的电荷从用来将信号电荷取出的电极向光电变换层流入，有在光电变换层与电极之间层叠电荷阻挡层的情况。
现有技术文献
专利文献
专利文献1：日本特开2018－152393号公报
专利文献2：日本特开2016－127264号公报
发明内容
发明要解决的课题
在层叠型摄像装置中，如果为了提高电荷取出速度及效率而提高电荷阻挡层及光电变换层的导电度，则电荷向邻接像素扩散的概率也提高，导致混色及分辨率下降，画质下降。此外，如果为了防止混色而实施光电变换层的布图(patterning)，则对光电变换层带来损伤而在光电变换层中产生的暗电流变多，使画质下降。
因此，在本发明中，提供能够使画质提高的摄像装置。
用来解决课题的手段
本发明的一技术方案的摄像装置具备：第1像素；以及第2像素，与上述第1像素邻接。上述第1像素及上述第2像素分别包括：第1电极；第2电极，位于上述第1电极的上方，与上述第1电极对置；光电变换层，位于上述第1电极与上述第2电极之间；以及第1电荷阻挡层，位于上述第1电极与上述光电变换层之间。上述第1像素的上述第1电荷阻挡层和上述第2像素的上述第1电荷阻挡层被分离。上述光电变换层跨上述第1像素和上述第2像素而配置。在平面视图下，上述第1像素的上述第1电荷阻挡层的面积比上述第1像素的上述第1电极的面积大。在平面视图下，上述第2像素的上述第1电荷阻挡层的面积比上述第2像素的上述第1电极的面积大。
此外，本发明的一技术方案的摄像装置具备：第1像素；以及第2像素，与上述第1像素邻接。上述第1像素及上述第2像素分别包括：第1电极；第2电极，位于上述第1电极的上方，与上述第1电极对置；光电变换层，位于上述第1电极与上述第2电极之间；以及第1电荷阻挡层，位于上述第1电极与上述光电变换层之间。上述第1像素的上述第1电荷阻挡层和上述第2像素的上述第1电荷阻挡层被分离。上述光电变换层跨上述第1像素和上述第2像素而配置。在平面视图下，上述第1像素的上述第1电荷阻挡层的面积比上述第1像素的上述第1电极的面积小。在平面视图下，上述第2像素的上述第1电荷阻挡层的面积比上述第2像素的上述第1电极的面积小。
发明效果
根据本发明的一技术方案，能够提供能够使画质提高的摄像装置。
附图说明
图1是表示实施方式1的摄像装置的电路结构的电路图。
图2是表示实施方式1的摄像装置的邻接的2个像素的剖面构造的概略剖视图。
图3是表示比较例1的摄像装置的光电变换部的剖面构造的概略剖视图。
图4是表示比较例2的摄像装置的光电变换部的剖面构造的概略剖视图。
图5是表示实施方式1的摄像装置的光电变换部的剖面构造的概略剖视图。
图6是表示实施方式1的摄像装置的像素电极及电子阻挡层的平面布局的平面图。
图7是表示实施方式1的另一例的摄像装置的光电变换部的剖面构造的概略剖视图。
图8是表示实施方式2的摄像装置的光电变换部的剖面构造的概略剖视图。
图9是表示实施方式3的摄像装置的光电变换部的剖面构造的概略剖视图。
图10是表示实施方式3的摄像装置的像素电极及电子阻挡层的平面布局的平面图。
图11是表示比较例3的摄像装置的光电变换部的剖面构造的概略剖视图。
图12是表示实施方式4的摄像装置的光电变换部的剖面构造的概略剖视图。
图13是表示实施方式4的摄像装置的像素电极、屏蔽电极及电子阻挡层的平面布局的平面图。
图14是表示实施方式5的摄像装置的光电变换部的剖面构造的概略剖视图。
图15是表示实施方式6的摄像装置的光电变换部的剖面构造的概略剖视图。
图16是表示实施方式6的另一例的摄像装置的光电变换部的剖面构造的概略剖视图。
图17是表示实施方式6的另一例的摄像装置的像素电极、屏蔽电极及电子阻挡层的平面布局的平面图。
图18是表示实施方式7的摄像装置的像素电极、电子阻挡层及滤色器的平面布局的平面图。
图19是表示实施方式8的相机系统的构造的框图。
具体实施方式
(本发明的概要)
本发明的一技术方案的摄像装置具备：第1像素；以及第2像素，与上述第1像素邻接。上述第1像素及上述第2像素分别包括：第1电极；第2电极，位于上述第1电极的上方，与上述第1电极对置；光电变换层，位于上述第1电极与上述第2电极之间；以及第1电荷阻挡层，位于上述第1电极与上述光电变换层之间。上述第1像素的上述第1电荷阻挡层和上述第2像素的上述第1电荷阻挡层被分离。上述光电变换层跨上述第1像素和上述第2像素而配置。在平面视图下，上述第1像素的上述第1电荷阻挡层的面积比上述第1像素的上述第1电极的面积大。在平面视图下，上述第2像素的上述第1电荷阻挡层的面积比上述第2像素的上述第1电极的面积大。
由此，向第1电极输送信号电荷、抑制与信号电荷相反的电荷的移动的第1电荷阻挡层在邻接的2个像素间被分离。因此，移动到第1电荷阻挡层内的信号电荷难以跨邻接的2个像素而移动，抑制了邻接的2个像素间的信号电荷的交叉。由此，抑制了混色，所以能够使画质提高。
此外，由于第1电荷阻挡层的面积比对应的像素的第1电极的面积大，所以第1电极与位于第1电荷阻挡层之上的光电变换层难以接触。由此，抑制从第1电极向光电变换层的与信号电荷相反的电荷的移动的第1电荷阻挡层容易发挥功能，能够抑制暗电流。由此，减小了暗电流，所以能够使画质提高。
此外，例如也可以是，在平面视图下，上述第1像素的上述第1电极位于上述第1像素的上述第1电荷阻挡层的内侧；在平面视图下，上述第2像素的上述第1电极位于上述第2像素的上述第1电荷阻挡层的内侧。
由此，第1电极成为对应的像素的第1电荷阻挡层的内侧，所以第1电极与光电变换层不接触。由此，第1电极和光电变换层隔着第1电荷阻挡层而分离，所以抑制了与信号电荷相反的电荷向光电变换层的移动，能够抑制暗电流。
此外，例如也可以是，在上述第1像素及上述第2像素的各自中，上述第1电荷阻挡层的传导率比上述光电变换层的传导率大。
此外，例如也可以是，上述摄像装置还具备：第1绝缘层，位于上述第1像素的上述第1电荷阻挡层及上述第2像素的上述第1电荷阻挡层的下方；以及第2绝缘层，位于上述第1像素的上述第1电荷阻挡层与上述第2像素的上述第1电荷阻挡层之间。
由此，通过第2绝缘层将邻接的2个像素各自的第1电荷阻挡层绝缘，信号电荷无法在2个第1电荷阻挡层之间移动，所以进一步抑制了邻接的2个像素间的信号电荷的移动，进一步抑制了混色。
此外，例如也可以是，上述第1绝缘层和上述第2绝缘层包含相同的材料。
由此，能够用与第1绝缘层相同的材料形成将第1电荷阻挡层之间绝缘的第2绝缘层，所以能够简便地形成。
此外，例如也可以是，上述摄像装置还具备与上述第2绝缘层相接、在平面视图下位于上述第1像素的上述第1电极与上述第2像素的上述第1电极之间的第3电极。
由此，由于第3电极被配置在邻接的2个像素各自的第1像素之间，所以通过对第3电极也施加电压，跨邻接的2个像素间移动的信号电荷被向光电变换层与位于第3电极上的第2绝缘层的界面吸引。因此，抑制了邻接的2个像素间的信号电荷的交叉，进一步抑制了混色。
此外，例如也可以是，上述摄像装置还具备：第3电极，在平面视图下位于上述第1像素的上述第1电极与上述第2像素的上述第1电极之间；以及第2电荷阻挡层，位于上述第3电极与上述光电变换层之间；从由上述第1像素的上述第1电荷阻挡层及上述第2像素的上述第1电荷阻挡层构成的组中选择的至少一方与上述第2电荷阻挡层分离。
由此，第3电极被配置在邻接的2个像素各自的第1像素之间。此外，第3电极隔着第2电荷阻挡层而被配置在光电变换层的下侧。因此，通过对第3电极也施加电压，第3电极将跨邻接的2个像素间移动的信号电荷经由第2电荷阻挡层捕获。因此，抑制了邻接的2个像素间的信号电荷的交叉，进一步抑制了混色。
此外，例如也可以是，在平面视图下，上述第2电荷阻挡层的面积比上述第3电极的面积大。
由此，由于第2电荷阻挡层的面积比位于第2电荷阻挡层之下的第3电极的面积大，所以第3电极与位于第2电荷阻挡层之上的光电变换层的接触部位变少。由此，抑制与信号电荷相反的电荷从第3电极向光电变换层移动的第2电荷阻挡层容易发挥功能，能够抑制暗电流。
此外，例如也可以是，上述第2电荷阻挡层是电子阻挡层。
由此，第1电荷阻挡层抑制电子的移动而输送空穴。因此，在作为信号电荷而使用空穴的情况下，能够向第3电极输送作为信号电荷的空穴，抑制作为与信号电荷相反的电荷的电子的移动。
此外，例如也可以是，上述光电变换层的一部分位于上述第1像素的上述第1电荷阻挡层与上述第2像素的上述第1电荷阻挡层之间。
由此，由于光电变换层位于第1电荷阻挡层之间，所以能够在使第1电极及第1绝缘层的上表面平坦之后形成第1电荷阻挡层。因此，在第1电极及第1绝缘层的上表面形成不分离的第1电荷阻挡层，仅通过进行干式蚀刻等布图就能够形成在邻接的像素之间分离的第1电荷阻挡层。由此，在第1电荷阻挡层的形成后不再需要平坦化工艺，能够容易地形成在邻接的像素之间分离的第1电荷阻挡层。
此外，本发明的一技术方案的摄像装置具备：第1像素；以及第2像素，与上述第1像素邻接。上述第1像素及上述第2像素分别包括：第1电极；第2电极，位于上述第1电极的上方，与上述第1电极对置；光电变换层，位于上述第1电极与上述第2电极之间；以及第1电荷阻挡层，位于上述第1电极与上述光电变换层之间。上述第1像素的上述第1电荷阻挡层和上述第2像素的上述第1电荷阻挡层被分离。上述光电变换层跨上述第1像素和上述第2像素而配置。在平面视图下，上述第1像素的上述第1电荷阻挡层的面积比上述第1像素的上述第1电极的面积小。在平面视图下，上述第2像素的上述第1电荷阻挡层的面积比上述第2像素的上述第1电极的面积小。
由此，向第1电极输送信号电荷、抑制与信号电荷相反的电荷的移动的第1电荷阻挡层在邻接的2个像素间被分离。因此，移动到第1电荷阻挡层内的信号电荷难以跨邻接的2个像素而移动，抑制了邻接的2个像素间的信号电荷的交叉。由此，抑制了混色，所以能够使画质提高。
此外，由于第1电荷阻挡层的面积比对应的像素的第1电极的面积小，所以邻接的2个像素的第1电荷阻挡层的距离比邻接的2个像素的第1电极之间的距离长。因此，关于经由第1电荷阻挡层而被向第1电极捕获的信号电荷，应被邻接的2个像素中的一方的像素的第1电极捕捉的信号电荷难以被另一方的像素的第1电极捕获。由此，能够抑制混色，所以能够使画质进一步提高。
此外，例如也可以是，上述摄像装置还具备：第1绝缘层，位于上述第1像素的上述第1电荷阻挡层及上述第2像素的上述第1电荷阻挡层的下方；以及第2绝缘层，位于上述第1像素的上述第1电荷阻挡层与上述第2像素的上述第1电荷阻挡层之间。
由此，由于通过第2绝缘层将邻接的2个像素各自的第1电荷阻挡层绝缘，信号电荷无法在2个第1电荷阻挡层之间移动，所以进一步抑制了邻接的2个像素间的信号电荷的移动，进一步抑制了混色。
此外，例如也可以是，上述第1电荷阻挡层是电子阻挡层。
由此，第1电荷阻挡层抑制电子的移动而输送空穴。因此，在作为信号电荷而使用空穴的情况下，能够向第1电极输送作为信号电荷的空穴，抑制作为与信号电荷相反的电荷的电子的移动。
以下，参照附图来说明本发明的摄像装置的实施方式。另外，本发明并不限定于以下的实施方式。此外，在不脱离发挥本发明的效果的范围脱离的范围中能够适当变更。进而，还可以将一个实施方式与其他实施方式组合。在以下的说明中，对于相同或类似的构成要素赋予相同的标号。此外，有将重复的说明省略的情况。
此外，在本说明书中，关于“相等”等表示要素间的关系性的用语、正方形或圆形等表示要素的形状的用语、以及数值范围，不是仅表示严格意义的表现，而是意味着实质上同等的范围、例如也包含几个百分点左右的差异的表现。
此外，在本说明书中，用语“上方”及“下方”不是指示绝对的空间识别中的上方(铅直上方)及下方(铅直下方)，而是用作基于层叠结构中的层叠顺序而由相对位置关系规定的用语。此外，关于用语“上方”及“下方”，不仅应用于将2个构成要素相互隔开间隔配置而在2个构成要素之间存在其他构成要素的情况，还应用于2个构成要素相互密接配置从而2个构成要素相接的情况。
(实施方式1)
[摄像装置的电路结构]
首先，使用图1对本实施方式的摄像装置的电路结构进行说明。
图1是表示本实施方式的摄像装置的例示性电路结构的示意性的图。图1所示的摄像装置100具有包括二维排列的多个像素10的像素阵列PA。图1示意地表示了将像素10配置为2行2列的矩阵状的例子。摄像装置100中的像素10的数量及配置并不限定于图1所示的例子。例如，摄像装置100也可以是多个像素10排列为1列的线传感器。
各像素10具有光电变换部13及信号检测电路14。如后面参照附图说明的那样，光电变换部13具有夹在相互对置的2个电极之间的光电变换层，接受入射的光而生成信号。光电变换部13不需要是整体按每个像素10而独立的元件，光电变换部13的例如一部分可以跨多个像素10。信号检测电路14是检测由光电变换部13生成的信号的电路。在该例中，信号检测电路14包括信号检测晶体管24及地址晶体管26。信号检测晶体管24及地址晶体管26典型地是场效应晶体管(FET)，这里，作为信号检测晶体管24及地址晶体管26，例示N沟道MOSFET(Metal Oxide Semiconductor Field Effect Transistor)。信号检测晶体管24、地址晶体管26及后述的复位晶体管28等各晶体管具有控制端子、输入端子及输出端子。控制端子例如是栅极。输入端子是漏极及源极的一方，例如是漏极。输出端子是漏极及源极的另一方，例如是源极。
如在图1中示意地表示那样，信号检测晶体管24的控制端子与光电变换部13电连接。由光电变换部13生成的信号电荷被储存到信号检测晶体管24的栅极与光电变换部13之间的电荷储存节点41。这里，信号电荷是空穴或电子。电荷储存节点41是电荷储存部的一例，也被称作“浮置扩散节点”。在本说明书中，将电荷储存节点称作电荷储存区域。光电变换部13的构造的详细情况在后面叙述。
各像素10的光电变换部13与对置电极12连接。对置电极12与电压供给电路32连接。电压供给电路也被称作对置电极供给电路。电压供给电路32是构成为能够供给任意的可变电压的电路。电压供给电路32在摄像装置100动作时经由对置电极12向光电变换部13供给规定的电压。电压供给电路32并不限定于特定的电源电路，可以是生成规定的电压的电路，也可以是将从其他电源供给的电压变换为规定的电压的电路。
通过将从电压供给电路32向光电变换部13供给的电压在相互不同的多个电压之间切换，来控制从光电变换部13向电荷储存节点41的信号电荷的储存的开始及结束。此外，上述的控制也能够通过对电荷储存节点41侧的电压或后述的像素电极的电压进行控制而实现同等的功能。换言之，在本实施方式中，通过切换从电压供给电路32向光电变换部13供给的电压、或者电荷储存节点41或像素电极的初始电压，执行电子快门动作。摄像装置100的动作的例子在后面叙述。在图1所示的结构中，电荷储存节点41与像素电极连接，成为相同的电位。
各像素10与供给电源电压VDD的电源线40连接。如图示那样，电源线40连接着信号检测晶体管24的输入端子。电源线40作为源极跟随器电源发挥功能，从而信号检测晶体管24将由光电变换部13生成的信号放大并输出。
在信号检测晶体管24的输出端子上，连接着地址晶体管26的输入端子。地址晶体管26的输出端子与按像素阵列PA的每列配置的多个垂直信号线47中的1个连接。地址晶体管26的控制端子与地址控制线46连接，通过对地址控制线46的电位进行控制，能够将信号检测晶体管24的输出有选择地向对应的垂直信号线47读出。
在图示的例子中，地址控制线46与垂直扫描电路36连接。垂直扫描电路也被称作“行扫描电路”。垂直扫描电路36通过对地址控制线46施加规定的电压，从而以行单位来选择在各行中配置的多个像素10。由此，执行所选择的像素10的信号的读出和电荷储存节点41的复位。
垂直信号线47是向周边电路传递来自像素阵列PA的像素信号的主信号线。垂直信号线47连接着列信号处理电路37。列信号处理电路也被称作“行信号储存电路”。列信号处理电路37进行以相关双采样为代表的噪声抑制信号处理以及模拟－数字变换(AD变换)等。如图示那样，列信号处理电路37与像素阵列PA中的像素10的各列对应而设置。这些列信号处理电路37连接着水平信号读出电路38。水平信号读出电路也被称作“列扫描电路”。水平信号读出电路38将信号从多个列信号处理电路37向水平共通信号线49依次读出。
像素10具有复位晶体管28。复位晶体管28例如与信号检测晶体管24及地址晶体管26同样地是场效应晶体管。以下，只要没有特别声明，就说明应用N沟道MOSFET作为复位晶体管28的例子。如图示那样，复位晶体管28连接在供给复位电压Vr的复位电压线44与电荷储存节点41之间。复位晶体管28的控制端子与复位控制线48连接，通过对复位控制线48的电位进行控制，能够将电荷储存节点41的电位复位为复位电压Vr。在该例中，复位控制线48与垂直扫描电路36连接。因而，通过由垂直扫描电路36向复位控制线48施加规定的电压，能够将配置在各行中的多个像素10以行单位进行复位。
在该例中，向复位晶体管28供给复位电压Vr的复位电压线44与复位电压源34连接。复位电压源也被称作“复位电压供给电路”。复位电压源34具有在摄像装置100动作时能够向复位电压线44供给规定的复位电压Vr的结构即可，与上述的电压供给电路32同样地，不限定于特定的电源电路。电压供给电路32及复位电压源34分别可以是单一的电压供给电路的一部分，也可以是独立的单独的电压供给电路。另外，电压供给电路32及复位电压源34的一方或双方也可以是垂直扫描电路36的一部分。或者，也可以将来自电压供给电路32的对置电极电压及/或来自复位电压源34的复位电压Vr经由垂直扫描电路36向各像素10供给。
作为复位电压Vr，还能够使用信号检测电路14的电源电压VDD。在此情况下，能够将向各像素10供给电源电压的电压供给电路(在图1中没有图示)和复位电压源34共用。此外，能够将电源线40和复位电压线44共用，所以能够简化像素阵列PA中的布线。但是，对复位电压Vr和信号检测电路14的电源电压VDD使用相互不同的电压能够实现摄像装置100的更灵活的控制。
[像素的剖面构造]
接着，使用图2对本实施方式的摄像装置100的像素的剖面构造进行说明。
图2是表示图1所示的多个像素10中的邻接的2个像素10a及10b的剖面构造的概略剖视图。邻接的2个像素10a及10b是第1像素及第2像素的一例。图2所示的邻接的2个像素10a及10b都是相同的构造。以下，对邻接的2个像素10a及10b中的1个像素10a进行说明。邻接的2个像素10a及10b也可以具有一部分不同的构造。在图2所例示的结构中，上述的信号检测晶体管24、地址晶体管26及复位晶体管28形成于半导体基板20。半导体基板20并不限定于整体是半导体的基板。半导体基板20也可以是在形成感光区域的一侧的表面设有半导体层的绝缘性基板等。这里，说明使用P型硅(Si)基板作为半导体基板20的例子。
半导体基板20具有杂质区域26s、24s、24d、28d及28s和用于像素10间的电分离的元件分离区域20t。这里，杂质区域26s、24s、24d、28d及28s是N型区域。此外，元件分离区域20t还设在杂质区域24d与杂质区域28d之间。元件分离区域20t例如通过在规定的注入条件下进行受主的离子注入而形成。
杂质区域26s、24s、24d、28d及28s例如是形成在半导体基板20内的杂质的扩散层。如在图2中示意地表示那样，信号检测晶体管24包括杂质区域24s及24d和栅极电极24g。栅极电极24g使用导电性材料形成。导电性材料例如是通过掺加杂质而被赋予了导电性的多晶硅，但也可以是金属材料。杂质区域24s及24d分别作为信号检测晶体管24的例如源极区域及漏极区域发挥功能。在杂质区域24s与24d之间形成信号检测晶体管24的沟道区域。
同样，地址晶体管26包括杂质区域26s及24s和连接于地址控制线46的栅极电极26g。栅极电极26g使用导电性材料形成。导电性材料例如是通过掺加杂质而被赋予了导电性的多晶硅，但也可以是金属材料。在该例中，信号检测晶体管24及地址晶体管26通过共用杂质区域24s而相互被电连接。杂质区域24s作为地址晶体管26的例如漏极区域发挥功能。杂质区域26s作为地址晶体管26的例如源极区域发挥功能。杂质区域26s与在图2中没有图示的垂直信号线47连接。另外，杂质区域24s也可以不被信号检测晶体管24及地址晶体管26共用。具体而言，信号检测晶体管24的源极区域和地址晶体管26的漏极区域也可以在半导体基板20内分离，并经由设在层间绝缘层50内的布线层而被电连接。
复位晶体管28包括杂质区域28d及28s和连接于复位控制线48的栅极电极28g。栅极电极28g例如使用导电性材料形成。导电性材料例如是通过掺加杂质而被赋予了导电性的多晶硅，但也可以是金属材料。杂质区域28s作为复位晶体管28的例如源极区域发挥功能。杂质区域28s与在图2中没有图示的复位电压线44连接。杂质区域28d作为复位晶体管28的例如漏极区域发挥功能。
在半导体基板20上，以将信号检测晶体管24、地址晶体管26及复位晶体管28覆盖的方式配置有层间绝缘层50。层间绝缘层50是第1绝缘层的一例。层间绝缘层50例如由二氧化硅等绝缘性材料形成。如图示那样，在层间绝缘层50中配置有布线层56。布线层56典型地由铜等金属形成，例如可以在一部分中包含上述的垂直信号线47等信号线或电源线。层间绝缘层50中的绝缘层的层数、以及配置在层间绝缘层50中的布线层56所包含的层数能够任意地设定，并不限定于图2所示的例子。
此外，在层间绝缘层50中，如图2所示，设有插塞52、布线53、接触插塞54及接触插塞55。布线53可以是布线层的一部分。插塞52、布线53、接触插塞54及接触插塞55分别使用导电性材料形成。例如，插塞52及布线53由铜等金属形成。接触插塞54及55例如由通过掺加杂质而被赋予了导电性的多晶硅形成。另外，插塞52、布线53、接触插塞54及接触插塞55既可以使用相同的材料形成，也可以使用相互不同的材料形成。
插塞52、布线53及接触插塞54构成信号检测晶体管24与光电变换部13之间的电荷储存节点41的至少一部分。在图2所例示的结构中，信号检测晶体管24的栅极电极24g、插塞52、布线53、接触插塞54和55、以及复位晶体管28的源极区域及漏极区域的一方即杂质区域28d作为电荷储存区域发挥功能，储存由位于层间绝缘层50上的光电变换部13的像素电极11收集到的信号电荷。像素电极11是第1电极的一例。
具体而言，光电变换部13的像素电极11经由插塞52、布线53及接触插塞54而与信号检测晶体管24的栅极电极24g连接。换言之，信号检测晶体管24的栅极与像素电极11电连接。此外，像素电极11经由插塞52、布线53及接触插塞55，也与杂质区域28d连接。
通过由像素电极11捕获信号电荷，与储存在电荷储存区域中的信号电荷的量对应的电压被施加到信号检测晶体管24的栅极。信号检测晶体管24将该电压放大。被信号检测晶体管24放大后的电压作为信号电压经由地址晶体管26被有选择地读出。
在层间绝缘层50上，配置上述的光电变换部13。换言之，在本实施方式中，构成图1所示的像素阵列PA的多个像素10形成在半导体基板20中及半导体基板20上。在将半导体基板20进行平面观察的情况下二维排列的多个像素10形成感光区域。感光区域也被称作像素区域。图2所示的邻接的2个像素10a及10b间的距离即像素间距例如可以是2μm左右。
光电变换部13包括像素电极11、对置电极12、光电变换层15和电子阻挡层16。即，多个像素10分别具备像素电极11、位于像素电极11的上方并与像素电极11对置的对置电极12、位于像素电极11与对置电极12之间的光电变换层15、以及位于像素电极11与光电变换层15之间的电子阻挡层16。层间绝缘层50位于电子阻挡层16的下方。
此外，如图2所示，在光电变换部13上可以配置有滤色器18。滤色器18例如是使红色光、绿色光或蓝色光的波长范围的光透过的带通滤波器。滤色器18也可以是长通滤波器或陷波滤波器。此外，滤色器18也可以是使紫外线或红外线透过的滤波器。此外，滤色器18也可以是能够调整透过的光的透过率的滤波器。
[光电变换部的结构]
以下，说明位于层间绝缘层50上的光电变换部13的具体结构。
光电变换部13包括像素电极11、对置电极12、配置在像素电极11与对置电极12之间的光电变换层15、以及配置在像素电极11与光电变换层15之间的电子阻挡层16。换言之，光电变换部13包括像素电极11、位于像素电极11上的电子阻挡层16、与电子阻挡层16的和像素电极11相反的一侧对置的对置电极12、以及位于电子阻挡层16与对置电极12之间的光电变换层15。电子阻挡层16是第1电荷阻挡层的一例，对置电极12是第2电极的一例。在该例中，对置电极12及光电变换层15跨邻接的2个像素10a及10b而形成。对置电极12及光电变换层15也可以还跨其他像素10而形成。像素电极11分别设于邻接的2个像素10a及10b。像素10a的像素电极11通过与邻接的像素10b的像素电极11在空间上分离，从而从像素10b的像素电极11电分离。关于在图2中没有表示的其他像素10的像素电极11也是同样的，像素电极11按每个像素10而设置。另外，对置电极12及光电变换层15的至少1个也可以按每个像素10而分离地设置。
像素电极11是用来将由光电变换部13生成的信号电荷读出的电极。像素电极11在每个像素10中至少存在1个。像素电极11与信号检测晶体管24的栅极电极24g及杂质区域28d电连接。
像素电极11使用导电性材料形成。导电性材料例如是铝、铜等金属、金属氮化物、或通过掺加杂质而被赋予了导电性的多晶硅。
对置电极12例如是由透明的导电性材料形成的透明电极。对置电极12配置在光电变换层15的光所入射的一侧。因而，透过对置电极12后的光向光电变换层15入射。另外，由摄像装置100检测的光并不限定于可见光的波长范围内的光。例如，摄像装置100也可以检测红外线或紫外线。这里所述的可见光的波长范围，例如是380nm以上780nm以下。
另外，本说明书中的“透明”是指使要检测的波长范围的光的至少一部分透过，遍及可见光的波长范围整体而使光透过并不是必须的。在本说明书中，将包含红外线及紫外线的电磁波全部为了方便而表现为“光”。
对置电极12例如使用ITO、IZO、AZO、FTO、SnO2、TiO2、ZnO2等透明导电性氧化物(TCO：Transparent Conducting Oxide)而形成。
如参照图1说明的那样，对置电极12与电压供给电路32连接。此外，如图2所示，对置电极12跨邻接的2个像素10a及10b而形成。因而，能够经由对置电极12从电压供给电路32将希望的大小的对置电极电压向邻接的2个像素10a及10b之间一起施加。对置电极12也可以还跨图2中没有示出的多个像素10而形成。另外，如果能够从电压供给电路32施加希望的大小的对置电极电压，则对置电极12也可以按照邻接的2个像素10a和10b以及未图示的多个像素10的每个而分离设置。
通过由电压供给电路32控制相对于像素电极11的电位的对置电极12的电位，能够将通过光电变换而在光电变换层15内产生的空穴－电子对中的空穴及电子的某一方作为信号电荷由像素电极11捕获。例如，在利用空穴作为信号电荷的情况下，通过使对置电极12的电位比像素电极11高，能够由像素电极11将空穴有选择地捕获。以下，例示利用空穴作为信号电荷的情况。另外，也可以利用电子作为信号电荷，该情况下，使对置电极12的电位比像素电极11低就可以。通过向对置电极12与像素电极11之间施加适当的偏压，从而与对置电极12对置的像素电极11将在光电变换层15中通过光电变换产生的正负电荷中的一方捕获。
光电变换层15接受入射的光而产生空穴－电子对。作为光电变换层的材料，例如使用半导体性的无机材料、或半导体性的有机材料等。
光电变换层15的材料也可以是具有量子限制效应的量子点材料或量子阱材料。作为量子点材料，例如可以举出PbS、InSb及Ge的量子点。
此外，光电变换层15的材料也可以是具有基于手性(chirality)选定的波长选择性的碳纳米管。具有基于手性选定的波长选择性的碳纳米管所具有的吸收灵敏度特性不是基于由结晶性材料等带来的较宽的吸光峰值的吸收灵敏度特性，而是基于尖锐且窄的吸光峰值的吸收灵敏度特性，所以能够实现窄带波长摄像。
在使用量子点材料或碳纳米管作为光电变换层的材料的情况下，如果在光电变换层的成膜后进行光电变换层的布图，则使用的量子点材料或碳纳米管明确地受到缺损伤害。结果，导致摄像装置的暗电流的增加，所以通过做成本实施方式的摄像装置的结构，没有在进行光电变换层的布图的情况下的对光电变换层的缺损伤害，能够减少分辨率下降及混色。
如本实施方式的摄像装置100那样，在将光电变换层15层叠于电路基板的结构中，与CMOS(Complementary Metal Oxide Semiconductor)图像传感器不同，能够选择与构成电路基板的Si等不同的材料而构成光电变换部13，所以能得到能够实现不依赖于电路基板具有的波长特性的摄像的效果。
电子阻挡层16具有抑制与从邻接的像素电极11向光电变换层15的信号电荷相反的电荷即电子的移动、并且将由光电变换层15产生的信号电荷即空穴向电极输送的功能。由此，抑制了摄像装置的暗电流。电子阻挡层16的材料例如是p型半导体，具体而言可以举出由镍氧化物、氧化铜、氧化铬、氧化钴、氧化钛、氧化锌等无机材料构成的半导体，但并不限定于此。p型半导体也可以是由在金属氧化物或金属氮化物中掺杂了杂质的无机材料构成的p型半导体，具体而言，例如也可以是在硅氧化物中掺杂了磷、砷或锑等的膜等。在电子阻挡层16的材料中，也可以使用由空穴输送性有机化合物等有机材料构成的半导体。
电子阻挡层16的材料也可以如上述那样是无机材料。通过作为电子阻挡层16的材料而使用无机材料，能够精度良好地容易地实现通过光刻进行的电子阻挡层16的布图。此外，在作为电子阻挡层16的材料而使用无机材料的情况下，无机材料与CMOS工艺的亲和性也较高，灰尘导入的污染风险较低，并且通过借助成膜后的CMP(Chemical MechanicalPolishing)研磨能够确保平坦性，由此能够降低光电变换效率偏差。由此，实现更高画质的摄像装置。
此外，从提高电荷取出速度及效率的观点来看，电子阻挡层16的信号电荷的传导率可以比光电变换层15的信号电荷的传导率高。
光电变换部13中的电子阻挡层16的构造的详细情况后述。
在本实施方式中，叙述了在从光电变换层15作为信号电荷而储存空穴并进行读出的情况下设置用来减小暗电流的电子阻挡层16的构造。相反，在作为信号电荷而储存电子并进行读出的情况下，作为第1电荷阻挡层，代替电子阻挡层16而使用空穴阻挡层就可以。空穴阻挡层具有抑制从邻接的像素电极11向光电变换层15的空穴的移动并将由光电变换层15产生的电子向电极输送的功能。空穴阻挡层的材料例如是n型半导体。
接着，对本实施方式的摄像装置100的电子阻挡层16的层叠构造的详细情况进行说明。
首先，说明用来说明实施方式1的比较例1的摄像装置。图3是表示比较例1的摄像装置的光电变换部60的剖面构造的概略剖视图。在图3中表示了跨邻接的2个像素70a及70b而形成的光电变换部60。另外，在图3中还表示了层间绝缘层50的一部分。在以下的表示光电变换部的剖面构造的各概略剖视图中，关于光电变换部及层间绝缘层的一部分以外的结构没有图示，但关于光电变换部以外的结构，与图2所示的像素10a及10b的结构相同。
如图3所示，邻接的2个像素70a及70b具备对置电极12、光电变换层15及电子阻挡层16。对置电极12、光电变换层15及电子阻挡层16跨邻接的2个像素70a及70b而形成。此外，邻接的2个像素70a及70b分别具备单独的像素电极11。因此，入射到光电变换层15的光A被光电变换而产生的信号电荷容易如箭头B所示那样在光电变换层15内从像素70a向像素70b移动、或如箭头C所示那样在电子阻挡层16内在像素70a及70b间移动。因此，在本来应被像素70a的像素电极11捕捉的电荷被像素70b的像素电极11捕获的情况下，发生邻接的2个像素70a及70b间的混色。此外，根据同样的机理，还可能发生以下问题等，即：因电荷捕获范围比像素电极11的间距扩大而造成的分辨率下降、以及由于为了避免混色而限制所容许的向摄像装置100的光线入射角度从而入射角度变窄等问题。
在为了将光电变换后的信号电荷高速地捕获到像素电极11而想要使光电变换层15及电子阻挡层16的导电度提高的情况下，与该混色有关的问题变得更显著。
为了解决该混色问题，虽然也可以考虑将光电变换层15按每个像素进行分离的方法，但如果对光电变换层15进行布图，则由于对光电变换层15的损伤而暗电流增加，使画质劣化。该影响对于光电变换层15使用具有纳米构造的碳纳米管或量子点等材料的情况下更显著。
接着，对比较例2的摄像装置进行说明。图4是表示比较例2的摄像装置的光电变换部60a的剖面构造的概略剖视图。在图4中，表示了跨邻接的2个像素70c及70d而形成的光电变换部60a。另外，在图4中还表示了层间绝缘层50的一部分。
如图4所示，邻接的2个像素70c及70d具备对置电极12及光电变换层15。对置电极12及光电变换层15跨邻接的2个像素70c及70d而形成。此外，邻接的2个像素70c及70d分别具备单独的电子阻挡层16及单独的像素电极11。层间绝缘层50的一部分被埋入到2个单独的像素电极11之间，在2个单独的像素电极11之间存在绝缘性材料。光电变换层15的一部分位于2个单独的电子阻挡层16之间，在2个单独的电子阻挡层16之间存在光电变换材料。
由此，具有输送信号电荷的功能的电子阻挡层16在邻接的2个像素70c及70d间分离，所以从光电变换层15移动到电子阻挡层16的信号电荷难以跨邻接的2个像素70c及70d而移动。由此，抑制了邻接的2个像素70c及70d间的混色。
但是，比较例2的摄像装置发生以下的问题。如图4所示，电子阻挡层16在平面视图中侧面的位置与对应的像素的像素电极11相同。此外，虽然没有图示，但电子阻挡层16在平面视图中面积与对应的像素的像素电极11相同，并且被配置成外周与对应的像素的像素电极11相同的位置。因此，在像素电极11与光电变换层15接触的部位D，抑制了从像素电极11向光电变换层15的电子的移动的电子阻挡层16不发挥功能，发生暗电流。因此，发生摄像装置的画质的劣化。
接着，使用图5及图6对本实施方式的摄像装置进行说明。图5是表示本实施方式的摄像装置100的光电变换部13的剖面构造的概略剖视图。在图5中，表示了跨邻接的2个像素10a及10b而形成的光电变换部13。另外，光电变换部13也可以还跨未图示的其他像素而形成。此外，在图5中还表示了层间绝缘层50的一部分。图5所示的本实施方式的光电变换部13与图4所示的比较例2的光电变换部60a相比，电子阻挡层16的面积不同。此外，图6是表示本实施方式的摄像装置100的像素电极11及电子阻挡层16的平面布局的平面图。在图6中，关于像素电极11及电子阻挡层16以外的结构省略了图示。
如图5所示，邻接的2个像素10a及10b具备对置电极12及光电变换层15。对置电极12及光电变换层15跨邻接的2个像素10a及10b而形成。另外，对置电极12及光电变换层15也可以还跨未图示的其他像素而形成。
此外，邻接的2个像素10a及10b分别具备单独的电子阻挡层16及单独的像素电极11。层间绝缘层50的一部分被埋入在2个单独的像素电极11之间，在2个单独的像素电极11之间存在绝缘性材料。光电变换层15的一部分位于像素10a的电子阻挡层16与像素10b的电子阻挡层之间，在2个单独的电子阻挡层16之间存在光电变换材料。即，像素10a的电子阻挡层16和像素10b的电子阻挡层16隔着光电变换层15的一部分而分离。
由此，由于具有输送电荷的功能的电子阻挡层16在邻接的2个像素10a及10b间被分离，所以图3的箭头C所示那样的从光电变换层15移动到电子阻挡层16的信号电荷难以跨邻接的2个像素10a及10b而进行移动。由此，抑制了邻接的2个像素10a及10b间的混色。
此外，如图6所示，像素电极11的平面形状是正方形，多个像素电极11以矩阵状排列而配置。此外，电子阻挡层16的平面形状也是正方形。在平面视图中，电子阻挡层16的面积比对应的像素的像素电极11大。在平面视图中，像素电极11的外周位于对应的像素的电子阻挡层16的外周的内侧，电子阻挡层16将像素电极11的上方完全覆盖。换言之，在平面视图中，像素电极11的整体位于电子阻挡层16的外缘的内侧的区域。当使像素电极11位于电子阻挡层16的内侧时，可以配置为，使像素电极11相对于电子阻挡层16各向同性地变小。另外，像素电极11及电子阻挡层16的平面形状没有被特别限定。例如，像素电极11及电子阻挡层16也可以是圆形，也可以是正六边形或正八边形等正多边形。
这样，与图4所示的比较例2的光电变换部60a不同，关于本实施方式的光电变换部13，电子阻挡层16的面积比对应的像素的像素电极11的面积大，像素电极11的上表面被电子阻挡层16完全覆盖。因此，光电变换部13由于不存在图4的部位D所示那样的像素电极11与光电变换层15的接触部位，所以抑制从像素电极11向光电变换层15的电子的移动的电子阻挡层16发挥功能，抑制了暗电流。此外，由于如上述那样是2个电子阻挡层16被分离的结构，所以能够减少混色。由此，本实施方式的摄像装置100能够使画质提高。
此外，由于是光电变换层15的一部分位于电子阻挡层16之间的构造，所以能够在使层间绝缘层50及像素电极11的上表面平坦之后形成电子阻挡层16。因此，能够在层间绝缘层50及像素电极11的上表面形成不分离的电子阻挡层，仅通过进行干式蚀刻等布图而形成分离的电子阻挡层16。由此，在电子阻挡层16的形成后不再需要CMP等平坦化工艺，能够容易地形成分离的电子阻挡层16。此外，还能够对于电子阻挡层16的材料使用容易由于CMP而劣化的有机材料。
此外，在对于与像素电极11连接的插塞52使用铜(Cu)等容易异常氧化及异常生长的材料的情况下，有异常生长的插塞52的材料的一部分从像素电极11的侧面露出而发生工艺污染的问题。通过使电子阻挡层16的面积比对应的像素的像素电极11的面积大，能够由电子阻挡层16抑制插塞52的材料的异常氧化以及异常生长的插塞52的材料的一部分的露出。
接着，对本实施方式的另一例的摄像装置进行说明。图7是表示本实施方式的另一例的摄像装置的光电变换部13a的剖面构造的概略剖视图。在图7中，表示了跨邻接的2个像素10c及10d而形成的光电变换部13a。另外，在图7中还表示了层间绝缘层50的一部分。
如图7所示，邻接的2个像素10c及10d具备对置电极12及光电变换层15。对置电极12及光电变换层15跨邻接的2个像素10c及10d而形成。此外，邻接的2个像素10c及10d分别具备单独的电子阻挡层16及单独的像素电极11。此外，光电变换部13a在像素10c的电子阻挡层16与像素10d的电子阻挡层16之间具备电阻层17。即，像素10c的电子阻挡层16和像素10d的电子阻挡层16隔着电阻层17而分离。此外，电阻层17位于层间绝缘层50与光电变换层15之间。电阻层17的厚度与电子阻挡层16的厚度相同。此外，在平面视图中，电子阻挡层16的面积比对应的像素的像素电极11大。
电阻层17是与光电变换层15及电子阻挡层16相比信号电荷的传导率低且电阻大的层。由此，在像素10c的电子阻挡层16与像素10d的电子阻挡层16之间，抑制了信号电荷的移动。由此，抑制了邻接的2个像素10c及10d间的混色。此外，由于存在被埋入在2个电子阻挡层16之间且厚度与电子阻挡层16相同的电阻层17，所以在电子阻挡层16及电阻层17形成的上表面几乎没有高度差。由此，容易将其上层叠的光电变换层15形成得平坦，能够抑制光电变换层15的裂纹发生。
通过利用电阻层17，能够采用先制作电子阻挡层16然后将电阻比电子阻挡层16大的电阻层17埋入到电子阻挡层16之间、或者先将电阻层17布图然后将电子阻挡层16埋入到电阻层17之间那样的制造方法，因此之后的膜的平坦化更加容易。例如，在将电子阻挡层16的材料变更的情况下，在用来得到平坦性的CMP等工序中，电子阻挡层16和电阻层17的硬度等物性影响较大，而在具备光电变换部13a的摄像装置中，通过将电阻比电子阻挡层16高的电阻层17插入，电子阻挡层16的材料选择性的幅度扩大。电子阻挡层16和电阻层17的平坦性对之后形成的光电变换层15的平坦性带来影响。进而，由于产生光电变换层15的平坦性对由于每个像素的厚度变化而引起的灵敏度偏差带来影响的问题，所以在本结构中能够减小摄像装置的灵敏度偏差。
(实施方式2)
接着，对实施方式2进行说明。在实施方式2中，在2个电子阻挡层之间存在层间绝缘层这一点与实施方式1不同。以下，以与实施方式1的不同点为中心进行说明，将共通点的说明省略或简化。
图8是表示本实施方式的摄像装置的光电变换部13b的剖面构造的概略剖视图。在图8中表示了跨邻接的2个像素10e及10f而形成的光电变换部13b。另外，在图8中还表示了层间绝缘层50的一部分。
如图8所示，邻接的2个像素10e及10f具备对置电极12及光电变换层15。对置电极12及光电变换层15跨邻接的2个像素10e及10f而形成。此外，邻接的2个像素10e及10f分别具备单独的电子阻挡层16及单独的像素电极11。光电变换部13b具备将像素10e的电子阻挡层16与像素10f的电子阻挡层16绝缘的层间绝缘层51。层间绝缘层51是第2绝缘层的一例。层间绝缘层51位于像素10e的电子阻挡层16与像素10f的电子阻挡层16之间。即，像素10e的电子阻挡层16和像素10f的电子阻挡层16隔着层间绝缘层51而分离。层间绝缘层51的上表面和电子阻挡层16的上表面形成平坦的面。此外，在平面视图下，电子阻挡层16的面积比对应的像素的像素电极11大。
这样，关于本实施方式的光电变换部13b，邻接的2个像素10e及10f的单独的电子阻挡层16及单独的像素电极11形成在层间绝缘层50及51中，由层间绝缘层51将2个电子阻挡层16绝缘。由此，在像素10e的电子阻挡层16与像素10f的电子阻挡层16之间信号电荷无法移动，所以抑制了邻接的2个像素10e及10f之间的信号电荷的移动，能够减少混色。
对于在邻接的2个像素10e及10f中分别单独地设置的电子阻挡层16之间配置的层间绝缘层51，使用在电子阻挡层16的形成前形成的CMOS工艺中的导电性较低的层间绝缘层50的一部分，由此能够更简单且便宜地形成本实施方式的光电变换部13。形成在2个电子阻挡层16之间的层间绝缘层51的材料可以是与被埋入了与像素电极11连接的插塞52的层间绝缘层50相同的材料，也可以是不同的材料。作为层间绝缘层51的材料，例如使用SiO2，也可以使用导电性较低的AlO或SiN等。
此外，通过将电子阻挡层16埋入到层间绝缘层50及51中，并减小电子阻挡层16的上表面与层间绝缘层50及51的上表面的高度差，从而容易将其上层叠的光电变换层15形成得平坦，能够抑制光电变换层15的裂纹产生。作为将电子阻挡层16埋入到层间绝缘层50及51中之后的、减小电子阻挡层16的上表面与层间绝缘层50及51的上表面的高度差的工艺，例如使用CMP等研磨工艺是简便的。通过对电子阻挡层16的材料使用无机材料，能够容易地采用CMP等研磨工艺。
(实施方式3)
接着，对实施方式3进行说明。在实施方式3中，在平面视图下的电子阻挡层的面积比像素电极的面积小这一点与实施方式2不同。以下，以与实施方式1及2的不同点为中心进行说明，将共通点的说明省略或简化。
图9是表示本实施方式的摄像装置的光电变换部13c的剖面构造的概略剖视图。在图9中表示了跨邻接的2个像素10g及10h而形成的光电变换部13c。另外，在图9中还表示了层间绝缘层50的一部分。此外，图10是表示本实施方式的摄像装置的像素电极11及电子阻挡层16的平面布局的平面图。在图10中，关于像素电极11及电子阻挡层16以外的结构省略了图示。
如图9所示，邻接的2个像素10g及10h具备对置电极12及光电变换层15。对置电极12及光电变换层15跨邻接的2个像素10g及10h而形成。此外，邻接的2个像素10g及10h分别具备单独的电子阻挡层16及单独的像素电极11。光电变换部13c具备将像素10g的电子阻挡层16与像素10h的电子阻挡层16绝缘的层间绝缘层51。层间绝缘层51位于像素10g的电子阻挡层16与像素10h的电子阻挡层16之间。即，像素10g的电子阻挡层16和像素10h的电子阻挡层16隔着层间绝缘层51而分离。层间绝缘层51的上表面和电子阻挡层16的上表面形成平坦的面。此外，层间绝缘层51还配置在像素电极11上的没有形成电子阻挡层16的面与光电变换层15之间。
此外，如图10所示，在平面视图下，电子阻挡层16的面积比对应的像素的像素电极11的面积小。在平面视图下，像素电极11的外周位于对应的像素的电子阻挡层16的外周的外侧，在电子阻挡层16的全部的边的外侧存在像素电极11。
这样，本实施方式的光电变换部13c，在平面视图下，电子阻挡层16的面积比对应的像素的像素电极11的面积小。此外，由光电变换层15产生的信号电荷在电子阻挡层16中比在层间绝缘层51中容易移动。即，被像素电极11捕获的信号电荷经与各像素对应的电子阻挡层16向像素电极11移动。在平面视图下，由于电子阻挡层16的面积比对应的像素的像素电极11的面积小，所以从应被像素10g的像素电极11捕获的电荷到与像素10g邻接的像素10h的电子阻挡层16的距离拉开。由此，应被像素10g的像素电极11捕捉的电荷难以被像素10h的像素电极11捕获，能够抑制邻接的2个像素10h及10g间的混色。
(实施方式4)
接着，对实施方式4进行说明。在实施方式4中，与实施方式1的不同点在于，在2个像素电极之间具备屏蔽电极，在屏蔽电极上配置有电子阻挡层。以下，以与实施方式1至3的不同点为中心进行说明，将共通点的说明省略或简化。
首先，对用来说明实施方式4的比较例3的摄像装置进行说明。图11是表示本实施方式的摄像装置的光电变换部60b的剖面构造的概略剖视图。在图11中表示了跨邻接的2个像素70e及70f而形成的光电变换部60b。另外，在图11中还表示了层间绝缘层50的一部分。
如图11所示，邻接的2个像素70e及70f具备对置电极12、光电变换层15及电子阻挡层16。对置电极12、光电变换层15及电子阻挡层16跨邻接的2个像素70e及70f而形成。此外，邻接的2个像素70e及70f分别具备单独的像素电极11。此外，光电变换部60b在像素70e的像素电极11与像素70f的像素电极11之间具备屏蔽电极11a。屏蔽电极11a层叠在层间绝缘层50与电子阻挡层16之间。屏蔽电极11a是第3电极的一例。
屏蔽电极11a经由插塞52a而与半导体基板20电连接，供给固定电位。关于屏蔽电极11a，被施加的电位、面积及所连接的电路与像素电极11不同。屏蔽电极11a使用导电性材料形成。导电性材料例如是铝、铜等金属、金属氮化物、或者通过掺加杂质而被赋予了导电性的多晶硅。
屏蔽电极11a位于邻接的2个像素70e及70f各自的像素电极11之间，供给固定电位，由此在光电变换层15中产生的信号电荷跨邻接的2个像素70e及70f间移动的情况下，能够将信号电荷捕获。因此，通过具备屏蔽电极11a，抑制了混色。
但是，在光电变换部60b中，邻接的2个像素70e及70f具备跨像素70e及70f而形成的电子阻挡层16，2个像素电极11及屏蔽电极11a与相同的电子阻挡层16相接。因此，在屏蔽电极11a中，不仅从光电变换层15经由屏蔽电极11a上的电子阻挡层16将信号电荷捕获，而且移动到屏蔽电极11a上以外的电子阻挡层16的信号电荷在电子阻挡层16中移动而能够被屏蔽电极11a捕获。因此，若被光电变换的信号电荷量增加，则有可能在屏蔽电极11a中流过过剩的电流从而光电变换部60b损坏。
接着，使用图12及图13对本实施方式的摄像装置进行说明。图12是表示本实施方式的摄像装置的光电变换部13d的剖面构造的概略剖视图。在图12中表示了跨邻接的2个像素10i及10j而形成的光电变换部13d。此外，在图12中还表示了层间绝缘层50的一部分。此外，图13是表示本实施方式的摄像装置的像素电极11、屏蔽电极11a、电子阻挡层16及电子阻挡层16a的平面布局的平面图。在图13中，关于像素电极11、屏蔽电极11a、电子阻挡层16及电子阻挡层16a以外的结构省略了图示。
如图12所示，邻接的2个像素10i及10j具备对置电极12及光电变换层15。对置电极12及光电变换层15跨邻接的2个像素10i及10j而形成。此外，邻接的2个像素10i及10j分别具备单独的电子阻挡层16及单独的像素电极11。此外，光电变换部13d在像素10i的像素电极11与像素10j的像素电极11之间具备屏蔽电极11a。屏蔽电极11a层叠在层间绝缘层50上，在屏蔽电极11a上层叠有电子阻挡层16a。即，电子阻挡层16a位于屏蔽电极11a与光电变换层15之间。光电变换层15的一部分位于像素10i的电子阻挡层16、像素10j的电子阻挡层16及屏蔽电极11a上的电子阻挡层16a的各自之间。即，像素10i的电子阻挡层16和屏蔽电极11a上的电子阻挡层16a、以及像素10j的电子阻挡层16和屏蔽电极11a上的电子阻挡层16a隔着光电变换层15的一部分而分离。电子阻挡层16a是第2电荷阻挡层的一例。
由此，由于屏蔽电极11a能够捕获跨邻接的2个像素10i及10j间移动的信号电荷，所以抑制了混色。此外，与图11所示的比较例3的光电变换部60b不同，本实施方式的光电变换部13d中，屏蔽电极11a上的电子阻挡层16a与像素10i的电子阻挡层16及像素10j的电子阻挡层16被分离。因此，从光电变换层15移动到像素10i的电子阻挡层16或像素10j的电子阻挡层16的信号电荷难以移动到屏蔽电极11a上的电子阻挡层16a。由此，在被光电变换的信号电荷量增加的情况下，在屏蔽电极11a中也难以流过过剩的电流，抑制了光电变换部13d的损坏。
此外，光电变换部13d具有电子阻挡层16及16a被埋入在光电变换层15中的构造。由此，在通过CMOS半导体工艺直至形成像素电极11及屏蔽电极11a之后，形成比像素电极11靠上侧的层的方法是适宜的。例如，将电子阻挡层成膜到被平坦化的像素电极11、屏蔽电极11a及层间绝缘层50形成的上表面，在布图后形成光电变换层15。由于比电子阻挡层16靠上侧的层能够在将像素电极11、屏蔽电极11a及层间绝缘层50形成的上表面平坦化之后成膜，所以能够提高光电变换特性的面内均匀性。此外，在作为电子阻挡层16及16a的材料而使用无机材料的情况下，由于溶解性与在实施布图时使用的光致抗蚀剂不同，所以能够更容易地实施布图。
此外，如图13所示，像素电极11的平面形状是正方形，多个像素电极11排列配置为矩阵状。此外，电子阻挡层16的平面形状也是正方形。在此情况下，屏蔽电极11a以不与像素电极11及电子阻挡层16接触的方式以格子状设在相邻的像素电极11间。此外，屏蔽电极11a上的电子阻挡层16a也以不与像素电极11及电子阻挡层16接触的方式以格子状设在相邻的像素电极11间。
在平面视图下，电子阻挡层16的面积比对应的像素的像素电极11大。在平面视图下，像素电极11的外周位于对应的像素的电子阻挡层16的外周的内侧，电子阻挡层16将像素电极11的上方完全覆盖。此外，在平面视图下，电子阻挡层16a的面积比在该电子阻挡层16a的下侧设置的屏蔽电极11a的面积大。在平面视图下，屏蔽电极11a的外周位于在该屏蔽电极11a的上侧设置的电子阻挡层16a的外周的内侧，电子阻挡层16a将屏蔽电极11a的上方完全覆盖。这样，通过将屏蔽电极11a以格子状设在相邻的像素电极11间，从而屏蔽电极11a无间隙地排列在像素电极11间，并且向屏蔽电极11a的电位供给变得容易。
另外，像素电极11、屏蔽电极11a、电子阻挡层16及电子阻挡层16a的形状没有被特别限定。例如，像素电极11及电子阻挡层16也可以是圆形，也可以是正六边形或正八边形等正多边形。在此情况下，屏蔽电极11a及电子阻挡层16a也可以是具有以矩阵状排列设置的圆形或正多边形的多个开口的板状。
这样，电子阻挡层16的面积比对应的像素的像素电极11的面积大，电子阻挡层16将像素电极11的上方完全覆盖。电子阻挡层16a的面积比位于该电子阻挡层16a的下侧的屏蔽电极11a的面积大，电子阻挡层16a将屏蔽电极11a的上方完全覆盖。由此，像素电极11及屏蔽电极11a不与光电变换层15接触。由此，抑制从像素电极11及屏蔽电极11a向光电变换层15的电子的移动的电子阻挡层16及16a发挥功能，抑制了暗电流。
(实施方式5)
接着，对实施方式5进行说明。在实施方式5中，与实施方式2的不同点在于，在2个像素电极之间具备屏蔽电极，在屏蔽电极上配置有电子阻挡层。以下，以与实施方式1至4的不同点为中心进行说明，将共通点的说明省略或简化。
图14是表示本实施方式的摄像装置的光电变换部13e的剖面构造的概略剖视图。在图14中表示了跨邻接的2个像素10k及10l而形成的光电变换部13e。另外，在图14中还表示了层间绝缘层50的一部分。
如图14所示，邻接的2个像素10k及10l具备对置电极12及光电变换层15。对置电极12及光电变换层15跨邻接的2个像素10k及10l而形成。此外，邻接的2个像素10k及10l分别具备单独的电子阻挡层16及单独的像素电极11。此外，光电变换部13e在像素10k的像素电极11与像素10l的像素电极11之间具备屏蔽电极11a。屏蔽电极11a层叠在层间绝缘层50上，在屏蔽电极11a上层叠有电子阻挡层16a。电子阻挡层16a位于屏蔽电极11a与光电变换层15之间。此外，光电变换部13e具备将电子阻挡层16与电子阻挡层16a绝缘的层间绝缘层51。层间绝缘层51位于像素10k的电子阻挡层16与电子阻挡层16a之间、以及像素10l的电子阻挡层16与电子阻挡层16a之间。即，各个电子阻挡层16和电子阻挡层16a隔着层间绝缘层51而分离。层间绝缘层51的上表面、电子阻挡层16的上表面和电子阻挡层16a的上表面形成平坦的面。此外，在平面视图下，电子阻挡层16的面积比对应的像素的像素电极11大，电子阻挡层16a的面积与屏蔽电极11a的面积相同。
这样，由于光电变换部13e具备屏蔽电极11a，所以屏蔽电极11a能够捕获跨邻接的2个像素10k及10l间移动的信号电荷，因此抑制了混色。此外，由于通过层间绝缘层51将电子阻挡层16与电子阻挡层16a绝缘，所以在电子阻挡层16与电子阻挡层16a之间信号电荷无法移动。由此，在被光电变换的信号电荷量增加了的情况下，在屏蔽电极11a中也不易流过过剩的电流，抑制了光电变换部13e的损坏。
(实施方式6)
接着，对实施方式6进行说明。在实施方式6中，在2个像素电极之间具备屏蔽电极这一点与实施方式2不同。以下，以与实施方式1至5的不同点为中心进行说明，将共通点的说明省略或简化。
图15是表示本实施方式的摄像装置的光电变换部13f的剖面构造的概略剖视图。在图15中表示了跨邻接的2个像素10m及10n而形成的光电变换部13f。另外，在图15中还表示了层间绝缘层50的一部分。
如图15所示，邻接的2个像素10m及10n具备对置电极12及光电变换层15。对置电极12及光电变换层15跨邻接的2个像素10m及10n而形成。此外，邻接的2个像素10m及10n分别具备单独的电子阻挡层16及单独的像素电极11。光电变换部13f具备将像素10m的电子阻挡层16与像素10n的电子阻挡层16绝缘的层间绝缘层51。像素10m的电子阻挡层16和像素10n的电子阻挡层16隔着层间绝缘层51而分离。此外，光电变换部13f在像素10m的像素电极11与像素10n的像素电极11之间具备屏蔽电极11a。屏蔽电极11a形成在层间绝缘层50中，屏蔽电极11a的上表面与层间绝缘层51相接。即，光电变换层15和屏蔽电极11a被层间绝缘层51绝缘。层间绝缘层51的上表面和电子阻挡层16的上表面形成平坦的面。此外，在平面视图下，电子阻挡层16的面积比对应的像素的像素电极11大。
这样，在邻接的2个像素10m及10n各自的像素电极11之间配置屏蔽电极11a。由此，通过向屏蔽电极11a施加电压，跨邻接的2个像素10m及10n间移动的信号电荷被向光电变换层15与位于屏蔽电极11a上的层间绝缘层51之间的界面吸引，能够减少混色。此外，通过用层间绝缘层51将屏蔽电极11a和光电变换层15绝缘，屏蔽电极11a的信号电荷的捕获被限制。由此，在被光电变换的信号电荷量增加的情况下，也不向屏蔽电极11a流动过剩的电流，所以抑制了光电变换部13f的损坏。
接着，对本实施方式的另一例的摄像装置进行说明。图16是表示本实施方式的另一例的摄像装置的光电变换部13g的剖面构造的概略剖视图。在图16中表示了跨邻接的2个像素10o及10p而形成的光电变换部13g。另外，在图16中还表示了层间绝缘层50的一部分。此外，图17是表示本实施方式的另一例的摄像装置的像素电极11、屏蔽电极11a及电子阻挡层16的平面布局的平面图。在图17中，关于像素电极11、屏蔽电极11a及电子阻挡层16以外的结构省略图示。
如图16所示，邻接的2个像素10o及10p具备对置电极12及光电变换层15。对置电极12及光电变换层15跨邻接的2个像素10o及10p而形成。此外，邻接的2个像素10o及10p分别具备单独的电子阻挡层16及单独的像素电极11。光电变换部13g具备将像素10o的电子阻挡层16与像素10p的电子阻挡层16绝缘的层间绝缘层51。像素10o的电子阻挡层16和像素10p的电子阻挡层16隔着层间绝缘层51而分离。此外，光电变换部13g在像素10o的像素电极11与像素10p的像素电极11之间具备屏蔽电极11a。屏蔽电极11a形成在层间绝缘层50中，屏蔽电极11a的上表面与层间绝缘层51相接。即，光电变换层15和屏蔽电极11a被层间绝缘层51绝缘。层间绝缘层51的上表面和电子阻挡层16的上表面形成平坦的面。
此外，如图17所示，像素电极11的平面形状是正方形，多个像素电极11以矩阵状排列配置。此外，电子阻挡层16的平面形状也是正方形。在此情况下，屏蔽电极11a以不与像素电极11及电子阻挡层16接触的方式以格子状设在相邻的像素电极11间。
在平面视图下，电子阻挡层16的面积与对应的像素的像素电极11相同，电子阻挡层16的外周和对应的像素的像素电极11的外周配置在相同的位置。这样，在电子阻挡层16的外周和对应的像素的像素电极11的外周配置在相同位置的情况下，能够在层间绝缘层50上简便地形成像素电极11和电子阻挡层16。
(实施方式7)
接着，对实施方式7进行说明。在实施方式7中，具备大小2个尺寸的像素电极且在光电变换部的上方具备滤色器这些点与实施方式1不同。以下，以与实施方式1至6的不同点为中心进行说明，将共通点的说明省略或简化。
图18是表示本实施方式的摄像装置的像素电极11L及11S、电子阻挡层16R、16G及16B、以及滤色器18RL、18RS、18GL、18GS、18BL及18BS的平面布局的平面图。在图18中，关于像素电极11L及11S、电子阻挡层16R、16G及16B以及滤色器18RL、18RS、18GL、18GS、18BL及18BS以外的结构省略了图示。如后述那样，在本实施方式的摄像装置中，通过将电子阻挡层匹配于滤色器的图案而布图，能够进一步得到面积利用效率的提高及成品率提高等效果。
如图18所示，在斜45度方向上交替地配置有多个大小2个尺寸的像素电极11L及11S。在平面视图下，像素电极11L的面积比像素电极11S的面积大。像素电极11L及11S的平面形状都是正八边形。
由此，较大面积的像素电极11L由于面积较大而捕获更多的信号电荷，从而即使在信号电荷的产生较少的低照度状态下也能够更高灵敏度地取得图像。此外，较小面积的像素电极11S由于面积较小，所以即使在通过非常明亮的光产生大量信号电荷的情况下，也能够减少被像素电极11S捕获的信号电荷量，所以能够取得高照度状态的图像。因此，实现扩大了动态范围的摄像装置。此外，与像素电极的面积相反地，从降低噪声的观点来看，可以是，像素电极11L捕获到的信号电荷的储存容量较小，像素电极11S捕获到的信号电荷的储存容量较大。
此外，通过将大小2个尺寸的像素电极11L及11S在斜向上交替地配置，在较大面积的像素电极11L之间效率良好地配置较小面积的像素电极11S，所以面积利用效率提高。
在斜45度方向上邻接的2个像素电极11L及11S的上方，以将像素电极11L及11S完全覆盖的方式配置有大小2个尺寸的同色的滤色器18RL及18RS、18GL及18GS、或18BL及18GS。
滤色器18RL及18RS是对于红色光为透明且将红色光以外的可见光波段的光阻断的红色透过滤波器。滤色器18GL及18GS是对于绿色光为透明且将绿色光以外的波段的光阻断的绿色透过滤波器。滤色器18BL及18GS是对于蓝色光为透明且将蓝色光以外的波段的光阻断的蓝色透过滤波器。滤色器18RL、18GL及18BL的面积分别比滤色器18RS、18GS及18BS的面积大。
此外，在斜45度方向上邻接的2个像素电极11L及11S上，配置电子阻挡层16R、16G或16B。在电子阻挡层16R、16G及16B的上方，分别配置大小2个尺寸的同色的滤色器18RL及18RS、18GL及18GS、以及18BL及18GS。
这样，通过将同色的大小2个尺寸的滤色器18RL及18RS、18GL及18GS、或18BL及18GS配置到在斜45度方向上邻接的2个像素电极11L及11S上，能够使每1色的滤色器的配置面积更大，不再需要每个像素电极的微细的滤色器的布图。由于被配置在同色的滤色器下方，所以关于电子阻挡层16R、16G及16B，也只要如图18所示那样不以在斜45度方向上邻接的2个像素电极11L及11S区分地进行布图就可以。结果，能够使电子阻挡层16R、16G及16B的配置面积更大，不再需要按每个像素电极11L及11S的微细的滤色器的布图，能够期待因加工精度放宽带来的成品率提高。
进而，本实施方式的摄像装置的滤色器的排列是通常的滤色器的拜耳排列，如图18所示，在斜向上绿色透过滤波器即滤色器18GL及18GS邻接。在这样的情况下，电子阻挡层16G中的邻接的2个电子阻挡层16G可以不通过布图区分而做成相连的电子阻挡层。如果是同色滤色器下区域之间的信号电荷的移动，则与不同色的滤色器下区域之间的信号电荷的移动相比，能够缓和混色的影响，所以能够如上述那样将电子阻挡层跨多个像素电极上而形成。此外，也可以将邻接的2个电子阻挡层16G如图18所示那样通过分割而使其与电子阻挡层16R及16B的像素阵列上的规则性一致，实现成品率提高。
另外，在对本实施方式的摄像装置还配置屏蔽电极的情况下，可以在各个像素电极11L及11S之间配置屏蔽电极，但也可以在位于同色的滤色器下方的像素电极11L与像素电极11S之间不配置屏蔽电极。
(实施方式8)
接着，实施方式8对进行说明。
图19是表示本实施方式的相机系统600的构造的框图。
如图19所示，相机系统600具备透镜光学系统601、摄像装置602、系统控制器603和相机信号处理部604。
透镜光学系统601例如包含自动对焦用透镜、变焦用透镜及光圈。透镜光学系统601将光向摄像装置602的摄像面聚光。穿过透镜光学系统601后的光从对置电极12侧入射，被光电变换层15光电变换。作为摄像装置602，使用上述的实施方式1至7的任一项的摄像装置。
系统控制器603对相机系统600整体进行控制。系统控制器603例如可以由微型计算机实现。
相机信号处理部604作为对来自摄像装置602的输出信号进行处理的信号处理电路发挥功能。相机信号处理部604例如进行伽马修正、颜色插值处理、空间插值处理、自动白平衡、距离计测运算及波长信息分离等处理。相机信号处理部604例如可以由DSP(DigitalSignal Processor)等实现。
根据本实施方式的相机系统600，通过利用实施方式1至7的任一项的摄像装置，能够提供高画质的相机系统。
(其他实施方式)
以上，基于实施方式对1个或多个技术方案的摄像装置进行了说明，但本发明并不限定于这些实施方式。只要不脱离本发明的主旨，对本实施方式施以了本领域技术人员想到的各种变形的形态、以及将不同实施方式的构成要素组合而构建的形态也包含在本发明的范围内。
例如，在上述实施方式4及5中，屏蔽电极上的电子阻挡层与2个像素电极上的电子阻挡层的哪个都分离，但并不限于此。也可以不将2个像素电极上的电子阻挡层中的一方与屏蔽电极上的电子阻挡层分离。
此外，例如，在上述实施方式中，光电变换部是包括对置电极、光电变换层、电子阻挡层和像素电极的结构，但并不限于此。光电变换部也可以还包括电荷输送层及电子阻挡层之外的电荷阻挡层等。此外，光电变换部的光电变换层并不限于1个，也可以层叠有多个光电变换层。
产业上的可利用性
本发明的摄像装置能够应用于医疗用相机、监视用相机、车载用相机、测距相机、显微镜相机、无人机用相机、机器人用相机等各种各样的相机系统及传感器系统。
标号说明
10、10a、10b、10c、10d、10e、10f、10g、10h、10i、10j、10k、10l、10m、10n、10o、10p 像素
11、11L、11S 像素电极
11a 屏蔽电极
12 对置电极
13、13a、13b、13c、13d、13e、13f、13g 光电变换部
14 信号检测电路
15 光电变换层
16、16a、16B、16G、16R 电子阻挡层
17 电阻层
18、18BL、18BS、18GL、18GS、18RL、18RS 滤色器
20 半导体基板
20t 元件分离区域
24 信号检测晶体管
24d、24s、26s、28d、28s 杂质区域
24g、26g、28g 栅极电极
26 地址晶体管
28 复位晶体管
32 电压供给电路
34 复位电压源
36 垂直扫描电路
37 列信号处理电路
38 水平信号读出电路
40 电源线
41 电荷储存节点
44 复位电压线
46 地址控制线
47 垂直信号线
48 复位控制线
49 水平共通信号线
50、51 层间绝缘层
52、52a 插塞
53 布线
54、55 接触插塞
56 布线层
100、602 摄像装置
600 相机系统
601 透镜光学系统
603 系统控制器
604 相机信号处理部

Claims (13)

1.一种摄像装置，其特征在于，
具备：
第1像素；以及
第2像素，与上述第1像素邻接；
上述第1像素及上述第2像素分别包括：
第1电极；
第2电极，位于上述第1电极的上方，与上述第1电极对置；
光电变换层，位于上述第1电极与上述第2电极之间；以及
第1电荷阻挡层，位于上述第1电极与上述光电变换层之间；
上述第1像素的上述第1电荷阻挡层和上述第2像素的上述第1电荷阻挡层被分离；
上述光电变换层跨上述第1像素和上述第2像素而配置；
在平面视图下，上述第1像素的上述第1电荷阻挡层的面积比上述第1像素的上述第1电极的面积大；
在平面视图下，上述第2像素的上述第1电荷阻挡层的面积比上述第2像素的上述第1电极的面积大。
2.如权利要求1所述的摄像装置，其特征在于，
在平面视图下，上述第1像素的上述第1电极位于上述第1像素的上述第1电荷阻挡层的内侧；
在平面视图下，上述第2像素的上述第1电极位于上述第2像素的上述第1电荷阻挡层的内侧。
3.如权利要求1或2所述的摄像装置，其特征在于，
在上述第1像素及上述第2像素的各自中，上述第1电荷阻挡层的传导率比上述光电变换层的传导率大。
4.如权利要求1～3中任一项所述的摄像装置，其特征在于，
还具备：
第1绝缘层，位于上述第1像素的上述第1电荷阻挡层及上述第2像素的上述第1电荷阻挡层的下方；以及
第2绝缘层，位于上述第1像素的上述第1电荷阻挡层与上述第2像素的上述第1电荷阻挡层之间。
5.如权利要求4所述的摄像装置，其特征在于，
上述第1绝缘层和上述第2绝缘层包含相同的材料。
6.如权利要求4或5所述的摄像装置，其特征在于，
还具备第3电极，该第3电极与上述第2绝缘层相接并且在平面视图下位于上述第1像素的上述第1电极与上述第2像素的上述第1电极之间。
7.如权利要求1～3中任一项所述的摄像装置，其特征在于，
还具备：
第3电极，在平面视图下位于上述第1像素的上述第1电极与上述第2像素的上述第1电极之间；以及
第2电荷阻挡层，位于上述第3电极与上述光电变换层之间；
从由上述第1像素的上述第1电荷阻挡层及上述第2像素的上述第1电荷阻挡层构成的组中选择的至少一方与上述第2电荷阻挡层分离。
8.如权利要求7所述的摄像装置，其特征在于，
在平面视图下，上述第2电荷阻挡层的面积比上述第3电极的面积大。
9.如权利要求7或8所述的摄像装置，其特征在于，
上述第2电荷阻挡层是电子阻挡层。
10.如权利要求1～3中任一项所述的摄像装置，其特征在于，
上述光电变换层的一部分位于上述第1像素的上述第1电荷阻挡层与上述第2像素的上述第1电荷阻挡层之间。
11.一种摄像装置，其特征在于，
具备：
第1像素；以及
第2像素，与上述第1像素邻接；
上述第1像素及上述第2像素分别包括：
第1电极；
第2电极，位于上述第1电极的上方，与上述第1电极对置；
光电变换层，位于上述第1电极与上述第2电极之间；以及
第1电荷阻挡层，位于上述第1电极与上述光电变换层之间；
上述第1像素的上述第1电荷阻挡层和上述第2像素的上述第1电荷阻挡层被分离；
上述光电变换层跨上述第1像素和上述第2像素而配置；
在平面视图下，上述第1像素的上述第1电荷阻挡层的面积比上述第1像素的上述第1电极的面积小；
在平面视图下，上述第2像素的上述第1电荷阻挡层的面积比上述第2像素的上述第1电极的面积小。
12.如权利要求11所述的摄像装置，其特征在于，
还具备：
第1绝缘层，位于上述第1像素的上述第1电荷阻挡层及上述第2像素的上述第1电荷阻挡层的下方；以及
第2绝缘层，位于上述第1像素的上述第1电荷阻挡层与上述第2像素的上述第1电荷阻挡层之间。
13.如权利要求1～12中任一项所述的摄像装置，其特征在于，
上述第1电荷阻挡层是电子阻挡层。
CN202080007020.5A 2019-04-25 2020-03-17 摄像装置 Pending CN113196489A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-084259 2019-04-25
JP2019084259 2019-04-25
PCT/JP2020/011717 WO2020217783A1 (ja) 2019-04-25 2020-03-17 撮像装置

Publications (1)

Publication Number Publication Date
CN113196489A true CN113196489A (zh) 2021-07-30

Family

ID=72942536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080007020.5A Pending CN113196489A (zh) 2019-04-25 2020-03-17 摄像装置

Country Status (4)

Country Link
US (1) US20210313399A1 (zh)
JP (1) JPWO2020217783A1 (zh)
CN (1) CN113196489A (zh)
WO (1) WO2020217783A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7272969B2 (ja) * 2018-02-07 2023-05-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8232531B2 (en) * 2007-03-29 2012-07-31 Varian Medical Systems, Inc. Corrosion barrier layer for photoconductive X-ray imagers
JP4783861B1 (ja) * 2010-02-25 2011-09-28 富士フイルム株式会社 撮像素子、撮像素子の製造方法、撮像装置
JP2012114160A (ja) * 2010-11-22 2012-06-14 Panasonic Corp 固体撮像装置及びその製造方法
CN103444167B (zh) * 2011-04-08 2017-09-29 松下知识产权经营株式会社 固体摄像装置的驱动方法
WO2014002332A1 (ja) * 2012-06-27 2014-01-03 パナソニック株式会社 固体撮像装置
WO2014024348A1 (ja) * 2012-08-09 2014-02-13 パナソニック株式会社 固体撮像装置
US9985153B2 (en) * 2013-08-29 2018-05-29 University Of Florida Research Foundation, Incorporated Air stable infrared photodetectors from solution-processed inorganic semiconductors
KR102141592B1 (ko) * 2014-01-02 2020-08-05 삼성전자주식회사 유기 광전 소자 및 이미지 센서
JP6399488B2 (ja) * 2014-10-23 2018-10-03 パナソニックＩｐマネジメント株式会社 撮像装置および画像取得装置
US11728356B2 (en) * 2015-05-14 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element and imaging device
US9754980B2 (en) * 2015-06-30 2017-09-05 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element and imaging device
JP2017098393A (ja) * 2015-11-24 2017-06-01 ソニー株式会社 光電変換素子およびその製造方法、固体撮像素子、電子機器、並びに太陽電池
JP6780421B2 (ja) * 2016-03-01 2020-11-04 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置、並びに、固体撮像装置の駆動方法
JP2017168812A (ja) * 2016-03-10 2017-09-21 パナソニックＩｐマネジメント株式会社 撮像装置
JP2018125495A (ja) * 2017-02-03 2018-08-09 パナソニックＩｐマネジメント株式会社 光電変換素子および撮像装置
KR20200132845A (ko) * 2018-03-19 2020-11-25 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자 및 고체 촬상 장치

Also Published As

Publication number Publication date
JPWO2020217783A1 (zh) 2020-10-29
WO2020217783A1 (ja) 2020-10-29
US20210313399A1 (en) 2021-10-07

Similar Documents

Publication Publication Date Title
KR101861964B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 신호 처리 방법, 및, 전자 기기
US10096657B2 (en) Solid-state image pickup device and electronic apparatus
JP5032954B2 (ja) カラー撮像装置
US9793324B2 (en) Solid-state image-pickup device, method of manufacturing the same, and electronic apparatus
KR101613346B1 (ko) 촬상 장치
WO2012117670A1 (ja) 固体撮像装置
US20150091115A1 (en) Imaging devices with partitions in photoelectric conversion layer
WO2014208047A1 (ja) 固体撮像装置およびその製造方法
US11322536B2 (en) Image sensor and method of fabricating the same
WO2012169127A1 (ja) 固体撮像装置
JP6186205B2 (ja) 撮像素子および撮像装置
US8680638B2 (en) Stack-type image sensor
US20140077324A1 (en) Solid-state image pickup device, method of manufacturing solid-state image pickup device, and electronic apparatus
US20130293751A1 (en) Imaging systems with separated color filter elements
US9825079B2 (en) Photoelectric conversion device and imaging system
JP2016033972A (ja) 撮像装置及び撮像システム
JP7240833B2 (ja) 撮像素子
US20170092671A1 (en) Image sensor
JP2005353626A (ja) 光電変換膜積層型固体撮像素子及びその製造方法
JP2011082386A (ja) 固体撮像素子及びその製造方法並びに撮像装置
CN113196489A (zh) 摄像装置
US20210375998A1 (en) Imaging device
JP6663887B2 (ja) 固体撮像装置、および、その製造方法、電子機器
JP4852336B2 (ja) 固体撮像素子の製造方法
US20230142858A1 (en) Image sensor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination