JP7272969B2 - 固体撮像素子および撮像装置 - Google Patents

固体撮像素子および撮像装置 Download PDF

Info

Publication number
JP7272969B2
JP7272969B2 JP2019570639A JP2019570639A JP7272969B2 JP 7272969 B2 JP7272969 B2 JP 7272969B2 JP 2019570639 A JP2019570639 A JP 2019570639A JP 2019570639 A JP2019570639 A JP 2019570639A JP 7272969 B2 JP7272969 B2 JP 7272969B2
Authority
JP
Japan
Prior art keywords
pixel
transistor
electrode
potential
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019570639A
Other languages
English (en)
Other versions
JPWO2019155841A5 (ja
JPWO2019155841A1 (ja
Inventor
俊介 丸山
喜昭 稲田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2019155841A1 publication Critical patent/JPWO2019155841A1/ja
Publication of JPWO2019155841A5 publication Critical patent/JPWO2019155841A5/ja
Priority to JP2023071982A priority Critical patent/JP2023100745A/ja
Application granted granted Critical
Publication of JP7272969B2 publication Critical patent/JP7272969B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H01L27/14652—Multispectral infrared imagers, having a stacked pixel-element structure, e.g. npn, npnpn or MQW structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/20—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming only infrared radiation into image signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/33—Transforming infrared radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本技術は、複数の画素にわたって設けられた光電変換膜を有する固体撮像素子および撮像装置に関する。
光電変換膜に、例えばＩｎＧaＡｓ等の化合物半導体を用いた固体撮像素子の開発が進められている（例えば、特許文献１参照）。光電変換膜で発生した信号電荷は、画素毎に画素回路に送られるようになっている。
国際公開第２０１７/１５０１６７号
このような固体撮像素子では、複数の画素の信号電荷を加算可能にすることが望まれている。
したがって、複数の画素の信号電荷を加算可能な固体撮像素子および撮像装置を提供することが望ましい。
本開示の一実施の形態に係る固体撮像素子は、複数の画素にわたって設けられた光電変換膜と、光電変換膜に電気的に接続され、画素毎に設けられた第１電極と、光電変換膜を間にして第１電極に対向する第２電極と、光電変換膜で生成され、第１電極を介して移動した信号電荷を蓄積する第１電荷蓄積部と、画素毎に設けられ、第１電荷蓄積部にリセット電位を印加するリセットトランジスタと、第１電荷蓄積部に信号電荷が蓄積される期間、複数の画素の少なくとも一部の画素の第１電極に、リセット電位よりも第２電極との間の電位差を小さくする電位ＶＰＤを印加する電位生成部とを備えたものである。
本開示の一実施の形態に係る撮像装置は、上記本開示の一実施の形態に係る固体撮像素子を備えたものである。
本開示の一実施の形態に係る固体撮像素子および撮像装置では、電位生成部が設けられているので、第１電荷蓄積部に信号電荷が蓄積される期間、複数の画素の少なくとも一部の画素（非読出画素）の第１電極に、電位ＶＰＤが印加される。この非読出画素で発生した信号電荷は、電位ＶＰＤが印加されない画素（読出画素）の第１電極に移動する。
本開示の一実施の形態に係る固体撮像素子および撮像装置によれば、電位生成部を設けるようにしたので、非読出画素で発生した信号電荷は、読出画素で発生した信号電荷とともに、読出画素の画素回路で読みだされる。よって、複数の画素の信号電荷を加算可能となる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。
本開示の第１の実施の形態に係る撮像素子の概略構成を表すブロック図である。 図１に示した画素領域の具体的な構成の一例を表す平面模式図である。 図２に示した読出画素および非読出画素に接続された制御線の一例を表す平面模式図である。 図２に示した読出画素，非読出画素の光電変換部および画素回路の構成を模式的に表す図である。 図４に示した読出画素，非読出画素の動作について説明するための模式図である。 図４に示した画素回路の駆動方法について説明するためのタイミング図である。 本開示の第２の実施の形態に係る撮像素子（読出画素）の画素回路の構成を模式的に表す図である。 図７Ａに示した撮像素子の非読出画素の画素回路の構成を模式的に表す図である。 図７Ａ，図７Ｂに示した画素回路の駆動方法について説明するためのタイミング図である。 図７Ａに示した画素回路の他の例（変形例１）を模式的に表す図である。 図７Ａ，図７Ｂに示した画素回路の他の例（変形例２）を模式的に表す図である。 本開示の第３の実施の形態に係る撮像素子（読出画素）の画素回路の構成を模式的に表す図である。 図１１Ａに示した撮像素子の非読出画素の画素回路の構成を模式的に表す図である。 図１１Ａ，図１１Ｂに示した画素回路の駆動方法について説明するためのタイミング図である。 図１１Ａ，図１１Ｂに示した画素回路の他の例を模式的に表す図である。 本開示の第４の実施の形態に係る撮像素子（読出画素）の画素回路の構成を模式的に表す図である。 図１４Ａに示した撮像素子の非読出画素の画素回路の構成を模式的に表す図である。 図１４Ａ，図１４Ｂに示した画素回路の駆動方法について説明するためのタイミング図である。 図２に示した読出画素，非読出画素の配置の他の例（１）を表す平面模式図である。 図２に示した読出画素，非読出画素の配置の他の例（２）を表す平面模式図である。 図２に示した読出画素，非読出画素の配置の他の例（３）を表す平面模式図である。 図１７に示した読出画素および非読出画素に接続された制御線の一例を表す平面模式図である。 図４に示した画素回路の構成の他の例を模式的に表す図である。 図７Ａ，７Ｂに示した画素回路の構成の他の例を模式的に表す図である。 図２に示した読出画素，非読出画素の配置の他の例（４）を表す平面模式図である。 図２に示した読出画素，非読出画素の配置の他の例（５）を表す平面模式図である。 図１等に示した撮像素子を用いた撮像装置（電子機器）の一例を表す機能ブロック図である。 体内情報取得システムの概略的な構成の一例を示すブロック図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（リセットトランジスタに直列に接続された電位生成部を有する固体撮像素子の例）
２．第２の実施の形態（リセットトランジスタに並列に接続された電位生成部を有する固体撮像素子の例）
３．変形例１（容量切替用のトランジスタを有する例）
４．変形例２（グローバルシャッター機能を有する例）
５．第３の実施の形態（第１電荷蓄積部（ＦＤ）に直列に接続された電位生成部を有する固体撮像素子の例）
６．第４の実施の形態（転送トランジスタおよび第２電荷蓄積部を含む電位生成部を有する固体撮像素子の例）
７．変形例３（読出画素および非読出画素の配置例）
８．適用例（電子機器の例）
９．応用例
＜１．第１の実施の形態＞
［撮像素子１の構成］
図１は、本開示の一実施の形態に係る固体撮像素子（撮像素子１）の機能構成の一例を模式的に表したものである。撮像素子１は、例えば赤外線イメージセンサであり、例えば波長８００ｎｍ以上の光に対しても感度を有している。この撮像素子１には、例えば四角形状の画素領域１０Ｐと、画素領域１０Ｐの外側の画素外領域１０Ｂとが設けられている。画素外領域１０Ｂには、画素領域１０Ｐを駆動するための周辺回路が設けられている。
撮像素子１の画素領域１０Ｐには、例えば２次元配置された複数の受光単位領域（画素Ｐ）が設けられている。画素外領域１０Ｂに設けられた周辺回路は、例えば行走査部２０１、水平選択部２０３、列走査部２０４およびシステム制御部２０２を含んでいる。
図２は、画素領域１０Ｐのより具体的な構成を表したものである。画素領域１０Ｐに設けられた画素Ｐは、読出画素Ｐｒおよび非読出画素Ｐｎを含んでいる。読出画素Ｐｒおよび非読出画素Ｐｎは、例えば、画素行毎に設けられており、読出画素Ｐｒが配置された行と、非読出画素Ｐｎが配置された行とが交互に設けられている。後述するように、非読出画素Ｐｎで発生した信号電荷は、同じ画素列に配置された隣り合う読出画素Ｐｒの画素回路（後述の画素回路２０Ｐｒ）で読み出される。即ち、図２に示した例では、２つの画素Ｐの信号電荷が加算される。
図３は、読出画素Ｐｒおよび非読出画素Ｐｎを選択する制御線Ｌpsを表している。制御線Ｌpsは、例えば、画素行毎に、行方向（図３のＸ方向）に沿って延在している。換言すれば、画素Ｐ（読出画素Ｐｒ，非読出画素Ｐｎ）には、画素行毎に、制御線Ｌpsが配線されている。
また、画素Ｐには、例えば画素行ごとに画素駆動線Ｌread（例えば、行選択線およびリセット制御線）が配線され、画素列ごとに垂直信号線Ｌsigが配線されている（図１）。画素駆動線Ｌreadは、画素Ｐからの信号読み出しのための駆動信号を伝送するものである。画素駆動線Ｌreadの一端は、行走査部２０１の各行に対応した出力端に接続されている。
行走査部２０１は、シフトレジスタやアドレスデコーダ等によって構成され、画素領域１０Ｐの各画素Ｐを、例えば行単位で駆動する画素駆動部である。行走査部２０１によって選択走査された画素行の各画素Ｐから出力される信号は、垂直信号線Ｌsigの各々を通して水平選択部２０３に供給される。水平選択部２０３は、垂直信号線Ｌsigごとに設けられたアンプや水平選択スイッチ等によって構成されている。
列走査部２０４は、シフトレジスタやアドレスデコーダ等によって構成され、水平選択部２０３の各水平選択スイッチを走査しつつ順番に駆動するものである。この列走査部２０４による選択走査により、垂直信号線Ｌsigの各々を通して伝送される各画素の信号が順番に水平信号線２０５に出力され、当該水平信号線２０５を通して図示しない信号処理部等へ入力される。
システム制御部２０２は、外部から与えられるクロックや、動作モードを指令するデータなどを受け取り、また、撮像素子１の内部情報などのデータを出力するものである。システム制御部２０２はさらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に行走査部２０１、水平選択部２０３および列走査部２０４などの駆動制御を行う。
以下では、撮像素子１の読出画素Ｐｒおよび非読出画素Ｐｎの具体的な構成について説明する。
図４は、撮像素子１の画素領域１０Ｐの模式的な断面構成を、読出画素Ｐｒおよび非読出画素Ｐｎの画素回路２０Ｐｒ，２０Ｐｎとともに表したものである。撮像素子１は、例えば、光電変換部１０を有する半導体基板と、画素回路２０Ｐｒ，２０Ｐｎを有する回路基板２０との積層構造を有している。光電変換部１０は、例えば赤外領域の波長の光等の入射光を画素Ｐ毎に光電変換するためのものであり、回路基板２０に近い位置から順に、第１電極１１、第１半導体層１２、光電変換膜１３、第２半導体層１４および第２電極１５を有している。回路基板２０に設けられた画素回路２０Ｐｒ，２０Ｐｎは、光電変換部１０で発生した信号電荷の読み出し回路（ＲＯＩＣ：Readout Integrated Circuit）であり、画素Ｐ毎に、光電変換部１０の第１電極１１に接続されている。第１電極１１と画素回路２０Ｐｒ，２０Ｐｎとは、例えば、バンプ電極１７ＥＢおよびコンタクト電極１７ＥＣを介して接続されている。第１電極１１は、パッシベーション膜１６中に、バンプ電極１７ＥＢおよびコンタクト電極１７ＥＣは、層間絶縁膜１７中に、各々設けられている。
層間絶縁膜１７は、例えば、回路基板２０に接して設けられている。この層間絶縁膜１７中に、画素Ｐ毎にバンプ電極１７ＥＢおよびコンタクト電極１７ＥＣが設けられている。回路基板２０に近い位置から、コンタクト電極１７ＥＣおよびバンプ電極１７ＥＢの順に設けられている。第１電極１１とバンプ電極１７ＥＢとが接しており、バンプ電極１７ＥＢとコンタクト電極１７ＥＣとが接している。このように、光電変換部１０と回路基板２０とはバンプ接合されている。バンプ接合に代えて、光電変換部１０と回路基板２０とをＣｕＣｕ接合させるようにしてもよい。層間絶縁膜１７は、例えば、無機絶縁材料により構成されている。この無機絶縁材料としては、例えば、窒化シリコン（ＳｉＮ），酸化アルミニウム（Ａｌ2Ｏ3），酸化ケイ素（ＳｉＯ2）および酸化ハフニウム（ＨｆＯ2）等が挙げられる。
パッシベーション膜１６は、例えば、層間絶縁膜１７と第１半導体層１２との間に設けられている。このパッシベーション膜１６中に、画素Ｐ毎に第１電極１１が設けられている。第１電極１１の一部は、層間絶縁膜１７中に設けられていてもよい。パッシベーション膜１６は、例えば、無機絶縁材料により構成されている。この無機絶縁材料としては、例えば、窒化シリコン（ＳｉＮ），酸化アルミニウム（Ａｌ2Ｏ3），酸化ケイ素（ＳｉＯ2）および酸化ハフニウム（ＨｆＯ2）等が挙げられる。パッシベーション膜１６を、層間絶縁膜１７と同一の無機絶縁材料により構成するようにしてもよい。
第１電極１１は、第１半導体層１２を介して光電変換膜１３に電気的に接続されている。第１電極１１は、光電変換膜１３で発生した信号電荷（正孔または電子、以下便宜上、信号電荷が正孔であるとして説明する。）を読みだすための電圧が供給される電極であり、画素Ｐ毎に分離して設けられている。第１電極１１の一方の端部は、第１半導体層１２に接しており、第１電極１１は、第１半導体層１２を介して光電変換膜１３に電気的に接続されている。第１電極１１の他方の端部は、バンプ電極１７ＥＢに接している。隣り合う第１電極１１は、パッシベーション膜１６により電気的に分離されている。
第１電極１１は、例えば、チタン（Ｔｉ），タングステン（Ｗ），窒化チタン（ＴｉＮ），白金（Ｐｔ），金（Ａｕ），パラジウム（Ｐｄ），亜鉛（Ｚｎ），ニッケル（Ｎｉ）およびアルミニウム（Ａｌ）のうちのいずれかの単体、またはそれらのうちの少なくとも１種を含む合金により構成されている。第１電極１１は、このような構成材料の単膜であってもよく、あるいは、２種以上を組み合わせた積層膜であってもよい。例えば、第１電極１１は、チタンおよびタングステンの積層膜により構成されている。
パッシベーション膜１６と光電変換膜１３との間に設けられた第１半導体層１２は、例えば、全ての画素Ｐに共通して設けられている。この第１半導体層１２は、隣り合う画素Ｐを電気的に分離するためのものであり、第１半導体層１２には、例えば複数の拡散領域１２Ａが設けられている。第１半導体層１２に、光電変換膜１３を構成する化合物半導体材料のバンドギャップよりも大きなバンドギャップの化合物半導体材料を用いることにより、暗電流を抑えることも可能となる。第１半導体層１２には、例えばｎ型のＩｎＰ（インジウムリン）を用いることができる。
第１半導体層１２に設けられた拡散領域１２Ａは、互いに離間して配置されている。拡散領域１２Ａは、画素Ｐ毎に配置され、それぞれの拡散領域１２Ａに第１電極１１が接続されている。拡散領域１２Ａは、光電変換膜１３で発生した信号電荷を画素Ｐ毎に読み出すためのものであり、例えば、ｐ型不純物を含んでいる。ｐ型不純物としては、例えばＺｎ（亜鉛）等が挙げられる。このように、拡散領域１２Ａと、拡散領域１２Ａ以外の第１半導体層１２との間にｐｎ接合界面が形成され、隣り合う画素Ｐが電気的に分離されるようになっている。拡散領域１２Ａは、例えば第１半導体層１２の厚み方向に設けられ、光電変換膜１３の厚み方向の一部にも設けられている。
第１半導体層１２と第２半導体層１４との間に設けられた光電変換膜１３は、例えば、全ての画素Ｐにわたって設けられている。換言すれば、全ての画素Ｐに共通して、光電変換膜１３が設けられている。この光電変換膜１３は、所定の波長の光を吸収して、信号電荷を発生させるものであり、例えば、ＩＩＩ－Ｖ族半導体などの化合物半導体材料により構成されている。光電変換膜１３を構成する化合物半導体材料としては、例えば、ＩｎＧａＡｓ（インジウムガリウム砒素），ＩｎＡｓＳｂ（インジウム砒素アンチモン），ＧａＡｓＳｂ（ガリウム砒素アンチモン），ＩｎＡｓ（インジウム砒素），ＩｎＳｂ（インジムアンチモン）およびＨｇＣｄＴｅ（水銀カドミウムテルル）等が挙げられる。Ｇｅ（ゲルマニウム）により光電変換膜１３を構成するようにしてもよい。ＴｙｐｅＩＩ構造を有する半導体材料により、光電変換膜１３を構成するようにしてもよい。光電変換膜１３では、例えば、可視領域から短赤外領域の波長の光の光電変換がなされるようになっている。
第２半導体層１４は、例えば、全ての画素Ｐに共通して設けられている。この第２半導体層１４は、光電変換膜１３と第２電極１５との間に設けられ、これらに接している。第２半導体層１４は、第２電極１５から排出される電荷が移動する領域であり、例えば、ｎ型の不純物を含む化合物半導体により構成されている。第２半導体層１４には、例えば、ｎ型のＩｎＰ（インジウムリン）を用いることができる。
第２半導体層１４、光電変換膜１３および第１半導体層１２を間にして、第２電極１５は第１電極１１に対向している。この第２電極１５は、例えば各画素Ｐに共通の電極として、第２半導体層１４上（光入射側）に、第２半導体層１４に接するように設けられている。第２電極１５は、光電変換膜１３で発生した電荷のうち、信号電荷として用いられない電荷を排出するためのものである（カソード）。例えば、正孔が、信号電荷として第１電極１１から読み出される場合には、この第２電極１５を通じて例えば電子を排出することができる。この第２電極１５には、例えば、所定の電位Ｖ15が印加されるようになっている。第２電極１５は、例えば赤外線などの入射光を透過可能な導電膜により構成されている。第２電極１５には、例えば、ＩＴＯ（Indium Tin Oxide）またはＩＴｉＯ（Ｉｎ2Ｏ3－ＴｉＯ2）等を用いることができる。ＩｎＰ（インジウムリン）により第２電極１５を構成するようにしてもよい。
回路基板２０に設けられた読出画素Ｐｒの画素回路２０Ｐｒと、非読出画素Ｐｎの画素回路２０Ｐｎとは、例えば、同じ構成を有している。画素回路２０Ｐｒ，２０Ｐｎは各々、例えば、光電変換部１０に接続されたＦＤ（フローティングディフュージョン）２１（第１電荷蓄積部）、リセットトランジスタ（ＲＳＴ）２２、電位生成部２３、増幅トランジスタ（ＡＭＰ）２４および選択トランジスタ（ＳＥＬ）２５を有している。本実施の形態では、光電変換部１０で発生した信号電荷がＦＤ２１に蓄積される期間（後述の図６の蓄積期間Ｔ１０）、画素Ｐのうちの一部の画素（非読出画素Ｐｎ）の画素回路２０Ｐｎでは、リセットトランジスタ２２がオンされ、電位生成部２３から電位ＶＰＤが第１電極１１に印加される。一方、読出画素Ｐｒの画素回路２０Ｐｒでは、リセットトランジスタ２２がオフ状態となっている。例えば、このような、リセットトランジスタ２２の動作の違いにより、読出画素Ｐｒと非読出画素Ｐｎとが区別される。
ＦＤ２１では、光電変換部１０（光電変換膜１３）で発生した信号電荷が蓄積されるようになっている。ＦＤ２１は、光電変換部１０の第１電極１１とともに、リセットトランジスタ２２のソースおよび増幅トランジスタ２４のゲートに接続されている。
リセットトランジスタ２２は、オンされたとき、ＦＤ２１にリセット電位ＶＲＳＴを印加するためのものである。このリセット電位ＶＲＳＴが印加されたＦＤ２１は、初期状態（リセット状態）となる。ここでは、このリセットトランジスタ２２のドレインが、電位生成部２３に接続されている。非読出画素Ｐｎでは、光電変換部１０で発生した信号電荷がＦＤ２１に蓄積される期間、このリセットトランジスタ２２がオン状態となり、電位生成部２３から第１電極１１に電位ＶＰＤが印加される。リセットトランジスタ２２のゲートは、制御線Ｌps（図３）に接続されており、リセットトランジスタ２２のオンおよびオフは、制御線Ｌpsに制御される。
電位生成部２３は、リセットトランジスタ２２を介して光電変換部１０（第１電極１１）に接続されている。リセットトランジスタ２２のドレインに直列に接続された電位生成部２３は、リセット電位ＶＲＳＴと、リセット電位ＶＲＳＴとは異なる所定の電位ＶＰＤとを生成するものである。電位ＶＰＤは、例えば、光電変換部１０の第２電極１５に印加される電位Ｖ15と略同じ電位であり（電位ＶＰＤ≒電位Ｖ15）、この電位ＶＰＤが、オン状態のリセットトランジスタ２２を介して第１電極１１に印加されることにより、第１電極１１と第２電極１５との間の電位差が略ゼロ（０）となる。電位ＶＰＤを第１電極１１に印加したときの第１電極１１と第２電極１５との間の電位差は、第１電極１１にリセット電位ＶＲＳＴを印加したときの、第１電極１１と第２電極１５との間の電位差よりも小さくなっている（｜ＶＰＤ－Ｖ15｜＜｜ＶＲＳＴ－Ｖ15｜）。
増幅トランジスタ２４のゲートはＦＤ２１に接続され、増幅トランジスタ２４のドレインは電源電圧ＶＤＤに接続され、増幅トランジスタ２４のソースは選択トランジスタ２５のドレインに接続されている。この増幅トランジスタ２４は、垂直信号線Ｌsigを介して接続された、定電流源としての負荷ＭＯＳ（Metal Oxide Semiconductor）とソースフォロア回路を構成している。ＦＤ２１の電位に応じた画素信号が、この増幅トランジスタ２４から選択トランジスタ２５を介して水平選択部２０３に出力されるようになっている。
選択トランジスタ２５のソースは、垂直信号線Ｌsigに接続されている。選択トランジスタ２５がオンされると、オンされた画素Ｐの画素信号が、垂直信号線Ｌsigを介して水平選択部２０３に出力されるようになっている。
[撮像素子１の動作]
図５を用いて撮像素子１の動作について説明する。撮像素子１では、第２電極１５および第２半導体層１４を介して、光電変換膜１３へ光（例えば赤外領域の波長の光）が入射すると、この光は光電変換膜１３において吸収される。これにより、各画素Ｐの光電変換膜１３では正孔（ホール）および電子の対が発生する（光電変換される）。このとき、読出画素Ｐｒでは、例えば第１電極１１に所定の電位（例えばリセット電位ＶＲＳＴ）が印加されると、第１電極１１と第２電極１５との間に電位勾配が生じ、発生した電荷のうち一方の電荷（例えば正孔）が、信号電荷として拡散領域１２Ａに移動し、拡散領域１２Ａから画素Ｐ毎に第１電極１１へ収集される。
一方、非読出画素Ｐｎでは、第１電極１１に電位ＶＰＤが印加され、第１電極１１と第２電極１５との間の電位差が略ゼロとなる。このため、非読出画素Ｐｎの光電変換膜１３で発生した信号電荷は、近傍の読出画素Ｐｒの拡散領域１２Ａに移動する。この非読出画素Ｐｎから読出画素Ｐｒに移動した信号電荷は、読出画素Ｐｒで発生した信号電荷と合算され、読出画素Ｐｒの画素回路２０Ｐｒで読み出される。
図６は、読出画素ＰｒのＦＤ２１に信号電荷が蓄積される期間（蓄積期間Ｔ１０）のリセットトランジスタ２２、選択トランジスタ２５および電位生成部２３のタイミングチャートである。
まず、画素回路２０Ｐｒ，２０Ｐｎの電位生成部２３では、リセット電位ＶＲＳＴが生成される。読出画素Ｐｒの画素回路２０Ｐｒでは、リセットトランジスタ２２がオンされる。これにより、ＦＤ２１の電位がリセット電位ＶＲＳＴとなり、ＦＤ２１が初期状態となる。その後、画素回路２０Ｐｒのリセットトランジスタ２２は、オフ状態となる。一方、非読出画素Ｐｎの画素回路２０Ｐｎでは、リセットトランジスタ２２がオンされた後、オン状態が維持される。
続いて、画素回路２０Ｐｒ，２０Ｐｎの電位生成部２３は、電位ＶＰＤを生成する。その後、読出画素Ｐｒの画素回路２０Ｐｒでは、選択トランジスタ２５が時刻ｔ１でオンされた後、時刻ｔ２でオフされる。この時刻ｔ２から信号電荷の蓄積期間Ｔ１０が開始される。蓄積期間Ｔ１０にわたって、画素回路２０Ｐｒでは、リセットトランジスタ２２のオフ状態が維持される。一方、非読出画素Ｐｎの画素回路２０Ｐｎでは、時刻ｔ１，ｔ２で、リセットトランジスタ２２のオン状態および選択トランジスタ２５のオフ状態が維持される。これにより、蓄積期間Ｔ１０では、非読出画素Ｐｎの第１電極１１に電位ＶＰＤが印加される。
蓄積期間Ｔ１０の経過後、読出画素Ｐｒの画素回路２０Ｐｒでは、時刻ｔ３で選択トランジスタ２５がオンされる。これにより、画素回路２０ＰｒのＦＤ２１の電位が垂直信号線Ｌsigを介して水平選択部２０３に出力され、蓄積期間Ｔ１０が終了する（時刻ｔ３）。その後、画素回路２０Ｐｒの選択トランジスタ２５は、時刻ｔ４でオフされる。一方、非読出画素Ｐｎの画素回路２０Ｐｎでは、時刻ｔ３，ｔ４で選択トランジスタ２５のオフ状態が維持される。時刻ｔ４の後、画素回路２０Ｐｎでは、リセットトランジスタ２２がオフされる。画素回路２０Ｐｎのリセットトランジスタ２２がオフされた後、画素回路２０Ｐｒ，２０Ｐｎの電位生成部２３は、リセット電位ＶＲＳＴを生成する。
[撮像素子１の作用・効果]
本実施の形態の撮像素子１では、非読出画素Ｐｎの画素回路２０Ｐｎに、電位生成部２３が設けられているので、蓄積期間Ｔ１０では、非読出画素Ｐｎの第１電極１１に、電位生成部２３で生成された電位ＶＰＤが印加される。これにより、非読出画素Ｐｎでは、第１電極１１と第２電極１５との間の電位差が小さくなり、この非読出画素Ｐｎで発生した信号電荷は、近傍の読出画素Ｐｒの拡散領域１２Ａに移動する。したがって、読出画素Ｐｒの画素回路２０Ｐｒからは、読出画素Ｐｒで発生した信号電荷と、非読出画素Ｐｎで発生した信号電荷とが合算されて読み出される。
複数の画素の信号電荷を加算する方法として、画素信号を読み出した後に外部で加算する方法を考え得る。しかし、この方法では、読み出しノイズも加算されてしまう。また、垂直信号線を用いる方法や、複数の画素に共通して設けられたＦＤを用いる方法も考え得る。しかし、これらの方法では、非読出画素および読出画素の配置の自由度が低い。また、複数の画素に共通して設けられたＦＤを用いる方法では、光電変換の変換効率が落ちやすい。
撮像素子に、ＦＤとは別に、加算用の信号電荷の蓄積部を設ける方法も考え得る。しかし、この方法も、非読出画素および読出画素の配置の自由度が低い。更に、加算される画素の数を大きくすると、レイアウトが複雑になる。加えて、カップリングに起因したノイズも発生しやすくなる。
これに対し、本実施の形態では、読出画素Ｐｒの拡散領域１２Ａに、非読出画素Ｐｎの信号電荷が移動し、光電変換部１０で信号電荷が加算される。したがって、ノイズは加算されにくい。また、読出画素Ｐｒおよび非読出画素Ｐｎの配置は、制御線Ｌｐｓによって調整可能であり、読出画素Ｐｒおよび非読出画素Ｐｎの配置は、自由に設定できる。例えば、制御線Ｌpsを行方向および列方向に設けることにより（後述の図１７等参照）、２方向（行方向および列方向）にわたって、読出画素Ｐｒおよび非読出画素Ｐｎを自由に配置することができる。また、加算される画素Ｐの数も自由に調整できる。更に、撮像素子１では、加算用の信号電荷の蓄積部が不要となるので、光電変換の変換効率も維持できる。加えて、カップリングに起因したノイズの発生も抑えられる。
以上説明したように、本実施の形態では、非読出画素Ｐｎの画素回路２０Ｐｎに、電位ＶＰＤを生成する電位生成部２３を設けるようにしたので、非読出画素Ｐｎで発生した信号電荷は、読出画素Ｐｒで発生した信号電荷とともに、読出画素Ｐｒの画素回路２０Ｐｒで読みだされる。よって、複数の画素Ｐの信号電荷を加算可能となる。
また、撮像素子１では、非読出画素Ｐｎを除き、読出画素Ｐｒのみから信号電荷が読み出されるので、高速での読み出しが可能となる。
以下、他の実施の形態および変形例およびについて説明するが、以降の説明において上記第１の実施の形態と同一構成部分については同一符号を付してその説明は適宜省略する。
＜第２の実施の形態＞
図７Ａ，図７Ｂは、第２の実施の形態に係る撮像素子（撮像素子１Ａ）の画素回路２０Ｐｒ，２０Ｐｎの回路構成を表したものである。この画素回路２０Ｐｒ，２０Ｐｎは、光電変換部１０（第１電極１１）とリセットトランジスタ２２との間に、リセットトランジスタ２２に並列に接続された電位生成部（電位生成部２３Ａ）を有している。この点を除き、第２の実施の形態に係る撮像素子１Ａは、上記第１の実施の形態の撮像素子１と同様の構成を有し、その作用および効果も同様である。
読出画素Ｐｒの画素回路２０Ｐｒと、非読出画素Ｐｎの画素回路２０Ｐｎとは、例えば、同じ構成を有している。この画素回路２０Ｐｒ，２０Ｐｎの電位生成部２３Ａは、ドレインが電位ＶＰＤに接続されたトランジスタ２６（第１トランジスタ）を含んでいる。この電位ＶＰＤが、オン状態のトランジスタ２６を介して第１電極１１に印加されることにより、第１電極１１と第２電極１５との間の電位差が略ゼロ（０）となる。本実施の形態では、光電変換部１０で発生した信号電荷がＦＤ２１に蓄積される期間（後述の図８の蓄積期間Ｔ１０）、非読出画素Ｐｎの画素回路２０Ｐｎでは、トランジスタ２６がオンされ、電位生成部２３Ａから電位ＶＰＤが第１電極１１に印加される。一方、読出画素Ｐｒの画素回路２０Ｐｒでは、トランジスタ２６がオフされる。このような、トランジスタ２６の動作の違いにより、読出画素Ｐｒと非読出画素Ｐｎとが区別される。
トランジスタ２６のソースは、ＦＤ２１、リセットトランジスタ２２のソースおよび増幅トランジスタ２４のゲートに接続されている。トランジスタ２６のゲートは、制御線Ｌps（図３）に接続されており、トランジスタ２６のオンおよびオフは、制御線Ｌpsに制御される。このトランジスタ２６は、蓄積期間Ｔ１０以外の期間、オーバーフロートランジスタとして機能してもよい。トランジスタ２６は、例えば薄膜トランジスタ（Thin Film Transistor）により構成されている。
リセットトランジスタ２２は、トランジスタ２６のソースと増幅トランジスタ２４のゲートとの間に、トランジスタ２６に並列に接続されている。このリセットトランジスタ２２のドレインは、リセット電位ＶＲＳＴに接続されている。
図８は、読出画素ＰｒのＦＤ２１に信号電荷が蓄積される期間（蓄積期間Ｔ１０）のリセットトランジスタ２２、選択トランジスタ２５およびトランジスタ２６（電位生成部２３Ａ）のタイミングチャートである。
まず、読出画素Ｐｒの画素回路２０Ｐｒでは、リセットトランジスタ２２がオンされる。これにより、ＦＤ２１の電位がリセット電位ＶＲＳＴとなり、ＦＤ２１が初期状態となる。その後、画素回路２０Ｐｒのリセットトランジスタ２２は、オフ状態となる。この間、画素回路２０Ｐｒのトランジスタ２６は、オフ状態が維持される。一方、非読出画素Ｐｎの画素回路２０Ｐｎでは、リセットトランジスタ２２のオフ状態およびトランジスタ２６のオン状態が維持される。
その後、読出画素Ｐｒの画素回路２０Ｐｒでは、選択トランジスタ２５が時刻ｔ１でオンされた後、時刻ｔ２でオフされる。この時刻ｔ２から信号電荷の蓄積期間Ｔ１０が開始される。蓄積期間Ｔ１０にわたって、画素回路２０Ｐｒでは、リセットトランジスタ２２のオフ状態、選択トランジスタ２５のオフ状態およびトランジスタ２６のオフ状態が維持される。一方、非読出画素Ｐｎの画素回路２０Ｐｎでは、時刻ｔ１，ｔ２で、リセットトランジスタ２２のオフ状態、選択トランジスタ２５のオフ状態およびトランジスタ２６のオン状態が維持される。これにより、蓄積期間Ｔ１０では、非読出画素Ｐｎの第１電極１１に、トランジスタ２６を介して電位ＶＰＤが印加される。
蓄積期間Ｔ１０の経過後、読出画素Ｐｒの画素回路２０Ｐｒでは、時刻ｔ３で選択トランジスタ２５がオンされる。これにより、画素回路２０ＰｒのＦＤ２１の電位が垂直信号線Ｌsigを介して水平選択部２０３に出力され、蓄積期間Ｔ１０が終了する（時刻ｔ３）。その後、画素回路２０Ｐｒの選択トランジスタ２５は、時刻ｔ４でオフされる。一方、非読出画素Ｐｎの画素回路２０Ｐｎでは、時刻ｔ３，ｔ４でリセットトランジスタ２２のオフ状態、選択トランジスタ２５のオフ状態およびトランジスタ２６のオン状態が維持される。
このような撮像素子１Ａも、上記撮像素子１で説明したのと同様に、非読出画素Ｐｎの画素回路２０Ｐｎに、電位生成部２３Ａが設けられているので、非読出画素Ｐｎでは、第１電極１１と第２電極１５との間の電位差が小さくなり、この非読出画素Ｐｎで発生した信号電荷は、近傍の読出画素Ｐｒの拡散領域１２Ａに移動する。したがって、読出画素Ｐｒの画素回路２０Ｐｒからは、読出画素Ｐｒで発生した信号電荷と、非読出画素Ｐｎで発生した信号電荷とが合算されて読み出される。
＜変形例１＞
上記第２の実施の形態では、読出画素Ｐｒの画素回路２０Ｐｒと、非読出画素Ｐｎの画素回路２０Ｐｎとが同じ構成を有している例について説明したが、これらは互いに異なる構成を有していてもよい。
例えば、読出画素Ｐｒ，非読出画素Ｐｎの配置が固定されているとき、読出画素Ｐｒの画素回路２０Ｐｒの電位生成部２３Ａ（トランジスタ２６）を省略するようにしてもよい。
図９は、電位生成部２３Ａ（トランジスタ２６）を有しない画素回路２０Ｐｒの構成の一例を表している。このように、電位生成部２３Ａに代えて、画素回路２０Ｐｒが、容量切替用のトランジスタ２７（第３トランジスタ）および付加容量素子２８を有していてもよい。
トランジスタ２７は、ＦＤ２１の容量を切り替えるためのものである。トランジスタ２７は、例えば、光電変換部１０とリセットトランジスタ２２との間に、リセットトランジスタ２２に並列に接続されている。トランジスタ２７のソースはＦＤ２１に接続され、トランジスタ２７のドレインは付加容量素子２８の一端に接続されている。付加容量素子２８の他端は、例えば、接地電位（ＧＮＤ）に接続されている。
トランジスタ２７がオン状態となると、ＦＤ２１に付加容量素子２８が接続され、多量の信号電荷を蓄積可能な状態（高容量選択状態）となる。トランジスタ２７がオフ状態となると、ＦＤ２１と付加容量素子２８とが非接続となり、少量の信号電荷を蓄積可能な状態（低容量選択状態）となる。このように、複数の画素Ｐの信号電荷を加算する際に、ダイナミックレンジが切り替えられるようにしてもよい。
＜変形例２＞
図１０は、上記第２の実施の形態の変形例（変形例２）に係る画素回路２０Ｐｒ，２０Ｐｎの回路構成の一例を表している。この画素回路２０Ｐｒ，２０Ｐｎは、光電変換部１０に接続された電荷蓄積部３１と、電荷蓄積部３１とＦＤ２１との間に配置された転送トランジスタ３２とを含むものである。このように、画素回路２０Ｐｒ，２０Ｐｎに電荷蓄積部３１および転送トランジスタ３２を設けることにより、グローバルシャッター機能を有する撮像素子１Ａを実現可能となる。
電荷蓄積部３１の一端は、光電変換部１０（第１電極１１）および転送トランジスタ３２のソースに接続されている。この電荷蓄積部３１は、光電変換部１０で生成された信号電荷を、一旦保持するための電荷保持部である。
転送トランジスタ３２のドレインは、ＦＤ２１に接続されている。転送トランジスタ３２がオンされると、電荷蓄積部３１に一旦保持された信号電荷が読み出され、ＦＤ２１に転送される。例えば、電位生成部２３Ａ（トランジスタ２６）は、電荷蓄積部３１と転送トランジスタ３２との間に配置されている。
＜第３の実施の形態＞
図１１Ａ，図１１Ｂは、第３の実施の形態に係る撮像素子（撮像素子１Ｂ）の画素回路２０Ｐｒ，２０Ｐｎの回路構成を表したものである。この画素回路２０Ｐｒ，２０Ｐｎは、光電変換部１０（第１電極１１）とＦＤ２１との間に、光電変換部１０に直列に接続された電位生成部（電位生成部２３Ｂ）を有している。この点を除き、第３の実施の形態に係る撮像素子１Ｂは、上記第１の実施の形態の撮像素子１と同様の構成を有し、その作用および効果も同様である。
読出画素Ｐｒの画素回路２０Ｐｒと、非読出画素Ｐｎの画素回路２０Ｐｎとは、例えば、同じ構成を有している。この画素回路２０Ｐｒ，２０Ｐｎの電位生成部２３Ｂは、トランジスタ２９（第１トランジスタ）を含んでいる。本実施の形態では、光電変換部１０で発生した信号電荷がＦＤ２１に蓄積される期間（後述の図１２の蓄積期間Ｔ１０）、非読出画素Ｐｎの画素回路２０Ｐｎでは、トランジスタ２９がオフされ、光電変換部１０とＦＤ２１とが非接続となる。これにより、第１電極１１と第２電極１５との間の電位差が略ゼロ（０）となる。一方、読出画素Ｐｒの画素回路２０Ｐｒでは、トランジスタ２９がオン状態となり、光電変換部１０とＦＤ２１とが接続される。このような、トランジスタ２９の動作の違いにより、読出画素Ｐｒと非読出画素Ｐｎとが区別される。
例えば、トランジスタ２９のドレインは光電変換部１０に接続され、トランジスタ２９のソースはＦＤ２１に接続されている。トランジスタ２９のゲートは、制御線Ｌps（図３）に接続されており、トランジスタ２９のオンおよびオフは、制御線Ｌpsに制御される。トランジスタ２９は、例えば薄膜トランジスタにより構成されている。
リセットトランジスタ２２は、トランジスタ２９のソースと増幅トランジスタ２４のゲートとの間に配置されている。このリセットトランジスタ２２のドレインは、リセット電位ＶＲＳＴに接続されている。
図１２は、読出画素ＰｒのＦＤ２１に信号電荷が蓄積される期間（蓄積期間Ｔ１０）のリセットトランジスタ２２、選択トランジスタ２５およびトランジスタ２９（電位生成部２３Ｂ）のタイミングチャートである。
まず、読出画素Ｐｒの画素回路２０Ｐｒでは、リセットトランジスタ２２がオンされる。これにより、ＦＤ２１の電位がリセット電位ＶＲＳＴとなり、ＦＤ２１が初期状態となる。その後、画素回路２０Ｐｒのリセットトランジスタ２２は、オフ状態となる。この間、画素回路２０Ｐｒのトランジスタ２９は、オン状態が維持される。一方、非読出画素Ｐｎの画素回路２０Ｐｎでは、リセットトランジスタ２２のオフ状態およびトランジスタ２９のオフ状態が維持される。
その後、読出画素Ｐｒの画素回路２０Ｐｒでは、選択トランジスタ２５が時刻ｔ１でオンされた後、時刻ｔ２でオフされる。この時刻ｔ２から信号電荷の蓄積期間Ｔ１０が開始される。蓄積期間Ｔ１０にわたって、画素回路２０Ｐｒでは、リセットトランジスタ２２のオフ状態、選択トランジスタ２５のオフ状態およびトランジスタ２９のオン状態が維持される。一方、非読出画素Ｐｎの画素回路２０Ｐｎでは、時刻ｔ１，ｔ２および蓄積期間Ｔ１０で、リセットトランジスタ２２のオフ状態、選択トランジスタ２５のオフ状態およびトランジスタ２９のオフ状態が維持される。これにより、蓄積期間Ｔ１０では、非読出画素Ｐｎの第１電極１１は、第２電極１５と略同じ電位となる。換言すれば、非読出画素Ｐｎの第１電極１１に、電位ＶＰＤが印加される。
蓄積期間Ｔ１０の経過後、読出画素Ｐｒの画素回路２０Ｐｒでは、時刻ｔ３で選択トランジスタ２５がオンされる。これにより、画素回路２０ＰｒのＦＤ２１の電位が垂直信号線Ｌsigを介して水平選択部２０３に出力され、蓄積期間Ｔ１０が終了する（時刻ｔ３）。その後、画素回路２０Ｐｒの選択トランジスタ２５は、時刻ｔ４でオフされる。一方、非読出画素Ｐｎの画素回路２０Ｐｎでは、時刻ｔ３，ｔ４でリセットトランジスタ２２のオフ状態、選択トランジスタ２５のオフ状態およびトランジスタ２９のオフ状態が維持される。
このような撮像素子１Ｂも、上記撮像素子１で説明したのと同様に、非読出画素Ｐｎの画素回路２０Ｐｎに、電位生成部２３Ｂが設けられているので、非読出画素Ｐｎでは、第１電極１１と第２電極１５との間の電位差が小さくなり、この非読出画素Ｐｎで発生した信号電荷は、近傍の読出画素Ｐｒの拡散領域１２Ａに移動する。したがって、読出画素Ｐｒの画素回路２０Ｐｒからは、読出画素Ｐｒで発生した信号電荷と、非読出画素Ｐｎで発生した信号電荷とが合算されて読み出される。
この読出画素Ｐｒの画素回路２０Ｐｒおよび非読出画素Ｐｎの画素回路２０Ｐｎは、上記変形例１で説明したように、互いに異なる構成を有していてもよい。
例えば、読出画素Ｐｒ，非読出画素Ｐｎの配置が固定されているとき、読出画素Ｐｒの画素回路２０Ｐｒの電位生成部２３Ｂ（トランジスタ２９）を省略するようにしてもよい。この画素回路２０Ｐｒには、電位生成部２３Ｂに代えて、容量切替用のトランジスタ２７および付加容量素子２８を設けるようにしてもよい。
図１３は、上記第３の実施の形態で説明した画素回路２０Ｐｒ，２０Ｐｎの他の例を表している。この画素回路２０Ｐｒ，２０Ｐｎは、上記変形例２で説明したのと同様に、電荷蓄積部３１と、転送トランジスタ３２を含むものである。このように、画素回路２０Ｐｒ，２０Ｐｎに電荷蓄積部３１および転送トランジスタ３２を設けることにより、グローバルシャッター機能を有する撮像素子１Ｂを実現可能となる。電荷蓄積部３１は、電位生成部２３Ｂ（トランジスタ２９）を介して光電変換部１０に接続されている。
＜第４の実施の形態＞
図１４Ａ，図１４Ｂは、第４の実施の形態に係る撮像素子（撮像素子１Ｃ）の画素回路２０Ｐｒ，２０Ｐｎの回路構成を表したものである。撮像素子１Ｃはグローバルシャッター機能を有する撮像素子であり、画素回路２０Ｐｒ，２０Ｐｎの電位生成部（電位生成部２３Ｃ）は、画素Ｐ毎に設けられた電荷蓄積部３１（第２電荷蓄積部）と、電荷蓄積部３１とＦＤ２１との間に設けられた転送トランジスタ３２（第２トランジスタ）とを含んでいる。この点を除き、第４の実施の形態に係る撮像素子１Ｃは、上記第１の実施の形態の撮像素子１と同様の構成を有し、その作用および効果も同様である。
読出画素Ｐｒの画素回路２０Ｐｒと、非読出画素Ｐｎの画素回路２０Ｐｎとは、例えば、同じ構成を有している。本実施の形態では、光電変換部１０で発生した信号電荷がＦＤ２１に蓄積される期間（後述の図１５の蓄積期間Ｔ１０）、非読出画素Ｐｎの画素回路２０Ｐｎでは、転送トランジスタ３２がオフ状態となり、電荷蓄積部３１とＦＤ２１とが非接続となる。これにより、電荷蓄積部３１に信号電荷が蓄積されていくと、第１電極１１と第２電極１５との間の電位差が略ゼロ（０）となる。一方、読出画素Ｐｒの画素回路２０Ｐｒでは、転送トランジスタ３２が通常駆動され、蓄積期間Ｔ１０内に、電荷蓄積部３１からＦＤ２１へと信号電荷が転送される。このような、転送トランジスタ３２の動作の違いにより、読出画素Ｐｒと非読出画素Ｐｎとが区別される。
電荷蓄積部３１は、光電変換部１０（第１電極１１）とＦＤ２１との間に設けられている。上記変形例２で説明したのと同様に、電荷蓄積部３１の一端は、光電変換部１０（第１電極１１）および転送トランジスタ３２のソースに接続されている。転送トランジスタ３２のドレインは、ＦＤ２１に接続されている。
リセットトランジスタ２２のソースは、転送トランジスタ３２のドレイン、ＦＤ２１および増幅トランジスタ２４のゲートに接続されている。リセットトランジスタ２２のドレインは、リセット電位ＶＲＳＴに接続されている。
図１５は、読出画素ＰｒのＦＤ２１に信号電荷が蓄積される期間（蓄積期間Ｔ１０）のリセットトランジスタ２２、選択トランジスタ２５および転送トランジスタ３２のタイミングチャートである。
まず、読出画素Ｐｒの画素回路２０Ｐｒでは、リセットトランジスタ２２および転送トランジスタ３２が同時にオンされる。これにより、ＦＤ２１および電荷蓄積部３１の電位がリセット電位ＶＲＳＴとなり、ＦＤ２１および電荷蓄積部３１が初期状態となる。その後、時刻ｔ５で、画素回路２０Ｐｒのリセットトランジスタ２２および転送トランジスタ３２は、同時にオフ状態となる。この時刻ｔ５から信号電荷の蓄積期間Ｔ１０が開始される。その後、読出画素Ｐｒの画素回路２０Ｐｒでは、選択トランジスタ２５が時刻ｔ６でオンされた後、時刻ｔ７でオフされる。一方、非読出画素Ｐｎの画素回路２０Ｐｎでは、時刻ｔ５から時刻ｔ７にわたって、リセットトランジスタ２２のオフ状態、選択トランジスタ２５のオフ状態および転送トランジスタ３２のオフ状態が維持される。
蓄積期間Ｔ１０の終了間際に、画素回路２０Ｐｒでは、転送トランジスタ３２がオンされる。これにより、画素回路２０Ｐｒの電荷蓄積部３１の電位が、転送トランジスタ３２を介してＦＤ２１に出力される。この後、時刻ｔ８で転送トランジスタ３２はオフされ、選択トランジスタ２５がオンされる。これにより、画素回路２０ＰｒのＦＤ２１の電位が垂直信号線Ｌsigを介して水平選択部２０３に出力され、蓄積期間Ｔ１０が終了する（時刻ｔ８）。その後、画素回路２０Ｐｒの選択トランジスタ２５は、時刻ｔ９でオフされる。
一方、非読出画素Ｐｎの画素回路２０Ｐｎでは、蓄積期間Ｔ１０およびその経過後にわたって、リセットトランジスタ２２のオフ状態、選択トランジスタ２５のオフ状態および転送トランジスタ３２のオフ状態が維持される。これにより、蓄積期間Ｔ１０では、非読出画素Ｐｎの第１電極１１は、第２電極１５と略同じ電位となる。換言すれば、非読出画素Ｐｎの第１電極１１に、電位ＶＰＤが印加される。
このような撮像素子１Ｃも、上記撮像素子１で説明したのと同様に、非読出画素Ｐｎの画素回路２０Ｐｎに、電位生成部２３Ｃが設けられているので、非読出画素Ｐｎでは、第１電極１１と第２電極１５との間の電位差が小さくなり、この非読出画素Ｐｎで発生した信号電荷は、近傍の読出画素Ｐｒの拡散領域１２Ａに移動する。したがって、読出画素Ｐｒの画素回路２０Ｐｒからは、読出画素Ｐｒで発生した信号電荷と、非読出画素Ｐｎで発生した信号電荷とが合算されて読み出される。
＜変形例３＞
上述の図２では、読出画素Ｐｒおよび非読出画素Ｐｎを画素Ｐ行毎に、交互に配置する例を示したが、読出画素Ｐｒおよび非読出画素Ｐｎは自由に配置することが可能である。例えば、図示は省略するが、読出画素Ｐｒおよび非読出画素Ｐｎを画素Ｐの列毎に、交互に配置するようにしてもよい。
例えば、図１６Ａ，図１６Ｂに示したように、２行または３行の画素Ｐ行毎に読出画素Ｐｒの行を配置するようにしてもよい。このとき、列方向に隣り合う３つまたは４つの画素Ｐの信号電荷が加算される。４行以上の画素Ｐ行毎に読出画素Ｐｒの行を配置するようにしてもよい。２列、３列または４列以上の画素Ｐ列毎に読出画素Ｐｒの行を配置するようにしてもよい。
図１７は、読出画素Ｐｒおよび非読出画素Ｐｎの配置の一例を表している。このように、２行×２列の画素Ｐに１つの読出画素Ｐｒを配置するようにしてもよい。このとき、４つ（２行×２列）の画素Ｐの信号電荷が加算される。
図１８は、図１７の読出画素Ｐｒおよび非読出画素Ｐｎに接続された制御線（制御線Ｌps１，Ｌps２）の構成の一例を表している。撮像素子１，１Ａ，１Ｂ，１Ｃは、例えば、行方向に延在する複数の制御線Ｌps１と、列方向に延在する複数の制御線Ｌps２とを有している。
図１９および図２０は、図１７の読出画素Ｐｒおよび非読出画素Ｐｎに設けられた画素回路２０Ｐｒ，２０Ｐｎの回路構成の一例を表している。例えば、上記第１の実施の形態で説明した撮像素子１の画素回路２０Ｐｒ，２０Ｐｎ（図４参照）は、例えば、制御線Ｌps１に接続されたリセットトランジスタ２２Ａと、制御線Ｌps２に接続されたリセットトランジスタ２２Ｂとを有している（図１９）。上記第２の実施の形態で説明した撮像素子２の画素回路２０Ｐｒ，２０Ｐｎ（図７Ａ，図７Ｂ参照）は、例えば、制御線Ｌps１に接続されたトランジスタ２６Ａと、制御線Ｌps２に接続されたトランジスタ２６Ｂとを有している（図２０）。
図２１Ａ，図２１Ｂに示したように、３行×３列または４行×４列の画素Ｐに１つの読出画素Ｐｒを配置するようにしてもよい。５行×５列以上の画素Ｐに１つの読出画素Ｐｒを配置するようにしてもよい。例えば、１００μｍ×１００μｍの領域内に配置された複数の画素Ｐの信号電荷を加算することが可能である。
＜適用例＞
上述の撮像素子１，１Ａ，１Ｂ，１Ｃは、例えば赤外領域を撮像可能なカメラなど、様々なタイプの撮像装置（電子機器）に適用することができる。図２２に、その一例として、電子機器３（カメラ）の概略構成を示す。この電子機器３は、例えば静止画または動画を撮影可能なカメラであり、撮像素子１，１Ａ，１Ｂ，１Ｃと、光学系（光学レンズ）３１０と、シャッタ装置３１１と、撮像素子１，１Ａ，１Ｂ，１Ｃおよびシャッタ装置３１１を駆動する駆動部３１３と、信号処理部３１２とを有する。
光学系３１０は、被写体からの像光（入射光）を撮像素子１，１Ａ，１Ｂ，１Ｃへ導くものである。この光学系３１０は、複数の光学レンズから構成されていてもよい。シャッタ装置３１１は、撮像素子１，１Ａ，１Ｂ，１Ｃへの光照射期間および遮光期間を制御するものである。駆動部３１３は、撮像素子１，１Ａ，１Ｂ，１Ｃの転送動作およびシャッタ装置３１１のシャッタ動作を制御するものである。信号処理部３１２は、撮像素子１，１Ａ，１Ｂ，１Ｃから出力された信号に対し、各種の信号処理を行うものである。信号処理後の映像信号Ｄoutは、メモリなどの記憶媒体に記憶されるか、あるいは、モニタ等に出力される。
＜体内情報取得システムへの応用例＞
更に、本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
図２３は、本開示に係る技術（本技術）が適用され得る、カプセル型内視鏡を用いた患者の体内情報取得システムの概略的な構成の一例を示すブロック図である。
体内情報取得システム１０００１は、カプセル型内視鏡１０１００と、外部制御装置１０２００とから構成される。
カプセル型内視鏡１０１００は、検査時に、患者によって飲み込まれる。カプセル型内視鏡１０１００は、撮像機能及び無線通信機能を有し、患者から自然排出されるまでの間、胃や腸等の臓器の内部を蠕動運動等によって移動しつつ、当該臓器の内部の画像（以下、体内画像ともいう）を所定の間隔で順次撮像し、その体内画像についての情報を体外の外部制御装置１０２００に順次無線送信する。
外部制御装置１０２００は、体内情報取得システム１０００１の動作を統括的に制御する。また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信されてくる体内画像についての情報を受信し、受信した体内画像についての情報に基づいて、表示装置（図示せず）に当該体内画像を表示するための画像データを生成する。
体内情報取得システム１０００１では、このようにして、カプセル型内視鏡１０１００が飲み込まれてから排出されるまでの間、患者の体内の様子を撮像した体内画像を随時得ることができる。
カプセル型内視鏡１０１００と外部制御装置１０２００の構成及び機能についてより詳細に説明する。
カプセル型内視鏡１０１００は、カプセル型の筐体１０１０１を有し、その筐体１０１０１内には、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、給電部１０１１５、電源部１０１１６、及び制御部１０１１７が収納されている。
光源部１０１１１は、例えばＬＥＤ（light emitting diode）等の光源から構成され、撮像部１０１１２の撮像視野に対して光を照射する。
撮像部１０１１２は、撮像素子、及び当該撮像素子の前段に設けられる複数のレンズからなる光学系から構成される。観察対象である体組織に照射された光の反射光（以下、観察光という）は、当該光学系によって集光され、当該撮像素子に入射する。撮像部１０１１２では、撮像素子において、そこに入射した観察光が光電変換され、その観察光に対応する画像信号が生成される。撮像部１０１１２によって生成された画像信号は、画像処理部１０１１３に提供される。
画像処理部１０１１３は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等のプロセッサによって構成され、撮像部１０１１２によって生成された画像信号に対して各種の信号処理を行う。画像処理部１０１１３は、信号処理を施した画像信号を、ＲＡＷデータとして無線通信部１０１１４に提供する。
無線通信部１０１１４は、画像処理部１０１１３によって信号処理が施された画像信号に対して変調処理等の所定の処理を行い、その画像信号を、アンテナ１０１１４Ａを介して外部制御装置１０２００に送信する。また、無線通信部１０１１４は、外部制御装置１０２００から、カプセル型内視鏡１０１００の駆動制御に関する制御信号を、アンテナ１０１１４Ａを介して受信する。無線通信部１０１１４は、外部制御装置１０２００から受信した制御信号を制御部１０１１７に提供する。
給電部１０１１５は、受電用のアンテナコイル、当該アンテナコイルに発生した電流から電力を再生する電力再生回路、及び昇圧回路等から構成される。給電部１０１１５では、いわゆる非接触充電の原理を用いて電力が生成される。
電源部１０１１６は、二次電池によって構成され、給電部１０１１５によって生成された電力を蓄電する。図２３では、図面が煩雑になることを避けるために、電源部１０１１６からの電力の供給先を示す矢印等の図示を省略しているが、電源部１０１１６に蓄電された電力は、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、及び制御部１０１１７に供給され、これらの駆動に用いられ得る。
制御部１０１１７は、ＣＰＵ等のプロセッサによって構成され、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、及び、給電部１０１１５の駆動を、外部制御装置１０２００から送信される制御信号に従って適宜制御する。
外部制御装置１０２００は、ＣＰＵ，ＧＰＵ等のプロセッサ、又はプロセッサとメモリ等の記憶素子が混載されたマイクロコンピュータ若しくは制御基板等で構成される。外部制御装置１０２００は、カプセル型内視鏡１０１００の制御部１０１１７に対して制御信号を、アンテナ１０２００Ａを介して送信することにより、カプセル型内視鏡１０１００の動作を制御する。カプセル型内視鏡１０１００では、例えば、外部制御装置１０２００からの制御信号により、光源部１０１１１における観察対象に対する光の照射条件が変更され得る。また、外部制御装置１０２００からの制御信号により、撮像条件（例えば、撮像部１０１１２におけるフレームレート、露出値等）が変更され得る。また、外部制御装置１０２００からの制御信号により、画像処理部１０１１３における処理の内容や、無線通信部１０１１４が画像信号を送信する条件（例えば、送信間隔、送信画像数等）が変更されてもよい。
また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信される画像信号に対して、各種の画像処理を施し、撮像された体内画像を表示装置に表示するための画像データを生成する。当該画像処理としては、例えば現像処理（デモザイク処理）、高画質化処理（帯域強調処理、超解像処理、ＮＲ（Noise reduction）処理及び／又は手ブレ補正処理等）、並びに／又は拡大処理（電子ズーム処理）等、各種の信号処理を行うことができる。外部制御装置１０２００は、表示装置の駆動を制御して、生成した画像データに基づいて撮像された体内画像を表示させる。あるいは、外部制御装置１０２００は、生成した画像データを記録装置（図示せず）に記録させたり、印刷装置（図示せず）に印刷出力させてもよい。
以上、本開示に係る技術が適用され得る体内情報取得システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１０１１２に適用され得る。これにより、検出精度が向上する。
＜内視鏡手術システムへの応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
図２４は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
図２４では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ: Camera Control Unit）１１２０１に送信される。
ＣＣＵ１１２０１は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
光源装置１１２０３は、例えばＬＥＤ（light emitting diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
図２５は、図２４に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto Exposure）機能、ＡＦ（Auto Focus）機能及びＡＷＢ（Auto White Balance）機能が内視鏡１１１００に搭載されていることになる。
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１１４０２に適用され得る。撮像部１１４０２に本開示に係る技術を適用することにより、検出精度が向上する。
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
＜移動体への応用例＞
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される装置として実現されてもよい。
図２６は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２６に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（interface）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２６の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図２７は、撮像部１２０３１の設置位置の例を示す図である。
図２７では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図２７には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部12031に適用され得る。撮像部12031に本開示に係る技術を適用することにより、より見やすい撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。
上記の他、本開示に係る技術は、ファクトリーオートメーション（ＦＡ：Factory Automation）の分野等の他の分野にも応用可能である。
以上、実施の形態および変形例を挙げて本開示の内容を説明したが、本開示内容は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態において説明した撮像素子の層構成は一例であり、更に他の層を備えていてもよい。また、各層の材料や厚みも一例であって、上述のものに限定されるものではない。
また、上記実施の形態等では、光電変換膜１３が化合物半導体材料を含む場合について説明したが、光電変換膜１３は、他の材料により構成されていてもよい。例えば、光電変換膜１３は、有機半導体材料または量子ドット等を含んでいてもよい。
また、上記実施の形態等で説明した回路構成は一例であり、その構成および配置等は、上述のものに限定されない。
上記実施の形態等において説明した効果は一例であり、他の効果であってもよいし、更に他の効果を含んでいてもよい。
尚、本開示は、以下のような構成であってもよい。
（１）
複数の画素にわたって設けられた光電変換膜と、
前記光電変換膜に電気的に接続され、画素毎に設けられた第１電極と、
前記光電変換膜を間にして前記第１電極に対向する第２電極と、
前記光電変換膜で生成され、前記第１電極を介して移動した信号電荷を蓄積する第１電荷蓄積部と、
画素毎に設けられ、前記第１電荷蓄積部にリセット電位を印加するリセットトランジスタと、
前記第１電荷蓄積部に前記信号電荷が蓄積される期間、前記複数の画素の少なくとも一部の画素の前記第１電極に、前記リセット電位よりも前記第２電極との間の電位差を小さくする電位ＶＰＤを印加する電位生成部と
を備えた固体撮像素子。
（２）
前記電位生成部は、前記リセットトランジスタを介して前記第１電極に接続されている
前記（１）に記載の固体撮像素子。
（３）
前記電位生成部は、第１トランジスタを含む
前記（１）に記載の固体撮像素子。
（４）
前記第１トランジスタは、前記電位ＶＰＤに接続され、前記第１電極と前記リセットトランジスタとの間に、前記リセットトランジスタに並列に接続されている
前記（３）に記載の固体撮像素子。
（５）
前記第１トランジスタが、前記期間にオン状態になるように構成された
前記（４）に記載の固体撮像素子。
（６）
前記第１トランジスタは、前記第１電極と前記第１電荷蓄積部との間に、前記第１電荷蓄積部に直列に接続されている
前記（３）に記載の固体撮像素子。
（７）
前記第１トランジスタが、前記期間にオフ状態になるように構成された
前記（６）に記載の固体撮像素子。
（８）
前記電位生成部は、前記第１電極と前記第１電荷蓄積部との間に、画素毎に設けられた第２電荷蓄積部と、前記第２電荷蓄積部と前記第１電荷蓄積部との間に設けられた第２トランジスタとを含む
前記（１）に記載の固体撮像素子。
（９）
前記第２トランジスタが、前記期間にオフ状態になるように構成された
前記（８）に記載の固体撮像素子。
（１０）
更に、前記第１電極に前記電位ＶＰＤが印加される前記画素を選択する制御線を含む
前記（１）ないし（９）のうちいずれか１つに記載の固体撮像素子。
（１１）
前記複数の画素は、第１方向および前記第１方向に交差する第２方向に沿って配置され、
前記制御線は、前記第１方向および前記第２方向の少なくとも一方に沿って設けられている
前記（１０）に記載の固体撮像素子。
（１２）
更に、前記第１電極に前記電位ＶＰＤが印加される画素以外の画素の前記第１電荷蓄積部に接続された、容量切替用の第３トランジスタと、
前記第３トランジスタに接続された付加容量素子とを含む
前記（１）に記載の固体撮像素子。
（１３）
前記光電変換膜は化合物半導体、有機半導体または量子ドットを含む
前記（１）ないし（１２）のうちいずれか１つに記載の固体撮像素子。
（１４）
前記第１電極に前記電位ＶＰＤが印加される画素の前記光電変換膜で生成された信号電荷は、それ以外の画素の前記第１電荷蓄積部に移動する
前記（１）ないし（１３）のうちいずれか１つに記載の固体撮像素子。
（１５）
複数の画素にわたって設けられた光電変換膜と、
前記光電変換膜に電気的に接続され、画素毎に設けられた第１電極と、
前記光電変換膜を間にして前記第１電極に対向する第２電極と、
前記光電変換膜で生成され、前記第１電極を介して移動した信号電荷を蓄積する第１電荷蓄積部と、
画素毎に設けられ、前記第１電荷蓄積部にリセット電位を印加するリセットトランジスタと、
前記第１電荷蓄積部に前記信号電荷が蓄積される期間、前記複数の画素の少なくとも一部の画素の前記第１電極に、前記リセット電位よりも前記第２電極との間の電位差を小さくする電位ＶＰＤを印加する電位生成部とを備えた
固体撮像素子を有する撮像装置。
本出願は、日本国特許庁において２０１８年２月７日に出願された日本特許出願番号第２０１８－２００９８号および２０１８年２月２８日に出願された日本特許出願番号第２０１８－３４４６６号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (15)

  1. 複数の画素にわたって設けられた光電変換膜と、
    前記光電変換膜に電気的に接続され、画素毎に設けられた第１電極と、
    前記光電変換膜を間にして前記第１電極に対向する第２電極と、
    前記光電変換膜で生成され、前記第１電極を介して移動した信号電荷を蓄積する第１電荷蓄積部と、
    画素毎に設けられ、前記第１電荷蓄積部にリセット電位を印加するリセットトランジスタと、
    前記第１電荷蓄積部に前記信号電荷が蓄積される期間、前記複数の画素の少なくとも一部の画素の前記第１電極に、前記リセット電位よりも前記第２電極との間の電位差を小さくする電位ＶＰＤを印加する電位生成部と
    を備えた固体撮像素子。
  2. 前記電位生成部は、前記リセットトランジスタを介して前記第１電極に接続されている
    請求項１に記載の固体撮像素子。
  3. 前記電位生成部は、第１トランジスタを含む
    請求項１に記載の固体撮像素子。
  4. 前記第１トランジスタは、前記電位ＶＰＤに接続され、前記第１電極と前記リセットトランジスタとの間に、前記リセットトランジスタに並列に接続されている
    請求項３に記載の固体撮像素子。
  5. 前記第１トランジスタが、前記期間にオン状態になるように構成された
    請求項４に記載の固体撮像素子。
  6. 前記第１トランジスタは、前記第１電極と前記第１電荷蓄積部との間に、前記第１電荷蓄積部に直列に接続されている
    請求項３に記載の固体撮像素子。
  7. 前記第１トランジスタが、前記期間にオフ状態になるように構成された
    請求項６に記載の固体撮像素子。
  8. 前記電位生成部は、前記第１電極と前記第１電荷蓄積部との間に、画素毎に設けられた第２電荷蓄積部と、前記第２電荷蓄積部と前記第１電荷蓄積部との間に設けられた第２トランジスタとを含む
    請求項１に記載の固体撮像素子。
  9. 前記第２トランジスタが、前記期間にオフ状態になるように構成された
    請求項８に記載の固体撮像素子。
  10. 更に、前記第１電極に前記電位ＶＰＤが印加される前記画素を選択する制御線を含む
    請求項１に記載の固体撮像素子。
  11. 前記複数の画素は、第１方向および前記第１方向に交差する第２方向に沿って配置され、
    前記制御線は、前記第１方向および前記第２方向の少なくとも一方に沿って設けられている
    請求項１０に記載の固体撮像素子。
  12. 更に、前記第１電極に前記電位ＶＰＤが印加される画素以外の画素の前記第１電荷蓄積部に接続された、容量切替用の第３トランジスタと、
    前記第３トランジスタに接続された付加容量素子とを含む
    請求項１に記載の固体撮像素子。
  13. 前記光電変換膜は化合物半導体、有機半導体または量子ドットを含む
    請求項１に記載の固体撮像素子。
  14. 前記第１電極に前記電位ＶＰＤが印加される画素の前記光電変換膜で生成された信号電荷は、それ以外の画素の前記第１電荷蓄積部に移動する
    請求項１に記載の固体撮像素子。
  15. 複数の画素にわたって設けられた光電変換膜と、
    前記光電変換膜に電気的に接続され、画素毎に設けられた第１電極と、
    前記光電変換膜を間にして前記第１電極に対向する第２電極と、
    前記光電変換膜で生成され、前記第１電極を介して移動した信号電荷を蓄積する第１電荷蓄積部と、
    画素毎に設けられ、前記第１電荷蓄積部にリセット電位を印加するリセットトランジスタと、
    前記第１電荷蓄積部に前記信号電荷が蓄積される期間、前記複数の画素の少なくとも一部の画素の前記第１電極に、前記リセット電位よりも前記第２電極との間の電位差を小さくする電位ＶＰＤを印加する電位生成部とを備えた
    固体撮像素子を有する撮像装置。
JP2019570639A 2018-02-07 2019-01-17 固体撮像素子および撮像装置 Active JP7272969B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023071982A JP2023100745A (ja) 2018-02-07 2023-04-26 固体撮像素子および撮像装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018020098 2018-02-07
JP2018020098 2018-02-07
JP2018034466 2018-02-28
JP2018034466 2018-02-28
PCT/JP2019/001236 WO2019155841A1 (ja) 2018-02-07 2019-01-17 固体撮像素子および撮像装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023071982A Division JP2023100745A (ja) 2018-02-07 2023-04-26 固体撮像素子および撮像装置

Publications (3)

Publication Number Publication Date
JPWO2019155841A1 JPWO2019155841A1 (ja) 2021-02-04
JPWO2019155841A5 JPWO2019155841A5 (ja) 2022-01-17
JP7272969B2 true JP7272969B2 (ja) 2023-05-12

Family

ID=67549599

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019570639A Active JP7272969B2 (ja) 2018-02-07 2019-01-17 固体撮像素子および撮像装置
JP2023071982A Pending JP2023100745A (ja) 2018-02-07 2023-04-26 固体撮像素子および撮像装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023071982A Pending JP2023100745A (ja) 2018-02-07 2023-04-26 固体撮像素子および撮像装置

Country Status (6)

Country Link
US (2) US11595596B2 (ja)
EP (1) EP3751840B1 (ja)
JP (2) JP7272969B2 (ja)
KR (1) KR102609647B1 (ja)
CN (2) CN111656769B (ja)
WO (1) WO2019155841A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019155841A1 (ja) 2018-02-07 2019-08-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
US11769782B2 (en) * 2018-05-02 2023-09-26 Sony Semiconductor Solutions Corporation Solid-state imaging element and imaging apparatus
JP7486929B2 (ja) * 2019-08-22 2024-05-20 ソニーセミコンダクタソリューションズ株式会社 撮像素子、測距装置
JP7414569B2 (ja) 2020-02-12 2024-01-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
US20230187469A1 (en) * 2020-05-26 2023-06-15 Sony Semiconductor Solutions Corporation Solid-state imaging element
US20240163585A1 (en) * 2021-03-22 2024-05-16 Sony Semiconductor Solutions Corporation Imaging device
JPWO2022208949A1 (ja) * 2021-03-31 2022-10-06

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014216978A (ja) 2013-04-30 2014-11-17 富士フイルム株式会社 固体撮像素子および撮像装置
JP2016086407A (ja) 2014-10-23 2016-05-19 パナソニックＩｐマネジメント株式会社 撮像装置および画像取得装置
WO2017150167A1 (ja) 2016-02-29 2017-09-08 ソニー株式会社 固体撮像素子

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5124369B2 (ja) * 2008-07-03 2013-01-23 富士フイルム株式会社 撮像装置及び固体撮像素子の駆動方法
US20120211642A1 (en) * 2009-10-27 2012-08-23 Konica Minolta Opto, Inc. Solid-State Imaging Device
JPWO2012164829A1 (ja) * 2011-05-31 2015-02-23 パナソニック株式会社 撮像装置
JP5935293B2 (ja) * 2011-11-02 2016-06-15 ソニー株式会社 撮像装置および撮像表示システム
JP6233718B2 (ja) * 2012-12-27 2017-11-22 パナソニックＩｐマネジメント株式会社 撮像装置及びその駆動方法
JP6171997B2 (ja) * 2014-03-14 2017-08-02 ソニー株式会社 固体撮像素子およびその駆動方法、並びに電子機器
JP6385187B2 (ja) * 2014-07-31 2018-09-05 キヤノン株式会社 光電変換装置、光電変換システム
DE102014220921A1 (de) * 2014-10-15 2016-04-21 Henkel Ag & Co. Kgaa Verfahren zum gleichzeitigen permanenten Umformen und Färben keratinischer Fasern I
US10141354B2 (en) 2014-10-23 2018-11-27 Panasonic Intellectual Property Management Co., Ltd. Imaging device and image acquisition device
US10212372B2 (en) * 2014-12-26 2019-02-19 Panasonic Intellectual Property Management Co., Ltd. Imaging device including signal line and unit pixel cell including charge storage region
KR101773103B1 (ko) 2015-01-09 2017-08-30 주식회사 엘지화학 전극, 이의 제조방법, 이에 의해 제조된 전극 및 이를 포함하는 이차전지
CN107018289B (zh) * 2016-01-22 2021-01-19 松下知识产权经营株式会社 摄像装置
US10313609B2 (en) * 2016-04-14 2019-06-04 Qualcomm Incorporated Image sensors having pixel-binning with configurable shared floating diffusion
EP3284410B1 (en) 2016-06-13 2020-06-03 Shanghai United Imaging Healthcare Co., Ltd. Systems for x-ray scanner positioning
JP2018034466A (ja) 2016-09-01 2018-03-08 独立行政法人 国立印刷局 潜像凹版模様を有する印刷物
JP6920652B2 (ja) * 2017-02-03 2021-08-18 パナソニックＩｐマネジメント株式会社 撮像装置
CN110945865B (zh) * 2017-12-28 2023-06-13 松下知识产权经营株式会社 摄像装置
WO2019155841A1 (ja) 2018-02-07 2019-08-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
WO2020217783A1 (ja) * 2019-04-25 2020-10-29 パナソニックＩｐマネジメント株式会社 撮像装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014216978A (ja) 2013-04-30 2014-11-17 富士フイルム株式会社 固体撮像素子および撮像装置
JP2016086407A (ja) 2014-10-23 2016-05-19 パナソニックＩｐマネジメント株式会社 撮像装置および画像取得装置
WO2017150167A1 (ja) 2016-02-29 2017-09-08 ソニー株式会社 固体撮像素子

Also Published As

Publication number Publication date
WO2019155841A1 (ja) 2019-08-15
KR102609647B1 (ko) 2023-12-05
US11895415B2 (en) 2024-02-06
CN116744130A (zh) 2023-09-12
JP2023100745A (ja) 2023-07-19
EP3751840B1 (en) 2023-11-01
US20210029309A1 (en) 2021-01-28
JPWO2019155841A1 (ja) 2021-02-04
EP3751840A4 (en) 2020-12-16
US11595596B2 (en) 2023-02-28
CN111656769B (zh) 2023-05-12
KR20200118793A (ko) 2020-10-16
CN111656769A (zh) 2020-09-11
US20230145375A1 (en) 2023-05-11
EP3751840A1 (en) 2020-12-16

Similar Documents

Publication Publication Date Title
JP7272969B2 (ja) 固体撮像素子および撮像装置
JP7270616B2 (ja) 固体撮像素子および固体撮像装置
JP7312115B2 (ja) 受光素子および電子機器
JP7284171B2 (ja) 固体撮像装置
US11942502B2 (en) Solid-state imaging device, method for manufacturing the same, and electronic apparatus
CN112534579A (zh) 摄像装置和电子设备
JP7187440B2 (ja) 固体撮像素子、電子機器、並びに製造方法
US20230411432A1 (en) Solid-state imaging element and imaging apparatus
US20220185659A1 (en) Imaging device
CN113906566A (zh) 摄像装置
US10893224B2 (en) Imaging element and electronic device
JP7291082B2 (ja) 撮像装置
WO2021060098A1 (ja) 撮像素子
US11069739B2 (en) Imaging device and electronic apparatus
WO2022201874A1 (ja) 撮像装置
JP2022172951A (ja) 固体撮像素子
JP2023055062A (ja) 固体撮像装置
JPWO2020059495A1 (ja) 撮像素子、半導体素子および電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230427

R150 Certificate of patent or registration of utility model

Ref document number: 7272969

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150