JP2022172951A - 固体撮像素子 - Google Patents

固体撮像素子 Download PDF

Info

Publication number
JP2022172951A
JP2022172951A JP2021079316A JP2021079316A JP2022172951A JP 2022172951 A JP2022172951 A JP 2022172951A JP 2021079316 A JP2021079316 A JP 2021079316A JP 2021079316 A JP2021079316 A JP 2021079316A JP 2022172951 A JP2022172951 A JP 2022172951A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
semiconductor nanoparticles
conversion layer
solid
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021079316A
Other languages
English (en)
Inventor
治典 塩見
Harunori Shiomi
修一 瀧澤
Shuichi Takizawa
祐太 岡部
Yuta Okabe
修 榎
Osamu Enoki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Sony Group Corp
Original Assignee
Sony Semiconductor Solutions Corp
Sony Group Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp, Sony Group Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2021079316A priority Critical patent/JP2022172951A/ja
Priority to PCT/JP2022/019141 priority patent/WO2022234806A1/ja
Priority to US18/289,172 priority patent/US20240237373A1/en
Priority to CN202280023305.7A priority patent/CN117099206A/zh
Publication of JP2022172951A publication Critical patent/JP2022172951A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30Devices controlled by radiation
    • H10K39/32Organic image sensors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

Figure 2022172951000001
【課題】暗電流を低減することの可能な固体撮像素子を提供する。
【解決手段】本開示の一実施の形態に係る固体撮像素子は、第1の半導体ナノ粒子からなる光電変換層と、第2の半導体ナノ粒子からなるバッファ層とを備えている。光電変換層とバッファ層との界面にpn接合面が形成されている。バッファ層のキャリア濃度と膜厚の積が光電変換層のキャリア濃度と少数キャリアの拡散長の積よりも大きく、光電変換層に形成される空乏領域の厚さが最大化されている。
【選択図】図1

Description

本開示は、固体撮像素子に関する。
波長選択性を有する半導体材料を用いる光電変換素子は、特定の波長帯の光を光電変換することが可能である。このような光電変換素子を固体撮像素子に用いる場合、互いに異なる波長選択性を有する複数の光電変換素子を積層した積層型光電変換素子を画素ごとに設けることが可能である。なお、上記半導体材料として、硫化鉛(PbS)の半導体ナノ粒子を用いることが、例えば、特許文献1に開示されている。
国際公開WO2019/150989
ところで、上述の固体撮像素子の分野では、上記半導体材料として半導体ナノ粒子を用いた場合、暗電流を低減することが容易ではない。従って、暗電流を低減することの可能な固体撮像素子を提供することが望ましい。
本開示の第1の側面に係る固体撮像素子は、第1の半導体ナノ粒子を含む光電変換層と、第2の半導体ナノ粒子を含むバッファ層とを備えている。光電変換層とバッファ層との界面にpn接合面が形成されている。バッファ層のキャリア濃度と膜厚の積が光電変換層のキャリア濃度と少数キャリアの拡散長の積よりも大きく、光電変換層に形成される空乏領域の厚さが最大化されている。
本開示の第2の側面に係る固体撮像素子は、第1の半導体ナノ粒子を含むp型光電変換層と、第2の半導体ナノ粒子を含むn型光電変換層とを備えている。p型光電変換層とn型光電変換層との界面にpn接合面が形成されている。この固体撮像素子は、以下の2つのうち少なくとも一方を満たす。
(A)n型光電変換層のキャリア濃度と膜厚の積がp型光電変換層のキャリア濃度と少数キャリアの拡散長の積よりも大きく、n型光電変換層に形成される空乏領域の厚さが最大化されている。
(B)p型光電変換層のキャリア濃度と膜厚の積がn型光電変換層のキャリア濃度と少数キャリアの拡散長の積よりも大きく、p型光電変換層に形成される空乏領域の厚さが最大化されている。
本開示の第1の実施の形態に係る光電変換素子の断面構成例を表す図である。 図1の光電変換素子の各層の伝導帯および価電子帯のエネルギーの一例を表す図である。 図1の光電変換素子のI-V特性の一例を表す図である。 本開示の第2の実施の形態に係る光電変換素子の断面構成例を表す図である。 図4の光電変換素子の各層の伝導帯および価電子帯のエネルギーの一例を表す図である。 図4の光電変換素子のI-V特性の一例を表す図である。 本開示の第3の実施の形態に係る光電変換素子の断面構成例を表す図である。 図7の光電変換素子の各層の伝導帯および価電子帯のエネルギーの一例を表す図である。 図7の光電変換素子のI-V特性の一例を表す図である。 本開示の第4の実施の形態に係る固体撮像素子の概略構成の一例を表す図である。 図10の画素の断面構成の一例を表す図である。 図10の画素の回路構成の一例を表す図である。 図10の光電変換素子の構成の一例を展開して表す図である。 図10の画素の回路構成の一例を表す図である。 図10の画素の回路構成の一例を表す図である。 図10の画素の断面構成の一変形例を表す図である。 撮像システムの概略構成の一例を表す図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びCCUの機能構成の一例を示すブロック図である。
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

1.第1の実施の形態(光電変換素子)…図1~図3
2.第2の実施の形態(光電変換素子)…図4~図6
3.第3の実施の形態(光電変換素子)…図7~図9
4.第4の実施の形態(固体撮像素子)…図10~図15
5.第1の実施の形態の変形例(固体撮像素子)
6.第4の実施の形態の変形例(固体撮像素子)…図16
7.適用例(撮像システム)…図17
8.応用例
移動体への応用例…図18、図19
内視鏡手術システムへの応用例…図20、図21
<1.第1の実施の形態>
図1は、本開示の第1の実施の形態に係る光電変換素子100の断面構成の一例を表す。光電変換素子100は、例えば、ガラス基板や半導体基板上に形成される。光電変換素子100は、例えば、図1に示したように、下部電極101、n型バッファ層102、p型光電変換層103、p型バッファ層104および上部電極105をこの順に積層して構成される。
下部電極101は、例えば、透明導電材料によって構成される。透明導電材料としては、例えば、ITO(Indium Tin Oxide)や、IZO(Indium Zinc Oxide)等が挙げられる。
n型バッファ層102は、下部電極101側からp型光電変換層103へホールが注入されるのを抑制する障壁層である。n型バッファ層102は、例えば、n型の導電型を有する層であり、例えば、n型の導電型を有する半導体ナノ粒子を含んで構成される。n型バッファ層102に含まれる半導体ナノ粒子は、例えば、数nmサイズの結晶構造を有する半導体物質である。n型バッファ層102に含まれる半導体ナノ粒子は、例えば、量子閉じ込め効果(quantum confinement effect)を有する半導体量子ドットであってもよい。
n型バッファ層102に含まれる半導体ナノ粒子は、例えば、II-VI族、IV-VI族もしくはIII-V族の化合物半導体を含む。n型バッファ層102に含まれるII-VI族の半導体ナノ粒子は、例えば、ZnO、ZnSもしくはZnSeを含む。n型バッファ層102に含まれるIV-VI族の半導体ナノ粒子は、例えば、TiOを含む。n型バッファ層102に含まれるIII-V族の半導体ナノ粒子は、例えば、InP、InAsもしくはInNを含む。
p型光電変換層103は、外部から入射した光に含まれる所定の波長帯の光を吸収し、信号電荷に変換する。p型光電変換層103は、例えば、p型の導電型を有する層であり、例えば、p型の導電型を有する半導体ナノ粒子からなる堆積層で構成される。p型光電変換層103に含まれる半導体ナノ粒子は、例えば、数nmサイズの結晶構造を有する半導体物質である。p型光電変換層103に含まれる半導体ナノ粒子は、例えば、量子閉じ込め効果を有する半導体量子ドットであってもよい。
p型光電変換層103に含まれる半導体ナノ粒子は、例えば、I-VI族、I-III-VI族もしくはI-V-VI族の化合物半導体を含む。p型光電変換層103に含まれるI-VI族の半導体ナノ粒子は、例えば、AgSeもしくはAgTeを含む。p型光電変換層103に含まれるI-III-VI族の半導体ナノ粒子は、例えば、CuInSe、CuInTe、AgInSeもしくはAgInTeを含む。p型光電変換層103に含まれるI-V-VI族の半導体ナノ粒子は、例えば、AgBiS、AgBiSeもしくはAgBiTeを含む。
p型バッファ層104は、上部電極105側からp型光電変換層103へ電子が注入されるのを抑制する障壁層である。p型バッファ層104は、例えば、p型の導電型を有する層である。p型バッファ層104は、例えば、p型の導電型を有する半導体ナノ粒子を含んで構成される。p型バッファ層104は、例えば、有機半導体(AgTe-EDT)からなる半導体ナノ粒子(NPs)を含んで構成される。有機半導体(AgTe-EDT)からなる半導体ナノ粒子(NPs)とは、AgTeからなる半導体ナノ粒子(NPs)に対して、リンガントとしてエタンジチオール(EDT)が付与されたものを指している。p型バッファ層104に含まれる半導体ナノ粒子は、例えば、数nmサイズの結晶構造を有する半導体物質である。p型バッファ層104に含まれる半導体ナノ粒子は、例えば、量子閉じ込め効果を有する半導体量子ドットであってもよい。なお、p型バッファ層104は、例えば、バルク半導体で構成されていてもよい。p型バッファ層104は、例えば、有機バルク半導体(SPIRO-OMeTAD)で構成されていてもよい。
上部電極105は、例えば、光反射性を有する金属膜によって構成される。光反射性を有する金属膜としては、例えば、厚さ約100nmの金(Au)膜が挙げられる。
光電変換素子100において、p型光電変換層103とn型バッファ層102との界面にpn接合面100Aが形成されている。さらに、光電変換素子100において、n型バッファ層102のキャリア濃度と膜厚の積がp型光電変換層103のキャリア濃度と少数キャリアの拡散長の積よりも大きく、p型光電変換層103に形成される空乏領域の厚さが最大化されている。このとき、n型バッファ層102は、p型光電変換層103全体が空乏化する程度の膜厚となっており、例えば、200nm程度の厚さとなっている。つまり、光電変換素子100では、p型光電変換層103全体が空乏化しており、例えば、図1に示したように、p型光電変換層103全体と、n型バッファ層102のうちpn接合面100Aに近接する領域とが空乏領域100Bとなっている。
ところで、空乏層(空乏領域)の評価は、例えば、EBIC(Electron Beam Induced Current)で実施可能である。具体的には、SEM(Scanning Electron Microscopy)の観察中にpn接合を持つ試料であるデバイス断面に電子線を照射すると、電子線のエネルギーによって電子-ホールペアが生成され、空乏層(空乏領域)内の電界によって電子-ホールペアが分離し、EBICが発生する。このEBICのデバイス断面内での分布を評価することでデバイスの空乏層(空乏領域)の位置が評価可能となる。
図2は、光電変換素子100の各層の伝導帯および価電子帯のエネルギーの一例を表したものである。図2には、下部電極101としてITOを、n型バッファ層102としてZnOからなる半導体ナノ粒子(NPs)を、p型光電変換層103としてCuInSeからなる半導体ナノ粒子(NPs)を用いた場合のエネルギーが例示されている。また、図2には、p型バッファ層104として有機半導体材料(SPIRO-OMeTAD)を、上部電極105として金膜を用いた場合のエネルギーが例示されている。図2から、n型バッファ層102がホール障壁層として機能するとともに、p型バッファ層104が電子障壁層として機能することがわかる。なお、各層の材料は図2に示した材料に限定されるものではなく、各層に対して図2に例示した材料以外の材料を用いた場合であっても、n型バッファ層102がホール障壁層として機能するとともに、p型バッファ層104が電子障壁層として機能する。
図3は、光電変換素子100のI-V特性の一例を表したものである。図3から、明電流I1に対するノイズである暗電流I2が、明電流I1と比べて非常に小さくなっていることがわかる。なお、図3には、図2に示した材料を用いたときの結果が例示されているが、図2に例示した材料以外の材料であっても、図3と同様の結果が得られる。
本実施の形態では、半導体ナノ粒子を含むp型光電変換層103と、半導体ナノ粒子を含むn型バッファ層102との界面にpn接合面100Aが形成されており、n型バッファ層102のキャリア濃度と膜厚の積がp型光電変換層103のキャリア濃度と少数キャリアの拡散長の積よりも大きく、p型光電変換層103に形成される空乏領域の厚さが最大化されている。このとき、p型光電変換層103全体が空乏化している。これにより、半導体ナノ粒子を用いたことに起因して生じる暗電流の増大が低く抑えられる。その結果、暗電流を低減することができる。
<2.第2の実施の形態>
図4は、本開示の第2の実施の形態に係る光電変換素子200の断面構成の一例を表す。光電変換素子200は、例えば、ガラス基板や半導体基板上に形成される。光電変換素子200は、例えば、図4に示したように、下部電極201、n型バッファ層202、n型光電変換層203、p型バッファ層204および上部電極205をこの順に積層して構成される。
下部電極201は、例えば、透明導電材料によって構成される。透明導電材料としては、例えば、ITOや、IZO等が挙げられる。
n型バッファ層202は、下部電極201側からn型光電変換層203へホールが注入されるのを抑制する障壁層である。n型バッファ層202は、例えば、n型の導電型を有する層であり、例えば、n型の導電型を有する半導体ナノ粒子を含んで構成される。n型バッファ層202に含まれる半導体ナノ粒子は、例えば、ZnOで構成される。n型バッファ層202に含まれる半導体ナノ粒子は、例えば、数nmサイズの結晶構造を有する半導体物質で構成される。n型バッファ層202に含まれる半導体ナノ粒子は、例えば、量子閉じ込め効果を有する半導体量子ドットであってもよい。なお、n型バッファ層202は、例えば、バルク半導体で構成されていてもよい。n型バッファ層202は、例えば、TiO2バルク半導体で構成されていてもよい。TiO2バルク半導体は、例えば、スパッタによって形成され得る。
n型光電変換層203は、外部から入射した光に含まれる所定の波長帯の光を吸収し、信号電荷に変換する。n型光電変換層203は、例えば、n型の導電型を有する層であり、例えば、n型の導電型を有する半導体ナノ粒子からなる堆積層で構成される。n型光電変換層203に含まれる半導体ナノ粒子は、例えば、数nmサイズの結晶構造を有する半導体物質である。n型光電変換層203に含まれる半導体ナノ粒子は、例えば、量子閉じ込め効果を有する半導体量子ドットであってもよい。
n型光電変換層203に含まれる半導体ナノ粒子は、例えば、III-VI族の化合物半導体を含む。n型光電変換層203に含まれるIII-VI族の半導体ナノ粒子は、例えば、InAs、InSbもしくはInNを含む。
p型バッファ層204は、上部電極205側からn型光電変換層203へ電子が注入されるのを抑制する障壁層である。p型バッファ層204は、例えば、p型の導電型を有する層である。p型バッファ層204は、例えば、p型の導電型を有する半導体ナノ粒子を含んで構成される。p型バッファ層204に含まれる半導体ナノ粒子は、例えば、数nmサイズの結晶構造を有する半導体物質である。p型バッファ層204に含まれる半導体ナノ粒子は、例えば、量子閉じ込め効果を有する半導体量子ドットであってもよい。
p型バッファ層204に含まれる半導体ナノ粒子は、例えば、I-V族、I-III-VI族もしくはI-II-III-VI族の化合物半導体を含む。p型バッファ層204に含まれるI-V族の半導体ナノ粒子は、例えば、AgSもしくはAgSeを含む。p型バッファ層204に含まれるI-III-VI族の半導体ナノ粒子は、例えば、AgInS、AgInSe、AgInTe、CuInS、CuInSeもしくはCuInTeを含む。p型バッファ層204に含まれるI-II-III-VI族の半導体ナノ粒子は、例えば、ZnCuInSもしくはZnCuInSeを含む。
上部電極205は、例えば、光反射性を有する金属膜によって構成される。光反射性を有する金属膜としては、例えば、厚さ約100nmの金(Au)膜が挙げられる。
光電変換素子200において、n型光電変換層203とp型バッファ層204との界面にpn接合面200Aが形成されている。さらに、光電変換素子200において、p型バッファ層204のキャリア濃度と膜厚の積がn型光電変換層203のキャリア濃度と少数キャリアの拡散長の積よりも大きく、n型光電変換層203に形成される空乏領域の厚さが最大化されている。このとき、n型バッファ層202は、n型光電変換層203全体が空乏化する程度の膜厚となっている。つまり、光電変換素子200では、n型光電変換層203全体が空乏化しており、例えば、図4に示したように、n型光電変換層203全体と、p型バッファ層204のうちpn接合面200Aに近接する領域とが空乏領域200Bとなっている。
図5は、光電変換素子200の各層の伝導帯および価電子帯のエネルギーの一例を表したものである。図5には、下部電極201としてITOを、n型バッファ層202としてZnOからなる半導体ナノ粒子(NPs)を、n型光電変換層203としてInAsからなる半導体ナノ粒子(NPs)を用いた場合のエネルギーが例示されている。また、図5には、p型バッファ層204としてCuInSからなる半導体ナノ粒子(NPs)を、上部電極205として金膜を用いた場合のエネルギーが例示されている。図5から、n型バッファ層202がホール障壁層として機能するとともに、p型バッファ層204が電子障壁層として機能することがわかる。なお、各層の材料は図5に示した材料に限定されるものではなく、各層に対して図5に例示した材料以外の材料を用いた場合であっても、n型バッファ層202がホール障壁層として機能するとともに、p型バッファ層204が電子障壁層として機能する。
図6は、光電変換素子200のI-V特性の一例を表したものである。図6から、明電流I1に対するノイズである暗電流I2が、明電流I1と比べて非常に小さくなっていることがわかる。なお、図6には、図5に示した材料を用いたときの結果が例示されているが、図5に例示した材料以外の材料であっても、図6と同様の結果が得られる。
本実施の形態では、半導体ナノ粒子を含むn型光電変換層203と、半導体ナノ粒子を含むp型バッファ層204との界面にpn接合面200Aが形成されており、p型バッファ層204のキャリア濃度と膜厚の積がn型光電変換層203のキャリア濃度と少数キャリアの拡散長の積よりも大きく、n型光電変換層203に形成される空乏領域の厚さが最大化されている。このとき、n型光電変換層203全体が空乏化している。これにより、半導体ナノ粒子を用いたことに起因して生じる暗電流の増大が低く抑えられる。その結果、暗電流を低減することができる。
<3.第3の実施の形態>
図7は、本開示の第3の実施の形態に係る光電変換素子300の断面構成の一例を表す。光電変換素子300は、例えば、ガラス基板や半導体基板上に形成される。光電変換素子300は、例えば、図7に示したように、下部電極301、n型バッファ層302、n型光電変換層303、p型光電変換層304、p型バッファ層305および上部電極306をこの順に積層して構成される。
下部電極301は、例えば、透明導電材料によって構成される。透明導電材料としては、例えば、ITOや、IZO等が挙げられる。
n型バッファ層302は、下部電極301側からn型光電変換層303へホールが注入されるのを抑制する障壁層である。n型バッファ層302は、例えば、n型の導電型を有する層であり、例えば、n型の導電型を有する半導体ナノ粒子を含んで構成される。n型バッファ層302に含まれる半導体ナノ粒子は、例えば、ZnOで構成される。n型バッファ層302に含まれる半導体ナノ粒子は、例えば、数nmサイズの結晶構造を有する半導体物質である。n型バッファ層302に含まれる半導体ナノ粒子は、例えば、量子閉じ込め効果を有する半導体量子ドットであってもよい。なお、n型バッファ層302は、例えば、バルク半導体で構成されていてもよい。n型バッファ層202は、例えば、TiO2バルク半導体で構成されていてもよい。TiO2バルク半導体は、例えば、スパッタによって形成され得る。
n型光電変換層303は、外部から入射した光に含まれる所定の波長帯の光を吸収し、信号電荷に変換する。n型光電変換層303は、例えば、n型の導電型を有する層であり、例えば、n型の導電型を有する半導体ナノ粒子からなる堆積層で構成される。n型光電変換層303に含まれる半導体ナノ粒子は、例えば、数nmサイズの結晶構造を有する半導体物質である。n型光電変換層303に含まれる半導体ナノ粒子は、例えば、量子閉じ込め効果を有する半導体量子ドットであってもよい。
n型光電変換層303に含まれる半導体ナノ粒子は、例えば、III-V族もしくはIV-VI族の化合物半導体を含む。n型光電変換層303に含まれるIII-V族の半導体ナノ粒子は、例えば、InAs、InSbもしくはInNを含む。n型光電変換層303に含まれるIV-VI族の半導体ナノ粒子は、例えば、SnSeもしくはSnTeを含む。
p型光電変換層304は、外部から入射した光に含まれる所定の波長帯の光を吸収し、信号電荷に変換する。p型光電変換層304は、例えば、p型の導電型を有する層である。p型光電変換層304は、例えば、p型の導電型を有する半導体ナノ粒子を含んで構成される。p型光電変換層304に含まれる半導体ナノ粒子は、例えば、数nmサイズの結晶構造を有する半導体物質である。p型光電変換層304に含まれる半導体ナノ粒子は、例えば、量子閉じ込め効果を有する半導体量子ドットであってもよい。
p型光電変換層304に含まれる半導体ナノ粒子は、例えば、I-VI族もしくはI-III-VI族の化合物半導体を含む。p型光電変換層304に含まれるI-VI族の半導体ナノ粒子は、例えば、AeSeもしくはAgTeを含む。p型光電変換層304に含まれるI-III-VI族の半導体ナノ粒子は、例えば、CuInSe、CuInTe、AgInSeもしくはAgInTeを含む。
p型バッファ層305は、上部電極306側からp型光電変換層304へ電子が注入されるのを抑制する障壁層である。p型バッファ層305は、例えば、p型の導電型を有する層である。p型バッファ層305は、例えば、p型の導電型を有する半導体ナノ粒子を含んで構成される。p型バッファ層305に含まれる半導体ナノ粒子は、例えば、数nmサイズの結晶構造を有する半導体物質である。p型バッファ層305に含まれる半導体ナノ粒子は、例えば、量子閉じ込め効果を有する半導体量子ドットであってもよい。なお、p型バッファ層305は、例えば、バルク半導体で構成されていてもよい。
上部電極306は、例えば、光反射性を有する金属膜によって構成される。光反射性を有する金属膜としては、例えば、厚さ約100nmの金(Au)膜が挙げられる。
光電変換素子300において、n型光電変換層303とp型光電変換層304との界面にpn接合面300Aが形成されている。さらに、光電変換素子300において、n型光電変換層303のキャリア濃度と膜厚の積がp型光電変換層304のキャリア濃度と少数キャリアの拡散長の積よりも大きく、n型光電変換層203に形成される空乏領域の厚さが最大化されている。さらに、光電変換素子300において、p型光電変換層304のキャリア濃度と膜厚の積がn型光電変換層303のキャリア濃度と少数キャリアの拡散長の積よりも大きく、p型光電変換層304に形成される空乏領域の厚さが最大化されている。このとき、n型バッファ層302は、n型光電変換層303およびp型光電変換層304の全体が空乏化する程度の膜厚となっている。つまり、光電変換素子300では、n型光電変換層303およびp型光電変換層304の全体が空乏化しており、例えば、図7に示したように、n型光電変換層303およびp型光電変換層304の全体が空乏領域300Bとなっている。
図8は、光電変換素子300の各層の伝導帯および価電子帯のエネルギーの一例を表したものである。図8には、下部電極301としてITOを、n型バッファ層302としてZnOからなる半導体ナノ粒子(NPs)を、n型光電変換層303としてInAsからなる半導体ナノ粒子(NPs)を用いた場合のエネルギーが例示されている。また、図8には、p型光電変換層304としてAgTeからなる半導体ナノ粒子(NPs)を、p型バッファ層305として有機半導体(AgTe-EDT)からなる半導体ナノ粒子(NPs)を、上部電極306として金膜を用いた場合のエネルギーが例示されている。図8から、n型バッファ層302がホール障壁層として機能するとともに、p型バッファ層305が電子障壁層として機能することがわかる。なお、各層の材料は図8に示した材料に限定されるものではなく、各層に対して図8に例示した材料以外の材料を用いた場合であっても、n型バッファ層302がホール障壁層として機能するとともに、p型バッファ層305が電子障壁層として機能する。
図9は、光電変換素子300のI-V特性の一例を表したものである。図9から、明電流I1に対するノイズである暗電流I2が、明電流I1と比べて非常に小さくなっていることがわかる。なお、図9には、図8に示した材料を用いたときの結果が例示されているが、図8に例示した材料以外の材料であっても、図9と同様の結果が得られる。
本実施の形態では、半導体ナノ粒子を含むn型光電変換層303と、半導体ナノ粒子を含むp型光電変換層304との界面にpn接合面300Aが形成されている。さらに、光電変換素子300において、n型光電変換層303のキャリア濃度と膜厚の積がp型光電変換層304のキャリア濃度と少数キャリアの拡散長の積よりも大きく、n型光電変換層203に形成される空乏領域の厚さが最大化されている。さらに、光電変換素子300において、p型光電変換層304のキャリア濃度と膜厚の積がn型光電変換層303のキャリア濃度と少数キャリアの拡散長の積よりも大きく、p型光電変換層304に形成される空乏領域の厚さが最大化されている。このとき、n型光電変換層303およびp型光電変換層304の全体が空乏化している。これにより、半導体ナノ粒子を用いたことに起因して生じる暗電流の増大が低く抑えられる。その結果、暗電流を低減することができる。なお、p型光電変換層304において、p型バッファ層305に近接する部分が完全に空乏化していない場合であっても、暗電流を低減する効果が期待できる。
なお、本実施の形態において、光電変換素子300は、以下の2つのうちいずれか一方を満たすだけでもよい。
(A)n型光電変換層303のキャリア濃度と膜厚の積がp型光電変換層304のキャリア濃度と少数キャリアの拡散長の積よりも大きく、n型光電変換層203に形成される空乏領域の厚さが最大化されている。
(B)光電変換素子300において、p型光電変換層304のキャリア濃度と膜厚の積がn型光電変換層303のキャリア濃度と少数キャリアの拡散長の積よりも大きく、p型光電変換層304に形成される空乏領域の厚さが最大化されている。
このような場合であっても、n型光電変換層303およびp型光電変換層304のうちいずれか一方の全体が空乏化し、n型光電変換層303およびp型光電変換層304のうちいずれか一方の全体が空乏領域300Bとなる。その結果、暗電流を低減する効果が期待できる。
<4.第4の実施の形態>
図10は、本開示の第4の実施の形態に係る固体撮像素子1の概略構成の一例を表す。固体撮像素子1は、複数の画素11が行列状に配置された画素アレイ部10Aを備える。画素アレイ部10Aは、画素基板10に形成されている。画素基板10に外縁には、画素11の存在しない額縁部10Bが設けられている。固体撮像素子1は、画素信号を処理するロジック回路20を備える。ロジック回路20は、例えば、垂直駆動回路21、カラム信号処理回路22、水平駆動回路23およびシステム制御回路24を有する。ロジック回路20は、各画素11から得られた画素信号に基づいて出力電圧を生成し、外部に出力する。
垂直駆動回路21は、例えば、複数の画素11を所定の単位画素行ごとに順に選択する。「所定の単位画素行」とは、同一アドレスで画素選択可能な画素行を指している。カラム信号処理回路22は、例えば、垂直駆動回路21によって選択された行の各画素11から出力される画素信号に対して、相関二重サンプリング(Correlated Double Sampling:CDS)処理を施す。カラム信号処理回路22は、例えば、CDS処理を施すことにより、画素信号の信号レベルを抽出し、各画素11の受光量に応じた画素データを保持する。カラム信号処理回路22は、例えば、データ出力線VSLごとにカラム信号処理部を有する。カラム信号処理部は、例えば、シングルスロープA/D変換器を含む。シングルスロープA/D変換器は、例えば、比較器およびカウンタ回路を含んで構成される。水平駆動回路23は、例えば、カラム信号処理回路22に保持されている画素データを順次、外部に出力する。システム制御回路24は、例えば、ロジック回路20内の各ブロック(垂直駆動回路21、カラム信号処理回路22および水平駆動回路23)の駆動を制御する。
画素11は、例えば、図11に示したように、互いに異なる波長選択性を有する3つの光電変換素子110,120,130が積層された積層型光電変換素子を有する。つまり、固体撮像素子1は、上記積層型光電変換素子を画素11ごとに備える。画素11は、さらに、例えば、上記積層型光電変換素子と対向する箇所にオンチップレンズ160を有する。つまり、固体撮像素子1は、オンチップレンズ160を画素11ごとに備える。
光電変換素子110は、上記第1~第3の実施の形態に係る光電変換素子100,200,300である。光電変換素子110は、例えば、半導体基板140上の絶縁層(絶縁層115,116および保護層117)内に形成され、例えば、電極111、光電変換層112および電極113を、半導体基板140側からこの順に積層して構成される。半導体基板140は、例えば、シリコン基板によって構成される。光電変換素子110は、さらに、例えば、電極111と同一の層内に、電極111に隣接して設けられた電荷蓄積用の電極(蓄積電極114)を有する。電極111と蓄積電極114との間には、絶縁層116が設けられる。
蓄積電極114は、光電変換層112で発生した電荷を光電変換層112内に蓄積させるための電極である。蓄積電極114は、絶縁層116を介して光電変換層112と対向して配置される。電極111および蓄積電極114は、絶縁層115,116によって覆われ、電極111は、絶縁層116の開口を介して光電変換層112に接する。電極113は、光電変換層112および絶縁層116を間にして、電極111および蓄積電極114と対向する位置に配置される。電極113は、例えば、光電変換層112および絶縁層116の表面に接して形成されたベタ膜であり、隣接する画素11の電極113と共通の層によって構成される。
光電変換素子110は、例えば、緑色の光(495nm以上570nm以下の範囲内の波長域の光)を吸収する光電変換層112を有し、緑色の光に感度を有する。光電変換層112は、例えば、緑色の光を吸収する半導体ナノ粒子の堆積層によって構成される。絶縁層115,116および保護層117は、例えば、SiOや、SiN等によって構成される。電極111,113は、例えば、透明導電材料によって構成される。透明導電材料としては、例えば、ITO(Indium Tin Oxide)や、IZO(Indium Zinc Oxide)等が挙げられる。
光電変換素子110は、例えば、半導体基板140に設けられたコンタクトホール153等を介して、半導体基板140の裏面に設けられた配線156に接続される。配線156は、光電変換素子110の電極111と、光電変換素子110用の画素回路12(例えば、画素回路12内の増幅トランジスタのゲート電極157)とを電気的に接続する。
光電変換素子120,130は,例えば、半導体基板140内に形成される。光電変換素子120は、例えば、半導体基板140の表面近傍に形成されたn型半導体領域141を光電変換層として有する。光電変換素子120は、例えば、青色の光(425nm以上495nm以下の範囲内の波長域の光)を吸収するn型半導体領域141を有しており、青色の光に感度を有する。光電変換素子120は、例えば、半導体基板140に設けられた転送トランジスタを介して、半導体基板140の裏面に設けられた配線に接続される。この配線は、n型半導体領域141と、光電変換素子120用の画素回路12とを電気的に接続する。なお、図11には、光電変換素子120と電気的に接続された転送トランジスタのゲート電極158が例示される。
光電変換素子130は、例えば、半導体基板140の、n型半導体領域141よりも深い領域に形成されたn型半導体領域142を光電変換層として有している。光電変換素子130は、例えば、赤色の光(620nm以上750nm以下の範囲内の波長域の光)を吸収するn型半導体領域142を有し、赤色の光に感度を有する。光電変換素子130は、例えば、半導体基板140に設けられた転送トランジスタを介して、半導体基板140の裏面に設けられた配線に接続される。この配線は、n型半導体領域142と、光電変換素子130用の画素回路12(例えば、画素回路12内の増幅トランジスタのゲート電極159)とを電気的に接続する。
半導体基板140は、n型半導体領域141と半導体基板140の表面との間にp+層145を有する。p+層145は暗電流の発生を抑制する。半導体基板140は、さらに、n型半導体領域141とn型半導体領域142との間に、p+層143を有する。p+層143は、さらに、n型半導体領域142の側面の一部(例えばゲート電極158近傍)を囲む。p+層143は、n型半導体領域141とn型半導体領域142とを分離する。半導体基板140は、半導体基板140の裏面近傍にp+層144を有する。p+層144は暗電流の発生を抑制する。半導体基板140の裏面には、絶縁膜154が設けられ、半導体基板140の表面には、HfO膜151および絶縁膜152が積層される。HfO膜151は、負の固定電荷を有する膜であり、このような膜を設けることによって、暗電流の発生を抑制することができる。半導体基板140の裏面には、例えば、光電変換素子110,120,130と画素回路12とを互いに電気的に接続する配線や、画素回路12などを覆う絶縁層155が形成される。
光電変換素子110,120,130の堆積方向における配置順は、光入射方向(オンチップレンズ160側)から光電変換素子110、光電変換素子120、光電変換素子130の順であることが好ましい。これは、より短い波長の光がより入射表面側において効率良く吸収されるからである。赤色は3色の中では最も長い波長であるので、光入射面から見て光電変換素子130を最下層に位置させることが好ましい。これらの光電変換素子110,120,130の積層構造によって、1つの積層型光電変換素子が構成される。
図12は、画素11(具体的には光電変換素子110)およびその周辺の回路構成の一例を表す。図13は、図12に記載の光電変換素子110の展開斜視構成の一例を表す。図14は、画素11(具体的には光電変換素子120)およびその周辺の回路構成の一例を表す。図15は、画素11(具体的には光電変換素子130)およびその周辺の回路構成の一例を表す。
上述したように、各画素11は、光電変換素子110,120,130を積層した構造となっており、かつ、複数の画素11は画素アレイ部10Aにおいて行列状に配置される。このことから、複数の光電変換素子110は、画素アレイ部10Aの光入射面寄りの層内において行列状に配置され、複数の光電変換素子130は、画素アレイ部10Aの、光入射面とは反対側の面寄りの層内において行列状に配置される。さらに、複数の光電変換素子120は、画素アレイ部10Aにおいて、複数の光電変換素子110が配置される層と、複数の光電変換素子130が配置される層との間の層内において行列状に配置される。
固体撮像素子1は、複数の画素回路12と、複数の駆動配線VOAと、複数のデータ出力線VSL(VSL1,VSL2,VSL3)とを備える。画素回路12は、画素11から出力された電荷に基づく画素信号を出力する。駆動配線VOAは、画素11に蓄積された電荷の出力を制御する制御信号が印加される配線であり、例えば、行方向Drに延在する。データ出力線VSL(VSL1,VSL2,VSL3)は、各画素回路12から出力された画素信号をロジック回路20に出力する配線であり、例えば、列方向Dcに延在する。
各光電変換素子110(具体的には電極111)には、画素回路12Gが接続される。各光電変換素子120には、転送トランジスタTR2を介して画素回路12Bが接続される。各光電変換素子130には、転送トランジスタTR3を介して画素回路12Rが接続される。以下では、光電変換素子110を便宜的に光電変換部11Gと称する場合がある。また、光電変換素子120および転送トランジスタTR2からなる回路を光電変換部11Bと称する場合がある。また、光電変換素子130および転送トランジスタTR3からなる回路を光電変換部11Rと称する場合がある。
画素回路12Gは、例えば、図3に示したように、フローティングディフュージョンFD1と、リセットトランジスタRST1と、選択トランジスタSEL1と、増幅トランジスタAMP1とを有する。フローティングディフュージョンFD1は、光電変換部11Gから出力された電荷を一時的に保持する。リセットトランジスタRST1のソースがフローティングディフュージョンFD1に接続され、リセットトランジスタRST1のドレインが電源線VDDおよび増幅トランジスタAMP1のドレインに接続される。リセットトランジスタRST1のゲートは制御線(図示せず)を介して垂直駆動回路21に接続される。増幅トランジスタAMP1のソースが選択トランジスタSEL1のドレインに接続され、増幅トランジスタAMP1のゲートがフローティングディフュージョンFD1に接続される。選択トランジスタSEL1のソースがデータ出力線VSL1を介してカラム信号処理回路22に接続され、選択トランジスタSEL1のゲートが制御線(図示せず)を介して垂直駆動回路21に接続される。光電変換部11Gの蓄積電極114は、駆動配線VOAを介して垂直駆動回路21に接続される。光電変換部11Gの電極113は、駆動配線VOUを介して垂直駆動回路21に接続される。
画素回路12Bは、例えば、図14に示したように、フローティングディフュージョンFD2と、リセットトランジスタRST2と、選択トランジスタSEL2と、増幅トランジスタAMP2とを有する。フローティングディフュージョンFD2は、光電変換部11Bから出力された電荷を一時的に保持する。リセットトランジスタRST2のソースがフローティングディフュージョンFD2に接続され、リセットトランジスタRST2のドレインが電源線VDDおよび増幅トランジスタAMP2のドレインに接続される。リセットトランジスタRST2のゲートは制御線(図示せず)を介して垂直駆動回路21に接続される。増幅トランジスタAMP2のソースが選択トランジスタSEL2のドレインに接続され、増幅トランジスタAMP2のゲートがフローティングディフュージョンFD2に接続される。選択トランジスタSEL2のソースがデータ出力線VSL2を介してカラム信号処理回路22に接続され、選択トランジスタSEL2のゲートが制御線(図示せず)を介して垂直駆動回路21に接続される。
画素回路12Rは、例えば、図15に示したように、フローティングディフュージョンFD3と、リセットトランジスタRST3と、選択トランジスタSEL3と、増幅トランジスタAMP3とを有する。フローティングディフュージョンFD3は、光電変換部11Rから出力された電荷を一時的に保持する。リセットトランジスタRST3のソースがフローティングディフュージョンFD3に接続され、リセットトランジスタRST3のドレインが電源線VDDおよび増幅トランジスタAMP3のドレインに接続される。リセットトランジスタRST3のゲートは制御線(図示せず)を介して垂直駆動回路21に接続される。増幅トランジスタAMP3のソースが選択トランジスタSEL3のドレインに接続され、増幅トランジスタAMP3のゲートがフローティングディフュージョンFD3に接続される。選択トランジスタSEL3のソースがデータ出力線VSL3を介してカラム信号処理回路22に接続され、選択トランジスタSEL3のゲートが制御線(図示せず)を介して垂直駆動回路21に接続される。
リセットトランジスタRST1は、フローティングディフュージョンFD1の電位を所定の電位にリセットする。リセットトランジスタRST1がオン状態となると、フローティングディフュージョンFD1の電位を電源線VDDの電位にリセットする。選択トランジスタSEL1は、画素回路12からの画素信号の出力タイミングを制御する。増幅トランジスタAMP1は、画素信号として、フローティングディフュージョンFD1に保持された電荷のレベルに応じた電圧の信号を生成する。増幅トランジスタAMP1は、ソースフォロア型のアンプを構成しており、光電変換部11Gで発生した電荷のレベルに応じた電圧の画素信号を出力する。増幅トランジスタAMP1は、選択トランジスタSEL1がオン状態となると、フローティングディフュージョンFD1の電位を増幅して、その電位に応じた電圧を、データ出力線VSL1を介してカラム信号処理回路22に出力する。リセットトランジスタRST1、増幅トランジスタAMP1および選択トランジスタSEL1は、例えば、NMOSトランジスタである。
転送トランジスタTR2は、転送トランジスタTR2がオン状態となると、光電変換部11Bの電荷をフローティングディフュージョンFD2に転送する。リセットトランジスタRST2は、フローティングディフュージョンFD2の電位を所定の電位にリセットする。リセットトランジスタRST2がオン状態となると、フローティングディフュージョンFD2の電位を電源線VDDの電位にリセットする。選択トランジスタSEL2は、画素回路12からの画素信号の出力タイミングを制御する。増幅トランジスタAMP2は、画素信号として、フローティングディフュージョンFD2に保持された電荷のレベルに応じた電圧の信号を生成する。増幅トランジスタAMP2は、ソースフォロア型のアンプを構成しており、光電変換部11Bで発生した電荷のレベルに応じた電圧の画素信号を出力する。増幅トランジスタAMP2は、選択トランジスタSEL2がオン状態となると、フローティングディフュージョンFD2の電位を増幅して、その電位に応じた電圧を、データ出力線VSL2を介してカラム信号処理回路22に出力する。転送トランジスタTR2、リセットトランジスタRST2、増幅トランジスタAMP2および選択トランジスタSEL2は、例えば、NMOSトランジスタである。
転送トランジスタTR3は、転送トランジスタTR3がオン状態となると、光電変換部11Rの電荷をフローティングディフュージョンFD3に転送する。リセットトランジスタRST3は、フローティングディフュージョンFD3の電位を所定の電位にリセットする。リセットトランジスタRST3がオン状態となると、フローティングディフュージョンFD3の電位を電源線VDDの電位にリセットする。選択トランジスタSEL3は、画素回路12からの画素信号の出力タイミングを制御する。増幅トランジスタAMP3は、画素信号として、フローティングディフュージョンFD3に保持された電荷のレベルに応じた電圧の信号を生成する。増幅トランジスタAMP3は、ソースフォロア型のアンプを構成しており、光電変換部11Rで発生した電荷のレベルに応じた電圧の画素信号を出力する。増幅トランジスタAMP3は、選択トランジスタSEL3がオン状態となると、フローティングディフュージョンFD3の電位を増幅して、その電位に応じた電圧を、データ出力線VSL3を介してカラム信号処理回路22に出力する。転送トランジスタTR3、リセットトランジスタRST3、増幅トランジスタAMP3および選択トランジスタSEL3は、例えば、NMOSトランジスタである。
複数の画素回路12は、例えば、半導体基板140の裏面に形成される。固体撮像素子1に設けられた複数の画素回路12には、光電変換部11Gに割り当てられた複数の画素回路12Gと、光電変換部11Bに割り当てられた複数の画素回路12Bと、光電変換部11Rに割り当てられた複数の画素回路12Rとが含まれる。画素回路12Gは、所定の波長選択性を有する光電変換部11Gから出力された電荷に基づく画素信号を出力する。画素回路12Bは、所定の波長選択性を有する光電変換部11Bから出力された電荷に基づく画素信号を出力する。画素回路12Rは、所定の波長選択性を有する光電変換部11Rから出力された電荷に基づく画素信号を出力する。
本実施の形態では、上記第1~第3の実施の形態に係る光電変換素子100,200,300が用いられる。これにより、ノイズである暗電流が低減されるので、撮像画質を向上させることができる。
<5.第1の実施の形態の変形例>
第1の実施の形態では、固体撮像素子1はPbフリーの材料で構成されていた。しかし、第1の実施の形態において、p型光電変換層103が、p型の導電型を有するPbS-Pbl半導体ナノ粒子で構成されていてもよい。このようにした場合であっても、p型光電変換層103全体が空乏化する。これにより、半導体ナノ粒子を用いたことに起因して生じる暗電流の増大が低く抑えられる。その結果、暗電流を低減することができる。
<6.第4の実施の形態の変形例>
図16は、第4の実施の形態に係る固体撮像素子1の概略構成の一変形例を表す。第4の実施の形態では、固体撮像素子1には、蓄積電極114が設けられていた。しかし、第4の実施の形態に係る固体撮像素子1において、例えば、図16に示したように、蓄積電極114が省略されていてもよい。このようにした場合であっても、第4の実施の形態と同様、上記第1~第3の実施の形態に係る光電変換素子100,200,300を用いたことによる暗電流の低減効果があるので、撮像画質を向上させることができる。
<7.適用例>
図17は、上記第3の実施の形態に係る固体撮像素子1を備えた撮像システム2の概略構成の一例を表したものである。撮像システム2は、例えば、光学系220と、シャッタ装置230と、固体撮像素子1と、信号処理回路240と、表示部250とを備える。
光学系220は、被写体からの像光(入射光)を固体撮像素子1の撮像面上に結像させる。シャッタ装置230は、光学系220および固体撮像素子1の間に配置され、固体撮像素子1への光照射期間および遮光期間を制御する。固体撮像素子1は、固体撮像素子1から入射された像光(入射光)を受光し、受光した像光(入射光)に応じた画素信号を信号処理回路240に出力する。信号処理回路240は、固体撮像素子1から入力された画像信号を処理して、映像データを生成する。信号処理回路240は、さらに、生成した映像データに対応する映像信号を生成し、表示部250に出力する。表示部250は、信号処理回路240から入力された映像信号に基づく映像を表示する。
本適用例では、固体撮像素子1が撮像システム2に適用される。これにより、撮像画質の高い撮像システム2を提供することができる。
<8.応用例>
[応用例1]
本開示に係る技術(本技術)は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図18は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム12000は、通信ネットワーク12001を介して接続された複数の電子制御ユニットを備える。図18に示した例では、車両制御システム12000は、駆動系制御ユニット12010、ボディ系制御ユニット12020、車外情報検出ユニット12030、車内情報検出ユニット12040、及び統合制御ユニット12050を備える。また、統合制御ユニット12050の機能構成として、マイクロコンピュータ12051、音声画像出力部12052、及び車載ネットワークI/F(interface)12053が図示されている。
駆動系制御ユニット12010は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット12010は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット12020は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット12020は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット12020には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット12020は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット12030は、車両制御システム12000を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット12030には、撮像部12031が接続される。車外情報検出ユニット12030は、撮像部12031に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット12030は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部12031は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部12031は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部12031が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット12040は、車内の情報を検出する。車内情報検出ユニット12040には、例えば、運転者の状態を検出する運転者状態検出部12041が接続される。運転者状態検出部12041は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット12040は、運転者状態検出部12041から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット12010に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むADAS(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ12051は、車外情報検出ユニット12030で取得される車外の情報に基づいて、ボディ系制御ユニット12020に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車外情報検出ユニット12030で検出した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部12052は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図18の例では、出力装置として、オーディオスピーカ12061、表示部12062及びインストルメントパネル12063が例示されている。表示部12062は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図19は、撮像部12031の設置位置の例を示す図である。
車両12100は、撮像部12031として、撮像部12101,12102,12103,12104,12105を有する。
撮像部12101,12102,12103,12104,12105は、例えば、車両12100のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部12101及び車室内のフロントガラスの上部に備えられる撮像部12105は、主として車両12100の前方の画像を取得する。サイドミラーに備えられる撮像部12102,12103は、主として車両12100の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部12104は、主として車両12100の後方の画像を取得する。撮像部12101及び12105で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図19には、撮像部12101ないし12104の撮影範囲の一例が示されている。撮像範囲12111は、フロントノーズに設けられた撮像部12101の撮像範囲を示し、撮像範囲12112,12113は、それぞれサイドミラーに設けられた撮像部12102,12103の撮像範囲を示し、撮像範囲12114は、リアバンパ又はバックドアに設けられた撮像部12104の撮像範囲を示す。例えば、撮像部12101ないし12104で撮像された画像データが重ね合わせられることにより、車両12100を上方から見た俯瞰画像が得られる。
撮像部12101ないし12104の少なくとも1つは、距離情報を取得する機能を有していてもよい。例えば、撮像部12101ないし12104の少なくとも1つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を基に、撮像範囲12111ないし12114内における各立体物までの距離と、この距離の時間的変化(車両12100に対する相対速度)を求めることにより、特に車両12100の進行路上にある最も近い立体物で、車両12100と略同じ方向に所定の速度(例えば、0km/h以上)で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ12051は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御(追従停止制御も含む)や自動加速制御(追従発進制御も含む)等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を元に、立体物に関する立体物データを、2輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ12051は、車両12100の周辺の障害物を、車両12100のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ12051は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ12061や表示部12062を介してドライバに警報を出力することや、駆動系制御ユニット12010を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部12101ないし12104の少なくとも1つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ12051は、撮像部12101ないし12104の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部12101ないし12104の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ12051が、撮像部12101ないし12104の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部12052は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部12062を制御する。また、音声画像出力部12052は、歩行者を示すアイコン等を所望の位置に表示するように表示部12062を制御してもよい。
以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部12031に適用され得る。具体的には、撮像装置3は、撮像部12031に適用することができる。撮像部12031に本開示に係る技術を適用することにより、高画質な撮影画像を得ることができるので、移動体制御システムにおいて撮影画像を利用した高精度な制御を行うことができる。
[応用例2]
図20は、本開示に係る技術(本技術)が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
図20では、術者(医師)11131が、内視鏡手術システム11000を用いて、患者ベッド11133上の患者11132に手術を行っている様子が図示されている。図示するように、内視鏡手術システム11000は、内視鏡11100と、気腹チューブ11111やエネルギー処置具11112等の、その他の術具11110と、内視鏡11100を支持する支持アーム装置11120と、内視鏡下手術のための各種の装置が搭載されたカート11200と、から構成される。
内視鏡11100は、先端から所定の長さの領域が患者11132の体腔内に挿入される鏡筒11101と、鏡筒11101の基端に接続されるカメラヘッド11102と、から構成される。図示する例では、硬性の鏡筒11101を有するいわゆる硬性鏡として構成される内視鏡11100を図示しているが、内視鏡11100は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒11101の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡11100には光源装置11203が接続されており、当該光源装置11203によって生成された光が、鏡筒11101の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者11132の体腔内の観察対象に向かって照射される。なお、内視鏡11100は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド11102の内部には光学系及び撮像素子が設けられており、観察対象からの反射光(観察光)は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、RAWデータとしてカメラコントロールユニット(CCU: Camera Control Unit)11201に送信される。
CCU11201は、CPU(Central Processing Unit)やGPU(Graphics Processing Unit)等によって構成され、内視鏡11100及び表示装置11202の動作を統括的に制御する。さらに、CCU11201は、カメラヘッド11102から画像信号を受け取り、その画像信号に対して、例えば現像処理(デモザイク処理)等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置11202は、CCU11201からの制御により、当該CCU11201によって画像処理が施された画像信号に基づく画像を表示する。
光源装置11203は、例えばLED(Light Emitting Diode)等の光源から構成され、術部等を撮影する際の照射光を内視鏡11100に供給する。
入力装置11204は、内視鏡手術システム11000に対する入力インタフェースである。ユーザは、入力装置11204を介して、内視鏡手術システム11000に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡11100による撮像条件(照射光の種類、倍率及び焦点距離等)を変更する旨の指示等を入力する。
処置具制御装置11205は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具11112の駆動を制御する。気腹装置11206は、内視鏡11100による視野の確保及び術者の作業空間の確保の目的で、患者11132の体腔を膨らめるために、気腹チューブ11111を介して当該体腔内にガスを送り込む。レコーダ11207は、手術に関する各種の情報を記録可能な装置である。プリンタ11208は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
なお、内視鏡11100に術部を撮影する際の照射光を供給する光源装置11203は、例えばLED、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。RGBレーザ光源の組み合わせにより白色光源が構成される場合には、各色(各波長)の出力強度及び出力タイミングを高精度に制御することができるため、光源装置11203において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、RGBレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド11102の撮像素子の駆動を制御することにより、RGBそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置11203は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド11102の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置11203は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光(すなわち、白色光)に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察(Narrow Band Imaging)が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること(自家蛍光観察)、又はインドシアニングリーン(ICG)等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置11203は、このような特殊光観察に対応した狭帯域光及び/又は励起光を供給可能に構成され得る。
図21は、図20に示すカメラヘッド11102及びCCU11201の機能構成の一例を示すブロック図である。
カメラヘッド11102は、レンズユニット11401と、撮像部11402と、駆動部11403と、通信部11404と、カメラヘッド制御部11405と、を有する。CCU11201は、通信部11411と、画像処理部11412と、制御部11413と、を有する。カメラヘッド11102とCCU11201とは、伝送ケーブル11400によって互いに通信可能に接続されている。
レンズユニット11401は、鏡筒11101との接続部に設けられる光学系である。鏡筒11101の先端から取り込まれた観察光は、カメラヘッド11102まで導光され、当該レンズユニット11401に入射する。レンズユニット11401は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
撮像部11402は、撮像素子で構成される。撮像部11402を構成する撮像素子は、1つ(いわゆる単板式)であってもよいし、複数(いわゆる多板式)であってもよい。撮像部11402が多板式で構成される場合には、例えば各撮像素子によってRGBそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部11402は、3D(Dimensional)表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための1対の撮像素子を有するように構成されてもよい。3D表示が行われることにより、術者11131は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部11402が多板式で構成される場合には、各撮像素子に対応して、レンズユニット11401も複数系統設けられ得る。
また、撮像部11402は、必ずしもカメラヘッド11102に設けられなくてもよい。例えば、撮像部11402は、鏡筒11101の内部に、対物レンズの直後に設けられてもよい。
駆動部11403は、アクチュエータによって構成され、カメラヘッド制御部11405からの制御により、レンズユニット11401のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部11402による撮像画像の倍率及び焦点が適宜調整され得る。
通信部11404は、CCU11201との間で各種の情報を送受信するための通信装置によって構成される。通信部11404は、撮像部11402から得た画像信号をRAWデータとして伝送ケーブル11400を介してCCU11201に送信する。
また、通信部11404は、CCU11201から、カメラヘッド11102の駆動を制御するための制御信号を受信し、カメラヘッド制御部11405に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに/又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてCCU11201の制御部11413によって自動的に設定されてもよい。後者の場合には、いわゆるAE(Auto Exposure)機能、AF(Auto Focus)機能及びAWB(Auto White Balance)機能が内視鏡11100に搭載されていることになる。
カメラヘッド制御部11405は、通信部11404を介して受信したCCU11201からの制御信号に基づいて、カメラヘッド11102の駆動を制御する。
通信部11411は、カメラヘッド11102との間で各種の情報を送受信するための通信装置によって構成される。通信部11411は、カメラヘッド11102から、伝送ケーブル11400を介して送信される画像信号を受信する。
また、通信部11411は、カメラヘッド11102に対して、カメラヘッド11102の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
画像処理部11412は、カメラヘッド11102から送信されたRAWデータである画像信号に対して各種の画像処理を施す。
制御部11413は、内視鏡11100による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部11413は、カメラヘッド11102の駆動を制御するための制御信号を生成する。
また、制御部11413は、画像処理部11412によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置11202に表示させる。この際、制御部11413は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部11413は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具11112の使用時のミスト等を認識することができる。制御部11413は、表示装置11202に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者11131に提示されることにより、術者11131の負担を軽減することや、術者11131が確実に手術を進めることが可能になる。
カメラヘッド11102及びCCU11201を接続する伝送ケーブル11400は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
ここで、図示する例では、伝送ケーブル11400を用いて有線で通信が行われていたが、カメラヘッド11102とCCU11201との間の通信は無線で行われてもよい。
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、内視鏡11100のカメラヘッド11102に設けられた撮像部11402に好適に適用され得る。撮像部11402に本開示に係る技術を適用することにより、高画質な撮影画像を得ることができるので、高画質な内視鏡11100を提供することができる。
以上、実施の形態およびその変形例、適用例および応用例を挙げて本開示を説明したが、本開示は実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本開示の効果は、本明細書中に記載された効果に限定されるものではない。本開示が、本明細書中に記載された効果以外の効果を持っていてもよい。
また、本開示は、以下のような構成を取ることも可能である。
(1)
第1の半導体ナノ粒子を含む光電変換層と、
第2の半導体ナノ粒子を含むバッファ層と
を備え、
前記光電変換層と前記バッファ層との界面にpn接合面が形成され、
前記バッファ層のキャリア濃度と膜厚の積が前記光電変換層のキャリア濃度と少数キャリアの拡散長の積よりも大きく、前記光電変換層に形成される空乏領域の厚さが最大化されている
固体撮像素子。
(2)
前記光電変換層全体が空乏化している
(1)に記載の固体撮像素子。
(3)
前記光電変換層がp型の導電型を有する層であり、
前記バッファ層がn型の導電型を有する層であり、
前記第1の半導体ナノ粒子は、I-VI族、I-III-VI族もしくはI-V-VI族の化合物半導体を含み、
前記第2の半導体ナノ粒子は、II-VI族、IV-VI族もしくはIII-V族の化合物半導体を含む
(1)に記載の固体撮像素子。
(4)
前記第1の半導体ナノ粒子は、AgSeもしくはAgTeを含む
(3)に記載の固体撮像素子。
(5)
前記第1の半導体ナノ粒子は、CuInSe、CuInTe、AgInSeもしくはAgInTeを含む
(3)に記載の固体撮像素子。
(6)
前記第1の半導体ナノ粒子は、AgBiS、AgBiSeもしくはAgBiTeを含む
(3)に記載の固体撮像素子。
(7)
前記第2の半導体ナノ粒子は、ZnO、ZnSもしくはZnSeを含む
(3)ないし(6)のいずれか1つに記載の固体撮像素子。
(8)
前記第2の半導体ナノ粒子は、TiOを含む
(3)ないし(6)のいずれか1つに記載の固体撮像素子。
(9)
前記第2の半導体ナノ粒子は、InP、InAsもしくはInNを含む
(3)ないし(6)のいずれか1つに記載の固体撮像素子。
(10)
前記光電変換層がn型の導電型を有する層であり、
前記バッファ層がp型の導電型を有する層であり、
前記第1の半導体ナノ粒子は、III-VI族の化合物半導体を含み、
前記第2の半導体ナノ粒子は、I-V族、I-III-VI族もしくはI-II-III-VI族の化合物半導体を含む
(1)に記載の固体撮像素子。
(11)
前記第1の半導体ナノ粒子は、InAs、InSbもしくはInNを含む
(10)に記載の固体撮像素子。
(12)
前記第2の半導体ナノ粒子は、AgSもしくはAgSeを含む
(10)または(11)に記載の固体撮像素子。
(13)
前記第2の半導体ナノ粒子は、AgInS、AgInSe、AgInTe、CuInS、CuInSeもしくはCuInTeを含む
(10)または(11)に記載の固体撮像素子。
(14)
前記第2の半導体ナノ粒子は、ZnCuInSもしくはZnCuInSeを含む
(10)または(11)に記載の固体撮像素子。
(15)
前記光電変換層がp型の導電型を有する層であり、
前記バッファ層がn型の導電型を有する層であり、
前記第1の半導体ナノ粒子は、PbS-Pbl半導体ナノ粒子である
(1)に記載の固体撮像素子。
(16)
第1の半導体ナノ粒子を含むp型光電変換層と、
第2の半導体ナノ粒子を含むn型光電変換層と
を備え、
前記p型光電変換層と前記n型光電変換層との界面にpn接合面が形成され、
以下の2つのうち少なくとも一方を満たす
固体撮像素子。
(A)前記n型光電変換層のキャリア濃度と膜厚の積が前記p型光電変換層のキャリア濃度と少数キャリアの拡散長の積よりも大きく、前記n型光電変換層に形成される空乏領域の厚さが最大化されている
(B)前記p型光電変換層のキャリア濃度と膜厚の積が前記n型光電変換層のキャリア濃度と少数キャリアの拡散長の積よりも大きく、前記p型光電変換層に形成される空乏領域の厚さが最大化されている
(17)
前記p型光電変換層および前記n型光電変換層の全体が空乏化している
(16)に記載の固体撮像素子。
(18)
前記第1の半導体ナノ粒子は、I-VI族もしくはI-III-VI族の化合物半導体を含み、
前記第2の半導体ナノ粒子は、III-V族もしくはIV-VI族の化合物半導体を含む
(16)に記載の固体撮像素子。
(19)
前記第1の半導体ナノ粒子は、AeSeもしくはAgTeを含む
(18)に記載の固体撮像素子。
(20)
前記第1の半導体ナノ粒子は、CuInSe、CuInTe、AgInSeもしくはAgInTeを含む
(18)に記載の固体撮像素子。
(21)
前記第2の半導体ナノ粒子は、InAs、InSbもしくはInNを含む
(18)ないし(20)のいずれか1つに記載の固体撮像素子。
(22)
前記第2の半導体ナノ粒子は、SnSeもしくはSnTeを含む
(18)ないし(20)のいずれか1つに記載の固体撮像素子。
本開示の第1の側面に係る固体撮像素子では、第1の半導体ナノ粒子を含む光電変換層と、第2の半導体ナノ粒子を含むバッファ層との界面にpn接合面が形成されている。バッファ層のキャリア濃度と膜厚の積が光電変換層のキャリア濃度と少数キャリアの拡散長の積よりも大きく、光電変換層に形成される空乏領域の厚さが最大化されている。これにより、半導体ナノ粒子を用いたことに起因して生じる暗電流の増大が低く抑えられる。その結果、暗電流を低減することができる。
本開示の第2の側面に係る固体撮像素子では、第1の半導体ナノ粒子を含むp型光電変換層と、第2の半導体ナノ粒子を含むn型光電変換層との界面にpn接合面が形成されている。この固体撮像素子では、以下の2つのうち少なくとも一方が満たされている。
(A)n型光電変換層のキャリア濃度と膜厚の積がp型光電変換層のキャリア濃度と少数キャリアの拡散長の積よりも大きく、n型光電変換層に形成される空乏領域の厚さが最大化されている。
(B)p型光電変換層のキャリア濃度と膜厚の積がn型光電変換層のキャリア濃度と少数キャリアの拡散長の積よりも大きく、p型光電変換層に形成される空乏領域の厚さが最大化されている。
これにより、半導体ナノ粒子を用いたことに起因して生じる暗電流の増大が低く抑えられる。その結果、暗電流を低減することができる。
1…固体撮像素子、2…撮像システム、10…画素基板、10A…画素アレイ部、10B…額縁部、11…画素、11R,11G,11B…光電変換部、12,12R,12G,12B…画素回路、20…ロジック回路、21…垂直駆動回路、22…カラム信号処理回路、23…水平駆動回路、24…システム制御回路、100,200,300…光電変換素子、100A,200A,300A…pn接合面、100B,200B,300B…空乏領域、101,201,301…下部電極、102,202,302…n型バッファ層、103,304…p型光電変換層、104,204,305…p型バッファ層、105,205,306…上部電極、110,120,130…光電変換素子、111,113…電極、112…光電変換層、114…蓄積電極、115,116…絶縁層、117…保護層、121,123…電極、122…光電変換層、124…蓄積電極、125…絶縁層、126…保護層、127,128…絶縁層、131,133…電極、132…光電変換層、134…蓄積電極、140…半導体基板、141,142…n型半導体領域、143,144,145…p+層、151…HfO膜、152…絶縁膜、153…コンタクトホール、154…絶縁膜、155…絶縁層、156…配線、157,158,159…ゲート電極、160…オンチップレンズ、162…コンタクトホール、163…配線、164,165…ゲート電極、203,303…n型光電変換層、220…光学系、230…シャッタ装置、240…信号処理回路、250…表示部、11000…内視鏡手術システム、11100…内視鏡、11101…鏡筒、11102…カメラヘッド、11110…その他の術具、11111…気腹チューブ、11112…エネルギー処置具、11120…支持アーム装置、11200…カート、11201…カメラコントロールユニット(CCU: Camera Control Unit)、11202…表示装置、11203…光源装置、11204…入力装置、11205…処置具制御装置、11206…気腹装置、11207…レコーダ、11208…プリンタ、11131…術者、11132…患者、11133…患者ベッド、11401…レンズユニット、11402…撮像部、11403…駆動部、11404…通信部、11405…カメラヘッド制御部、11411…通信部、11412…画像処理部、11413…制御部、12000…車両制御システム、12001…通信ネットワーク、12010…駆動系制御ユニット、12020…ボディ系制御ユニット、12030…車外情報検出ユニット、12031…撮像部、12040…車内情報検出ユニット、12041…運転者状態検出部、12050…統合制御ユニット、12051…マイクロコンピュータ、12052…音声画像出力部、12053…車載ネットワークI/F(interface)、12061…オーディオスピーカ、12062…表示部、12063…インストルメントパネル、12100…車両、12101,12102,12103,12104,12105…撮像部、12111,12112,12113,12114…撮像範囲、AMP1,AMP2,AMP3…増幅トランジスタ、Dc…列方向、Dr…行方向、FD1,FD2,FD3…フローティングディフュージョン、RST1,RST2,RST3…リセットトランジスタ、SEL1,SEL2,SEL3…選択トランジスタ、TR2,TR3…転送トランジスタ、VDD…電源線、VOA,VOU…駆動配線、VSL,VSL1,VSL2,VSL3…データ出力線。

Claims (22)

  1. 第1の半導体ナノ粒子を含む光電変換層と、
    第2の半導体ナノ粒子を含むバッファ層と
    を備え、
    前記光電変換層と前記バッファ層との界面にpn接合面が形成され、
    前記バッファ層のキャリア濃度と膜厚の積が前記光電変換層のキャリア濃度と少数キャリアの拡散長の積よりも大きく、前記光電変換層に形成される空乏領域の厚さが最大化されている
    固体撮像素子。
  2. 前記光電変換層全体が空乏化している
    請求項1に記載の固体撮像素子。
  3. 前記光電変換層がp型の導電型を有する層であり、
    前記バッファ層がn型の導電型を有する層であり、
    前記第1の半導体ナノ粒子は、I-VI族、I-III-VI族もしくはI-V-VI族の化合物半導体を含み、
    前記第2の半導体ナノ粒子は、II-VI族、IV-VI族もしくはIII-V族の化合物半導体を含む
    請求項1に記載の固体撮像素子。
  4. 前記第1の半導体ナノ粒子は、AgSeもしくはAgTeを含む
    請求項3に記載の固体撮像素子。
  5. 前記第1の半導体ナノ粒子は、CuInSe、CuInTe、AgInSeもしくはAgInTeを含む
    請求項3に記載の固体撮像素子。
  6. 前記第1の半導体ナノ粒子は、AgBiS、AgBiSeもしくはAgBiTeを含む
    請求項3に記載の固体撮像素子。
  7. 前記第2の半導体ナノ粒子は、ZnO、ZnSもしくはZnSeを含む
    請求項3に記載の固体撮像素子。
  8. 前記第2の半導体ナノ粒子は、TiOを含む
    請求項3に記載の固体撮像素子。
  9. 前記第2の半導体ナノ粒子は、InP、InAsもしくはInNを含む
    請求項3に記載の固体撮像素子。
  10. 前記光電変換層がn型の導電型を有する層であり、
    前記バッファ層がp型の導電型を有する層であり、
    前記第1の半導体ナノ粒子は、III-VI族の化合物半導体を含み、
    前記第2の半導体ナノ粒子は、I-V族、I-III-VI族もしくはI-II-III-VI族の化合物半導体を含む
    請求項1に記載の固体撮像素子。
  11. 前記第1の半導体ナノ粒子は、InAs、InSbもしくはInNを含む
    請求項10に記載の固体撮像素子。
  12. 前記第2の半導体ナノ粒子は、AgSもしくはAgSeを含む
    請求項10に記載の固体撮像素子。
  13. 前記第2の半導体ナノ粒子は、AgInS、AgInSe、AgInTe、CuInS、CuInSeもしくはCuInTeを含む
    請求項10に記載の固体撮像素子。
  14. 前記第2の半導体ナノ粒子は、ZnCuInSもしくはZnCuInSeを含む
    請求項10に記載の固体撮像素子。
  15. 前記光電変換層がp型の導電型を有する層であり、
    前記バッファ層がn型の導電型を有する層であり、
    前記第1の半導体ナノ粒子は、PbS-Pbl半導体ナノ粒子である
    請求項1に記載の固体撮像素子。
  16. 第1の半導体ナノ粒子を含むp型光電変換層と、
    第2の半導体ナノ粒子を含むn型光電変換層と
    を備え、
    前記p型光電変換層と前記n型光電変換層との界面にpn接合面が形成され、
    以下の2つのうち少なくとも一方を満たす
    固体撮像素子。
    (A)前記n型光電変換層のキャリア濃度と膜厚の積が前記p型光電変換層のキャリア濃度と少数キャリアの拡散長の積よりも大きく、前記n型光電変換層に形成される空乏領域の厚さが最大化されている
    (B)前記p型光電変換層のキャリア濃度と膜厚の積が前記n型光電変換層のキャリア濃度と少数キャリアの拡散長の積よりも大きく、前記p型光電変換層に形成される空乏領域の厚さが最大化されている
  17. 前記p型光電変換層および前記n型光電変換層の全体が空乏化している
    請求項16に記載の固体撮像素子。
  18. 前記第1の半導体ナノ粒子は、I-VI族もしくはI-III-VI族の化合物半導体を含み、
    前記第2の半導体ナノ粒子は、III-V族もしくはIV-VI族の化合物半導体を含む
    請求項16に記載の固体撮像素子。
  19. 前記第1の半導体ナノ粒子は、AeSeもしくはAgTeを含む
    請求項18に記載の固体撮像素子。
  20. 前記第1の半導体ナノ粒子は、CuInSe、CuInTe、AgInSeもしくはAgInTeを含む
    請求項18に記載の固体撮像素子。
  21. 前記第2の半導体ナノ粒子は、InAs、InSbもしくはInNを含む
    請求項18に記載の固体撮像素子。
  22. 前記第2の半導体ナノ粒子は、SnSeもしくはSnTeを含む
    請求項18に記載の固体撮像素子。
JP2021079316A 2021-05-07 2021-05-07 固体撮像素子 Pending JP2022172951A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021079316A JP2022172951A (ja) 2021-05-07 2021-05-07 固体撮像素子
PCT/JP2022/019141 WO2022234806A1 (ja) 2021-05-07 2022-04-27 固体撮像素子
US18/289,172 US20240237373A1 (en) 2021-05-07 2022-04-27 Solid-state imaging element
CN202280023305.7A CN117099206A (zh) 2021-05-07 2022-04-27 固态摄像元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021079316A JP2022172951A (ja) 2021-05-07 2021-05-07 固体撮像素子

Publications (1)

Publication Number Publication Date
JP2022172951A true JP2022172951A (ja) 2022-11-17

Family

ID=83932729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021079316A Pending JP2022172951A (ja) 2021-05-07 2021-05-07 固体撮像素子

Country Status (4)

Country Link
US (1) US20240237373A1 (ja)
JP (1) JP2022172951A (ja)
CN (1) CN117099206A (ja)
WO (1) WO2022234806A1 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015128105A (ja) * 2013-12-27 2015-07-09 ソニー株式会社 半導体ナノ粒子分散体、光電変換素子および撮像装置
US20190386064A1 (en) * 2017-02-08 2019-12-19 Trinamix Gmbh Detector for an optical detection of at least one object
JP7080133B2 (ja) * 2018-08-01 2022-06-03 住友化学株式会社 光検出素子及び指紋認証装置

Also Published As

Publication number Publication date
CN117099206A (zh) 2023-11-21
US20240237373A1 (en) 2024-07-11
WO2022234806A1 (ja) 2022-11-10

Similar Documents

Publication Publication Date Title
JP7284171B2 (ja) 固体撮像装置
JP7272969B2 (ja) 固体撮像素子および撮像装置
WO2020179290A1 (ja) センサおよび測距装置
WO2022009627A1 (ja) 固体撮像装置および電子機器
WO2022172711A1 (ja) 光電変換素子および電子機器
WO2021187283A1 (ja) 固体撮像素子
WO2021172121A1 (ja) 多層膜および撮像素子
JP7504802B2 (ja) 固体撮像素子、固体撮像装置及び電子機器
WO2022234806A1 (ja) 固体撮像素子
JP7414569B2 (ja) 固体撮像素子
WO2021215299A1 (ja) 撮像素子および撮像装置
WO2024202671A1 (ja) 光検出装置および電子機器
WO2024202677A1 (ja) 光検出装置
WO2021059676A1 (ja) 撮像装置及び電子機器
WO2024038703A1 (ja) 光検出装置
WO2024181273A1 (ja) 光検出装置及び電子機器
JP7291082B2 (ja) 撮像装置
US11069739B2 (en) Imaging device and electronic apparatus