CN113161326A - 包含组合存储器的半导体组合件及其制造方法 - Google Patents

包含组合存储器的半导体组合件及其制造方法 Download PDF

Info

Publication number
CN113161326A
CN113161326A CN202110019992.2A CN202110019992A CN113161326A CN 113161326 A CN113161326 A CN 113161326A CN 202110019992 A CN202110019992 A CN 202110019992A CN 113161326 A CN113161326 A CN 113161326A
Authority
CN
China
Prior art keywords
die
memory
controller
attached
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110019992.2A
Other languages
English (en)
Inventor
林景程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113161326A publication Critical patent/CN113161326A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0018—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell whereby the nonvolatile element is an EEPROM element, e.g. a floating gate or metal-nitride-oxide-silicon [MNOS] transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本申请涉及包含组合存储器的半导体组合件及其制造方法。本文中公开了包含竖直堆叠式组合存储器装置的半导体装置及相关联的系统和方法。所述竖直堆叠式组合存储器装置包含彼此上下堆叠的至少一个易失性存储器裸片和至少一个非易失性存储器裸片。对应堆叠可以附接到控制器裸片上，所述控制器裸片配置成提供所附接的易失性和非易失性存储器裸片的接口。

Description

包含组合存储器的半导体组合件及其制造方法
相关申请的交叉引用
本申请要求2020年1月7日提交的第62/958,159号美国临时申请的权益；所述申请以全文引用的方式并入本文中。
技术领域
本发明技术涉及封装半导体组合件，例如存储器和处理器，并且数个实施例涉及包含竖直集成电路的半导体组合件。
背景技术
目前半导体制造业的趋势是制造更小更快的装置，并为计算机、蜂窝电话、寻呼机、个人数字助理和许多其它产品提供更高密度的组件。由于半导体装置/组件通常沿横向平面布置(例如，在电路板上)，因此增加密度对于为相应产品(例如，计算机、蜂窝电话等)提供增加的容量和/或功能变得至关重要。
发明内容
在一方面，本公开提供一种半导体封装，其包括：裸片堆叠，其包含彼此上下竖直堆叠的一组裸片，所述一组裸片包含：配置成在电力可用时存储易失性数据的至少一个易失性存储器裸片、配置成在电力不可用时保持非易失性(NV)数据的至少一个NV存储器裸片；以及直接附接到所述裸片堆叠上的控制器装置，所述控制器装置配置成提供到所述裸片堆叠的接口并控制所述裸片堆叠的操作。
在另一方面，本公开提供一种半导体封装，其包括：封装衬底；附接到所述封装衬底的逻辑装置；以及附接到所述封装衬底上的竖直堆叠式组合(VC)存储器装置，其中所述VC存储器装置是包含以下的裸片堆叠：至少一个动态随机存取存储器(DRAM)裸片、至少一个非易失性(NV)存储器裸片和电耦合到所述封装衬底、所述至少一个DRAM裸片和所述至少一个NV存储器裸片的控制器裸片，所述控制器裸片配置成提供所述裸片堆叠的外部接口并控制所述裸片堆叠的操作，其中所述裸片堆叠包含彼此附接且彼此上下竖直堆叠的所述至少一个DRAM裸片、所述至少一个NV存储器裸片和所述控制器裸片。
在另一方面，本公开提供一种半导体组合件，其包括：电耦合到组合件衬底的竖直堆叠式组合(VC)存储器装置，其中所述VC存储器装置是包含以下的裸片堆叠：至少一个动态随机存取存储器(DRAM)裸片，至少一个非易失性(NV)存储器裸片和电耦合到所述组合件衬底、所述至少一个DRAM裸片和所述至少一个NV存储器裸片的控制器裸片，所述控制器裸片配置成提供所述裸片堆叠的外部接口并控制所述裸片堆叠的操作，其中所述裸片堆叠包含彼此附接且彼此上下竖直堆叠的所述至少一个DRAM裸片、所述至少一个NV存储器裸片和所述控制器裸片。
在另一方面，本公开提供一种制造半导体封装的方法，所述方法包括：提供控制器裸片；将第一存储器裸片附接在所述控制器裸片上方，其中所述第一裸片包含易失性存储器单元或非易失性(NV)存储器单元中的任一者及电耦合到所述控制器裸片且远离所述控制器裸片延伸的硅穿通孔(TSV)；以及将第二存储器裸片附接在所述第一裸片上方并将其电耦合到所述第一裸片的所述TSV，其中所述第二裸片包含所述易失性存储器单元或所述NV存储器单元中的另一者。
附图说明
图1A是根据本发明技术的实施例的半导体装置组合件的俯视图。
图1B是根据本发明技术的实施例的沿图1A的线1B--1B截取的半导体装置组合件的示意性横截面图。
图2是根据本发明技术的实施例的竖直堆叠式组合存储器装置的示意性横截面图。
图3是根据本发明技术的实施例的竖直堆叠式组合存储器装置的示意性横截面图。
图4是根据本发明技术的实施例的竖直堆叠式组合存储器装置的示意性横截面图。
图5是根据本发明技术的实施例的示出制造半导体装置组合件的方法的流程图。
图6是包含根据本发明技术的实施例配置的半导体组合件的系统的示意图。
具体实施方式
在以下描述中，论述了许多具体细节，以便为本发明技术的实施例提供充分且具启发性的描述。但是，相关领域的技术人员将认识到，本公开可以在不具有所述具体细节中的一或多个的情况下实践。在其它实例中，未示出或未详细描述通常与半导体装置相关联的公知结构或操作，以免模糊本发明技术的其它方面。大体来说，应理解，除了本文中所公开的那些具体实施例之外的各种其它装置、系统和方法也可在本发明技术的范围内。
根据本发明技术的半导体装置、封装和/或组合件的数个实施例可包含竖直堆叠式组合存储器装置(“组合存储器装置”)。组合存储器装置包含彼此上下竖直堆叠的至少一个永久性存储器裸片(例如，一或多个NAND裸片)和至少一个易失性存储器裸片(例如，一或多个动态随机存取存储器(DRAM)裸片)。例如，组合存储器装置可包含堆叠于一或多个DRAM裸片上/上方的一或多个NAND裸片。包含NAND和DRAM裸片的裸片堆叠可以附接到控制器(例如，逻辑裸片和/或衬底)上。NAND和/或DRAM裸片可包含和/或可以电耦合到硅穿通孔(TSV)。TSV可用于在裸片之间，例如在控制器、NAND裸片和/或DRAM裸片之间传送信息(例如，命令和/或数据)。因此，TSV可形成在控制器和DRAM裸片中的一或多个之间、在控制器和NAND裸片中的一或多个之间和/或在DRAM裸片中的一或多个和NAND裸片中的一或多个之间延伸的竖直电连接。
在一些实施例中，NAND裸片的一或多个尺寸可匹配DRAM裸片的对应尺寸。例如，包含NAND和DRAM裸片的裸片堆叠可具有直线三维形状。另外，控制器的一或多个尺寸可匹配裸片堆叠的对应尺寸。在其它实施例中，控制器可横向延伸超过NAND裸片和/或DRAM裸片的一或多个周边边缘。在一或多个实施例中，DRAM裸片可包括高带宽存储器(HBM)装置，此装置包含三维(3D)堆叠式易失性存储器装置(例如，同步DRM(SDRAM)裸片)。
组合存储器装置可用于各种应用。例如，半导体封装/组合件可包含组合装置以及其它逻辑装置(例如，逻辑装置或处理器，如应用处理器)和/或其它存储器装置(例如，HBM)。在一些实施例中，组合装置可以横向邻近地附接到封装衬底上的一或多个其它装置。组合装置的高度可匹配封装衬底上的其它装置的高度。在一些实施例中，对应封装可以连同其它装置或组件一起附接到组合件衬底或系统衬底上。下文描述了关于组合装置及其应用的细节。
图1A是半导体装置组合件100(“组合件100”)的俯视图，图1B是根据本发明技术的实施例的沿图1A的线1B--1B截取的组合件100的示意性横截面图。一起参考图1A和图1B，组合件100可包含在组合件衬底104(例如，印刷电路板(PCB)衬底)上的半导体封装102(“封装102”)。封装102可以经由例如焊料、熔合金属、粘合剂、导线(例如，接合线)等的电气和/或机械连接器附接到组合件衬底104上。电气连接器还可将封装102电耦合到组合件衬底104和/或将其它组件电耦合到组合件衬底104。
封装102可包含一或多个功能装置，例如一或多个逻辑装置122、一或多个存储器装置124和/或竖直堆叠式组合存储器装置130(“VC存储器装置130”)。在一些实施例中，例如，封装102可包含封装衬底112(例如，硅中介层)和应用处理器和/或HBM，以及封装衬底112上的VC存储器装置130。功能装置可以在封装衬底112上紧靠着彼此放置(例如，彼此横向邻近)。功能装置可以使用焊料、导线、熔合金属、粘合剂和/或其它连接机构附接和电耦合到封装衬底112。封装102可以是晶片上芯片(CoW)装置和/或组合件100可以是衬底上晶片上芯片(CoWoS)装置。基于功能装置，封装102可配置成执行一组功能以处理信息。
为了处理信息，组合件100和/或封装102可包含具有在一个结构单元(例如，封装结构、外壳和/或单个或组合接口)内或与其对应的非易失性(NV)或永久性存储器和易失性或非永久性存储器的VC存储器装置130。如在下文详细描述，VC存储器装置130可包含彼此上下竖直堆叠的一或多个NV存储器裸片和一或多个DRAM裸片。VC存储器装置130还可包含具有竖直堆叠的NV存储器和DRAM裸片的控制器裸片。
在一些实施例中，封装102可包含直接接触并包封VC存储器装置130、逻辑装置122、存储器装置124、封装衬底112的至少一部分或其组合的包封物(例如，环氧树脂或树脂材料)。在一些实施例中，VC存储器装置130可包含包封一组竖直堆叠的半导体裸片的包封物。
在一些实施例中，VC存储器装置130的高度126可匹配封装衬底112上的其它装置和/或组合件衬底104上的其它结构的高度。例如，VC存储器装置130可配置成具有匹配或对应于一组位置邻近的装置/组件的共同高度的高度126。
图2是根据本发明技术的实施例的竖直堆叠式组合存储器装置200(“VC存储器装置200”)的示意性横截面图。VC存储器装置200可以是图1B的VC存储器装置130的实例。
VC存储器装置200可在单个结构(例如，封装)内包含控制器裸片202、NV存储器裸片204和易失性存储器裸片206。NV存储器裸片204可包含配置成跨电力重置/循环存储/保持信息(例如，电荷)的NV存储器单元(例如，存储电荷的NAND型浮动栅极存储器单元)。易失性存储器裸片206(例如，DRAM裸片)可包含包括配置成在输入电力被提供或作用时存储/保持电荷的电容器和/或晶体管的存储器单元。存储在易失性存储器裸片206中的电荷和对应信息可以在输入电力去除时去除或改变。控制器裸片202可包含配置成控制NV存储器裸片204和/或易失性存储器裸片206的操作的电路。例如，控制器裸片202可配置成控制NAND存储器和/或DRAM存储器的读取操作、写入操作、擦除操作、刷新操作等。并且，控制器裸片202可配置成将所存储信息从一个裸片传递到另一裸片。在一些实施例中，控制器裸片202可配置成基于触发事件(例如，断电事件)促进存储在易失性存储器裸片206中的信息传递到NV存储器裸片204。控制器裸片202可进一步基于重新加载事件(例如，通电事件)将先前存储的信息恢复到易失性存储器裸片206，例如通过将存储在NV存储器裸片204中的信息加载到易失性存储器裸片206。
在一或多个实施例中，易失性存储器裸片206可以经由例如焊料、接合线和/或粘合剂的附接机构210直接附接到控制器裸片202上和上方。易失性存储器裸片206可以直接附接到控制器裸片202上，使得直接附接的结构之间没有中间裸片或电路。类似地，NV存储器裸片204可以直接附接到易失性存储器裸片206上和上方。因此，NV存储器裸片204可以附接到控制器裸片202上方，其中这两个结构之间存在易失性存储器裸片206。因此，控制器裸片202、NV存储器裸片204和/或易失性存储器裸片206可形成裸片堆叠。在其它实施例中，裸片的堆叠次序可以是不同的。例如，易失性存储器裸片206可以附接在NV存储器裸片204上方。并且，控制器裸片202可以附接在易失性存储器裸片206和/或NV存储器裸片204上方。
为了在竖直附接的裸片之间传送信号(例如，命令和/或数据)，控制器裸片202、易失性存储器裸片206和/或NV存储器裸片204可包含硅穿通孔208(“TSV 208”)。TSV208可包含延伸穿过对应裸片的主体/厚度的金属结构(例如，连接路径)，例如从裸片的作用侧面延伸到其相对侧面。TSV 208可以电连接(例如，经由迹线、衬垫、焊料、金属柱等)以提供经附接裸片之间的直接裸片间连接212。例如，直接裸片间连接212可允许控制器裸片202直接与易失性存储器裸片206和/或NV存储器裸片204通信(例如，而不用通过中间裸片上的有源电路系统路由信号)。
在一些实施例中，直接裸片间连接212可允许外部装置(例如，图1B的逻辑装置122)直接与易失性存储器裸片206和/或NV存储器裸片204通信。另外或替代地，控制器裸片202可配置成为易失性存储器裸片206和/或NV存储器裸片204提供外部介接功能。换句话说，控制器裸片202可与逻辑装置122通信以将信息存储到易失性存储器裸片206和/或NV存储器裸片204和/或存取其中存储的信息。
对于图2中所示的实例，控制器裸片202和易失性存储器裸片206包含TSV 208。控制器裸片202可以是主动表面/电路面向下的倒装芯片。TSV 208可因此在控制器裸片202的有源侧和易失性存储器裸片206和/或NV存储器裸片204之间形成直接裸片间连接212。在一些实施例中，TSV 208可提供绕过控制器裸片202的有源电路系统并通过图1B的封装衬底112将易失性存储器裸片206和/或NV存储器裸片204连接到逻辑装置122的电连接。
在一些实施例中，竖直堆叠的裸片可以对齐和/或具有一或多个匹配尺寸。例如，堆叠裸片(例如，易失性存储器裸片206、NV存储器裸片204和/或控制器裸片202)可具有相同的横向尺寸215(例如，长度和/或宽度)。竖直堆叠的裸片可以对齐，使得它们的中心部分与竖直对齐线一致。并且，竖直堆叠的裸片可具有与竖直对齐平面214一致的周边边缘。因此，裸片堆叠可具有矩形盒形状或立方体形状(即，三维直线形状)。在一或多个实施例中，一个裸片(例如，底部裸片，如控制器裸片202)可具有大于其它堆叠裸片的横向尺寸215的一或多个尺寸。因此，所述一个裸片的周边边缘可横向地突出超过(例如，更远离其中心部分定位)堆叠裸片(例如，易失性存储器裸片206和/或NV存储器裸片204)的对应周边边缘达突出部距离216。
尽管焊料和/或其它粘合剂机构物理地附接裸片，但是易失性存储器裸片206和NV存储器裸片204的竖直堆叠组合的操作可以使用直接裸片间连接212和/或控制器裸片202实施。来自外部装置(例如，处理器，如逻辑装置122)的数据、命令和/或其它信号可以初始由控制器裸片202处理。控制器裸片202可使用直接裸片间连接212来直接控制或操作易失性存储器裸片206和NV存储器裸片204中的每一个。例如，控制器裸片202可识别并向NV存储器裸片204直接发送关键数据和/或对应命令以供存储。并且，控制器裸片202可识别断电条件，并且作为响应，通过对应的直接裸片间连接212获得存储在易失性存储器裸片206中的数据。使用单独的一组直接裸片间连接212，控制器裸片202可以在NV存储器裸片204中存储获得的数据以用于永久性存储。在识别电力恢复后，控制器裸片202可获得存储在NV存储器裸片204中的数据，并通过对应的直接裸片间连接212将它恢复到易失性存储器裸片206。
上文所描述的VC存储器装置通过竖直堆叠易失性和NV存储器裸片而减少了覆盖面积并增加了密度。并且，相比于共同衬底上裸片的横向放置的/共平面的布置，堆叠易失性和NV存储器裸片减少了连接距离。因此，可以减少传播延迟、电力损耗和对应信号的信号衰减，由此增加处理速度和精度。
此外，包含VC存储器装置的封装102可允许应用(经由逻辑装置122)在NV存储器中存储选择/关键数据。此外，封装102可在电力去除/故障后将数据从易失性存储器传递到NV存储器，并在电力恢复后立即将数据恢复到易失性存储器，由此提高封装102的数据处理效率和稳固性。
图3是根据本发明技术的实施例的竖直堆叠式组合存储器装置300(“VC存储器装置300”)的示意性横截面图。VC存储器装置300可以是图1B的VC存储器装置130的实例。VC存储器装置300可以类似于图2的VC存储器装置200。
VC存储器装置300可在单个结构(例如，封装)内包含控制器裸片302、NV存储器裸片304和多个易失性存储器裸片306。NV存储器裸片304可以类似于图2的NV存储器裸片204，并且包含配置成跨电力重置/循环存储/保持信息的NV存储器单元。易失性存储器裸片306中的每一个可以类似于图2的易失性存储器裸片206，并且包含配置成在输入电力被提供或作用时存储/保持电荷的非永久性存储器单元。控制器裸片302可以类似于图2的控制器裸片202，并且包含配置成控制NV存储器裸片304和/或易失性存储器裸片306的操作(例如，读取、写入、存储器传递等)的电路。例如，控制器裸片302可配置成基于触发事件(例如，断电事件)促进/控制存储在易失性存储器裸片306中的信息到NV存储器裸片304的传递。控制器裸片302可进一步基于重新加载事件(例如，通电事件)将先前存储的信息恢复到易失性存储器裸片306，例如通过将存储在NV存储器裸片304中的信息加载到易失性存储器裸片306。
在一或多个实施例中，易失性存储器裸片306可以经由例如焊料、连接器、接合线和/或粘合剂的附接机构310直接附接到彼此上和上方。类似地，易失性存储器裸片306(例如，其底部裸片)可以直接附接到控制器裸片302上和上方。并且，NV存储器裸片304可以直接附接到易失性存储器裸片306上和上方。因此，NV存储器裸片304可以附接在控制器裸片302上方，其中这两个结构之间存在易失性存储器裸片306。因此，控制器裸片302、NV存储器裸片304和/或易失性存储器裸片306可形成裸片堆叠。在其它实施例中，裸片的堆叠次序可以是不同的。例如，易失性存储器裸片306可以附接在NV存储器裸片304上方。并且，控制器裸片302可以附接在易失性存储器裸片306和/或NV存储器裸片304上方。
信号(例如，命令和/或数据)可以通过硅穿通孔308(“TSV 308”)在竖直附接的裸片(例如，控制器裸片302、易失性存储器裸片306和/或NV存储器裸片304)之间传递。TSV308可以电连接(例如，经由迹线、衬垫、焊料、金属柱等)以在经附接裸片之间提供直接裸片间连接312。例如，类似于图2的直接裸片间连接212的直接裸片间连接312可允许控制器裸片302直接与易失性存储器裸片306中的一或多个和/或NV存储器裸片304通信。类似于直接裸片间连接212，直接裸片间连接312可允许外部装置(例如，图1B的逻辑装置122)直接与易失性存储器裸片306中的一或多个和/或NV存储器裸片304通信。另外或替代地，控制器裸片302可配置成为易失性存储器裸片306和/或NV存储器裸片304提供外部介接功能。
类似于VC存储器装置200，VC存储器装置300可包含对齐和/或具有一或多个匹配尺寸的竖直堆叠的裸片。例如，易失性存储器裸片306、NV存储器裸片304和/或控制器裸片202可具有一或多个共同的横向尺寸。并且，易失性存储器裸片306、NV存储器裸片304和/或控制器裸片302可以对齐，使得它们的中心部分与共同中心线一致，和/或使得它们的周边边缘与竖直平面一致。在一或多个实施例中，一个裸片(例如，底部裸片，如控制器裸片302)可具有大于其它堆叠裸片的尺寸的一或多个尺寸，使得所述一个裸片的周边部分横向地突出超过堆叠裸片的对应周边边缘。
所述多个易失性存储器裸片306为VC存储器装置300提供了增加的存储容量。在易失性存储器裸片306的数目增加的情况下，VC存储器装置300可以提供增加的非永久性存储容量(例如，DRAM容量)，而不会增加总覆盖面积。此外，竖直堆叠的NV存储器裸片304和控制器裸片302可支持类似于上文所描述的VC存储器装置200的VC存储器装置300的组合操作。
图4是根据本发明技术的实施例的竖直堆叠式组合存储器装置400(“VC存储器装置400”)的示意性横截面图。VC存储器装置400可以是图1B的VC存储器装置130的实例。VC存储器装置400可以类似于图2的VC存储器装置200和/或图3的VC存储器装置300。
VC存储器装置400可在单个结构(例如，封装)内包含控制器裸片402、多个NV存储器裸片404和多个易失性存储器裸片406。NV存储器裸片404中的每一个可以类似于图2的NV存储器裸片204，并且包含配置成跨电力重置/循环存储/保持信息的NV存储器单元。易失性存储器裸片406中的每一个可以类似于图2的易失性存储器裸片206，并且包含配置成在输入电力被提供或作用时存储/保持电荷的非永久性存储器单元。控制器裸片402可以类似于图2的控制器裸片202，并且包含配置成控制NV存储器裸片404和/或易失性存储器裸片406的操作(例如，读取、写入、存储器传递等)的电路。例如，控制器裸片402可配置成基于触发事件(例如，断电事件)促进/控制存储在易失性存储器裸片406中的信息到NV存储器裸片404的传递。控制器裸片402可进一步基于重新加载事件(例如，通电事件)将先前存储的信息恢复到易失性存储器裸片406，例如通过将存储在NV存储器裸片404中的信息加载到易失性存储器裸片406。
在一或多个实施例中，易失性存储器裸片406可以经由例如焊料、连接器、接合线和/或粘合剂的附接机构410直接附接到彼此上和上方。类似地，NV存储器裸片404可以直接附接到彼此上和上方。并且，易失性存储器裸片406(例如，其底部裸片)可以直接附接到控制器裸片402上和上方。并且，NV存储器裸片404可以直接附接到易失性存储器裸片406上和上方。因此，NV存储器裸片404可以附接在控制器裸片402上方，其中这两个结构之间存在易失性存储器裸片406。因此，控制器裸片402、NV存储器裸片404和/或易失性存储器裸片406可形成裸片堆叠。在其它实施例中，裸片的堆叠次序可以是不同的。例如，易失性存储器裸片406可以附接在NV存储器裸片404上方。并且，控制器裸片402可以附接在易失性存储器裸片406和/或NV存储器裸片404上方。
信号(例如，命令和/或数据)可以通过硅穿通孔408(“TSV 408”)在竖直附接的裸片(例如，控制器裸片402、易失性存储器裸片406和/或NV存储器裸片404)之间传送。TSV408可以电连接(例如，经由迹线、衬垫、焊料、金属柱等)以在经附接裸片之间提供直接裸片间连接412。例如，类似于图2的直接裸片间连接212的直接裸片间连接412可允许控制器裸片402直接与易失性存储器裸片406中的一或多个和/或NV存储器裸片404中的一或多个通信。类似于直接裸片间连接212，直接裸片间连接412可允许外部装置(例如，图1B的逻辑装置122)直接与易失性存储器裸片406中的一或多个和/或NV存储器裸片404中的一或多个通信。另外或替代地，控制器裸片402可配置成为易失性存储器裸片406和/或NV存储器裸片404提供外部介接功能。
类似于VC存储器装置200，VC存储器装置400可包含对齐和/或具有一或多个匹配尺寸的竖直堆叠的裸片。例如，易失性存储器裸片406、NV存储器裸片404和/或控制器裸片402可具有一或多个共同的横向尺寸。并且，易失性存储器裸片406、NV存储器裸片404和/或控制器裸片202可以对齐，使得它们的中心部分与竖直线一致，和/或使得它们的周边边缘与竖直平面一致。在一或多个实施例中，一个裸片(例如，底部裸片，如控制器裸片402)可具有大于其它堆叠裸片的尺寸的一或多个尺寸，使得所述一个裸片的周边部分横向地突出超过堆叠裸片的对应周边边缘。
所述多个易失性存储器裸片406和所述多个NV存储器裸片404为VC存储器装置400提供了增加的存储容量。在这两种类型的裸片的数目增加的情况下，VC存储器装置400可以提供增加的永久性和非永久性存储容量，而不会增加总覆盖面积。此外，竖直堆叠的NV存储器裸片404和控制器裸片402可支持类似于上文所描述的VC存储器装置200的VC存储器装置400的组合操作。
图5是根据本发明技术的实施例的示出制造半导体装置(例如，图2的VC存储器装置200、图3的VC存储器装置300、图4的VC存储器装置400、图1A的封装102和/或图1A的组合件100)的方法500的流程图。方法500可以用于制造包含VC存储器装置的半导体装置，所述VC存储器装置包含包括至少一个NV存储器裸片和至少一个易失性存储器裸片的裸片堆叠。
在框502处，方法包含提供VC存储器装置(例如，VC存储器装置200、VC存储器装置300和/或VC存储器装置400)。例如，可以提供包含以竖直堆叠配置物理地且操作性地耦合在一起的至少一个易失性存储器裸片(例如，DRAM裸片)和至少一个NV存储器裸片(例如，NAND裸片)的裸片堆叠。
在一些实施例中，提供VC存储器装置可包含组装或形成VC存储器装置。在框512处，可以为组合件提供裸片。例如，可以提供图2的控制器裸片202、图3的控制器裸片302、图4的控制器裸片402、图2的易失性存储器裸片206、图3的易失性存储器裸片306、图4的易失性存储器裸片406、图2的NV存储器裸片204、图3的NV存储器裸片304和/或图4的NV存储器裸片404。所提供的裸片可包含有源电路系统(例如，有源侧上的半导体装置)和/或有源电路系统之间的连接。所提供的裸片还可具有裸片间连接器，例如导柱、衬垫、焊料凸块和/或TSV(例如，图2的TSV 208、图3的TSV 308和/或图4的TSV 408)。
在一或多个实施例中，提供裸片可包含形成或制造裸片。在框514处，可以形成裸片。例如，裸片可以经由为每个裸片形成有源电路系统和连接(例如，迹线)的例如掩模、掺杂、蚀刻、沉积、薄化、接合等过程形成。并且，形成裸片可包含去除硅衬底的某些部分、将金属和/或介电材料沉积到所得凹部(例如，通孔)中和/或将凹部中的金属特征连接到其它连接以在裸片内形成TSV的过程。
在框516处，所提供的裸片可以进行竖直堆叠以组装或形成VC存储器装置。例如，可以提供底部裸片(例如，控制器裸片)。第一组裸片(例如，包含至少一个易失性存储器裸片)可以附接在底部裸片上方。第二组裸片(例如，包含至少一个NV存储器裸片)可以附接在底部裸片和/或第一组裸片上方。对于图2-4中所示的实例，易失性存储器裸片可以直接附接到控制器裸片上和上方。并且，NV存储器裸片可以直接附接到易失性存储器裸片上和上方，所述易失性存储器裸片可以与直接附接到控制器裸片上的裸片相同或者是不同的易失性存储器裸片。
裸片可以使用电气和/或机械机构附接。例如，裸片可以通过回焊和硬化焊料、熔合金属结构(例如，导柱)、连接接合线和/或连接其它机电结构来附接。并且，裸片可以经由设置于经附接裸片之间的粘合剂和/或包封物来附接。在附接裸片时，裸片可以定位成使得TSV电耦合到一或多个竖直邻近的裸片。例如，一个裸片中的TSV可接触在所述一个裸片上方和/或下方的裸片上或电连接到此裸片的竖直连接器(例如，衬垫、导柱、焊料等)。
竖直堆叠裸片可包含在附接裸片之前对齐裸片的中心部分和/或周边部分。例如，控制器裸片、易失性存储器裸片和/或NV存储器裸片可以定位成使它们的中心部分与共同中心线一致。换句话说，裸片可以放在不同的高度，其中中心部分处于相同的橫向位置，从而彼此重叠。并且，控制器裸片、易失性存储器裸片和/或NV存储器裸片可以定位成使它们的一或多个周边边缘与对应的竖直定向平面一致。因此，裸片可以进行堆叠以形成矩形盒或立方体形状。
在框504处，方法可包含提供封装(例如，图1A的封装102)。所提供的封装可包含VC存储器装置(例如，VC存储器装置200、VC存储器装置300和/或VC存储器装置400)。在一些实施例中，提供封装可包含组装或形成封装。在框522处，可以将所提供的VC存储器装置附接到封装衬底(例如，图1B的封装衬底112，如硅中介层)上。VC存储器装置可以类似于上文针对裸片描述的方式附接。例如，VC存储器装置中的底部裸片(例如，控制器裸片)可以通过焊料、熔合金属、粘合剂、导线等附接到封装衬底上。
在框524处，可以将其它装置附接到封装衬底上。例如，可以将图1B的逻辑装置122和/或图1B的存储器装置124附接到封装衬底上。其它装置可以附接到共同表面上作为VC存储器装置，使得其它装置和VC存储器装置彼此横向邻近。
在一些实施例中，VC存储器装置、其它装置和/或封装衬底可以进行包封以形成封装。在一些实施例中，VC存储器装置可以分开进行包封(例如，作为形成VC存储器装置的部分)。
在框506处，方法可包含形成半导体组合件(例如，图1的组合件100)。例如，可以提供组合件衬底(例如，图1A的组合件衬底104)。在框532处，可以将所提供的封装附接到组合件衬底上。在框534处，可以将其它组件/装置附接到组合件衬底上以形成半导体组合件。
上文参考图1A-5所描述的半导体装置中的任一个可并入到大量更大和/或更复杂的系统中的任一个中，其代表性实例是在图6中示意性示出的系统690。系统690可包含半导体装置600(“装置600”)(例如，半导体装置、封装和/或组合件)、电源692、驱动器694、处理器696和/或其它子系统或组件698。装置600可包含大体上类似于上文所描述的那些装置的特征。所得系统690可执行各种功能中的任一个，例如存储器存储、数据处理和/或其它合适的功能。因此，代表性系统690可包含但不限于手持式装置(例如，移动电话、平板电脑、数字阅读器和数字音频播放器)、计算机和电器。系统690的组件可以容纳于单个单元中或分布在多个互连的单元中(例如，通过通信网络)。系统690的组件还可包含远程装置和各种计算机可读媒体中的任一个。
本公开并非旨在是穷尽性的或将本发明技术限于本文所公开的精确形式。相关领域的技术人员将认识到，虽然出于说明性目的而在本文中公开特定实施例，但是在不偏离本发明技术的情况下各种等效修改是可能的。在一些情况下，未详细示出或描述公知的结构和功能，以避免不必要地模糊本发明技术的实施例的描述。虽然在本文中以特定次序呈现方法的步骤，但是替代性实施例可按不同次序执行所述步骤。类似地，在特定实施例的上下文中公开的本发明技术的某些方面可以在其它实施例中组合或去除。此外，虽然可能已在那些实施例的上下文中公开与本发明技术的某些实施例相关联的优点，但是其它实施例也可展现此类优点，且并非所有实施例都必须展现本文中所公开的此类优点或其它优点来落入本发明技术的范围内。因此，本公开和相关联的技术可涵盖本文未明确示出或描述的其它实施例，并且本发明仅由所附权利要求书限制。
贯穿本公开，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述(the)”包含多个提及物。类似地，除非词语“或”明确地限制成仅意指对参考两个或更多个项目的列表的其它项目排他的单个项目，否则此列表中的“或”的使用可以理解为包含：(a)列表中的任何单个项目、(b)列表中的所有项目或(c)列表中的项目的任何组合。此外，术语“包括”、“包含”和“具有”贯穿全文用来意指至少包含一或多个所叙述特征，使得不排除任何更大数目个相同特征和/或额外类型的其它特征。本文中对“一个实施例”、“实施例”、“一些实施例”或类似形式的参考意指结合实施例描述的特定特征、结构、操作或特性可被包含在本发明技术的至少一个实施例中。因此，此类短语或表述在本文中的出现未必都指同一实施例。此外，在一或多个实施例中，各个特定特征、结构、操作或特性可以按任何适合的方式组合。

Claims (23)

1.一种半导体封装，其包括：
裸片堆叠，其包含彼此上下竖直堆叠的一组裸片，所述一组裸片包含：
至少一个易失性存储器裸片，其配置成在电力可用时存储易失性数据，
至少一个非易失性NV存储器裸片，其配置成在电力不可用时保持NV数据；以及
直接附接到所述裸片堆叠上的控制器装置，所述控制器装置配置成提供到所述裸片堆叠的接口并控制所述裸片堆叠的操作。
2.根据权利要求1所述的半导体封装，其中：
所述至少一个易失性存储器裸片包含电耦合到所述控制器装置的硅穿通孔TSV；且
所述至少一个NV存储器裸片附接到所述易失性存储器裸片上和上方，所述至少一个NV存储器裸片电耦合到所述TSV。
3.根据权利要求2所述的半导体封装，其中：
所述控制器装置包括控制器裸片；且
所述至少一个易失性存储器裸片直接附接到所述控制器裸片上和上方。
4.根据权利要求3所述的半导体封装，其中所述TSV包括至少所述控制器裸片和所述至少一个NV裸片之间的直接裸片间连接。
5.根据权利要求3所述的半导体封装，其中：
所述裸片堆叠和所述控制器裸片的中心部分对齐，所述中心部分与竖直线一致；且
所述控制器裸片沿着横向方向突出超过所述裸片堆叠的周边边缘。
6.根据权利要求3所述的半导体封装，其中：
所述裸片堆叠在其周边边缘和相对边缘之间具有共同长度；
所述控制器裸片在其周边边缘和相对边缘之间具有所述共同长度；且
所述裸片堆叠和所述控制器裸片的周边边缘对齐，所述周边边缘与竖直平面一致。
7.根据权利要求1所述的半导体封装，其中：
所述至少一个易失性存储器裸片和所述至少一个NV存储器裸片各自在周边边缘和相对边缘之间具有共同长度；且
所述至少一个易失性存储器裸片和所述至少一个NV存储器裸片的周边边缘对齐，所述周边边缘与竖直平面一致。
8.根据权利要求1所述的半导体封装，其中所述控制器装置配置成传递一开始存储在所述至少一个易失性存储器裸片或所述至少一个NV存储器裸片中的任一者中的数据，并且将所述数据存储在所述至少一个易失性存储器裸片或所述至少一个NV存储器裸片中的另一者中。
9.根据权利要求1所述的半导体封装，其中所述至少一个易失性存储器裸片包括包含两个或更多个动态随机存取存储器DRAM裸片的高带宽存储器HBM装置。
10.根据权利要求1所述的半导体封装，其中所述至少一个NV存储器裸片包括至少一个NAND存储器裸片。
11.一种半导体封装，其包括：
封装衬底；
附接到所述封装衬底的逻辑装置；以及
附接到所述封装衬底上的竖直堆叠式组合VC存储器装置，其中所述VC存储器装置是包含以下的裸片堆叠：
至少一个动态随机存取存储器DRAM裸片，
至少一个非易失性NV存储器裸片，和
电耦合到所述封装衬底、所述至少一个DRAM裸片和所述至少一个NV存储器裸片的控制器裸片，所述控制器裸片配置成提供所述裸片堆叠的外部接口并控制所述裸片堆叠的操作，
其中所述裸片堆叠包含彼此附接且彼此上下竖直堆叠的所述至少一个DRAM裸片、所述至少一个NV存储器裸片和所述控制器裸片。
12.根据权利要求11所述的半导体封装，其中：
所述至少一个DRAM裸片包括包含附接到所述控制器裸片上和上方的多个DRAM裸片的高带宽存储器HBM装置；且
所述至少一个NV存储器裸片包含附接到所述HBM装置上和上方的至少一个NAND存储器裸片。
13.根据权利要求11所述的半导体封装，其中所述逻辑装置是应用处理器。
14.根据权利要求11所述的半导体封装，其中所述半导体封装包括晶片上芯片CoW封装装置。
15.一种半导体组合件，其包括：
电耦合到组合件衬底的竖直堆叠式组合VC存储器装置，其中所述VC存储器装置是包含以下的裸片堆叠：
至少一个动态随机存取存储器DRAM裸片，
至少一个非易失性NV存储器裸片，和
电耦合到所述组合件衬底、所述至少一个DRAM裸片和所述至少一个NV存储器裸片的控制器裸片，所述控制器裸片配置成提供所述裸片堆叠的外部接口并控制所述裸片堆叠的操作，
其中所述裸片堆叠包含彼此附接且彼此上下竖直堆叠的所述至少一个DRAM裸片、所述至少一个NV存储器裸片和所述控制器裸片。
16.根据权利要求15所述的半导体组合件，其中所述VC存储器装置包括直接附接到所述组合件衬底上的半导体封装，所述半导体封装包含：
封装衬底，其附接到所述VC存储器装置上；以及
逻辑装置，其附接到所述封装衬底上且电耦合到所述VC存储器装置。
17.根据权利要求16所述的半导体组合件，其中所述半导体封装包括晶片上芯片CoW装置。
18.根据权利要求15所述的半导体组合件，其进一步包括附接到所述半导体封装上的组合件衬底。
19.根据权利要求18所述的半导体组合件，其中：
所述封装衬底是硅中介层；且
所述组合件衬底是印刷电路板PCB。
20.根据权利要求18所述的半导体组合件，其中所述半导体组合件包括衬底上晶片上芯片CoWoS装置。
21.一种制造半导体封装的方法，所述方法包括：
提供控制器裸片；
将第一存储器裸片附接在所述控制器裸片上方，其中所述第一裸片包含--
易失性存储器单元或非易失性NV存储器单元中的任一者，和
硅穿通孔TSV，其电耦合到所述控制器裸片且远离所述控制器裸片延伸；以及
将第二存储器裸片附接在所述第一裸片上方并将其电耦合到所述第一裸片的所述TSV，其中所述第二裸片包含所述易失性存储器单元或所述NV存储器单元中的另一者。
22.根据权利要求21所述的方法，其进一步包括：
将所述控制器裸片附接到封装衬底上；以及
将逻辑装置附接到所述封装衬底上，其中所述逻辑装置通过所述控制器裸片电耦合到所述第一和第二存储器裸片。
23.根据权利要求22所述的方法，其进一步包括将所述封装衬底附接到组合件衬底上。
CN202110019992.2A 2020-01-07 2021-01-07 包含组合存储器的半导体组合件及其制造方法 Pending CN113161326A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062958159P 2020-01-07 2020-01-07
US62/958,159 2020-01-07
US17/124,072 2020-12-16
US17/124,072 US11610911B2 (en) 2020-01-07 2020-12-16 Semiconductor assemblies including combination memory and methods of manufacturing the same

Publications (1)

Publication Number Publication Date
CN113161326A true CN113161326A (zh) 2021-07-23

Family

ID=76654565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110019992.2A Pending CN113161326A (zh) 2020-01-07 2021-01-07 包含组合存储器的半导体组合件及其制造方法

Country Status (2)

Country Link
US (2) US11610911B2 (zh)
CN (1) CN113161326A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840240B2 (en) * 2018-10-24 2020-11-17 Micron Technology, Inc. Functional blocks implemented by 3D stacked integrated circuit
US10748874B2 (en) * 2018-10-24 2020-08-18 Micron Technology, Inc. Power and temperature management for functional blocks implemented by a 3D stacked integrated circuit
TWI783369B (zh) * 2020-02-07 2022-11-11 美商森恩萊斯記憶體公司 準揮發性系統級記憶體

Also Published As

Publication number Publication date
US20210210500A1 (en) 2021-07-08
US20230232622A1 (en) 2023-07-20
US11610911B2 (en) 2023-03-21

Similar Documents

Publication Publication Date Title
TWI732985B (zh) 包含堆疊晶片的半導體封裝
US9633973B2 (en) Semiconductor package
CN111490029A (zh) 包括桥接管芯的半导体封装
US9324688B2 (en) Embedded packages having a connection joint group
US11355485B2 (en) Semiconductor die and semiconductor package
US20210175228A1 (en) Semiconductor devices with package-level configurability
TWI761632B (zh) 包含與半導體晶粒分隔開的橋式晶粒之半導體封裝
US20150270242A1 (en) Semiconductor packages and methods of fabricating the same
CN110867434A (zh) 包括桥接晶片的堆叠封装
KR20200033986A (ko) 집적 반도체 어셈블리 및 그의 제조 방법
US20100155919A1 (en) High-density multifunctional PoP-type multi-chip package structure
KR20170120257A (ko) 패키지 모듈 기판 및 반도체 모듈
US11222872B2 (en) Semiconductor package including stacked semiconductor chips
US9402315B2 (en) Semiconductor package having magnetic connection member
US8169066B2 (en) Semiconductor package
TWI695486B (zh) 包含不同半導體晶粒之多重堆疊的半導體裝置總成及其製作方法
CN111524879B (zh) 具有层叠芯片结构的半导体封装
CN111668180B (zh) 包括混合布线接合结构的层叠封装件
US11610911B2 (en) Semiconductor assemblies including combination memory and methods of manufacturing the same
CN113053858A (zh) 具有扇出边沿的面对面半导体装置
TWI753898B (zh) 半導體模組以及製造其的方法
US11784162B2 (en) Semiconductor package including vertical interconnector
US20230061258A1 (en) Semiconductor devices including stacked dies with interleaved wire bonds and associated systems and methods
KR20240055962A (ko) 메모리 장치 및 이를 포함하는 반도체 패키지
CN117637729A (zh) 具有共面互连结构的半导体装置组合件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination