CN117637729A - 具有共面互连结构的半导体装置组合件及其制造方法 - Google Patents

具有共面互连结构的半导体装置组合件及其制造方法 Download PDF

Info

Publication number
CN117637729A
CN117637729A CN202311108706.5A CN202311108706A CN117637729A CN 117637729 A CN117637729 A CN 117637729A CN 202311108706 A CN202311108706 A CN 202311108706A CN 117637729 A CN117637729 A CN 117637729A
Authority
CN
China
Prior art keywords
semiconductor device
semiconductor devices
central
substrate
device assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311108706.5A
Other languages
English (en)
Inventor
T·拉曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN117637729A publication Critical patent/CN117637729A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本公开涉及具有共面互连结构的半导体装置组合件及其制造方法。所述组合件包含：衬底，其具有内表面及外表面；多个半导体装置，其安置在所述内表面上；中央互连结构，其安置在所述装置之间；多个外围互连结构，其安置在所述装置周围；以及囊封剂材料，其至少部分囊封所述装置及所述互连件。所述中央互连结构包含多个导体及围绕并电隔离所述多个导体中的每一者的由介电材料组成的护套。所述外围互连结构中的每一者电耦合到所述半导体装置中的至少一者。所述囊封剂包括与所述介电材料不同的材料。

Description

具有共面互连结构的半导体装置组合件及其制造方法
技术领域
本公开大体涉及半导体装置组合件，且更特定来说，涉及具有共面互连结构的半导体装置组合件及其制造方法。
背景技术
微电子装置通常具有裸片(即，芯片)，其包含具有高密度的非常小的组件的集成电路系统。通常，裸片包含电耦合到集成电路系统的非常小的接合垫的阵列。接合垫是外部电触点，电源电压、信号等通过所述外部电触点传输到集成电路系统或从集成电路系统传输。在形成裸片后，所述裸片被“封装”以将接合垫耦合到更大的电端子阵列，所述电端子阵列可更容易地耦合到各种电源线、信号线及接地线。用于封装裸片的常规工艺包含将裸片上的接合垫电耦合到引线阵列、球垫或其它类型的电端子，及囊封裸片以保护其免受环境因素(例如，湿气、微粒、静电及物理冲击)的影响。
发明内容
在一方面中，本公开涉及一种半导体装置组合件，其包括：衬底，其包含：内表面及外表面；多个半导体装置，其安置在所述内表面上；中央互连结构，其安置在所述内表面上的所述半导体装置之间，所述中央互连结构包含：多个导体及由介电材料组成的护套，所述护套围绕并电隔离所述多个导体中的每一者，所述多个导体中的每一者电耦合到所述多个半导体装置中的对应一者；多个外围互连结构，其安置在所述内表面上的所述半导体装置周围，所述多个外围互连结构中的每一者电耦合到所述半导体装置中的至少一者；及囊封剂材料，其至少部分地囊封所述装置及所述互连件，其中所述囊封剂包括与所述介电材料不同的材料。
在另一方面中，本公开涉及一种半导体装置组合件，其包括：第一子组合件，其包含：第一衬底，其具有形成所述组合件的第一最外侧的第一外表面，及第一内表面，多个第一半导体装置，其安置在所述内表面上，第一中央互连结构，其安置在所述内表面上的所述第一半导体装置之间，所述第一中央互连结构具有多个导体及由介电材料组成的护套，所述护套围绕并电隔离所述多个导体中的每一者，所述多个导体中的每一者耦合到所述多个第一半导体装置中的对应一者，及多个第一外围互连结构，其安置在所述第一内表面上的所述第一半导体装置周围，所述多个第一外围互连结构中的每一者电耦合到所述第一半导体装置中的至少一者；第二组合件，其包含：第二衬底，其具有形成所述组合件的第二最外侧的第二外表面，及第二内表面，多个第二半导体装置，其安置在所述第二内表面上，第二中央互连结构，其安置在所述第二内表面上的所述第二半导体装置之间；多个第二外围互连结构，其安置在所述第二内表面上的所述第二半导体装置周围；及囊封剂材料，其至少部分地囊封来自所述第一及第二子组合件的所述装置以及所述中央及外围互连结构，其中所述囊封剂包括与所述介电材料不同的材料，及其中(i)所述多个第一及第二外围互连件的上表面经耦合，或者(ii)所述第一及第二中央互连件的上表面经耦合。
在另一方面中，本公开涉及一种形成半导体装置组合件的方法，所述方法包括：在衬底的内表面上安置多个半导体装置；在所述衬底的所述内表面上的所述半导体装置之间安置中央互连结构，所述中央互连件具有多个导体及由介电材料的组成的护套，所述护套围绕并电隔离所述多个导体的每一者；将所述中央互连结构的所述多个导体中的每一者电耦合到所述多个半导体装置中的对应装置；在所述内表面上的所述半导体装置周围安置多个外围互连结构；将所述外围互连结构中的每一者电耦合到所述多个半导体装置中的至少一者；及用囊封剂材料至少部分囊封所述装置及所述互连件，其中所述囊封剂包括与所述介电材料不同的材料。
附图说明
图1是实例半导体装置组合件的简化示意性横截面视图。
图2是根据本技术的实施例的半导体装置组合件的简化示意性横截面视图。
图3是根据本技术的实施例的半导体装置组合件的简化示意性横截面视图。
图4是根据本技术的实施例的半导体装置组合件的简化示意性横截面视图。
图5是根据本技术的实施例的半导体装置组合件的简化示意性横截面视图。
图6是根据本技术的实施例的半导体装置组合件的简化示意性横截面视图。
图7是展示包含根据本技术的实施例配置的半导体装置组合件的系统的示意图。
图8是说明根据本技术的实施例的制造半导体器装置组合件的方法的流程图。
具体实施方式
电子行业依靠半导体封装领域的持续创新来满足全球对更高功能技术的需求。此需求要求半导体装置的组装越来越复杂，其可在平面面积、厚度、连接方法等方面有所不同。将此类不同装置的封装容纳到单个组合件中的一种方法是使用引线接合、穿硅通孔(TSV)、到引向延伸穿过共同衬底的导电迹线的垫的焊料接头等将各种半导体装置直接连接在一起。然而，在某些组合件中，因为热浪费、延时、功耗等原因，将半导体装置一起直接连接到单个封装中的这些方法遇到挑战。
为了向芯片设计者提供封装组合件中的额外结构作为绕过这些约束的手段，本公开的各种实施例提供具有共面互连结构的半导体装置组合件。
图1是根据本技术的实施例的具有共面互连结构100的半导体装置组合件的简化示意性横截面视图。组合件100包含具有内表面及外表面的衬底101。多个半导体装置102(例如，呈第一及第二堆叠)与中央互连结构109一起安置在内表面上，所述中央互连结构109安置在半导体装置102的堆叠之间。半导体装置的堆叠可包括存储器裸片、处理器、其组合，或者可替代地替换为单个(例如，非堆叠)装置。中央互连结构109包含多个导体103及围绕并电隔离导体103的由介电材料104组成的护套。导体可由铜、铝、银、其合金等制成。介电材料可由塑料制成，例如聚碳酸酯，明确来说，聚丙烯、聚苯硫醚或聚萘二甲酸乙二醇酯等，或者由一或多种氧化物、氮化物、碳化物或类似者制成，例如氧化硅、氮化硅、氮化碳硅、碳化硅等。每一导体103可耦合到连接件105(例如，引线接合)，连接件105将导体103电连接到多个半导体装置102中的对应一者。多个外围互连结构110在内表面上安置在半导体装置102周围。多个外围互连结构110中的每一者包含到半导体装置102中的至少一者的连接件105。另外，如说明，外围互连件110中的每一者可包含被由介电材料104组成的护套围绕的导体103。囊封剂材料106至少部分囊封装置102及互连件109及110，其中囊封剂106包括与介电材料104不同的材料。互连件109及110内的导体103可将半导体装置102彼此连接，或者连接到衬底101，或者连接到所述两者。另外，互连结构109及110的底部可进一步包含基底，所述基底具有与衬底101的内表面直接接触的接触垫。此接触垫可与将互连结构109及110直接连接到衬底101的导电结构(例如，垫、迹线、通孔等)的焊料接头直接接触。
可通过半导体装置上表面的引线接合或通过承载半导体装置的衬底中的迹线耦合到半导体装置的互连结构的益处是，在设计并入此类互连件的可组合成更大的组合件的组合件时允许的可配置性。
图2说明组合件200的另一潜在实施例，其中连接件205是延伸穿过衬底201的导电迹线，其将互连209及210的底部连接到装置202的底部。被介电护套204围绕的互连件209及210的导体203可将信号从连接件205载送到互连件209及210的顶部表面，其通过囊封剂材料206暴露以用于连接到其它装置(例如，另一此类半导体装置组合件)。
图3说明具有共面互连件300的组合件的实施例，其中外围互连结构310具有某一高度，中央互连结构309具有某一高度，且半导体装置302具有若干高度。外围互连结构310的高度可大于中央互连结构309的高度及装置302的高度(如说明)，或者中央互连结构309的高度可大于外围互连结构310的高度及装置302的高度。半导体装置302之间的高度可相同，或它们可不同，因为装置302的确切形式及功能可跨单个组合件300变化。另外，连接件305可跨组合件300变化，其中一些作为引线接合存在，而另一些作为延伸穿过衬底301以连接到导体303的迹线存在；例如，如说明，外围互连件310可通过延伸穿过衬底301的迹线连接到其装置302，而中央互连件309可通过引线接合305连接到其装置302。另外，介电护套304可在宽度方面变化。囊封剂306可与互连件的顶部表面共面，使得导体303暴露以用于集成到更大的组合件中。互连件310的导体303可将信号从连接件305载送到互连件310的顶部表面，其通过囊封剂材料306暴露以用于连接到其它装置(例如，另一此类半导体装置组合件)。互连件309的导体可载送来自连接件305的信号，使得装置302彼此连接。
从前面的图外推，图4说明半导体装置组合件400，其包含类似于前述图中讨论的第一子组合件，以及第二子组合件。在此说明中，属于其相应的第一及第二子组合件并安置在第一及第二衬底上的多个第一及第二外围互连件410拥有比第一及第二中央互连结构以及多个第一及第二半导体装置402更大的高度。此高度差异允许在第一与第二外围互连结构410之间形成直接连接件408，并在两个子组合件的第一与第二半导体装置402之间产生间隙，所述间隙可至少部分地用粘合剂或底填充材料406填充。直接连接件408可为由囊封剂材料或粘合剂围绕的焊料接头。而且，所有互连结构409及410与其相应衬底401之间可存在直接连接。以这种方式，一个子组合件可安装在另一子组合件上，使得其第一及第二装置402朝向组合件400的中间向内转向，且其作用表面彼此面对。第二中央互连件409可包含被由介电材料404组成的第二护套围绕且电隔离的多个导体403，多个导体403中的每一者具有到多个第二半导体装置402中的不同装置的连接件405。第二外围互连件410可具有到第二中央互连件409的连接件405。如说明，这些连接件405可为延伸穿过衬底的引线接合或迹线。另外，第一衬底可具有带有外部连接件407的外表面。这些外部连接件407的一部分可连接到第一中央互连结构409或第一外围互连结构410中的至少一者。
形成此组合件的方法包括至少将第一中央互连结构或第一外围互连结构的一部分连接到其相应的第二互连结构(例如，通过在它们之间形成焊料接头)。这样，第二衬底形成组合件的与第一衬底的第一最外侧相对的第二最外侧。
图5说明具有共面互连件500的组合件的实施例，其中第一及第二中央互连件509具有与第一及第二外围互连件510相同的高度。此高度可大于第一及第二半导体装置502的高度。如说明，当与焊料接头508组合时，此高度也可超过两个裸片堆叠502的高度，且仍然为将用囊封材料506填充的间隙提供空间。这些焊料接头508可作为互连件509及510彼此之间以及与衬底501的连接件而存在，从而有效地将第一及第二子组合件一起连结到组合件500中。第二外围互连结构510可包含到第二半导体装置502中的至少一者的连接件505。在此实施例中，此连接件505将是延伸穿过衬底501的迹线。装置502又可具有通过由介电护套504围绕的一群组导体503到第二中央互连结构509的连接件505。另外，在第一衬底501上可存在外部连接件507，外部连接件507的至少一部分可通过直接连接(例如，焊球)、通过穿硅通孔等连接到第一装置502。
图6说明具有共面互连件600的组合件的实施例，其中直接连接件608存在于属于单独子组合件的第一与第二中央互连结构609之间。在此实施例中，中央互连件609的高度大于外围互连件610以及第一及第二装置602的高度，使得存在可用囊封剂材料606填充的间隙。第一中央互连结构直接耦合到第二中央互连结构。另外，第二外围互连结构610中的每一者可包含从被介电材料604覆盖的导体603到第二半导体装置602中的至少一者的连接件605。
中央互连结构可延伸组合件的整个长度或宽度，只要其位于安置在相对侧上的半导体装置之间即可。另外，中央互连结构可包括由介电材料组成的多个护套，所有护套围绕并电隔离其自身的导体。当直接连接到另一中央互连结构时，这也将使中央互连结构能够作为组合件的结构支撑构件。外围互连件也可延伸组合件的整个长度或宽度。
尽管在前述实例实施例中，半导体装置组合件已经说明及描述为包含单个半导体装置，但是在其它实施例中，组合件可具备额外的半导体装置。例如，图1到6所说明的单个半导体装置可被例如半导体装置的垂直堆叠、多个半导体装置所替换，必要时进行修改。
根据本公开的一个方面，图1到6的组合件中说明的半导体装置可为存储器裸片，例如动态随机存取存储器(DRAM)裸片、与非(NAND)存储器裸片、或非(NOR)存储器裸片、磁随机存取存储器(MRAM)裸片、相变存储器(PCM)裸片、铁电随机存取存储器(FeRAM)裸片、静态随机存取存储器(SRAM)裸片或类似者。在其中在单个组合件中提供多个裸片的实施例中，半导体装置可为同一种类的存储器裸片(例如，两者均为NAND、两者均为DRAM等)或不同种类的存储器裸片(例如，一者为DRAM且一者为NAND等)。根据本公开的另一方面，上文说明及描述的组合件的半导体裸片可为逻辑裸片(例如，控制器裸片、处理器裸片等)，或逻辑裸片与存储器裸片的混合(例如，存储器控制器裸片及由其控制的存储器裸片)。
上文参考图1到6描述的半导体装置及半导体装置组合件中的任一者可并入许多更大及/或更复杂系统的任一者中，其的代表性实例是图7中示意性展示的系统700。系统700可包含半导体装置组合件(例如，或离散半导体装置)702、电源704、驱动器706、处理器708及/或其它子系统或组件710。半导体装置组合件702可包含与上文参考图1到6描述的半导体装置的特征大体相似的特征。所得系统700可执行各种功能的任一者，例如存储器存储、数据处理及/或其它适当功能。因此，代表性系统700可包含(不限于)手持装置(例如，移动电话、平板计算机、数字阅读器及数字音频播放器)、计算机、车辆、器具及其它产品。系统700的组件可容置在单个单元中或分布在多个、互连单元中(例如，通过通信网络)。系统700的组件也可包含远程装置及各种计算机可读媒体中的任一者。
图8是说明制造半导体装置组合件的方法的流程图。所述方法包含提供衬底以形成组合件的第一最外侧(框8010)。所述方法进一步包含在第一衬底的内表面上安置多个第一半导体装置(框8020)。所述方法进一步包含用由介电材料组成的护套围绕多于一个的中央导体以形成第一中央互连结构(框8030)。所述方法进一步包含在内表面上将第一中央互连结构安置在第一装置之间(框8040)。所述方法进一步包含将中央导体中的每一者连接到不同第一装置(框8050)。所述方法进一步包含在内表面上将多个第一外围互连结构安置在第一装置周围(框8060)。所述方法进一步包含将第一外围互连件中的每一者连接到第一装置中的至少一者(框8070)。方法进一步包含提供第二衬底(框8080)。所述方法进一步包含在第二衬底的内表面上安置多个第二半导体装置(框8090)。所述方法进一步包含用由介电材料组成的护套围绕多于一个导体以形成第二中央互连结构(框8100)。所述方法进一步包含在内表面上将第二中央互连结构安置在第二装置之间(框8110)。所述方法进一步包含在内表面上将多个第二外围互连结构安置在第二装置周围(框8120)。所述方法进一步包含将第一中央互连件、或第一外围互连件的一部分、或所有第一互连件直接耦合到其相应的第二互连件，使得第二衬底形成组合件的与第一最外侧相对的第二最外侧(框8130)。
上文描述半导体装置以及相关联系统及方法的若干实施例的特定细节。所属领域的技术人员应认识到，可以晶片级或以裸片级执行本文中描述的方法的合适阶段。因此，取决于其使用上下文，术语“衬底”可指代晶片级衬底或经单切裸片级衬底。此外，除非上下文另有指示，否则本文公开的结构可使用常规的半导体制造技术形成。例如，可使用化学气相沉积、物理气相沉积、原子层沉积、镀覆、无电电镀、旋涂及/或其它合适的技术来沉积材料。类似地，可(例如)使用等离子体蚀刻、湿蚀刻、化学机械平坦化、或其它合适的技术来移除材料。
本文中所论述的装置(包含存储器装置)可形成于半导体衬底或裸片(例如硅、锗、硅锗合金、砷化镓、氮化镓等)上。在一些情况中，衬底是半导体晶片。在其它情况中，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)或另一衬底上的半导体材料外延层。衬底或衬底的子区的导电性可通过使用各种化学物种(包含(但不限于)磷、硼或砷)进行掺杂来控制。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法而执行。
可在硬件、由处理器执行的软件、固件或其任何组合中实施本文中所描述的功能。其它实例及实施方案是在本公开及所附权利要求书的范围内。实施功能的特征也可在物理上位于各种位置处，包含经分布使得在不同物理位置处实施功能的部分。
如本文中(包含在权利要求书中)所使用，如项目列表(例如，以例如“…中的至少一者”或“…中的一或多者”的短语开头的项目列表)中使用的“或”指示包含性列表，使得例如A、B或C中的至少一者的列表表示A或B或C或AB或AC或BC或ABC(即，A及B及C)。此外，如本文中所使用，短语“基于”不应解释为对一组封闭条件的引用。例如，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A及条件B两者。换句话说，如本文中所使用，短语“基于”应以与短语“至少部分地基于”相同的方式来解释。
如本文使用，术语“垂直”、“横向”、“上”、“下”、“上方”及“下方”可指代鉴于图中展示的定向的半导体装置中的特征的相对方向或位置。例如，“上”或“最上层”可指经定位比另一特征更靠近页的顶部的特征。然而，这些术语应广义地解释为包含具有其它定向(例如，倒置或倾斜定向，其中取决于定向，顶部/底部、上方/下方、上/下、向上/向下及左/右可互换)的半导体装置。
应注意，上文描述的方法描述可能实施方案，并且可重新布置或以其它方式修改操作及步骤，并且其它实施方案是可能的。此外，可组合来自方法中的两者或更多者的实施例。
根据上文将了解，本文中已出于说明的目的描述本发明的特定实施例，但可在不背离本发明的范围的情况下作出各种修改。实情是，在前文描述中，论述众多具体细节以提供对本技术的实施例的透彻及详尽描述。然而，相关领域的技术人员将认识到，可在没有所述具体细节中的一或多者的情况下实践本公开。在其它例子中，未展示或未详细描述通常与存储器系统及装置相关联的众所周知的结构或操作，以避免使本技术的其它方面不清楚。一般来说，应理解，除了本文中所公开的所述特定实施例之外，各种其它装置、系统及方法也可在本技术的范围内。

Claims (20)

1.一种半导体装置组合件，其包括：
衬底，其包含：
内表面及外表面；
多个半导体装置，其安置在所述内表面上；
中央互连结构，其安置在所述内表面上的所述半导体装置之间，所述中央互连结构包含：
多个导体及由介电材料组成的护套，所述护套围绕并电隔离所述多个导体中的每一者，所述多个导体中的每一者电耦合到所述多个半导体装置中的对应一者；
多个外围互连结构，其安置在所述内表面上的所述半导体装置周围，所述多个外围互连结构中的每一者电耦合到所述半导体装置中的至少一者；及
囊封剂材料，其至少部分地囊封所述装置及所述互连件，
其中所述囊封剂包括与所述介电材料不同的材料。
2.根据权利要求1所述的半导体装置组合件，其中所述外围互连结构包含被由介电材料组成的护套围绕的导体。
3.根据权利要求1所述的半导体装置组合件，其中所述衬底的所述外表面不包含任何导电表面。
4.根据权利要求1所述的半导体装置组合件，其中所述中央互连结构或所述多个外围互连结构延伸到所述囊封剂材料的顶部表面，或者所述两者都延伸到所述囊封剂材料的顶部表面。
5.根据权利要求1所述的半导体装置组合件，其中所述中央互连件的所述多个导体中的每一者通过(i)从所述导体的顶部表面延伸到所述对应半导体装置的顶部表面的引线接合，或者(ii)所述衬底中从所述导体的底部表面延伸到所述对应半导体装置的底部表面的导电结构耦合到所述多个半导体装置中的所述对应一者。
6.根据权利要求1所述的半导体装置组合件，其中所述外围及中央互连结构中的每一者进一步包含电耦合到所述衬底的所述内表面的接触垫。
7.根据权利要求1所述的半导体装置组合件，其中所述外围及中央互连结构中的每一者进一步包括：
焊料接头，其电耦合到所述衬底的所述内表面。
8.根据权利要求1所述的半导体装置组合件，其中所述中央及外围互连结构将所述多个半导体装置彼此电耦合，或者电耦合到所述衬底，或者电耦合到所述两者。
9.根据权利要求1所述的半导体装置组合件，其中所述外围互连结构中的每一者具有第一高度，所述中央互连结构具有第二高度，且所述多个半导体装置中的每一者具有第三高度，且其中(i)所述第一高度大于所述第二及第三高度，或者(ii)所述第二高度大于所述第一及第三高度。
10.一种半导体装置组合件，其包括：
第一子组合件，其包含：
第一衬底，其具有形成所述组合件的第一最外侧的第一外表面，及第一内表面，
多个第一半导体装置，其安置在所述内表面上，
第一中央互连结构，其安置在所述内表面上的所述第一半导体装置之间，所述
第一中央互连结构具有多个导体及由介电材料组成的护套，所述护套围绕并电隔离所述多个导体中的每一者，所述多个导体中的每一者耦合到所述多个第一半导体装置中的对应一者，及
多个第一外围互连结构，其安置在所述第一内表面上的所述第一半导体装置周围，所述多个第一外围互连结构中的每一者电耦合到所述第一半导体装置中的至少一者；
第二组合件，其包含：
第二衬底，其具有形成所述组合件的第二最外侧的第二外表面，及第二内表面，
多个第二半导体装置，其安置在所述第二内表面上，
第二中央互连结构，其安置在所述第二内表面上的所述第二半导体装置之间；
多个第二外围互连结构，其安置在所述第二内表面上的所述第二半导体装置周围；及
囊封剂材料，其至少部分地囊封来自所述第一及第二子组合件的所述装置以及所述中央及外围互连结构，
其中所述囊封剂包括与所述介电材料不同的材料，及
其中(i)所述多个第一及第二外围互连件的上表面经耦合，或者(ii)所述第一及第二中央互连件的上表面经耦合。
11.根据权利要求10所述的半导体装置组合件，其进一步包括所述多个第一及第二半导体装置之间的间隙，所述间隙至少部分地填充有所述囊封剂材料。
12.根据权利要求10所述的半导体装置组合件，其中所述第一中央互连结构通过多个第一焊料接头电耦合到所述第二中央互连件，且其中所述第一外围互连结构中的每一者通过对应的第二焊料接头电耦合到对应的第二外围互连结构。
13.根据权利要求10所述的半导体装置组合件，其中所述第二外表面不包含任何外部连接。
14.根据权利要求10所述的半导体装置组合件，其中所述第二中央互连件包含多个导体及由介电材料组成的护套，所述护套围绕并电隔离所述多个导体中的每一者，所述多个导体中的每一者耦合到所述多个第二半导体装置中的对应一者。
15.根据权利要求10所述的半导体装置组合件，其中所述第二外围互连结构通过延伸穿过所述衬底的迹线电耦合到所述第二中央互连件。
16.根据权利要求10所述的半导体装置组合件，其中所述多个第二外围互连结构中的每一者电耦合到所述第二半导体装置中的至少一者。
17.根据权利要求10所述的半导体装置组合件，其中所述第二中央互连件的所述多个导体中的每一者通过(i)从所述导体的顶部表面延伸到所述对应半导体装置的顶部表面的引线接合，或者(ii)所述第二衬底中从所述导体的底部表面延伸到所述对应第二半导体装置的底部表面的导电结构耦合到所述多个第二半导体装置中的所述对应一者。
18.根据权利要求10所述的半导体装置组合件，其中所述第一外表面包含外部连接件，所述外部连接件连接到所述第一中央互连结构、所述第一外围互连结构或所述多个第一半导体装置中的至少一者。
19.一种形成半导体装置组合件的方法，所述方法包括：
在衬底的内表面上安置多个半导体装置；
在所述衬底的所述内表面上的所述半导体装置之间安置中央互连结构，所述中央互连件具有多个导体及由介电材料的组成的护套，所述护套围绕并电隔离所述多个导体的每一者；
将所述中央互连结构的所述多个导体中的每一者电耦合到所述多个半导体装置中的对应装置；
在所述内表面上的所述半导体装置周围安置多个外围互连结构；
将所述外围互连结构中的每一者电耦合到所述多个半导体装置中的至少一者；及
用囊封剂材料至少部分囊封所述装置及所述互连件，
其中所述囊封剂包括与所述介电材料不同的材料。
20.根据权利要求19所述的方法，其中所述半导体装置组合件是第一半导体装置组合件，所述衬底是第一衬底，所述多个半导体装置第一多个半导体装置，所述中央互连结构是第一中央互连结构，所述多个外围互连结构是多个第一外围互连结构，其中所述第一衬底形成所述组合件的第一最外侧，
其中所述方法进一步包括：
提供第二半导体装置组合件，其包含：
第二衬底，
第二多个半导体装置，其安置在所述第二衬底的第二内表面上，
第二中央互连结构，其安置在所述第二内表面上的所述第二装置之间，
多个第二外围互连结构，其安置在所述第二内表面上的所述第二装置周围；
用所述囊封剂材料至少部分囊封所述装置及互连件；及
将至少所述第一中央互连结构或所述第一外围互连结构的一部分耦合到其相应的第二互连结构，
其中所述第二衬底形成所述组合件的与所述第一最外侧相对的第二最外侧。
CN202311108706.5A 2022-08-30 2023-08-30 具有共面互连结构的半导体装置组合件及其制造方法 Pending CN117637729A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/899,586 2022-08-30
US17/899,586 US20240071914A1 (en) 2022-08-30 2022-08-30 Semiconductor device assemblies with coplanar interconnect structures, and methods for making the same

Publications (1)

Publication Number Publication Date
CN117637729A true CN117637729A (zh) 2024-03-01

Family

ID=89998408

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311108706.5A Pending CN117637729A (zh) 2022-08-30 2023-08-30 具有共面互连结构的半导体装置组合件及其制造方法

Country Status (2)

Country Link
US (1) US20240071914A1 (zh)
CN (1) CN117637729A (zh)

Also Published As

Publication number Publication date
US20240071914A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
US11735568B2 (en) Semiconductor die stacks and associated systems and methods
CN102130025B (zh) 晶片及其处理方法和制造半导体装置的方法
US11532595B2 (en) Stacked semiconductor dies for semiconductor device assemblies
CN111418062A (zh) 具有探针后可配置度的半导体装置
US11942455B2 (en) Stacked semiconductor dies for semiconductor device assemblies
TWI814050B (zh) 具有用於晶粒堆疊信號路由之再分配結構之半導體總成
CN113838822A (zh) 具有多个半导体器件的无衬底半导体器件组件及其制造方法
CN117637729A (zh) 具有共面互连结构的半导体装置组合件及其制造方法
US20240071891A1 (en) Semiconductor device assemblies having face-to-face subassemblies, and methods for making the same
US20230268351A1 (en) Signal routing structures including a plurality of parallel conductive lines and semiconductor device assemblies including the same
US20240079369A1 (en) Connecting semiconductor dies through traces
US20240063068A1 (en) Semiconductor device assemblies with cavity-embedded cubes and logic-supporting interposers
US20240071880A1 (en) Package substrate for a semiconductor device
US20240055397A1 (en) Through-substrate connections for recessed semiconductor dies
US20240055400A1 (en) Substrate for vertically assembled semiconductor dies
US20240071989A1 (en) Semiconductor device circuitry formed from remote reservoirs
US20240071823A1 (en) Semiconductor device circuitry formed through volumetric expansion
US20240071970A1 (en) Semiconductor device with volumetrically-expanded side-connected interconnects
US20240072004A1 (en) Semiconductor device with circuit components formed through inter-die connections
US11942430B2 (en) Stacked die modules for semiconductor device assemblies and methods of manufacturing stacked die modules
US20230139278A1 (en) Semiconductor device assemblies including tsvs of different lengths and methods of making the same
US20230282559A1 (en) Multi-role semiconductor device substrates, semiconductor device assemblies employing the same, and methods for forming the same
US20240047396A1 (en) Bonded semiconductor device
US20230268327A1 (en) Semiconductor die assemblies with molded semiconductor dies and associated methods and systems
CN115224012A (zh) 具有多个衬底和裸片堆叠的半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication