CN113140176A - Goa电路及显示面板 - Google Patents

Abstract

本申请公开了一种GOA电路及显示面板。所述GOA电路包括N个级联的GOA单元，第n级GOA单元包括：节点控制模块，用于在当前帧第n行像素扫描完成时，将第一节点上拉至高电平，并根据第一节点处的高电平，将第二节点下拉至低电平；输出控制模块，用于在第二节点处的低电平低于电平阈值时，根据第一节点处的高电平，将第n级GOA单元输出的栅极驱动信号下拉至低电平；在第二节点处的低电平高于电平阈值时，接入低电平的第n级时钟信号，并根据第一节点处的高电平和低电平的第n级时钟信号，将栅极驱动信号下拉至低电平。本申请避免末级GOA单元在完成扫描后输出的栅极驱动信号被再次拉高，保证显示面板的正常显示。

Description

GOA电路及显示面板

技术领域

本申请涉及显示面板技术领域，尤其涉及一种GOA电路及显示面板。

背景技术

显示面板中，GOA(Gate Driver on Array)电路的末级GOA单元无法接入下一级的栅极驱动信号，只能连接启动信号。而末级GOA单元在完成本行像素扫描后，由于未接入下一级的栅极驱动信号，因此只能通过拉高P点来实现Q点的下拉，以将末级GOA单元输出的栅极驱动信号下拉至低电平。

但是，P点处的高电平受两个晶体管的阈值电压影响，若两个晶体管的阈值电压偏大，则P点处的高电平减小，Q点无法完全下拉，容易导致末级GOA单元输出的栅极驱动信号后续再次拉高。如图1所示，末级GOA单元未接入栅极驱动信号Gn+2，导致末级GOA单元输出的栅极驱动信号在t1时刻下拉后，受高电平的时钟信号CK(n)的影响，在t2时刻会再次拉高，进而导致像素错充，显示异常。

发明内容

本申请实施例提供一种GOA电路及显示面板，解决末级GOA单元因栅极驱动信号异常拉高导致的显示异常问题。

本申请实施例提供了一种GOA电路，包括N个级联的GOA单元，第n级GOA单元包括节点控制模块和输出控制模块，所述节点控制模块分别通过第一节点和第二节点与所述输出控制模块连接，n＝N-1或N；

所述节点控制模块用于在当前帧第n行像素扫描完成时，将所述第一节点上拉至高电平，并根据所述第一节点处的高电平，将所述第二节点下拉至低电平；

所述输出控制模块用于在所述第二节点处的低电平低于电平阈值时，根据所述第一节点处的高电平，将所述第n级GOA单元输出的栅极驱动信号下拉至低电平；在所述第二节点处的低电平高于所述电平阈值时，接入低电平的第n级时钟信号，并根据所述第一节点处的高电平和所述低电平的第n级时钟信号，将所述栅极驱动信号下拉至低电平。

可选地，所述输出控制模块包括第一开关管和第二开关管；

所述第一开关管的控制端连接所述第二节点，所述第一开关管的第一端连接所述第n级时钟信号，所述第一开关管的第二端连接所述栅极驱动信号；

所述第二开关管的控制端连接所述第一节点，所述第二开关管的第一端连接所述栅极驱动信号，所述第二开关管的第二端连接低电平。

可选地，所述输出控制模块接入所述低电平的第n级时钟信号的时间持续至下一帧所述GOA电路复位为止。

可选地，所述节点控制模块包括与所述第一节点连接的下拉控制单元，以及分别与所述第一节点和所述第二节点连接的下拉单元；

所述下拉控制单元用于在当前帧第n行像素扫描完成时，接入高电平的第n+2级时钟信号，以将所述第一节点上拉至高电平；

所述下拉单元用于根据所述第一节点处的高电平，将所述第二节点下拉至低电平。

可选地，所述节点控制模块还包括与所述第一节点连接的复位单元；

所述复位单元用于在当前帧第n行像素扫描完成时，接入高电平的复位信号，使所述高电平的复位信号和所述高电平的第n+2级时钟信号共同将所述第一节点上拉至高电平；

所述下拉单元还用于根据所述第一节点处的高电平，将所述第一节点下拉至低于所述电平阈值的低电平。

可选地，所述复位单元包括第三开关管；

所述第三开关管的控制端和第一端连接所述复位信号，所述第三开关管的第二端连接所述第一节点。

可选地，所述复位单元接入所述高电平的复位信号的时间持续至下一帧所述GOA电路复位为止。

可选地，所述节点控制模块还包括与所述第二节点连接的反相扫描控制单元；

所述反相扫描控制单元用于在当前帧第n行像素扫描完成时，接入高电平的启动信号，使所述高电平的启动信号和所述第一节点处的高电平共同将所述第二节点下拉至低于所述电平阈值的低电平。

可选地，所述反相扫描控制单元包括第四开关管；

所述第四开关管的控制端连接所述启动信号，所述第四开关管的第一端连接反相扫描控制信号，所述第四开关管的第二端连接所述第二节点。

本申请实施例还提供了一种显示面板的制作方法，包括阵列基板，所述阵列基板包括上述GOA电路。

本申请的有益效果为：在末级GOA单元完成本行像素扫描时，节点控制模块将第一节点上拉至高电平，以根据第一节点处的高电平，将第二节点下拉至低电平，并在第二节点处的低电平低于电平阈值时，输出控制模块根据第一节点处的高电平，将末级GOA单元输出的栅极驱动信号下拉至低电平，在第二节点处的低电平高于电平阈值时，输出控制模块接入低电平的时钟信号，以根据第一节点处的高电平和低电平的时钟信号，将末级GOA单元输出的栅极驱动信号下拉至低电平，避免末级GOA单元输出的栅极驱动信号再次拉高，保证显示面板的正常显示。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1为现有技术中GOA单元的信号时序图；

图2为本申请实施例提供的GOA电路的结构示意图；

图3为本申请实施例提供的GOA电路中GOA单元的结构示意图；

图4为本申请实施例提供的GOA电路中GOA单元的第一信号时序图；

图5为本申请实施例提供的GOA电路中GOA单元的第二信号时序图；

图6为本申请实施例提供的GOA电路中GOA单元的第三信号时序图；

图7为本申请实施例提供的GOA电路中GOA单元的第四信号时序图。

具体实施方式

这里所公开的具体结构和功能细节仅仅是代表性的，并且是用于描述本申请的示例性实施例的目的。但是本申请可以通过许多替换形式来具体实现，并且不应当被解释成仅仅受限于这里所阐述的实施例。

在本申请的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，意图在于覆盖不排他的包含。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。

下面结合附图和实施例对本申请作进一步说明。

如图2所示，本申请实施例提供了一种GOA电路，包括N个级联的GOA单元10，每级GOA单元10包括Gn端口、Gn-2端口和Gn+2端口。在3≤n≤N-2时，第n级GOA单元10中的Gn端口用于输出第n级GOA单元的栅极驱动信号，Gn-2端口用于输入第n-2级GOA单元的栅极驱动信号，Gn+2端口用于输入第n+2级GOA单元的栅极驱动信号；在n＝1或2时，第n级GOA单元10中的Gn端口用于输出第n级GOA单元的栅极驱动信号，Gn-2端口用于输入启动信号STV1，Gn+2端口用于输入第n+2级GOA单元的栅极驱动信号；在n＝N-1或N时，第n级GOA单元10中的Gn端口用于输出第n级GOA单元的栅极驱动信号，Gn-2端口用于输入第n-2级GOA单元的栅极驱动信号，Gn+2端口用于输入启动信号STV2。

N个级联的GOA单元包括末级GOA单元，末级GOA单元是指无法接入下一级栅极驱动信号的GOA单元，图1中的第N-1级GOA单元和第N级GOA单元均为末级GOA单元。

在末级GOA单元中，即n＝N-1或N时，第n级GOA单元包括节点控制模块1和输出控制模块2，如图3所示，所述节点控制模块1分别通过第一节点P和第二节点Q与所述输出控制模块2连接。

所述节点控制模块1用于在当前帧第n行像素扫描完成时，将所述第一节点P上拉至高电平，并根据所述第一节点P处的高电平，将所述第二节点Q下拉至低电平。

所述输出控制模块2用于在所述第二节点Q处的低电平低于电平阈值时，根据所述第一节点P处的高电平，将所述第n级GOA单元输出的栅极驱动信号Gn下拉至低电平；在所述第二节点Q处的低电平高于所述电平阈值时，接入低电平的第n级时钟信号CK(n)，并根据所述第一节点P处的高电平和所述低电平的第n级时钟信号CK(n)，将所述栅极驱动信号Gn下拉至低电平。

需要说明的是，GOA电路中的N级GOA单元与N行像素一一对应，从第一级GOA单元开始，依次控制每一级GOA单元对其对应的一行像素进行扫描。在第n级GOA单元对第n行像素进行扫描时，节点控制模块1控制第一节点P处为低电平，第二节点Q处为高电平，输出控制模块2根据高电平的第n级时钟信号CK(n)，控制第n级GOA单元输出高电平的栅极驱动信号Gn，以对第n行像素进行充电。在第n级GOA单元完成对第n行像素的扫描时，需要将第n级GOA单元输出的栅极驱动信号Gn下拉至低电平，并保持至下一帧。

具体地，节点控制模块1在第n行像素扫描完成时，将第一节点P上拉至高电平，将第二节点Q下拉至低电平。节点控制模块1可以采用不同的方式将第二节点Q下拉至低电平，但不同方式对应的下拉程度不同，即第二节点Q处的低电平的电平值不同。为了避免第n级GOA单元输出的栅极驱动信号Gn再次上拉至高电平，输出控制模块2针对第二节点Q处不同的低电平，采用不同的方式，将第n级GOA单元输出的栅极驱动信号Gn下拉至低电平。

其中，所述节点控制模块1包括与所述第一节点P连接的下拉控制单元11，以及分别与所述第一节点P和所述第二节点Q连接的下拉单元12；所述下拉控制单元11用于在当前帧第n行像素扫描完成时，接入高电平的第n+2级时钟信号CK(n+2)，以将所述第一节点P上拉至高电平；所述下拉单元12用于根据所述第一节点处的高电平，将所述第二节点下拉至低电平。

具体地，下拉控制单元11包括第五开关管NT3、第六开关管NT4和第七开关管NT8；第五开关管NT3的控制端连接正相扫描控制信号U2D，第五开关管NT3的第一端连接第n+2级时钟信号CK(n+2)，第五开关管NT3的第二端连接第七开关管NT8的控制端，第六开关管NT4的控制端连接反相扫描控制信号D2U，第六开关管NT4的第一端连接第n-2级时钟信号CK(n-2)，第六开关管NT4的第二端连接第七开关管NT8的控制端，第七开关管NT8的第一端连接高电平VGH，第七开关管NT8的的第二端连接第一节点P。

下拉单元12包括第八开关管NT5，第八开关管NT5的控制端连接第一节点P，第八开关管NT5的第一端连接第二节点Q，第八开关管NT5的第二端连接低电平VGL。

所述输出控制模块2包括第一开关管NT9和第二开关管NT10；所述第一开关管NT9的控制端连接所述第二节点Q，所述第一开关管NT9的第一端连接所述第n级时钟信号CK(n)，所述第一开关管NT9的第二端连接所述栅极驱动信号Gn；所述第二开关管NT10的控制端连接所述第一节点P，所述第二开关管NT10的第一端连接所述栅极驱动信号Gn，所述第二开关管NT10的第二端连接低电平VGL。

由于正相扫描控制信号U2D为高电平直流信号，第五开关管NT3处于常开状态，在当前帧第n行像素扫描完成时，第n+2级时钟信号CK(n+2)为高电平，第七开关管NT8导通，以将第一节点P上拉至高电平。第一节点P上拉至高电平后，第八开关管NT5导通，以将第二节点Q下拉至低电平。但第一节点P处的高电平受第五开关管NT3和第七开关管NT8的阈值电压的影响，即第一节点P处的高电平为H-Vth1-Vth2，H为第n+2级时钟信号CK(n+2)的高电平，Vth1为第五开关管NT3的阈值电压，Vth2为第七开关管NT8的阈值电压。当Vth1和Vth2偏大时，第一节点P处的高电平减小，第八开关管NT5的开启不充分，导致第二节点Q无法完全下拉，即第二节点Q下拉后的低电平不够低，会影响栅极驱动信号Gn的输出。

在第一个实施方式中，仅通过高电平的第n+2级时钟信号CK(n+2)将第二节点Q下拉至低电平，使得第二节点Q处的低电平高于电平阈值。该电平阈值可以为第一开关管NT9导通电压。在第二节点Q处的低电平高于电平阈值时，第一开关管NT9导通，第n级时钟信号CK(n)会影响栅极驱动信号Gn的输出，为了避免第n级时钟信号CK(n)为高电平时将栅极驱动信号Gn再次拉高，输出控制模块2接入低电平的第n级时钟信号CK(n)，即第一开关管NT9的第一端接入低电平的第n级时钟信号CK(n)，同时第一节点P处为高电平，第二开关管NT10导通，使得低电平的第n级时钟信号CK(n)和低电平VGL共同将栅极驱动信号Gn下拉至低电平。其中，输出控制模块2接入所述低电平的第n级时钟信号CK(n)的时间持续至下一帧所述GOA电路复位为止。

如图4所示，在t1时刻，当前帧第n行像素扫描完成，第五开关管NT3的第一端输入高电平的第n+2级时钟信号CK(n+2)，第一开关管NT9的第一端接入低电平的第n级时钟信号CK(n)，以将栅极驱动信号Gn下拉至低电平。而且，低电平的第n级时钟信号CK(n)从t1时刻持续至t3时刻，t3时刻是下一帧输入复位信号Reset的时刻，以保证栅极驱动信号Gn在t1至t3时刻均为低电平。而在t3时刻，由于GOA电路输入复位信号Reset，N级GOA单元的第一节点P均拉至高电平，第二节点Q均拉至低电平，第n级时钟信号CK(n)可以恢复至高低电平循环输入，栅极驱动信号Gn不会被再次拉高，从而保证显示面板的正常显示。

在第二个实施方式中，所述节点控制模块1还包括与所述第一节点P连接的复位单元13；所述复位单元13用于在当前帧第n行像素扫描完成时，接入高电平的复位信号Reset，使所述高电平的复位信号Reset和所述高电平的第n+2级时钟信号CK(n+2)共同将所述第一节点P上拉至高电平；所述下拉单元12还用于根据所述第一节点P处的高电平，将所述第一节点P下拉至低于所述电平阈值的低电平。

其中，复位单元13包括第三开关管NT13；所述第三开关管NT13的控制端和第一端连接所述复位信号Reset，所述第三开关管NT13的第二端连接所述第一节点P。

在当前帧第n行像素扫描完成时，第五开关管NT3的第一端输入高电平的第n+2级时钟信号CK(n+2)，以导通第五开关管NT3和第七开关管NT8，将第一节点P上拉至高电平，同时第三开关管NT13的控制端和第一端输入高电平的复位信号Reset，以导通第三开关管NT13，将第一节点P上拉至高电平。由于增加高电平的复位信号Reset，避免第一节点P处的高电平受第五开关管NT3和第七开关管NT8的阈值电压的影响，使得第一节点P处的高电平足够高，第八开关管NT5完全导通，将第二节点Q下拉至低电平，该低电平低于电平阈值。在第二节点Q处的低电平低于电平阈值时，第一开关管NT9截止，第n级时钟信号CK(n)不影响栅极驱动信号Gn的输出，而第一节点P处为高电平，第二开关管NT10导通，将栅极驱动信号Gn下拉至低电平。

其中，高电平的复位信号Reset可以为一个脉冲。如图5所示，在t1时刻，当前帧第n行像素扫描完成，第五开关管NT3的第一端输入高电平的第n+2级时钟信号CK(n+2)，第三开关管NT13的控制端和第一端输入高电平的复位信号Reset脉冲，以将栅极驱动信号Gn下拉至低电平，且栅极驱动信号Gn保持低电平至下一帧，第n级时钟信号CK(n)为高电平，也不会将栅极驱动信号Gn再次拉高，从而保证显示面板的正常显示。

高电平的复位信号Reset也可以持续至下一帧GOA电路复位为止。如图6所示，在t1时刻，当前帧第n行像素扫描完成，第五开关管NT3的第一端输入高电平的第n+2级时钟信号CK(n+2)，第三开关管NT13的控制端和第一端输入高电平的复位信号Reset，以将栅极驱动信号Gn下拉至低电平。由于下一帧扫描开始时GOA电路会输入一个复位信号Reset脉冲，因此当前帧第n行像素扫描完成时接入的高电平的复位信号Reset可以从t1时刻持续至t4时刻，t4时刻是下一帧GOA电路输入的复位信号Reset的结束时刻，以有效保证显示面板的正常显示。

在第三个实施方式中，所述节点控制模块1还包括与所述第二节点Q连接的反相扫描控制单元14；所述反相扫描控制单元14用于在当前帧第n行像素扫描完成时，接入高电平的启动信号STV2，使所述高电平的启动信号STV2和所述第一节点P处的高电平共同将所述第二节点Q下拉至低于所述电平阈值的低电平。

其中，所述反相扫描控制单元14包括第四开关管NT2；所述第四开关管NT2的控制端连接所述启动信号STV2，所述第四开关管NT2的第一端连接反相扫描控制信号D2U，所述第四开关管NT2的第二端连接所述第二节点Q。

在当前帧第n行像素扫描完成时，第五开关管NT3的第一端输入高电平的第n+2级时钟信号CK(n+2)，以导通第五开关管NT3和第七开关管NT8，将第一节点P上拉至高电平，第一节点P处的高电平导通第八开关管NT5，以将第二节点Q下拉至低电平。同时第四开关管NT2的控制端输入高电平的启动信号STV2，以导通第四开关管NT2，将第二节点Q下拉至低电平。高电平的启动信号STV2和第一节点P处的高电平共同将第二节点Q下拉至低电平，该低电平低于电平阈值。在第二节点Q处的低电平低于电平阈值时，第一开关管NT9截止，第n级时钟信号CK(n)不影响栅极驱动信号Gn的输出，而第一节点P处为高电平，第二开关管NT10导通，将栅极驱动信号Gn下拉至低电平。

如图7所示，在t1时刻，当前帧第n行像素扫描完成，第五开关管NT3的第一端输入高电平的第n+2级时钟信号CK(n+2)，第四开关管NT2的控制端输入高电平的启动信号STV2，以将栅极驱动信号Gn下拉至低电平，且栅极驱动信号Gn保持低电平至下一帧，第n级时钟信号CK(n)为高电平，也不会将栅极驱动信号Gn再次拉高，从而保证显示面板的正常显示。

节点控制模块1还包括正相扫描控制模块15，正相扫描控制模块15包括第九开关管NT1。第九开关管NT1的控制端连接第n-2级GOA单元的栅极驱动信号Gn-2，第九开关管NT1的第一端连接正相扫描控制信号U2D，第九开关管NT1的第二端连接第二节点Q。

节点控制模块1还包括全局模块16，全局模块16包括第十开关管NT11、第十一开关管NT12和第十二开关管NT14。第十开关管NT11的控制端和第一端连接控制信号Gas，第十开关管NT11的第二端连接第n级栅极驱动信号Gn；第十一开关管NT12的控制端连接控制信号Gas，第十一开关管NT12的第一端连接第一节点P，第十一开关管NT12的第二端连接低电平VGL；第十二开关管NT14的控制端连接控制信号Gas，第十二开关管NT14的第一端连接第七开关管NT8的控制端，第七开关管NT8的第二端连接低电平VGL。

节点控制模块1还包括第十三开关管NT6，第十三开关管NT6的控制端连接第二节点Q，第十三开关管NT6的第一端连接第一节点P，第十三开关管NT6的第二端连接低电平VGL。

节点控制模块1还包括第一电容C1和第二电容C2，第一电容C1的一端连接第二节点Q，第一电容C1的另一端连接低电平VGL；第二电容C2的一端连接第一节点P，第二电容C2的另一端连接低电平VGL。

第n级GOA单元还包括稳压模块3，稳压模块3连接在第二节点Q与输出控制模块2之间。具体地，稳压模块3包括第十四开关管NT7，第十四开关管NT7的控制端连接高电平VGH，第十四开关管NT7的第一端连接第二节点Q，第十四开关管NT7的第二端连接第一开关管NT9的控制端。

需要说明的是，本申请实施例中的开关管可以为晶体管，开关管的控制端可以为晶体管的栅极，开关管的第一端可以为晶体管的源极，开关管的第二端可以为晶体管的漏极。

综上，本申请实施例在末级GOA单元完成本行像素扫描时，节点控制模块将第一节点上拉至高电平，以根据第一节点处的高电平，将第二节点下拉至低电平，并在第二节点处的低电平低于电平阈值时，输出控制模块根据第一节点处的高电平，将末级GOA单元输出的栅极驱动信号下拉至低电平，在第二节点处的低电平高于电平阈值时，输出控制模块接入低电平的时钟信号，以根据第一节点处的高电平和低电平的时钟信号，将末级GOA单元输出的栅极驱动信号下拉至低电平，避免末级GOA单元输出的栅极驱动信号再次拉高，保证显示面板的正常显示。

本申请实施例还提供一种显示面板，包括阵列基板，所述阵列基板包括上述实施例中的GOA电路，在此不再详细赘述。

本申请实施例提供的显示面板，有效避免末级GOA单元完成本行像素扫描后被再次拉高，保证显示面板的正常显示。

综上所述，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种GOA电路，其特征在于，包括N个级联的GOA单元，第n级GOA单元包括节点控制模块和输出控制模块，所述节点控制模块分别通过第一节点和第二节点与所述输出控制模块连接，n＝N-1或N；

所述节点控制模块用于在当前帧第n行像素扫描完成时，将所述第一节点上拉至高电平，并根据所述第一节点处的高电平，将所述第二节点下拉至低电平；

所述输出控制模块用于在所述第二节点处的低电平低于电平阈值时，根据所述第一节点处的高电平，将所述第n级GOA单元输出的栅极驱动信号下拉至低电平；在所述第二节点处的低电平高于所述电平阈值时，接入低电平的第n级时钟信号，并根据所述第一节点处的高电平和所述低电平的第n级时钟信号，将所述栅极驱动信号下拉至低电平。

2.如权利要求1所述的GOA电路，其特征在于，所述输出控制模块包括第一开关管和第二开关管；

所述第一开关管的控制端连接所述第二节点，所述第一开关管的第一端连接所述第n级时钟信号，所述第一开关管的第二端连接所述栅极驱动信号；

所述第二开关管的控制端连接所述第一节点，所述第二开关管的第一端连接所述栅极驱动信号，所述第二开关管的第二端连接低电平。

3.如权利要求1所述的GOA电路，其特征在于，所述输出控制模块接入所述低电平的第n级时钟信号的时间持续至下一帧所述GOA电路复位为止。

4.如权利要求1所述的GOA电路，其特征在于，所述节点控制模块包括与所述第一节点连接的下拉控制单元，以及分别与所述第一节点和所述第二节点连接的下拉单元；

所述下拉控制单元用于在当前帧第n行像素扫描完成时，接入高电平的第n+2级时钟信号，以将所述第一节点上拉至高电平；

所述下拉单元用于根据所述第一节点处的高电平，将所述第二节点下拉至低电平。

5.如权利要求4所述的GOA电路，其特征在于，所述节点控制模块还包括与所述第一节点连接的复位单元；

所述复位单元用于在当前帧第n行像素扫描完成时，接入高电平的复位信号，使所述高电平的复位信号和所述高电平的第n+2级时钟信号共同将所述第一节点上拉至高电平；

所述下拉单元还用于根据所述第一节点处的高电平，将所述第一节点下拉至低于所述电平阈值的低电平。

6.如权利要求5所述的GOA电路，其特征在于，所述复位单元包括第三开关管；

所述第三开关管的控制端和第一端连接所述复位信号，所述第三开关管的第二端连接所述第一节点。

7.如权利要求5所述的GOA电路，其特征在于，所述复位单元接入所述高电平的复位信号的时间持续至下一帧所述GOA电路复位为止。

8.如权利要求4所述的GOA电路，其特征在于，所述节点控制模块还包括与所述第二节点连接的反相扫描控制单元；

所述反相扫描控制单元用于在当前帧第n行像素扫描完成时，接入高电平的启动信号，使所述高电平的启动信号和所述第一节点处的高电平共同将所述第二节点下拉至低于所述电平阈值的低电平。

9.如权利要求8所述的GOA电路，其特征在于，所述反相扫描控制单元包括第四开关管；

所述第四开关管的控制端连接所述启动信号，所述第四开关管的第一端连接反相扫描控制信号，所述第四开关管的第二端连接所述第二节点。

10.一种显示面板，其特征在于，包括阵列基板，所述阵列基板包括如权利要求1至9任一项所述的GOA电路。

Images