CN113130715B - 垂直结构硅基量子点发光器件的衬底转移方法 - Google Patents

垂直结构硅基量子点发光器件的衬底转移方法 Download PDF

Info

Publication number
CN113130715B
CN113130715B CN202110407456.XA CN202110407456A CN113130715B CN 113130715 B CN113130715 B CN 113130715B CN 202110407456 A CN202110407456 A CN 202110407456A CN 113130715 B CN113130715 B CN 113130715B
Authority
CN
China
Prior art keywords
emitting device
quantum dot
gaas
layer
dot light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110407456.XA
Other languages
English (en)
Other versions
CN113130715A (zh
Inventor
武爱民
刘丽
王茹雪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202110407456.XA priority Critical patent/CN113130715B/zh
Publication of CN113130715A publication Critical patent/CN113130715A/zh
Application granted granted Critical
Publication of CN113130715B publication Critical patent/CN113130715B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明提供一种垂直结构硅基量子点发光器件的衬底转移方法，包括步骤：提供GaAs衬底，于GaAs衬底上生长外延层，外延层包括GaAs缓冲层、AlAs牺牲层和InAs量子点发光器件；提供硅衬底，形成BCB树脂材料层；进行烘烤，待烘烤后的硅衬底冷却后，将硅衬底和形成有外延层的GaAs衬底键合得到键合片，其中，BCB树脂材料层的表面和所InAs量子点发光器件的表面为键合面；将键合片置于惰性气体氛围下，对BCB树脂材料层进行固化；对键合片进行选择性刻蚀，以去除AlAs牺牲层，由此将InAs量子点发光器件转移至硅衬底上。本发明利用外延层剥离转移的方法，实现GaAs基InAs量子点发光器件与硅基材料在同一晶片上的异质集成，且制备工艺简单，不易损伤外延半导体器件结构。

Description

垂直结构硅基量子点发光器件的衬底转移方法
技术领域
本发明涉及半导体器件领域，特别是涉及光电器件领域，尤其涉及一种垂直结构硅基量子点发光器件的衬底转移方法。
背景技术
硅基光电集成的优势在于硅材料具有高折射率，可以实现更高性能的集成光路，并且其与CMOS工艺有很好的兼容性。但是硅作为一种间接带隙半导体材料，不能直接用于制作有效的有源光电器件，如发光器、调制器及探测器等，所以需要与III-V材料相结合，实现这些功能。光电集成的目的是实现复杂的光电有源/无源器件的单片集成，所以就需要III-V/Si的混合集成来实现。为了实现混合集成，人们最开始尝试的是利用异质外延生长技术如InP、GaAs等III-V材料制作光电器件与硅基光电器件集成在一起，以实现单片光电集成。但III-V半导体材料与硅材料之间存在着较大的晶格失配，导致异质外延生长的III-V半导体材料有很高的位错密度，使得材料特性发生变化，从而导致器件无法使用。对于大失配的异质材料来说异质外延生长技术具有一定的难度，导致该项技术的发展与应用受到限制。
GaAs基外延层只能生长在与晶格失配较小的半导体材料上，而不能生长在InP、Si等晶格失配较大的半导体材料上。针对这一问题，目前研究人员并没有很好的解决方法，只能在晶格失配较小的半导体材料上异质外延生长，如在硅衬底上生长um(微米)级III-V材料的缓冲层，这显著影响了器件的光学性能，严重限制了异质集成技术的发展。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种垂直结构硅量子点发光器件的衬底转移方法，用于解决现有技术中GaAs基外延层只能生长在与晶格失配较小的半导体材料上，而不能生长在InP、Si等晶格失配较大的半导体材料上的问题。
为实现上述目的及其他相关目的，本发明提供一种垂直结构硅基量子点发光器件的衬底转移方法，包括步骤：
提供GaAs衬底，于GaAs衬底上生长外延层，所述外延层自下而上依次包括GaAs缓冲层、AlAs牺牲层和InAs量子点发光器件；
提供硅衬底，于所述硅衬底表面形成BCB树脂材料层；
对涂布有BCB树脂材料层的所述硅衬底进行烘烤；
待烘烤后的硅衬底冷却后，将硅衬底和形成有外延层的GaAs衬底键合得到键合片，其中，所述BCB树脂材料层的表面和所述InAs量子点发光器件的表面为键合面；
将键合片置于惰性气体氛围下，对BCB树脂材料层进行固化；
采用盐酸刻蚀液对所述键合片进行选择性刻蚀，以去除所述AlAs牺牲层，由此将所述InAs量子点发光器件转移至所述硅衬底上。
可选地，所述GaAs缓冲层的厚度为500nm～1000nm，AlAs牺牲层的厚度为500nm～2000nm，所述InAs量子点发光器件包括由GaAs层、InAs量子点和GaAs层组成的垂直结构。
可选地，采用旋涂法于所述硅衬底表面形成所述BCB树脂材料层，旋涂过程中的转速为1000rpm～5000rpm，旋涂时间为30s～60s。
可选地，对所述硅衬底进行烘烤的方法为，将所述硅衬底正面朝上放在热板上烘烤2min～5min，热板温度为120℃～150℃，其中，正面为所述BCB树脂材料层所在的面。
可选地，所述键合时的温度为100℃～210℃，键合时间为100min～120min。
更可选地，键合时采用多级升温保温的方式从100℃升至210℃对所述BCB树脂材料层进行完全固化，所述多级升温保温包括：第一阶段，30min内从100℃升到150℃，并在150℃温度下保温30min；第二阶段，30min内从150℃升到210℃，并在210℃温度下保温30min。
可选地，所述衬底转移方法还包括在提供所述GaAs衬底和硅衬底后，分别对所述GaAs衬底和硅衬底进行清洗干燥的步骤。
可选地，所述盐酸刻蚀液中，盐酸与去离子水的体积比为1:100～1:300，刻蚀温度为20℃～35℃，刻蚀时间为10min～20min。
本发明还提供一种垂直结构硅基量子点发光器件，所述垂直结构硅基量子点发光器件包括硅衬底及位于所述硅衬底上的InAs量子点发光器件，所述InAs量子点发光器件包括由GaAs层、InAs量子点和GaAs层组成的垂直结构。
可选地，所述GaAs层的厚度为70nm，所述InAs量子点为2ml，所述GaAs层的厚度为70nm。
如上所述，本发明的垂直结构硅基量子点发光器件的衬底转移方法，具有以下有益效果：本发明利用外延层剥离转移的方法，实现GaAs基InAs量子点发光器件与硅基材料在同一晶片上的异质集成，和现有的外延生长方法相比，打破了半导体材料晶格失配的固有限制，能够将GaAs基半导体器件与晶格失配较大的硅基材料在同一晶片上实现异质集成。制备过程中采用的BCB键合材料均匀性好，稳定性高，不易损伤外延半导体器件结构。工艺步骤简单，无需外加机械力，不容易碎片，不影响器件的性能，有利于实现高性能的硅基光电集成电路。在半导体工艺技术上，对于硅基片上光源的实现有很大的潜力。基于本发明制备的垂直结构硅基量子点发光器件，具有制备成本低、器件性能高等优点。
附图说明
图1至5显示为本发明提供的垂直结构硅基量子点发光器件的衬底转移方法于各步骤所呈现出的截面结构示意图。
元件标号说明
1 GaAs衬底
2 GaAs缓冲层
3 AlAs牺牲层
4 InAs量子点发光器件
5 硅衬底
6 BCB树脂材料层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
现有技术中，GaAs基外延层只能生长在与晶格失配较小的半导体材料上，而不能生长在InP、Si等晶格失配较大的半导体材料上，这严重影响了器件的光学性能，极大限制了异质集成技术的发展。对此，本发明提出了一种改善对策。
具体地，本发明提供一种垂直结构硅基量子点发光器件的衬底转移方法，包括步骤：
提供GaAs衬底1，于GaAs衬底1上生长外延层，所述外延层自下而上依次包括GaAs缓冲层2、AlAs牺牲层3和InAs量子点发光器件4，得到的结构如图1所示；且此步骤中，可以先对所述GaAs衬底1进行清洗干燥再生长所述外延层，比如先用丙酮和/或乙醇进行超声清洗，以清洗表面可能粘附的有机物，再用去离子水冲洗，最后用惰性气体吹干，这有利于制备出高品质的外延层；
提供硅衬底5，于所述硅衬底5表面形成BCB(苯并环丁烯)树脂材料层6，得到的结构如图2所示；且此步骤中，同样可以先对所述硅衬底5进行清洗干燥再形成所述BCB树脂材料层6，比如先用丙酮和乙醇进行超声清洗，以清洗表面可能粘附的有机物，再用去离子水冲洗，最后用惰性气体吹干，这有利于形成更均匀的BCB树脂材料层6，有利于后续的键合；
对涂布有BCB树脂材料层6的所述硅衬底5进行烘烤；
待烘烤后的硅衬底5冷却后，将硅衬底5和形成有外延层的GaAs衬底1键合得到键合片，其中，所述BCB树脂材料层6的表面和所述InAs量子点发光器件4的表面为键合面，得到的结构如图3所示；
将键合片置于惰性气体氛围下，对BCB树脂材料层6进行固化；
采用盐酸刻蚀液对所述键合片进行选择性刻蚀，以去除所述AlAs牺牲层3，由此将所述InAs量子点发光器件4转移至所述硅衬底5上，该过程可以参考图4和图5所示。且步骤之后，可以根据需要去除所述BCB树脂材料层，当然也可以根据需要保留。
本发明利用外延层剥离转移的方法，实现GaAs基InAs量子点发光器件4与硅基材料在同一晶片上的异质集成，和现有的外延生长方法相比，打破了半导体材料晶格失配的固有限制，能够将GaAs基半导体器件与晶格失配较大的硅基材料在同一晶片上实现异质集成。制备过程中采用的BCB键合材料均匀性好，稳定性高，不易损伤外延半导体器件结构。工艺步骤简单，无需外加机械力，不容易碎片，不影响器件的性能，有利于实现高性能的硅基光电集成电路。且该方法与现有的CMOS工艺完美兼容，有着极大的推广利用价值。
所述外延层的各材料层的厚度均需精心设置，如果厚度过小可能起不到对应材料层的作用，如果厚度过大则不仅会导致工艺时间的延长，同时膜层自身太厚也容易出现诸如应力过大等问题。在较优的示例中，所述GaAs缓冲层2的厚度为500nm～1000nm(如无特别说明，本实施例中在涉及数值范围的描述时均包括端点值)，比如为500nm、600nm、700nm、1000nm或者区间的任意值；所述AlAs牺牲层3的厚度较优地为500nm～2000nm，比如为500nm、600nm、700nm、1000nm、1500nm、2000nm或这区间的任意值。形成所述GaAs缓冲层2和AlAs牺牲层3的方法包括但不限于MBE和MOCVD方法中的一种或两种的结合。所述InAs量子点发光器件4包括由GaAs层、InAs量子点和GaAs层组成的垂直结构，形成所述InAs量子点发光器件4的方法同样包括但不限于MBE(分子束外延)和MOCVD方法中的一种或两种的结合。
作为示例，可以采用包括但不限于旋涂法于所述硅衬底5表面形成所述BCB树脂材料层6。在较优的示例中，旋涂过程中的转速为1000rpm～5000rpm，旋涂时间为30s～60s。
在一示例中，对所述硅衬底5进行烘烤的方法为，将所述硅衬底5正面朝上放在热板上烘烤2min～5min，热板温度较优地为120℃～150℃，其中，正面为所述BCB树脂材料层6所在的面。
在一示例中，所述键合时的温度为100℃～210℃，键合时间为100min～120min，更优地为120min。
在一较优的示例中，键合时采用多级升温保温的方式从100℃升至210℃对所述BCB树脂材料层6进行完全固化，所述多级升温保温包括：第一阶段，30min内从100℃升到150℃，并在150℃温度下保温30min；第二阶段，30min内从150℃升到210℃，并在210℃温度下保温30min。采用多级升温保温固化，可以使BCB材料层固化地更加均匀，因而在后续过程中可以对器件提供更好地保护。
所述盐酸刻蚀液的浓度和刻蚀时间等参数对是否能够充分刻蚀掉所述AlAs牺牲层而又确保不损伤其他材料层至关重要。发明人经大量实验得出，所述盐酸刻蚀液中，盐酸与去离子水的体积比较佳地为1:100～1:300，刻蚀温度为20℃～35℃，刻蚀时间为10min～20min。
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明做进一步详细说明。
①用MBE或MOCVD生长如图1所示的GaAs基外延片，其结构包括(001)的GaAs衬底1、厚度为500nm的GaAs缓冲层2、厚度为500nm的AlAs牺牲层3、由厚度70nm GaAs、2ml InAs量子点和70nm GaAs组成的垂直结构InAs量子点发光器件4。
②将GaAs基外延片和硅衬底用丙酮和乙醇各超声2次，每次5min，以清洗表面可能粘附的有机物，再用去离子水冲洗，然后用氮气吹干。
③在硅衬底5的表面滴取适量的BCB树脂材料，根据不同的厚度需求用1000rpm～5000rpm的速率进行旋涂，旋涂的时间不少于30s，将涂好BCB树脂材料层的硅衬底正面朝上放在热板上，对BCB树脂材料层进行预固化，热板温度为120℃～150℃，时间为2～5min，如图2所示。
④待硅衬底在室温下自然冷却后，将硅衬底与GaAs基外延片正面相对粘附在一起，利用键合机快速进行键合，如图3所示。
⑤将键合好的晶片放在氮气环境下，采用多级，比如采用二级升温保温的方式从100℃升至210℃对BCB进行完全固化，具体为：第一阶段，30min内从100℃升到150℃，并在150℃保温30min；第二阶段，30min内从150℃升到210℃，并在210℃保温30min。
⑥配置稀盐酸溶液，浓度为盐酸：去离子水＝1:100，1:200或1:250的稀盐酸溶液，在恒温30℃下进行腐蚀；将盛有稀盐酸溶液的烧杯放在温度调至30℃的恒温水浴缸中，将键合好的晶片放置在特定的聚瓷氟漏勺上，将漏勺放到盛有稀盐酸的烧杯中，进行选择性腐蚀，同时开始计时，腐蚀时间控制在10～20min之间；如图4所示，AlAs牺牲层被盐酸溶液选择性侧蚀，GaAs衬底会自然剥离，器件结构被成功转移到硅衬底上，而其他部分不会受到损伤。
⑦腐蚀完毕，将盛有转移成功的晶片的聚瓷氟漏勺从盛有稀盐酸的烧杯中迅速取出，在晶片表面稀盐酸溶液未完全蒸发之前，将漏勺放入盛有丙酮的烧杯中，上下移动漏勺反复涮洗晶片，且不要使晶片露出液面，洗涮完毕，再用去离子水冲洗，最后用氮气吹干后即可得到硅基InAs量子点发光器件结构，如图5所示。
本发明还提供一种垂直结构硅基量子点发光器件，所述垂直结构硅基量子点发光器件可以采用上述任一方案中所述的转移方法制备而成，故前述内容可以全文引用至此，出于简洁的目的不赘述。如图5所示，所述垂直结构硅基量子点发光器件包括硅衬底及位于所述硅衬底上的InAs量子点发光器件，所述InAs量子点发光器件包括由GaAs层、InAs量子点和GaAs层组成的垂直结构。在进一步的示例中，所述GaAs层的厚度为70nm，所述InAs量子点为2ml，所述GaAs层的厚度为70nm。本发明将垂直结构的InAs量子点发光器件集成于硅基上，可以提高其光学性能，而基于前述方法制备，则使得本发明提供的垂直结构硅基量子点发光器同时还具备具有制备成本低、器件性能高等优点，有着极大的产业利用价值。
综上所述，本发明提供一种垂直结构硅基量子点发光器件的衬底转移方法，包括步骤：提供GaAs衬底，于GaAs衬底上生长外延层，所述外延层自下而上依次包括GaAs缓冲层、AlAs牺牲层和InAs量子点发光器件；提供硅衬底，于所述硅衬底表面形成BCB树脂材料层；对涂布有BCB树脂材料层的所述硅衬底进行烘烤；待烘烤后的硅衬底冷却后，将硅衬底和形成有外延层的GaAs衬底键合得到键合片，其中，所述BCB树脂材料层的表面和所述InAs量子点发光器件的表面为键合面；将键合片置于惰性气体氛围下，对BCB树脂材料层进行固化；采用盐酸刻蚀液对所述键合片进行选择性刻蚀，以去除所述AlAs牺牲层，由此将所述InAs量子点发光器件转移至所述硅衬底上。本发明利用外延层剥离转移的方法，实现GaAs基InAs量子点发光器件与硅基材料在同一晶片上的异质集成，和现有的外延生长方法相比，打破了半导体材料晶格失配的固有限制，能够将GaAs基半导体器件与晶格失配较大的硅基材料在同一晶片上实现异质集成。制备过程中采用的BCB键合材料均匀性好，稳定性高，不易损伤外延半导体器件结构。工艺步骤简单，无需外加机械力，不容易碎片，不影响器件的性能，有利于实现高性能的硅基光电集成电路。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种垂直结构硅基量子点发光器件的衬底转移方法，其特征在于，包括步骤：
提供GaAs衬底，于GaAs衬底上生长外延层，所述外延层自下而上依次包括GaAs缓冲层、AlAs牺牲层和InAs量子点发光器件；
提供硅衬底，于所述硅衬底表面形成BCB树脂材料层；
对涂布有BCB树脂材料层的所述硅衬底进行烘烤；
待烘烤后的硅衬底冷却后，将硅衬底和形成有外延层的GaAs衬底键合得到键合片，其中，所述BCB树脂材料层的表面和所述InAs量子点发光器件的表面为键合面；
将键合片置于惰性气体氛围下，对BCB树脂材料层进行固化；
采用盐酸刻蚀液对所述键合片进行选择性刻蚀，以去除所述AlAs牺牲层，由此将所述InAs量子点发光器件转移至所述硅衬底上。
2.根据权利要求1所述的衬底转移方法，其特征在于，所述GaAs缓冲层的厚度为500nm～1000nm，AlAs牺牲层的厚度为500nm～2000nm，所述InAs量子点发光器件包括由底部GaAs层、InAs量子点和顶部GaAs层组成的垂直结构。
3.根据权利要求1所述的衬底转移方法，其特征在于，采用旋涂法于所述硅衬底表面形成所述BCB树脂材料层，旋涂过程中的转速为1000rpm～5000rpm，旋涂时间为30s～60s。
4.根据权利要求1所述的衬底转移方法，其特征在于，对所述硅衬底进行烘烤的方法为，将所述硅衬底正面朝上放在热板上烘烤2min～5min，热板温度为120℃～150℃，其中，正面为所述BCB树脂材料层所在的面。
5.根据权利要求1所述的衬底转移方法，其特征在于，所述键合时的温度为100℃～210℃，键合时间为100min～120min。
6.根据权利要求5所述的衬底转移方法，其特征在于，键合时采用多级升温保温的方式从100℃升至210℃对所述BCB树脂材料层进行完全固化，所述多级升温保温包括：第一阶段，30min内从100℃升到150℃，并在150℃温度下保温30min；第二阶段，30min内从150℃升到210℃，并在210℃温度下保温30min。
7.根据权利要求1所述的衬底转移方法，其特征在于，所述衬底转移方法还包括在提供所述GaAs衬底和硅衬底后，分别对所述GaAs衬底和硅衬底进行清洗干燥的步骤。
8.根据权利要求1-7任一项所述的衬底转移方法，其特征在于，所述盐酸刻蚀液中，盐酸与去离子水的体积比为1:100～1:300，刻蚀温度为20℃～35℃，刻蚀时间为10min～20min。
9.一种垂直结构硅基量子点发光器件，其特征在于，所述垂直结构硅基量子点发光器件采用如权利要求1-8任一项所述的衬底转移方法制备而成，所述垂直结构硅基量子点发光器件包括硅衬底及位于所述硅衬底上的InAs量子点发光器件，所述InAs量子点发光器件包括由底部GaAs层、InAs量子点和顶部GaAs层组成的垂直结构，所述底部GaAs层的厚度为70nm，所述InAs量子点为2ml，所述顶部GaAs层的厚度为70nm。
CN202110407456.XA 2021-04-15 2021-04-15 垂直结构硅基量子点发光器件的衬底转移方法 Active CN113130715B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110407456.XA CN113130715B (zh) 2021-04-15 2021-04-15 垂直结构硅基量子点发光器件的衬底转移方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110407456.XA CN113130715B (zh) 2021-04-15 2021-04-15 垂直结构硅基量子点发光器件的衬底转移方法

Publications (2)

Publication Number Publication Date
CN113130715A CN113130715A (zh) 2021-07-16
CN113130715B true CN113130715B (zh) 2022-09-02

Family

ID=76776802

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110407456.XA Active CN113130715B (zh) 2021-04-15 2021-04-15 垂直结构硅基量子点发光器件的衬底转移方法

Country Status (1)

Country Link
CN (1) CN113130715B (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151409A (ja) * 2000-11-16 2002-05-24 Nagoya Kogyo Univ 半導体装置及び半導体装置の製造方法
TW550834B (en) * 2002-02-15 2003-09-01 United Epitaxy Co Ltd Light emitting diode and its manufacturing method
JP4505794B2 (ja) * 2004-03-10 2010-07-21 信越半導体株式会社 発光素子の製造方法
TW200945506A (en) * 2008-04-18 2009-11-01 Quan-Cheng Du Method for combining semiconductor structure and substrate, and high luminous efficiency device manufactured by using the method
CN104810444B (zh) * 2015-03-04 2018-01-09 华灿光电(苏州）有限公司 发光二极管外延片及其制备方法、发光二极管芯片制备及衬底回收方法
CN104810256A (zh) * 2015-04-03 2015-07-29 华南师范大学 一种抑制InAs量子点中In偏析的生长方法
CN108192594A (zh) * 2018-01-24 2018-06-22 内蒙古民族大学 一种提高InAs单量子点荧光提取效率的方法
CN111403567B (zh) * 2020-04-01 2021-05-14 中国科学院半导体研究所 量子点单光子源及其微透镜阵列的湿法腐蚀制备方法

Also Published As

Publication number Publication date
CN113130715A (zh) 2021-07-16

Similar Documents

Publication Publication Date Title
US11133185B2 (en) Epitaxial lift-off process of graphene-based gallium nitride
Van Geelen et al. Epitaxial lift-off GaAs solar cell from a reusable GaAs substrate
US5641381A (en) Preferentially etched epitaxial liftoff of InP material
US4883561A (en) Lift-off and subsequent bonding of epitaxial films
CN106953234B (zh) 硅基单片集成激光器及其制作方法
CN109166952B (zh) 一种图形化蓝宝石衬底及其制备方法
CN111341894A (zh) 一种图形化蓝宝石复合衬底及其制备方法
CN113130715B (zh) 垂直结构硅基量子点发光器件的衬底转移方法
TWI734359B (zh) 用於製作光電半導體晶片的方法及其所使用的鍵合晶圓
TWI725418B (zh) 磊晶於異質基板之結構及其製備方法
CN110676384A (zh) 一种氮化硼封装的二维有机-无机异质结及其制备方法
KR20160047759A (ko) 분리 가능한 기판위에 복수의 태양전지층이 형성되는 다중접합 태양전지의 구조 및 그 제조방법
CN112993096B (zh) 一种单光子源集成器件加工方法
CN108933193B (zh) 一种铁磁半导体薄膜的转移方法及应用
CN116995172B (zh) 一种绿光led芯片及其制备方法
CN112186052A (zh) 一种深紫外多波长msm窄带光电探测器及其制备方法
WO2021192938A1 (ja) 接合ウェーハの製造方法及び接合ウェーハ
JP4569026B2 (ja) 半導体基板及びその製造方法
CN1221037C (zh) 半导体光检测器的制作方法
WO2012036177A1 (ja) ウェーハの表面処理方法および製造方法
CN110767533A (zh) 一种晶圆级MoS2单层薄膜的制备方法
CN105762065B (zh) 一种高晶体质量的氮化物外延生长的方法
KR102028507B1 (ko) 선택영역 성장법을 이용한 기판 재활용 방법
JP2000174325A (ja) 異なる結晶格子を持つ結晶性基板を接着するためのプロセス
CN210467888U (zh) 一种氮化硼封装的二维有机-无机异质结

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant