CN110767533A - 一种晶圆级MoS2单层薄膜的制备方法 - Google Patents

一种晶圆级MoS2单层薄膜的制备方法 Download PDF

Info

Publication number
CN110767533A
CN110767533A CN201911018812.8A CN201911018812A CN110767533A CN 110767533 A CN110767533 A CN 110767533A CN 201911018812 A CN201911018812 A CN 201911018812A CN 110767533 A CN110767533 A CN 110767533A
Authority
CN
China
Prior art keywords
layer
mos
wafer
pmma
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911018812.8A
Other languages
English (en)
Other versions
CN110767533B (zh
Inventor
李国强
唐鑫
王文樑
胡智凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201911018812.8A priority Critical patent/CN110767533B/zh
Publication of CN110767533A publication Critical patent/CN110767533A/zh
Application granted granted Critical
Publication of CN110767533B publication Critical patent/CN110767533B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明公开了一种晶圆级MoS2单层薄膜的制备方法，包括S1在衬底上依次生长缓冲层及GaN外延层；S2在GaN外延层上生长厚度均匀的MoS2层薄膜外延；S3在MoS2层上敷满PMMA苯甲醚溶液，匀胶后加热固化，得到PMMA层；S4在PMMA层上沉积保护层，得到晶圆片；S5将晶圆片置于腐蚀液中，直至晶圆片外圈充满气泡；S6剥离及清洗后，退火改善MoS2与GaN层界面质量，完成晶圆级MoS2单层薄膜的制备。本发明成功制备晶圆级MoS2单层薄膜，与传统的CMOS工艺相兼容，在制备过程中无复杂操作和其他有害副产物产生，同时运用该工艺重现性和可控性良好，推动了未来二维材料与器件在集成领域的发展。

Description

一种晶圆级MoS2单层薄膜的制备方法
技术领域
本发明属于二维材料制备领域，具体涉及一种晶圆级MoS2单层薄膜的制备方法。
背景技术
近年来，以石墨烯为代表的二维材料引起了国际上的广泛关注，这些超薄的二维材料，具有1nm以下的厚度，拥有与体材料截然不同的新奇特性，在电子器件、生物医学和催化等领域展现出巨大的应用潜力。但是，石墨烯的零带隙特性是限制其在电子学领域应用的重要因素之一。在这方面，二维过渡金属硫属化合物具有天然的半导体特性，被科学界认为是延续摩尔定理的理想材料。其中，二硫化钼(molybdenum disulfide，MoS2)是一种典型的过渡金属硫属化合物，具有硫(S)-钼(Mo)-硫(S)的三明治结构。与体材料相比，二维MoS2具有优异的柔韧性、透明度以及较高的室温载流子迁移率，特别地，二维MoS2具有直接带隙特性且其带隙约为1.8eV，更加满足未来半导体器件更薄、更轻、更灵敏的应用需求，在柔性电子器件、大规模集成电路以及超灵敏光电探测器等领域有着广阔的应用前景。
为了实现二维MoS2在规模化电子器件及集成电路等领域的产业化应用，高质量、晶圆级MoS2单层薄膜的制备显得尤为重要。为此，国内外研究者们采用各种制备工艺来获得MoS2单层薄膜，包括磁控溅射、原子层沉积、化学气相沉积、脉冲激光沉积以及机械剥离法等。然而，不可否认的是，薄膜尺寸及晶向或层数不可控，单层及少层薄膜产率低的问题仍亟待解决。
发明内容
为了克服现有技术存在的缺点与不足，本发明提供一种晶圆级MoS2单层薄膜的制备方法。本方法是一种“自下而上”外延生长与“自上而下”剥离工艺相结合的技术方案。
本发明采用如下技术方案：
一种晶圆级MoS2单层薄膜的制备方法，包括如下步骤：
S1在衬底上依次生长AIN缓冲层、AlxGa1-xN多层缓冲层及GaN外延层；
S2以硫和氧化钼粉末为源，在GaN外延层上生长厚度均匀的MoS2层薄膜外延；
S3在MoS2层上敷满PMMA苯甲醚溶液，匀胶后加热固化，得到PMMA层；
S4在PMMA层上沉积SiO2保护层，得到晶圆片；
S5将晶圆片置于腐蚀液中去除外圈GaN层，直至晶圆片外圈充满气泡，剥离PMMA后制得与GaN层紧密贴合的单层MoS2薄膜；
S6清洗后，退火改善MoS2与GaN层界面质量，完成晶圆级MoS2单层薄膜的制备。
优选的，所述S1中，AlxGa1-xN多层缓冲层结构为300nmAl0.3Ga0.7N/150nmAl0.6Ga0.7N/100nmAl0.9Ga0.7N。
优选的，AlN缓冲层为200～350nm、AlxGa1-xN多层缓冲层为500～600nm，GaN层为400～500nm。
GaN外延层晶体质量、表面粗糙度以及裂纹数量是能否获得大尺寸、单晶MoS2薄膜关键因素之一。通过生长AlN缓冲层和AlxGa1-xN多层缓冲层来调控应力和减少位错，是获得高质量、无裂纹GaN外延层的有效途径。
优选的，所述S1中，MoS2层薄膜外延的生长方法包括脉冲激光沉积、化学气相沉积、原子层沉积和分子束外延。
优选的，所述S2中，硫、氧化钼粉末粒径≤2μm。
优选的，硫粉的沉积温度为300～400℃，进一步优选为310～350℃；氧化钼粉的沉积温度为700～800℃，进一步优选为760～800℃。
优选的，所述MoS2层的厚度为20～25nm，当薄膜厚度大于25nm时，剥离后制得的MoS2薄膜为少层；当薄膜厚度小于20nm时，剥离后MoS2薄膜容易全部脱落。
优选的，所述PMMA苯甲醚溶液质量分数为4～6％，匀胶机转速为3600r/min，匀胶时间为120S，固化温度为100～150℃，固化时间为30～45min。
优选的，SiO2保护层厚度在50～100nm区间。保护层过厚，会增加剥离难度。
优选的，所述腐蚀液为80℃，4mol/L的热磷酸，腐蚀时间约为30min，当腐蚀液酸性过强，浸泡时间过长时，GaN层会被酸液过度腐蚀，随之，MoS2层容易全部脱落。
本发明的有益效果：
(1)本方法通过PMMA辅助液相转移技术，制得晶圆级MoS2单层薄膜；该技术主要基于MoS2层状结构特性，即层与层之间仅靠微弱的范德华力相连，而易被剥离；而底层MoS2薄膜与GaN层之间具有良好的晶格匹配，两者之间存在较强的键力作用，而不易被剥离，这是一种“自下而上”外延生长和“自上而下”剥离工艺相结合的新工艺，与传统的CMOS工艺相兼容，在制备过程中无复杂操作和其他有害副产物产生，同时运用该工艺重现性和可控性良好，推动了未来二维材料与器件在集成领域的发展。
(2)本发明SiO2保护层厚度在50～100nm区间，避免了保护层过厚，增加剥离难度的问题。
(3)MoS2薄膜厚度应在20～25nm区间，可以准确获得单层MoS2薄膜，避免过厚剥离制得MoS2薄膜为少层，过薄制得的MoS2薄膜容易全部脱落。
附图说明
图1是本发明剥离前晶圆片上外延结构示意图；
图2是GaN外延片拉曼光谱图；
图3是本发明实施例1中晶圆级MoS2多层薄膜拉曼光谱图；
图4是本发明实施例2中晶圆级MoS2多层薄膜拉曼光谱图；
图5是本发明实施例3中晶圆级MoS2多层薄膜拉曼光谱图；
图6是本发明实施例1、2、3中涉及的GaN外延片、MoS2外延片以及剥离后单层MoS2晶圆片。
具体实施方式
下面结合实施例及附图，对本发明作进一步地详细说明，但本发明的实施方式不限于此。
实施例
一种晶圆级MoS2单层薄膜的制备方法，包括如下步骤：
S1将Si(111)置于5％氢氟酸溶液，去离子水超声清洗各60秒，甩干后得到衬底1；
S2将衬底送入MOCVD反应室内，反应室温度保持在1080℃，气压稳定在120Torr，通入氢气、氨气、氮气、三甲基铝和三甲基镓，在衬底上依次外延厚约200nm的AlN缓冲层2和厚约500nm的Al0.3Ga0.7N/Al0.6Ga0.4N/Al0.9Ga0.1N三层缓冲层3；
S3降低反应室温度至1000℃，气压保持为150Torr，通入氮气、氨气和三甲基镓，在缓冲层上外延厚度约为400nm GaN层4，其拉曼光谱如图2所示；
S4将S3得到的外延片移入分子束外延(MBE)腔室，维持反应室的压力在7.5×10- 5Pa，以MoO3、S粉末(粒径＜2μm)为源，设置蒸发温度分别为770℃和330℃，在生长速度为
Figure BDA0002246534820000041
条件下，生长厚度为23nm的MoS2薄膜5，其拉曼光谱如图3所示；
S5将5％质量分数的PMMA苯甲醚溶液敷满外延片，移入匀胶机中，设置转速为3600r/min，时间为120s，使PMMA溶胶涂覆均匀，随后放在加热台上，设置温度100℃，固化时间40min，最终得到厚度为10μm的PMMA层6；
S6外延片移入等离子体增强化学气相沉积(PECVD)设备中，维持反应温度在230℃，气压稳定在150Torr的条件，通入笑气、硅烷在PMMA层上沉积厚度为70nm的二氧化硅保护层7，如图1所示；
S7将S6得到的外延片置于80℃，4mol/L的热磷酸中腐蚀30min，此时晶圆片外圈充满气泡，则代表外圈GaN层已被去除，即可取出晶圆片，用镊子剥离去PMMA层，剥离后实物图如图6所示；
S8剥离后，将晶圆片放入丙酮中浸泡2h去除表面残留的PMMA，自然晾干后，在450℃下高温退火改善MoS2与GaN层界面性质，完成晶圆级MoS2单层薄膜的制备。
实施例2
S1将Si(111)置于5％氢氟酸溶液，去离子水超声清洗各60秒，甩干后得到衬底；
S2将衬底送入MOCVD反应室内，反应室温度保持在1080℃，气压稳定在120Torr，通入氢气、氨气、氮气、三甲基铝和三甲基镓，在衬底上依次外延厚约300nm的AlN缓冲层和厚约550nm的Al0.3Ga0.7N/Al0.6Ga0.4N/Al0.9Ga0.1N三层缓冲层；
S3降低反应室温度至1000℃，气压保持为150Torr，通入氮气、氨气和三甲基镓，在缓冲层上外延厚度约为450nm GaN层，其拉曼光谱如图2所示；
S4将S3得到的外延片移入分子束外延(MBE)腔室，维持反应室的压力在7.5×10- 5Pa，以MoO3、S粉末(粒径＜2μm)为源，设置蒸发温度分别为770℃和330℃，在生长速度为
Figure BDA0002246534820000042
条件下，生长厚度为23nm的MoS2薄膜，其拉曼光谱如图4所示；
S5将6％质量分数的PMMA苯甲醚溶液敷满外延片，移入匀胶机中，设置转速为3600r/min，时间为120s，使PMMA溶胶涂覆均匀，随后放在加热台上，设置温度130℃，固化时间40min，最终得到厚度为12μm的PMMA层；
S6外延片移入等离子体增强化学气相沉积(PECVD)设备中，维持反应温度在230℃，气压稳定在150Torr的条件，通入笑气、硅烷在PMMA层上沉积厚度为80nm的二氧化硅保护层；
S7将外延片置于80℃，4mol/L的热磷酸中腐蚀30min，此时晶圆片外圈充满气泡，则代表外圈GaN层已被去除，即可取出晶圆片,用镊子剥离去PMMA层，剥离后实物图如图6所示；
S8剥离后，将晶圆片放入丙酮中浸泡2h去除表面残留的PMMA，自然晾干后，在450℃下高温退火改善MoS2与GaN层界面性质，完成晶圆级MoS2单层薄膜的制备。
实施案例3
一种晶圆级MoS2单层薄膜的制备方法，包括如下步骤：
S1将Si(111)置于5％氢氟酸溶液，去离子水超声清洗各60秒，甩干后得到衬底；
S2将甩干后的衬底送入MOCVD反应室内，反应室温度保持在1080℃，气压稳定在120Torr，通入氢气、氨气、氮气、三甲基铝和三甲基镓，在衬底上依次外延厚约350nm的AlN缓冲层和厚约600nm的Al0.3Ga0.7N/Al0.6Ga0.4N/Al0.9Ga0.1N三层缓冲层；
S3降低反应室温度至1000℃，气压保持为150Torr，通入氮气、氨气和三甲基镓，在缓冲层上外延厚度约为500nm GaN层，其拉曼光谱如图2所示；
S4将外延片移入分子束外延(MBE)腔室，维持反应室的压力在7.5×10-5Pa，以MoO3、S粉末(粒径＜2μm)为源，设置蒸发温度分别为780℃和330℃，在生长速度为
Figure BDA0002246534820000051
条件下，生长厚度为20nm的MoS2薄膜，其拉曼光谱如图5所示；
S5将6％质量分数的PMMA苯甲醚溶液敷满外延片，移入匀胶机中，设置转速为3600r/min，时间为120s，使PMMA溶胶涂覆均匀，随后放在加热台上，设置温度150℃，固化时间40min，最终得到厚度为11μm的PMMA层；
S6将外延片移入等离子体增强化学气相沉积(PECVD)设备中，维持反应温度在230℃，气压稳定在150Torr的条件，通入笑气、硅烷在PMMA层上沉积厚度为90nm的二氧化硅保护层；
S7将外延片置于80℃，4mol/L的热磷酸中腐蚀30min，此时晶圆片外圈充满气泡，则代表外圈GaN层已被去除，即可取出晶圆片,用镊子剥离去PMMA层，剥离后实物图如图6所示；
S8剥离后，将晶圆片放入丙酮中浸泡2h去除表面残留的PMMA，自然晾干后，在450℃下高温退火改善MoS2与GaN层界面性质，完成晶圆级MoS2单层薄膜的制备。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受所述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (10)

1.一种晶圆级MoS2单层薄膜的制备方法，其特征在于，包括如下步骤：
S1在衬底上依次生长AIN缓冲层、AlxGa1-xN多层缓冲层及GaN外延层；
S2以硫和氧化钼粉末为源，在GaN外延层上生长厚度均匀的MoS2层薄膜外延；
S3在MoS2层上敷满PMMA苯甲醚溶液，匀胶后加热固化，得到PMMA层；
S4在PMMA层上沉积SiO2保护层，得到晶圆片；
S5将晶圆片置于腐蚀液中去除外圈GaN层，直至晶圆片外圈充满气泡，剥离PMMA后制得与GaN层紧密贴合的单层MoS2薄膜；
S6清洗后，退火改善MoS2与GaN层界面质量，完成晶圆级MoS2单层薄膜的制备。
2.根据权利要求1所述的制备方法，其特征在于，所述S1中衬底材料包括蓝宝石、硅、碳化硅、氮化镓、氧化锌、铝或铜中的任意一种。
3.根据权利要求1所述的制备方法，其特征在于，所述S2及S4中，生长方法包括化学气相沉积方法、脉冲激光沉积方法、原子层沉积方法或分子束外延方法的任意一种。
4.根据权利要求1所述的制备方法，其特征在于，所述S3中PMMA苯甲醚溶液质量分数为4～6％，匀胶机转速为3600r/min，匀胶时间为120S，固化温度为100～150℃，固化时间为30～45min。
5.根据权利要求1所述的制备方法，其特征在于，所述S5中，腐蚀液为热磷酸，其温度80℃，摩尔比为4mol/L，腐蚀时间约30min。
6.根据权利要求1所述的制备方法，其特征在于，所述MoS2层厚度为20-25nm。
7.根据权利要求1所述的制备方法，其特征在于，所述SiO2保护层的厚度为20～25nm。
8.根据权利要求1所述的制备方法，其特征在于，所述PMMA层的厚度为10～12μm。
9.根据权利要求1所述的制备方法，其特征在于，所述退火的温度为450度。
10.根据权利要求1所述的制备方法，其特征在于，硫、氧化钼粉末粒径≤2μm，硫粉的沉积温度为300～400℃，氧化钼粉的沉积温度为700～800℃。
CN201911018812.8A 2019-10-24 2019-10-24 一种晶圆级MoS2单层薄膜的制备方法 Active CN110767533B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911018812.8A CN110767533B (zh) 2019-10-24 2019-10-24 一种晶圆级MoS2单层薄膜的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911018812.8A CN110767533B (zh) 2019-10-24 2019-10-24 一种晶圆级MoS2单层薄膜的制备方法

Publications (2)

Publication Number Publication Date
CN110767533A true CN110767533A (zh) 2020-02-07
CN110767533B CN110767533B (zh) 2022-05-24

Family

ID=69333450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911018812.8A Active CN110767533B (zh) 2019-10-24 2019-10-24 一种晶圆级MoS2单层薄膜的制备方法

Country Status (1)

Country Link
CN (1) CN110767533B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113774356A (zh) * 2021-09-15 2021-12-10 复旦大学 一种晶圆级二维材料生长方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102031560A (zh) * 2009-09-30 2011-04-27 中国科学院半导体研究所 制备大尺寸GaN自支撑衬底的方法
US20140245946A1 (en) * 2013-03-01 2014-09-04 Massachusetts Institute Of Technology Synthesis and Transfer of Transition Metal Disulfide Layers on Diverse Surfaces
US20160308006A1 (en) * 2015-04-16 2016-10-20 Cornell University Monolayer films of semiconducting metal dichalcogenides, methods of making same, and uses of same
CN106098533A (zh) * 2016-06-27 2016-11-09 深圳大学 以GaN为衬底制备二硫化钼薄膜的方法
CN106558475A (zh) * 2016-11-16 2017-04-05 中国科学院物理研究所 晶圆级单层二硫化钼膜及其制备方法
US20170250075A1 (en) * 2013-12-18 2017-08-31 Imec Vzw Method of Producing Transition Metal Dichalcogenide Layer
CN107963667A (zh) * 2017-11-24 2018-04-27 中南大学 一种无支撑MoS2纳米带的获取方法
CN108206218A (zh) * 2018-02-02 2018-06-26 华南理工大学 一种MoS2基金属半导体场效应晶体管及其制备方法
CN109103072A (zh) * 2018-08-28 2018-12-28 湘潭大学 一种大面积单层及少层二硫化钼薄膜的转移方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102031560A (zh) * 2009-09-30 2011-04-27 中国科学院半导体研究所 制备大尺寸GaN自支撑衬底的方法
US20140245946A1 (en) * 2013-03-01 2014-09-04 Massachusetts Institute Of Technology Synthesis and Transfer of Transition Metal Disulfide Layers on Diverse Surfaces
US20170250075A1 (en) * 2013-12-18 2017-08-31 Imec Vzw Method of Producing Transition Metal Dichalcogenide Layer
US20160308006A1 (en) * 2015-04-16 2016-10-20 Cornell University Monolayer films of semiconducting metal dichalcogenides, methods of making same, and uses of same
CN106098533A (zh) * 2016-06-27 2016-11-09 深圳大学 以GaN为衬底制备二硫化钼薄膜的方法
CN106558475A (zh) * 2016-11-16 2017-04-05 中国科学院物理研究所 晶圆级单层二硫化钼膜及其制备方法
CN107963667A (zh) * 2017-11-24 2018-04-27 中南大学 一种无支撑MoS2纳米带的获取方法
CN108206218A (zh) * 2018-02-02 2018-06-26 华南理工大学 一种MoS2基金属半导体场效应晶体管及其制备方法
CN109103072A (zh) * 2018-08-28 2018-12-28 湘潭大学 一种大面积单层及少层二硫化钼薄膜的转移方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
PARK, W ET AL.: "Domain Aligned Growth of Molybdenum Disulfide on Various Substrates by Chemical Vapor Deposition", 《SCIENCE OF ADVANCED MATERIALS》 *
WANG, Y ET AL.: "Feasibility of Large-Scale MoS2 Thin-Film Transistors on a GaN Substrate", 《ACS APPLIED ELECTRONIC MATERIALS》 *
YAN, PF ET AL.: "Epitaxial growth and interfacial property of monolayer MoS2 on gallium nitride", 《RSC ADVANCES》 *
卓然然: "范德华异质结紫外光电探测器的设计与性能研究", 《中国优秀博硕士学位论文全文数据库(博士) 工程科技Ⅰ辑》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113774356A (zh) * 2021-09-15 2021-12-10 复旦大学 一种晶圆级二维材料生长方法

Also Published As

Publication number Publication date
CN110767533B (zh) 2022-05-24

Similar Documents

Publication Publication Date Title
US11133185B2 (en) Epitaxial lift-off process of graphene-based gallium nitride
TWI736554B (zh) ＳｉＣ複合基板之製造方法
TWI698908B (zh) ＳｉＣ複合基板之製造方法及半導體基板之製造方法
CN105895576B (zh) 一种离子注入剥离制备半导体材料厚膜的方法
WO2018086380A1 (zh) 一种大尺寸iii-v异质衬底的制备方法
TWI738665B (zh) ＳｉＣ複合基板之製造方法
TWI834703B (zh) ＧａＮ層合基板的製造方法
CN106868472B (zh) 一种氮化物外延片的生长方法及氮化镓激光器
CN113832432B (zh) 一种二维化合物半导体薄膜的制备方法
CN110767533B (zh) 一种晶圆级MoS2单层薄膜的制备方法
CN105977135B (zh) 基于二硫化锡和磁控溅射氮化铝的氮化镓生长方法
CN116590795A (zh) 一种利用陶瓷衬底生长单晶GaN自支撑衬底的方法
CN112219262B (zh) 用于制备可转移的薄层的方法
CN116590687A (zh) AlN薄膜外延片和AlN薄膜的制备方法及应用
JP2015512149A (ja) 多層金属支持体
CN102220640B (zh) 氮化镓单晶的制备方法
CN108428621A (zh) 一种在非晶态SiO2衬底上生长GaN薄膜的方法
CN113871473A (zh) 一种控制范德瓦耳斯外延与远程外延生长模式的装置及方法
WO2021026872A1 (zh) 一种半导体薄膜层的转移方法及复合晶圆的制备方法
CN105483617A (zh) 一种在非硅衬底上制备Mg2Si薄膜的方法
TWI221001B (en) A method for growing a GaAs epitaxial layer on Ge/GeSi/Si substrate
JP2015513214A (ja) 多層金属支持体
CN117344384B (zh) 高质量氮化物薄膜的远程外延生长方法、复合衬底及应用
CN107768347A (zh) GaN与Si异质键合结构
WO2022017462A1 (zh) 一种自支撑衬底的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant