CN112219262B - 用于制备可转移的薄层的方法 - Google Patents

用于制备可转移的薄层的方法 Download PDF

Info

Publication number
CN112219262B
CN112219262B CN201880085526.0A CN201880085526A CN112219262B CN 112219262 B CN112219262 B CN 112219262B CN 201880085526 A CN201880085526 A CN 201880085526A CN 112219262 B CN112219262 B CN 112219262B
Authority
CN
China
Prior art keywords
substrate
semiconductor material
silicon layer
layer
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880085526.0A
Other languages
English (en)
Other versions
CN112219262A (zh
Inventor
P·罗卡伊卡巴罗卡斯
陈王华
罗曼·卡里乌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electricite de France SA
Centre National de la Recherche Scientifique CNRS
Ecole Polytechnique
TotalEnergies SE
Institut Photovoltaique dIle de France IPVF
Original Assignee
Electricite de France SA
Centre National de la Recherche Scientifique CNRS
Ecole Polytechnique
Total SE
Institut Photovoltaique dIle de France IPVF
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electricite de France SA, Centre National de la Recherche Scientifique CNRS, Ecole Polytechnique, Total SE, Institut Photovoltaique dIle de France IPVF filed Critical Electricite de France SA
Publication of CN112219262A publication Critical patent/CN112219262A/zh
Application granted granted Critical
Publication of CN112219262B publication Critical patent/CN112219262B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明涉及一种用于制备包括至少一个全单晶半导体层的半导体材料的方法，该方法包括以下步骤：(i)预处理第一衬底的表面以容纳单晶硅层；(ii)在步骤(i)中获得的单晶硅层上，使用等离子体增强化学气相沉积(PECVD)，通过具有生长速率梯度的外延生长来沉积单晶硅层；以及(iii)在步骤(ii)中获得的单晶硅层上外延生长半导体材料的单晶层，由此获得包括至少一个全单晶半导体层的材料。本发明还涉及一种多层材料，该多层材料包括半导体材料的单晶层。

Description

用于制备可转移的薄层的方法
技术领域
本发明涉及包括一个或多个薄层的器件领域，这样的器件也称为多层材料器件、电子器件或光电器件，尤其是半导体器件，特别是光伏电池。本发明还涉及纳米技术、光电子学和光伏技术领域。
背景技术
现有技术中已知用于制造包括薄层的器件的多种方法。特别已知的是各种用于制备半导体器件，特别是用于制造光伏电池的方法。在这些技术中，我们发现通过外延法可以制备薄层。一旦薄层被外延，就可以将该层从其衬底上分层或剥离，并将该层转移到另一感兴趣的衬底上，或者例如，更便宜的衬底上。对于这种分层或剥离，作为示例可以引用以下工艺：
SOITEC SmartcutTM工艺，用于将薄晶体层从施主衬底转移到支撑衬底。该技术基于光离子(特别是氢)的注入和通过分子粘附的键合之间的联合，从而将超薄单晶层从一个衬底转移到另一个衬底；
基于使用多孔硅的方法：在外延之前，通过HF溶液中的电化学蚀刻，在衬底表面下方形成至少两个孔隙率不同的区域。高温下的退火处理可能会破坏多孔区域，从而使感兴趣的部分剥离。
牺牲层方法，充当外延生长的结晶缓冲，在沉积后可以被蚀刻或去除。此方法主要用于外延III-V半导体。
但是，这些方法要么昂贵，难以实施，要么其应用受到限制。这些方法的缺点在于它们涉及用于注入H+离子和/或在高温(＞700℃)下热处理的步骤，其中上述步骤实施起来复杂且成本高。高温退火还将这些方法限制在能够耐受退火温度的晶体硅衬底或耐火材料上。外延生长已被证明是生产超薄单晶层的合适途径，特别是因为它可以完美控制层的厚度和掺杂。另外，由于可以在低温(＜200℃)下进行生长，这使得外延法成为低成本的方法。然而，在这类方法中，将外延层转移到低成本衬底上是至关重要的步骤。因此，需要开发创新性方法以应对现有技术问题。
发明内容
本发明旨在解决提供一种用于制造包括至少一个全单晶半导体层的晶体半导体材料的方法的技术问题，该全单晶半导体层易于从其上制备有半导体层的衬底上剥离下来。本发明特别旨在将半导体层转移到另一个衬底上，最好是转移到低成本衬底或具有感兴趣特性的衬底上。特别地，期望使用例如具有比第一衬底更低成本的第二衬底，或柔性衬底。本发明旨在解决提供一种可以回收第一衬底的方法的技术问题。
本发明的目的还在于解决提供一种用于制造便宜的多层半导体材料的方法的技术问题。
本发明的目的还在于解决提供一种用于制造特别是对于各种工业应用都易于实施的多层半导体材料的方法。
本发明的目的还在于解决提供一种用于制备光伏电池的方法的技术问题。
本发明的目的还在于解决提供一种新的多层半导体材料的技术问题，该新的多层半导体材料例如用于光伏电池应用，特别是用于衬底不是生长衬底的光伏电池。
本发明的目的还在于解决提供包括沉积在柔软或柔性衬底上的一个或多个半导体层的材料的技术问题。
具体实施方式
本发明人已经开发了一种新的制备方法，该新的制备方法使得能够解决上述一个或多个技术问题。该方法允许制备半导体材料以解决上述一个或多个技术问题。
本发明尤其涉及一种用于制备包括至少一个全单晶半导体层的半导体材料的方法，所述方法包括以下步骤：
(i)预处理第一衬底的表面以容纳单晶硅层；
(ii)在步骤(i)中获得的单晶硅层上，使用等离子体增强化学气相沉积(PECVD)，通过具有生长速率梯度的外延生长来沉积单晶硅层；以及
(iii)在步骤(ii)中获得的单晶硅层上外延生长半导体材料的单晶层，由此获得包括至少一个全单晶半导体层的材料。
例如，Roca I Cabarrocas等人(Pere Roca i Cabarrocas,Romain Cariou,Martin Labrune.Low temperature plasma deposition of silicon thin films:Fromamorphous to crystalline.Journal of Non-Crystalline Solids,Elsevier,2012,358(17),pp.2000-2003.<10.1016/j.jnoncrysol.2011.12.113>.<hal-00806450>)在2012年已经描述了通过PECVD沉积非常薄(或超薄)的单晶硅层。然而，在根据现有技术的PECVD沉积物中，条件是固定的，即，产生等离子体的条件不改变。然而，本发明人已经证明，外延生长速率梯度使得能够在单晶硅层中产生脆弱区域，该脆弱区域能够被破坏以便分离在单晶硅的脆性区域的任一侧上接触的层。因此，我们可以容易地从第一衬底上剥离单晶硅和沉积在与第一衬底相反的面上的层。
术语“外延生长速率梯度”应理解为是指对纳米级厚度的层施加不同沉积速率的PECVD条件。这些PECVD条件可以容易地通过能够执行PECVD的设备的操作参数来确认，并且这些PECVD条件在PECVD阶段期间变化，和/或通过由此沉积的层的机械性能和/或化学组成(特别是氢含量)的变化来确认。
优选地，在步骤(iii)中的外延生长之后，本发明的方法包括：步骤(iv)，至少剥离在步骤(iii)中通过外延生长形成的所述半导体材料层，以使其与第一衬底物理分离，以及步骤(v)：至少将通过外延生长形成的所述半导体材料层转移到第二衬底上。
根据一种变型，预处理第一衬底的表面(i)包括去除存在于将要容纳硅层的第一衬底表面上的氧化物。
本领域技术人员已知的任何清洁方法可以用于去除存在于第一衬底表面上的氧化物。
根据一种实施方式，可以通过清洁方法来去除存在于第一衬底表面上的氧化物，该清洁方法包括使用基于氢氟酸或碱性酸的一种或多种化学溶液和/或基于氟化物的等离子体(SF6、SiF4、NF3、F2)。
对于第一衬底没有特别限制，只要可以通过外延生长在其表面上沉积硅层即可。根据一种实施方式，第一衬底选自Si、Ge、SiGe或其他半导体材料，例如III-V型半导体材料。
作为III-V型半导体材料，我们可以提及门捷列夫元素周期表的III族(硼、镓、铝、铟等)和V族(砷、锑、磷等)的一种或多种元素的化合物，例如GaN、GaP、GaAs、GaSb、InN、InP、InAs、BN、BP、Bas、AlN、AlP，或三元合金，例如InxGa1-xAs、AlxGa1-xAs。我们还可以引用属于第12族和硫族元素的元素的半导体合金，例如CdS、CdSe、CdTe、ZnO、ZnS、ZnTe、CdZnTe(CZT)或硒化铜铟镓(CIGS)。
通常，第一衬底是硅“晶圆”，即硅的“切片”或“晶圆”。硅晶圆可以具有多种尺寸，并且通常为直径为100mm至300mm的盘的形式，或者为边长为20mm至500mm的矩形的形式。厚度通常为0.1至1mm的量级，并且通常为0.3mm的量级。
有利地，在剥离包括一个或多个半导体层的材料之后，将第一衬底回收以用于新用途。典型地，例如根据本发明的方法，对衬底进行清洁处理以去除外延硅层，从而提供例如将用于容纳通过PECVD沉积的新硅层的晶体硅表面。因此，根据本发明的方法，我们可以回收硅晶圆。
PECVD是一种通常用于由气态(蒸气)状态在衬底上沉积薄层的方法。
有利地，使用PECVD的沉积在外延和微晶范畴之间的中间范畴下实施。因此，根据本发明的使用PECVD的沉积使得能够在掺有高浓度氢原子的单晶硅层内形成至少一个脆性层。
有利地，使用PECVD的沉积步骤(ii)被实施用于形成SiH3自由基的等离子体的形成，以及然后用于形成硅团簇的等离子体的形成。
因此，由于沉积条件，本发明有利地使得能够通过PECVD在硅的同一外延生长步骤中形成脆性区域。
特别地，使用PECVD的沉积包括硅单晶层的生长速率梯度。特别地，该梯度可以由不同的生长速率产生。它可以是沉积速率的不连续变化，例如具有两个或三个不同的沉积速率，或者可以是沉积速率的连续变化。使用PECVD的生长速率可以例如通过设备的配置和/或沉积条件来确定。因此，我们可以例如使用不同密度的等离子体功率、压力、气体流速或衬底的温度，以获得生长速率梯度，从而获得不同的生长速率。
在各种可能的实施方式中，本发明还涉及以下特征，这些特征可以单独考虑或根据其技术上所有可行的组合来考虑，其中每个特征对于PECVD的步骤(ii)和/或步骤(iii)均具有特定的优点。
持续时间可以是例如10秒到10分钟，
射频等离子体的功率密度可以是例如10到250mW/cm2，
气体混合物的压力可以是例如200至400Pa，
沉积温度可以是例如100至400℃，
SiH4的气体流速可以为例如0.5至5sccm(意为在温度和压力的标准条件下表示的“标准立方厘米每分钟”或cm3/min)，
氢气流速可以是例如10至500Ncm3/min(在温度和压力的标准条件下表示)。
或者，可以使用氦来弱化硅层。
根据一种优选的变型，可以使用氢来弱化Si层。
氢的存在显著影响沉积层的稳定性和机械应力。根据本发明，该特性用于使得后续非常容易地剥离沉积在使用PECVD获得的单晶硅层上的层。
有利地，使用PECVD的沉积(ii)和外延生长(iii)的温度小于400℃。这样的温度有利地使得能够降低制造过程的操作成本。有利地，使用PECVD的沉积和外延生长的温度低于250℃。典型地，温度为200℃。
有利地，通过PECVD的外延生长获得的硅层具有组成梯度。组成梯度是指，例如，具有氢原子浓度的组成在通过PECVD获得的硅层的厚度上变化。通常，根据本发明，通过PECVD获得的硅层具有氢浓度峰值。该氢浓度峰值通常在衬底和第一外延层之间的界面处。氢浓度峰值可以超过1×1021原子/cm3，并且可以例如超过2×1021原子/cm3。氢浓度可以例如通过二次离子质谱法(Secondary Ion Mass Spectrometry，SIMS)来测量，该二次离子质谱法是一种表面分析方法。由于氢原子引入的硅的结晶度缺陷，我们也可以称之为该硅层的结晶度梯度。我们也可以称之为密度梯度。
根据一种实施方式，通过椭圆偏振光谱法，我们可以观察到在整个单晶材料中存在脆性区域，衬底/硅层界面在光子能量范围为0.7eV至3eV的范围内表现出振荡(干扰)，并且，优选地，在1.5eV至2.5eV的光子能量范围内表现出振荡(干扰)。
有利地，使用PECVD的沉积使得能够控制沉积层的厚度。该层可以具有例如1nm至10μm的厚度。
一旦已经通过PECVD沉积了硅层，一种或多种半导体材料的一个或多个单晶层可以生长在硅上。根据一种实施方式，材料的各单晶层是不同的，并且可以包括例如从一层到另一层的不同半导体材料。根据一种实施方式，尽管材料的各单晶层在所使用的半导体材料的化学性质上可以相同，但是该材料可以通过掺杂或物理结构化而不同。
对于通过具有生长梯度的PECVD沉积在硅层上的半导体材料层，可以参考上述半导体材料。
根据一种变型，可以采用选自以下的一种或多种元素来实施外延生长(iii)：Si、Ge、SiGe。
根据一种变型，可以采用选自PECVD、CVD、MBE或其任何组合的技术来实施外延生长(iii)。
外延层(步骤(iii))的生长条件可以是例如以下(PECVD)：温度：200℃；压力：307Pa；功率：35mW/cm2；SiH4：4sccm(Ncm3.min-1)；H2：200sccm(Ncm3.min-1)；沉积时间：1800秒。
通常，转移到第二衬底上(v)的技术选自包括阳极键合，或使用硅树脂、聚酰亚胺胶带或高温胶(例如)，或其任何组合的技术。
是一种杂化无机-有机聚合物，用于制造纳米压印平版印刷(Nano-Imprint Lithography，NIL)中使用的透明工作印章，是石英或镀锌印章的经济替代品。它可以应用于热NIL和/或UV NIL。
本发明还可以产生掺杂和/或未掺杂的层的堆叠以形成P-N、N-P、PIN或NIP结，或这些结的组合。掺杂可以是例如磷和/或硼掺杂，掺杂浓度例如＜1×1020at./cm3。
一旦将半导体材料层沉积在根据本发明的通过PECVD获得的单晶硅层上，就可以容易地从第一衬底上剥离半导体材料层，从而将它们与第一衬底物理分离。我们可以例如使用加热步骤(通常称为退火)至例如250℃至400℃的温度。该加热步骤有利地使得能够进一步弱化衬底与通过PECVD外延的硅层之间的界面，这使得能够将样品分成两个不同的部分，一部分包括第一衬底，另一部分包括半导体材料层。
有利地，可以在通过PECVD外延的硅上沉积几层材料。有利地，这使得能够从第一衬底上剥离多层材料。因此，可以预制能够在光伏电池中工作的几层半导体。
可替代地，可以在第一衬底上直接形成异质结。例如，我们可以将该异质结转移到第二衬底上。
因此，可以将从第一衬底上剥离的半导体材料层沉积在第二衬底上。
根据一种变型，剥离半导体材料层(iv)通过机械处理或热处理，或通过它们的任意组合来进行，并且例如通过在多孔界面处分裂来进行，这可以借助于施用机械应力、超声波和/或水射流。因此，我们获得了一种自支撑多层膜。该多层膜然后可以转移到第二衬底上，该第二衬底形成柔性或刚性的例如非晶体的机械支撑物，而第一晶体衬底可以重复使用。
有利地，第一衬底可以被回收。例如，我们可以通过清洁其表面来回收第一衬底。清洁第一衬底的条件是本领域技术人员已知的，并且可以是例如用于回收SmartcutTM技术的条件。
根据一种变型，第二衬底可以选自：玻璃、金属或金属合金、聚合物，所述聚合物包括选自共聚物、柔性材料、弹性体，或热塑性弹性体中的一种。
根据一种实施方式，第二衬底可以是柔软的或柔性的，即，衬底的机械性质使得能够使用力(例如通过弯曲)来物理地操纵它从而实质上改变其物理形态而不会破坏该衬底。
本发明涉及一种能够通过本发明的方法获得的材料。
根据另一方面，本发明涉及一种全单晶多层材料，该材料包括第一衬底，该第一衬底上沉积有单晶硅层，该全单晶材料具有衬底/硅层界面，该衬底/硅层界面的氢原子浓度峰值大于1×1021原子/cm3，优选地大于2×1021原子/cm3。
本发明尤其使得能够使用非常薄的(所谓的超薄)硅层，即，非常薄的厚度。该厚度通常为1纳米(nm)至10微米(μm)，并且例如为1nm至500nm、1nm至200nm，或者甚至为1μm至10μm。
根据另一个方面，本发明还涉及一种全单晶多层材料，该材料包括第一衬底，该第一衬底上沉积有单晶硅层，所述全单晶材料具有衬底/硅层界面，所述衬底/硅层界面通过椭圆偏振光谱法，在1.5eV至3eV的光子能量范围内、优选地在1.5eV至2.5eV的光子能量范围内具有大于0.2ε、优选地大于0.5ε的振荡。
根据本发明的多层材料也称为多层半导体膜。多层材料包括形成层堆叠的几个叠加的层或由其组成。
通常，在全晶体多层材料中，硅层在其与第一衬底接触的面相反的面上具有单晶半导体材料层。
根据另一方面，本发明涉及一种多层材料，该多层材料包括衬底，在该衬底上沉积了厚度为1纳米(nm)至10微米(μm)的半导体材料的单晶层，以及一层或多层其他一种或多种材料。
根据另一方面，本发明还涉及一种多层材料，在该多层材料中，衬底选自：玻璃、金属或金属合金、聚合物，所述聚合物包括选自共聚物、柔性材料、弹性体，或热塑性弹性体中的一种。特别地，本发明涉及一种全晶体多层材料。
根据一种变型，该衬底可以选自：玻璃、金属或金属合金、聚合物，所述聚合物包括选自共聚物、柔性材料、弹性体，或热塑性弹性体中的一种。
在包括根据本发明的一种或多种材料的器件的示例中，我们可以特别列出：
P-N结；
P-I-N结；
P-N/P-N或P-I-N/P-I-N串联结构；
异质结；
前述堆叠的任意组合；以及
三维电路。
例如，我们指的可以是具有5μm到10μm厚度的芯片的集成三维电路。这样的三维电路可以用作例如三维堆叠中的层。例如，我们还可以提及一种包括以下层的多层材料：玻璃/ITO/c-Si/ZnO/Ag，其中Si是单晶的(c-Si)。
有利地，本发明使得转移要用于不同应用中的一层或多层半导体材料成为可能。
我们可以例如使用根据本发明的多层半导体材料来制造绝缘(SOI)板上的硅。
制造薄的多层单晶半导体材料(薄膜，如果厚度很薄，也称为“薄层”或“超薄层”)是开发低成本器件和/或柔性电子器件或光伏器件的关键步骤。本发明使得提供这样的器件成为可能。
本发明涉及一种其中第一衬底可回收的方法、一种用于制造便宜的多层半导体材料的方法、一种用于制造特别是对于各种工业应用都易于实施的多层半导体材料的层的方法，以及一种用于制备光伏电池的方法。
本发明还涉及提供新的多层半导体材料，例如用于光伏电池应用，特别是用于其衬底不是生长衬底的光伏电池，或者包括沉积在柔软或柔性衬底上的一个或多个半导体层的其他材料。
根据本发明的多层材料可以特别地用于包括一个或多个薄层的器件、电子器件、光电器件，并且尤其用于半导体器件，特别是光伏电池中。本发明还涉及纳米技术领域和光电子学。
附图说明
在附图中：
图1表示在实施例1的条件下通过椭圆偏振光谱法进行的测量。
图2表示在实施例1的条件下通过SIMS进行的测量。
实施例1
通过PECVD制备了两种多层材料，一种根据本发明的方法，具有单晶硅层的外延生长速率梯度，相较而言，另一种具有恒定的外延生长速率。
因此，根据这两种PECVD方法制备了600nm厚的硅薄层。
对于这两个(对照的以及根据本发明的)样品，通过PECVD沉积的硅层通过直接生长沉积在清洁的硅晶圆(不含天然的氧化物)上。
对于根据本发明的示例，使用了三种PECVD等离子体条件。
第一种PECVD沉积条件如下：
温度：200℃；
压力：240Pa；
功率：35mW/cm2；
SiH4流量：2sccm；
H2流：200sccm；
持续时间：60秒。
第二种PECVD沉积条件如下：
温度：200℃；
压力：227Pa；
功率：17mW/cm2；
SiH4流量：1sccm；
H2流量：200sccm；
持续时间：60秒。
第三种PECVD沉积条件如下：
温度：200℃；
压力：307Pa；
功率：35mW/cm2；
SiH4流量：4sccm；
H2流量：200sccm；
持续时间：1800秒。
对于对照样品，仅根据第三种PECVD沉积条件通过PECVD沉积硅层而没有外延生长速率梯度。
椭圆偏振光谱测量的结果如图1所示。应当注意，在低能量下，伪介电函数εi的虚部表现出振荡，该振荡是衬底(单晶硅晶圆)和通过PECVD沉积的硅层之间的界面的孔隙率的特征。对于根据本发明的样品，检测到界面的高孔隙率，如低能量振荡的高振幅所示。与对照样品相比，振荡幅度更显著。应当注意，在较高能量部分(大于3eV)，光谱与硅晶圆的光谱非常相似，因此证明了根据本发明的材料的晶体品质。
在图2中，应注意两个样品的由SIMS表征的氢浓度曲线。对于根据本发明的样品，该界面是非常多孔的，在与硅晶圆接触的表面上积累了大量的氢(高达2.5×1021原子/cm3)。在对照样品中未观察到这样的浓度峰，其氢浓度约为3×1020原子/cm3。
然后，对于根据本发明的材料，在玻璃上成功地进行了硅层的转移，例如通过在200℃下进行阳极键合10分钟，然后在200℃下退火5分钟。相反，对于对照样品，在相同条件下，不能剥离通过PECVD沉积的层。即使在550℃下退火5分钟，或者即使硅晶圆破裂也没有观察到剥离。
因此，根据本发明的方法允许以低成本简单地将半导体材料转移到可能比硅便宜的衬底上。
实施例2
在与实施例1相同的条件下，将硅薄层转移到柔性衬底上。
因此可以在柔性衬底上获得晶体半导体材料。

Claims (19)

1.一种用于制备包括至少一个全单晶半导体层的半导体材料的方法，所述方法包括以下步骤：
(i)预处理第一衬底的表面以容纳单晶硅层；
(ii)在步骤(i)中预处理的所述第一衬底上，使用等离子体增强化学气相沉积PECVD，通过具有生长速率梯度的外延生长来沉积单晶硅层；以及
(iii)在步骤(ii)中获得的单晶硅层上外延生长半导体材料的单晶层，由此获得包括至少一个全单晶半导体层的材料。
2.根据权利要求1所述的方法，其特征在于，在步骤(iii)中的外延生长之后，所述方法还包括步骤(iv)：剥离在步骤(iii)中通过外延生长形成的所述至少一个全单晶半导体层，以使其与所述第一衬底物理分离，以及步骤(v)：至少将通过外延生长形成的所述至少一个全单晶半导体层转移到第二衬底上。
3.根据权利要求1或2所述的方法，其特征在于，预处理第一衬底的表面(i)包括去除存在于将用于容纳所述硅层的第一衬底的表面上的氧化物。
4.根据权利要求1或2所述的方法，其特征在于，使用PECVD的沉积步骤(ii)被实施用于形成SiH3自由基的等离子体的形成，以及然后用于形成硅团簇的等离子体的形成。
5.根据权利要求1或2所述的方法，其特征在于，使用PECVD的步骤(ii)和外延生长步骤(iii)的沉积温度小于400℃。
6.根据权利要求1或2所述的方法，其特征在于，所述外延生长步骤(iii)使用选自以下的一种或多种元素实施：Si、Ge、SiGe。
7.根据权利要求1或2所述的方法，其特征在于，所述外延生长步骤(iii)采用选自PECVD、CVD、MBE或其任何组合的技术来实施。
8.根据权利要求2所述的方法，其特征在于，在所述第二衬底上的沉积步骤(v)的技术选自包括以下的技术：阳极键合，或使用硅树脂、聚酰亚胺胶带或高温胶，或其任何组合。
9.根据权利要求2所述的方法，其特征在于，所述至少一个全单晶半导体层的剥离步骤(iv)通过机械处理或热处理或其组合中的任何一种进行。
10.一种能够通过权利要求1至9中任一项所述的方法获得的半导体材料，所述半导体材料包括第一衬底，所述第一衬底上沉积有单晶硅层，所述半导体材料具有衬底/硅层界面，所述衬底/硅层界面的氢原子浓度峰值大于1×1021原子/cm3。
11.根据权利要求10所述的半导体材料，其特征在于，所述半导体材料具有衬底/硅层界面，所述衬底/硅层界面的氢原子浓度峰值大于2×1021原子/cm3。
12.一种能够通过权利要求1至9中任一项所述的方法获得的半导体材料，所述半导体材料包括第一衬底，所述第一衬底上沉积有单晶硅层，所述半导体材料具有衬底/硅层界面，所述衬底/硅层界面通过椭圆偏振光谱法，在1.5eV至3eV的光子能量范围内具有大于0.2ε的振荡。
13.根据权利要求12所述的半导体材料，其特征在于，所述半导体材料具有衬底/硅层界面，所述衬底/硅层界面通过椭圆偏振光谱法，在1.5eV至2.5eV的光子能量范围内具有大于0.2ε的振荡。
14.根据权利要求12所述的半导体材料，其特征在于，所述半导体材料具有衬底/硅层界面，所述衬底/硅层界面通过椭圆偏振光谱法，在1.5eV至3eV的光子能量范围内具有大于0.5ε的振荡。
15.根据权利要求12所述的半导体材料，其特征在于，所述半导体材料具有衬底/硅层界面，所述衬底/硅层界面通过椭圆偏振光谱法，在1.5eV至2.5eV的光子能量范围内具有大于0.5ε的振荡。
16.根据权利要求10至15中任一项所述的半导体材料，其特征在于，所述硅层在与所述第一衬底相反的面上具有单晶半导体材料层。
17.一种半导体材料，其特征在于，所述半导体材料能够通过权利要求1至9中任一项所述的方法获得，所述半导体材料包括至少一个全单晶半导体层。
18.一种能够通过权利要求1至9中任一项所述的方法获得的多层半导体材料，所述材料包括衬底，在所述衬底上沉积有厚度为1纳米至10微米的半导体材料的单晶层，以及一层或多层其他一种或多种材料。
19.根据权利要求18所述的多层半导体材料，其特征在于，所述衬底选自：玻璃、金属或金属合金、聚合物，所述聚合物包括选自共聚物、柔性材料、弹性体，或热塑性弹性体中一种。
CN201880085526.0A 2017-11-15 2018-11-15 用于制备可转移的薄层的方法 Active CN112219262B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1760749 2017-11-15
FR1760749A FR3073665B1 (fr) 2017-11-15 2017-11-15 Procede de fabrication de couche mince transferable
PCT/EP2018/081461 WO2019096947A1 (fr) 2017-11-15 2018-11-15 Procédé de fabrication de couche mince transférable

Publications (2)

Publication Number Publication Date
CN112219262A CN112219262A (zh) 2021-01-12
CN112219262B true CN112219262B (zh) 2024-02-06

Family

ID=62222725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880085526.0A Active CN112219262B (zh) 2017-11-15 2018-11-15 用于制备可转移的薄层的方法

Country Status (6)

Country Link
US (1) US11574807B2 (zh)
EP (1) EP3711085A1 (zh)
JP (1) JP2021502949A (zh)
CN (1) CN112219262B (zh)
FR (1) FR3073665B1 (zh)
WO (1) WO2019096947A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110838435B (zh) * 2019-10-14 2023-01-31 宁波大学 一种外延层转移方法
CN113745094A (zh) * 2021-08-31 2021-12-03 顾赢速科技(合肥)有限公司 多层外延工艺制作薄碳化硅晶片圆的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1259758A (zh) * 1998-12-04 2000-07-12 佳能株式会社 半导体晶片的制造方法及其使用和利用方法
WO2002065517A2 (en) * 2001-02-12 2002-08-22 Asm America, Inc. Deposition method over mixed substrates using trisilane
JP2003017723A (ja) * 2001-06-29 2003-01-17 Shin Etsu Handotai Co Ltd 半導体薄膜の製造方法及び太陽電池の製造方法
US9349864B1 (en) * 2015-08-14 2016-05-24 GlobalFoundries, Inc. Methods for selectively forming a layer of increased dopant concentration
US9620356B1 (en) * 2015-10-29 2017-04-11 Applied Materials, Inc. Process of selective epitaxial growth for void free gap fill

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2951581B1 (fr) * 2009-10-19 2011-12-16 Ecole Polytech Procede de fabrication d'un film multicouche comprenant au moins une couche ultra mince de silicium cristallin et dispositifs obtenus par ce procede

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1259758A (zh) * 1998-12-04 2000-07-12 佳能株式会社 半导体晶片的制造方法及其使用和利用方法
WO2002065517A2 (en) * 2001-02-12 2002-08-22 Asm America, Inc. Deposition method over mixed substrates using trisilane
JP2003017723A (ja) * 2001-06-29 2003-01-17 Shin Etsu Handotai Co Ltd 半導体薄膜の製造方法及び太陽電池の製造方法
US9349864B1 (en) * 2015-08-14 2016-05-24 GlobalFoundries, Inc. Methods for selectively forming a layer of increased dopant concentration
US9620356B1 (en) * 2015-10-29 2017-04-11 Applied Materials, Inc. Process of selective epitaxial growth for void free gap fill

Also Published As

Publication number Publication date
US11574807B2 (en) 2023-02-07
US20200395212A1 (en) 2020-12-17
JP2021502949A (ja) 2021-02-04
WO2019096947A1 (fr) 2019-05-23
FR3073665A1 (fr) 2019-05-17
EP3711085A1 (fr) 2020-09-23
FR3073665B1 (fr) 2019-11-29
CN112219262A (zh) 2021-01-12

Similar Documents

Publication Publication Date Title
TWI694559B (zh) 用於絕緣體上半導體結構之製造之熱穩定電荷捕捉層
EP2399286B1 (en) Formation of thin layers of semiconductor materials
US11139198B2 (en) High resistivity semiconductor-on-insulator wafer and a method of manufacturing
EP0849788A2 (en) Process for producing semiconductor article by making use of a substrate having a porous semiconductor layer
US7736996B2 (en) Method for damage avoidance in transferring an ultra-thin layer of crystalline material with high crystalline quality
WO2008076171A1 (en) Method of transferring strained semiconductor structures
CN112219262B (zh) 用于制备可转移的薄层的方法
CN115023802A (zh) 包含在SiC制载体衬底上的单晶SiC制薄层的复合结构的制造方法
US8987115B2 (en) Epitaxial growth of silicon for layer transfer
US20070111468A1 (en) Method for fabricating dislocation-free stressed thin films
US20210032772A1 (en) Method for producing a single-crystal film of aln material and substrate for the epitaxial growth of a single-crystal film of aln material
TWI451474B (zh) 一種製作可轉移性晶體薄膜的方法
KR101635970B1 (ko) 저압 화학기상증착법을 이용한 게르마늄 단결정 박막 제조 방법
Hasegawa et al. Critical effect of nanometer-size surface roughness of a porous Si seed layer on the defect density of epitaxial Si films for solar cells by rapid vapor deposition
Deguet et al. Germanium-on-insulator (GeOI) structures realized by the Smart Cut/spl trade/technology
US20210054528A1 (en) Method for manufacturing a monocrystalline layer of gaas material and substrate for epitaxial growth of a monocrystalline layer of gaas material
CN110838435B (zh) 一种外延层转移方法
An et al. Fabrication of Crystalline Si Thin Films for Photovoltaics
CN110660654B (zh) 一种超高质量SOI基键合Ge薄膜的制备方法
Takazawa et al. Nano-Scale Smoothing of Double Layer Porous Si Substrates for Detaching and Fabricating Low Cost, High Efficiency Monocrystalline Thin Film Si Solar Cell by Zone Heating Recrystallization
WO2008079134A1 (en) Method of transferring a thin crystalline semiconductor layer
Tauzin¹ et al. TRANSFER OF TWO-INCH GAN FILM BY THE SMART CUT™ TECHNOLOGY
An et al. Interfacial hydrogen incorporation in epitaxial
Jaussaud et al. Wafer bonding and film transfer for advanced PV cells
Tsuji et al. Epitaxial Lift-off Technology for Solar Cell Application

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant