CN113130392B - 制造微电子装置的方法、相关装置、电子系统及设备 - Google Patents

制造微电子装置的方法、相关装置、电子系统及设备 Download PDF

Info

Publication number
CN113130392B
CN113130392B CN202011576576.4A CN202011576576A CN113130392B CN 113130392 B CN113130392 B CN 113130392B CN 202011576576 A CN202011576576 A CN 202011576576A CN 113130392 B CN113130392 B CN 113130392B
Authority
CN
China
Prior art keywords
depth
semiconductor wafer
wafer
dopant ions
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011576576.4A
Other languages
English (en)
Other versions
CN113130392A (zh
Inventor
王致凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113130392A publication Critical patent/CN113130392A/zh
Application granted granted Critical
Publication of CN113130392B publication Critical patent/CN113130392B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Element Separation (AREA)

Abstract

本申请案涉及一种制造微电子装置的方法、相关装置、电子系统及设备。所述方法可包含通过所述半导体晶片的背侧将掺杂剂离子植入到所述半导体晶片中的第一深度。所述方法可进一步包含通过所述晶片的背面将激光束聚焦在所述晶片的内侧部分以在接近所述第一深度的所述半导体晶片的材料中形成改性层。所述方法还可包含沿着由所述改性层界定的边界折断所述半导体晶片。

Description

制造微电子装置的方法、相关装置、电子系统及设备
优先权主张
本申请案依据35U.S.C.§119(e)主张在2019年12月30日申请的序列号为62/955,250的美国临时专利申请案及在2020年5月11日申请的序列号为16/871,266的美国专利申请案的权益，所述美国专利申请案的揭示内容特此以全文引用方式并入本文中。
技术领域
本发明的实施例涉及制造微电子装置的方法。明确来说，一些实施例涉及将晶片分离到微电子装置中的方法，且涉及相关装置、电子系统及设备。
背景技术
微电子装置(例如半导体裸片)可通过导电、半导电及绝缘材料在晶片的作用表面上及之上的选择性沉积、移除及处置来制造。可在单个晶片上的微电子装置位置的行及列的阵列中制造数百或甚至数千个微电子装置。在将微电子装置制造在晶片上之后，晶片可沿着个别微电子装置位置之间界定的切割道(例如街道)分离(也表征“单粒化”)成个别微电子装置。
微电子装置通常用于消费性电子产品以及服务器及汽车及工业应用中，消费性电子产品例如手机、平板计算机、计算机、膝上型计算机等。随着消费性电子产品制造商继续制造更小及更薄版本的消费性电子产品同时要求更大的性能及增强的电路密度，微电子装置已经变得更小且更薄以适应这些需求。然而，随着微电子装置变得更小及更薄，在分离工艺期间沿着切割道在微电子装置的边缘处及附近引入的不规则性就良率及报废率而言已经变成重大的问题。此问题部分由于低k(k≈1)电介质材料的引入以随着导体及组件变得更小、更薄及与彼此越来越近而增强集成电路系统的按比例缩放而出现。例如二氧化硅的常规绝缘电介质无法在无电荷聚集及串扰的情况下足够薄。另一方面，所要厚度的低k电介质减小寄生电容、消除串扰且实现更快切换速度。然而，通常采用的聚合低k电介质，例如聚酰亚胺、聚降冰片烯、苯环丁烯(BCB)及聚四氟乙烯(PTFE)，遭受低机械强度、与微电子装置的其它材料的热膨胀系数(CTE)失配、及缺少热稳定性。因此，期望实施新的工艺来使微电子装置单粒化，从而解决前述问题。
发明内容
本发明的一些实施例可包含一种制造微电子装置的方法。所述方法可包含：在半导体晶片的第一表面上形成包括集成电路系统的微电子装置阵列。所述方法可进一步包含：从第二相对表面减薄所述半导体晶片。所述方法还可包含：通过所述第二表面将掺杂剂离子植入到所述经减薄半导体晶片的内部中。所述方法可进一步包含：在植入所述掺杂剂离子之后对所述半导体晶片进行退火。所述方法还可包含：通过聚焦激光束通过所述第二表面且进入包括经植入掺杂剂离子的所述晶片的内部中，沿着延伸于邻近微电子装置之间的分离区域形成改性层。所述方法可进一步包含：沿着所述分离区域分离所述半导体晶片以形成单独微电子装置。
本发明的另一实施例可包含一种隐形切割方法。所述方法可包含：通过半导体晶片的背面将掺杂剂离子植入到半导体晶片中的第一深度。所述方法可进一步包含：通过所述半导体晶片的所述背面将激光束聚焦在半导体晶片内侧部分上以在距所述半导体晶片的所述背面的小于所述第一深度的深度处形成改性层。所述方法还可包含：沿着由所述改性层界定的边界折断所述晶片。
本发明的另一实施例可包含一种用于执行隐形切割工艺的系统。所述系统可包含：掺杂设备，其经配置以将掺杂剂离子植入到半导体晶片的内部中的第一深度。所述系统可进一步包含：激光器，其经配置以将激光束聚焦于小于所述晶片的内部中的所述第一深度的第二深度处及在半导体晶片的材料中形成弱化区域。所述系统还可包含：材料移除工具，其经配置以从所述半导体晶片将材料移除到至少所述第二深度。所述掺杂设备、所述激光器及所述材料移除工具在操作中可各自定位在工艺中半导体晶片的同一背侧上。
本发明的另一实施例可包含一种制造微电子装置的方法。所述方法可包含：从半导体晶片的与其作用表面相对的背侧将掺杂剂离子植入到半导体晶片中。所述方法还可包含：对所述半导体晶片进行退火。所述方法可进一步包含：通过所述半导体晶片的所述背侧将激光束聚焦到包括所述经植入掺杂剂离子的所述晶片的内部中及沿着所述半导体晶片的部分之间的边界的路径扫描所述激光束以在所述路径中在所述晶片的所述内部中形成改性层。所述方法还可包含：在所述半导体晶片中从所述路径中的所述改性层形成裂纹。所述方法可进一步包含：沿着所述裂纹将所述半导体晶片分离成所述部分。
本发明的另一实施例可包含一种电子系统。所述电子系统可包含至少一个微电子装置。所述微电子装置可包含：半导体层，其包括作用侧、背侧及在接近所述半导体层的所述背侧的区域中嵌入于所述半导体层中的掺杂剂离子。所述微电子装置可进一步包含：集成电路系统层，其在所述半导体层的所述作用侧之上。
本发明的另一实施例可包含一种微电子装置。所述微电子装置可包含由半导体材料组成的衬底。所述微电子装置可进一步包含集成电路系统，其在所述衬底的作用表面上及内。所述微电子装置还可包含：掺杂剂离子，其在所述集成电路系统与所述衬底的相对背侧之间的所述半导体材料中。
附图说明
尽管说明书以特别指出并明确主张本发明的实施例的权利要求作为结尾，但当结合附图阅读时，可根据本发明的实施例的以下描述更容易地确定本发明的实施例的优点，其中：
图1A及1B是常规半导体晶片边缘修整工艺的示意图；
图2说明边缘修整之后且根据本发明的实施例的常规微电子装置制造顺序的一部分的示意图；
图3说明边缘修整之后且根据本发明的实施例的常规微电子装置制造顺序的一部分的示意图；
图4说明边缘修整之后且根据本发明的实施例的常规微电子装置制造顺序的一部分的示意图；
图5说明边缘修整之后且根据本发明的实施例的常规微电子装置制造顺序的一部分的示意图；
图6说明边缘修整之后且根据本发明的实施例的常规微电子装置制造顺序的一部分的示意图；
图7说明边缘修整之后且根据本发明的实施例的常规微电子装置制造顺序的一部分的示意图；
图8说明边缘修整之后且根据本发明的实施例的常规微电子装置制造顺序的一部分的示意图；
图9说明边缘修整之后且根据本发明的实施例的常规微电子装置制造顺序的一部分的示意图；
图10A说明边缘修整之后且根据本发明的实施例的常规微电子装置制造顺序的一部分的示意图；
图10B说明边缘修整之后且根据本发明的实施例的常规微电子装置制造顺序的一部分的示意图；
图11说明表示根据本发明的实施例的制造微电子装置的方法的流程图；
图12说明根据本发明的实施例的微电子装置的示意图；及
图13及14说明根据本发明的实施例的系统图。
具体实施方式
本文中呈现的说明并不意在是任何特定微电子装置制造操作或其组件的实际视图，而仅是用于描述说明性实施例的理想化表示。图式不一定是按比例的。
如本文中使用，关于给定参数的术语“基本上”在所属领域的技术人员所理解的程度上表示且包含在较小变化程度内(例如在可接受制造公差内)满足给定参数、性质或条件。举例来说，基本上满足的参数可为满足至少约90％、满足至少约95％、或甚至满足至少约100％。
如本文中使用，例如“第一”、“第二”、“顶部”、“底部”等的关系术语通常是为了清晰及方便起见用于理解本发明及附图，且不暗示或取决于任何特定偏好、定向或次序，除了在上下文另外明确指示的情况下之外。
如本文中使用，术语“及/或”表示且包含相关联列项中的一或多者的任何及所有组合。
呈微电子裸片形式的微电子装置常规地被制造在半导体材料晶片上，最常见的是硅。微电子装置可通过导电、半导电及绝缘材料以对应于微电子装置的位置的重复图案在晶片的作用表面上及之上的选择性沉积、移除及处置来制造。举例来说，微电子装置可包含以预定图案在作用表面上形成集成电路系统的此类材料的多个层。在一些实施例中，集成电路系统的部分可形成于作用表面中，例如源极/漏极区域、浅沟槽隔离(STI)等。在微电子装置的电路系统完成之后，晶片可通过从晶片的与作用表面相对的背侧移除材料来减薄，且接着，晶片可通过切割工艺被分离或“单粒化”成个别微电子装置。
随着微电子装置及其材料层变得更薄且更脆，可能需要新的方法及工具来成功地减薄及单粒化晶片而不会损坏个别微电子装置。举例来说，留下粗糙加工边缘的单粒化工艺(例如激光凹槽切割)可导致降低的微电子装置良率及质量，这是由于单粒化装置的加工边缘中的不规则性，所述不规则形可传播到装置中。可用于分离微电子装置与晶片而不会产生粗糙加工边缘的一个工艺是所谓的研磨前隐形切割(SDBG)工艺。
常规SDBG工艺可包含在SDBG工艺期间将激光束聚焦于晶片的内部中以形成晶片的弱化区域(例如改性层)，所述弱化区域可沿着其中晶片可被分离成单独微电子装置的路径传播到可控裂纹中。在一些实施例中，来自激光束的一些能量可能不合意地行进超过弱化区域。举例来说，激光束的一些能量可能不会在弱化区域中被晶片吸收。不被吸收的能量可继续行进穿过晶片。能量可接触晶片的作用表面上的微电子装置的集成电路系统。在一些实施例中，能量可能足以在集成电路系统中导致缺陷，例如材料分层、经熔融连接、受损组件区域等。不幸地，由残余能量引起的此类缺陷可能难以检测。举例来说，直到以微电子装置的老化及特性化形式进行最终测试才可能发现缺陷。在一些例子中，缺陷可在一定程度上破坏微电子装置内的组件及连接的完整性使得微电子装置通过最终测试，但在与其它组件一起组装到电子系统中之后在操作时经历过早故障(即，“早期报废”)。
本发明的一些实施例可包含隐形切割方法。所述方法可包含：通过半导体晶片的背面将掺杂剂离子植入到半导体晶片中的第一深度。所述方法可进一步包含：通过所述半导体晶片的所述背面将激光束聚焦在半导体晶片的内侧部分上以在距所述半导体晶片的所述背面小于所述第一深度的深度处形成改性层。所述方法还可包含：沿着由所述改性层界定的边界折断所述晶片。
本发明的一些实施例可包含一种用于执行隐形切割工艺的系统。所述系统可包含：掺杂设备，其经配置以将掺杂剂离子植入到半导体晶片的内部中的第一深度。所述系统可进一步包含：激光器，其经配置以将激光束聚焦于小于所述晶片的内部中的所述第一深度的第二深度处及在半导体晶片的材料中形成弱化区域。所述系统还可包含：材料移除工具，其经配置以从所述半导体晶片将材料移除到至少所述第二深度。所述掺杂设备、所述激光器及所述材料移除工具在操作中可各自定位在工艺中半导体晶片的同一背侧上。
图1A到9说明SDBG工艺的个别步骤。图1A是描绘在SDBG工艺前采用的常规边缘修整工艺的示意图，其中例如厚度约600μm到约750μm且在其作用表面106上具有集成电路系统层104的未减薄的半导体(例如硅)晶片102的外围边缘使用刀片108在所谓的“边缘修整”工艺中经修整到近似晶片102的最终减小厚度加所选择裕度的深度。图1B是正被刀片108修整的晶片102的一部分的放大示意性横截面图。
图2说明带层压工艺200。根据图1A及1B修整的晶片102边缘可具有形成于晶片102的作用表面106上的微电子装置位置阵列中的电路系统层104。为了简化说明，已经省略了横向超过微电子装置位置的全厚晶片102的边缘。一旦集成电路系统层104在晶片102之上形成，保护带204就可在带层压工艺200中被施覆在集成电路系统层104之上。保护带204可经配置以在包含从半导体晶片102的背侧206移除半导体材料的后续处理期间保护晶片102的电路系统层104。晶片102的背侧206可包含氧化层202。在一些实施例中，氧化层202可经配置为用于保护晶片102的盖层。
图3说明预减薄工艺300。一旦保护带204被施覆在集成电路系统层104之上，晶片102就可经反转使得晶片102的背侧206现面朝上。在预减薄工艺300中，晶片102的一部分，例如经暴露背侧206上的氧化层202(图2)，可经移除以促进激光束渗透到晶片102中。在预减薄工艺300之后，晶片102可保持基本上比所要最终厚度厚。举例来说，预减薄工艺300可将晶片102减薄到约100μm与约300μm之间，例如在约200μm与约300μm之间。在一些实施例中，预减薄工艺300可将晶片102减薄到基本上最终厚度。举例来说，晶片102可经减薄到约50μm与约300μm之间，例如在约50μm与约200μm之间，或在约50μm与约100μm之间。预减薄工艺300可包含用以从晶片102的背侧206移除材料的氧化部分的湿蚀刻或抛光工艺。
图4说明植入工艺400(例如，掺杂工艺)。在植入工艺400中，点缺陷可形成于晶片102内。点缺陷可导致晶片102内的位错，其可在点缺陷通过下文详细论述的后续退火工艺基本上恢复之后保留。在植入工艺400中，掺杂剂离子404可经植入到晶片102中，从而导致点缺陷，例如晶片的晶格中(例如，在晶片的Si晶格中)的空位及/或间隙缺陷。掺杂剂可为n型掺杂剂或p型掺杂剂，例如硼、磷、镓、砷、铟、铝、锑、铋、锂等。
可使掺杂剂离子404朝向晶片102的背侧206加速。掺杂剂离子404可通过晶片102的背侧206进入晶片102。掺杂剂离子404以其朝向晶片102的背侧206加速的能量可影响掺杂剂离子404的渗透深度。举例来说，掺杂剂离子404可在晶片102中形成植入区402。植入区402可形成于晶片102的背侧206与作用表面106之间。掺杂剂离子404的渗透深度可影响从晶片102的背侧206测量的植入区402的深度。掺杂剂离子404可具有大于约10千电子伏特(keV)的能量，例如在约10keV与约1000keV之间或在约50keV与约500keV之间。掺杂剂离子404的渗透深度可高达约150μm，例如在约0μm与约150μm之间，或在约50μm与约100μm之间。在一些实施例中，掺杂剂离子404浓度可基本上遵循高斯(Gaussian)分布，使得一些掺杂剂离子404可能偶然以较低浓度渗透超过植入区402。
植入区402内的掺杂剂离子404的浓度可增加植入区402中的晶片102的吸收性质。举例来说，晶片102的电容率(ε)可由以下公式表示：
ε(ω)＝ε0+4πχc＝n2-k2
在上述针对电容率(ε)的公式中，n可为与晶片材料的折射率有关的常数。在上述公式中，k可表示消光系数(例如，阻尼系数)。如在上述公式中说明，消光系数可与电容率(ε)直接有关。举例来说，因为n是常数值，所以消光系数的增加会导致电容率(ε)减小，此可表示吸收的增加。上述公式还说明电容率(ε)可与χc直接有关，χc可表示电极化率。电极化率可由以下公式表示：
在上述公式中，N可表示载子浓度(例如，晶片102中的掺杂剂离子404或位错的浓度)；ω可表示例如从激光束穿过晶片102的能量的频率；及ms可表示晶片102的有效质量。如通过上述公式说明，载子浓度的增加可导致电极化率减小。先前公式还说明电极化率的减小可导致电容率减小，此表示晶片102的吸收增加。增加晶片102的吸收可使晶片102能够从激光束吸收更多能量，从而基本上减少从激光束穿过晶片102而未被晶片102吸收的能量的量。
图5说明退火工艺500。如上文论述，植入工艺400可导致晶片102中的多个点缺陷。点缺陷可减小晶片102的机械强度。点缺陷可通过退火工艺500基本上恢复(即，弥合)。退火工艺500可包含将晶片102加热到显著高于环境(即，约25℃)的温度及在一段时间内维持高温。举例来说，可将晶片102的温度提高到约100℃与约300℃之间。在一些实施例中，退火工艺500可在熔炉或烘箱中完成。退火工艺500可在熔炉中花费一个小时或多于一个小时，例如在约1小时到约3小时之间。在一些实施例中，退火工艺500可通过例如快速热退火(RTA)或快速热处理(RTP)的工艺完成，此可在不到一小时内完成退火工艺500，例如在约1分钟与约30分钟之间。
虽然点缺陷可基本上被恢复，但位错及载子(例如，掺杂剂离子)可保留。如上文论述，载子的浓度可影响晶片102的吸收性质。因此，在退火工艺500之后，晶片102可包含第一吸收区502及第二吸收区504。第一吸收区502可对应于植入区402(图4)。第一吸收区502可由于上文论述的植入工艺400具有比第二吸收区504更高的载子浓度。因此，第一吸收区502可具有比第二吸收区504更高的吸收性质。
图6说明正对晶片102执行的SDBG工艺600。SDBG工艺600可包含使用聚焦在晶片102的内部上的激光束602。激光束602可从晶片102的背侧206进入晶片102。激光束602可在其焦点处形成晶片102内侧的改性层604，其包括晶片102内的弱化区域。举例来说，改性层604可通过由激光束602进行的晶片102的本体的材料的局部熔融形成，此改变晶片102在那个位置处的晶体结构。激光束602可以与对应于可界定于电路系统层104中的邻近微电子装置之间的分离位置的切割道对应的图案扫描。
激光束602的焦点可处于从晶片102的背侧206测量的晶片102内的在约50μm与约200μm之间的深度，例如在约100μm与约150μm之间。在一些实施例中，激光束602可以不同深度多次越过晶片102的同一区域，使得激光束602在距晶片102的背侧206的不同深度处形成多个改性层604。在一些实施例中，激光束602仅可越过晶片102的每一区域一次，从而在单个深度处形成单个改性层604。
如上文描述，晶片102可具有第一吸收区502及第二吸收区504。第一吸收区502可为最靠近晶片102的背侧206的晶片102的区域。因此，激光束602可在进入第二吸收区504之前穿过第一吸收区502。在一些实施例中，激光束602可经配置及聚焦以在第一吸收区502内形成改性层604，使得激光束602不会进入第二吸收区504。如上文描述，第一吸收区502可具有比第二吸收区504更高的吸收性质。第一吸收区502的较高吸收性质可基本上吸收来自激光束602的全部能量。
在一些实施例中，激光束602可经聚焦于第二吸收区504中。第一吸收区502可经配置以从激光束602吸收额外能量，使得聚焦于第二吸收区504内的改性层604中的衰减激光束602不包含超过可被第二吸收区504中的晶片102的材料吸收的能量的额外能量。
在SDBG工艺600之后，晶片102的背侧206可在减薄工艺700中进一步经减薄到所要厚度。晶片102的背侧206可任选地在抛光工艺(即，化学机械抛光(CMP))或湿蚀刻之后通过研磨工艺减薄到例如在约30μm与约50μm之间的厚度。随着晶片102被减薄，改性层604可响应于研磨工艺的外加力及半导体晶片102的材料中的相关联振动在晶片102中及微电子装置位置的电路系统层104之间引入可控裂纹702。裂纹702可起源于改性层604且沿着相应微电子装置位置的集成电路系统层104之间的位置基本上延伸穿过半导体晶片102到作用表面106中且穿过作用表面106。
在一些实施例中，减薄工艺700可基本上移除第一吸收区502(图5)中的晶片102的材料，其可与上文所论述的植入区402(图4)一致。因此，减薄工艺700可基本上移除第一吸收区502中的未在退火工艺500中解决的任何位错及/或点缺陷。如上文论述，一些经植入掺杂剂离子404可由于掺杂剂离子404浓度的基本上高斯分布行进超过植入区402(图4)。行进超过植入区402的掺杂剂离子404可导致第二吸收区504内的位错及/或载子浓度。第二吸收区504中的位错及/或载子浓度可在减薄工艺之后保留在晶片102中，从而导致晶片102包含比存在于标准硅晶片中的本征能级更高浓度的位错及/或载子浓度。第二吸收区504中的位错浓度及/或载子浓度可基本上小于第一吸收区502中的浓度，使得晶片102的性质的任何改变(例如强度的减小及/或晶片102的导电性的增加)可通过第一吸收区502的移除被基本上最小化。
在一些实施例中，由于位错及/或载子浓度的晶片102的性质的变化可为合意的。因此，在一些实施例中，减薄工艺700可不移除整个第一吸收区502。在一些实施例中，晶片102可不在减薄工艺700中被减薄。举例来说，晶片102可在预减薄工艺300中经减薄到所要厚度。裂纹702可通过晶片102中的残余应力而非通过减薄工艺700从改性层604形成。举例来说，如上文论述，多个改性层604可经形成使得残余应力可使裂纹702延伸穿过相对较厚(尽管进行了预减薄)的晶片102。在一些实施例中，晶片102可通过预减薄工艺300减薄到更小厚度，例如在约50μm与约100μm之间，使得残余应力足以使裂纹702穿过晶片102而无需在减薄工艺700中进一步减薄晶片102。在一些实施例中，最接近晶片102的背侧206的晶片102的第一吸收区502中的更高载子浓度及/或位错可减小第一吸收区502中的晶片102的强度。晶片102的经减小强度可使裂纹702能够延伸穿过第一吸收区502更大距离，从而使裂纹702通过具有更大相对厚度的晶片102形成。
图8说明带剥离工艺800。在裂纹702已经形成于晶片102中之后，晶片102可经反转使得作用表面106面朝上。晶片102的背侧206可安装到裸片附接膜802，且保护带204可在安装及带剥离工艺800中从集成电路系统层104移除(即，剥离)。
在安装及带剥离工艺800之后，半导体晶片102可在单粒化工艺900中分离成个别微电子装置902，如图9中描绘。在单粒化工艺900中，承载半导体晶片102的裸片附接膜802可经安装到机台或卡盘，其可经配置以将径向定向力施加于晶片102使得个别微电子装置902沿着通过SDBG工艺形成的裂纹702分离。在一些实施例中，机台或卡盘可经配置以将晶片102冷却到某一温度，其中微电子装置902的电介质材料干净利落地断开且无撕裂或拖尾。
在一些实施例中，掺杂剂离子404可在多种不同能量下植入。图10A及图10B说明涉及多种不同能量的植入工艺1002及对通过植入工艺1002产生的晶片102的实施例进行的SDBG工艺1008。
植入工艺1002可包含在不同能量下植入掺杂剂离子404。如上文描述，掺杂剂离子404的能量可指示掺杂剂离子404在晶片102内行进的距离。在较高能量下植入的掺杂剂离子404可在晶片102内行进到比在较低能量下植入的掺杂剂离子404更大的深度。因此，掺杂剂离子404的渗透深度可通过控制以其植入掺杂剂离子404的能量来控制。图10A说明以第一植入区1004及第二植入区1006为特征的植入工艺1002。第一植入区1004及第二植入区1006可任选地以不同载子浓度为特征。掺杂剂离子404可经加速到两种不同植入能量范围。举例来说，一些掺杂剂离子404可经加速到更高植入能量范围使得掺杂剂离子404行进穿过第一植入区1004到第二植入区1006。另一组掺杂剂离子404可经加速到更低植入能量范围使得掺杂剂离子404仅行进到第一植入区1004。在一些实施例中，植入工艺1002可产生额外植入区，例如第三植入区、第四植入区等，其中每一者可以不同载子浓度为特征。
第一植入区1004及第二植入区1006的载子浓度可通过控制加速到指定能量范围的掺杂剂离子404的数目来控制。举例来说，相对较大数目个掺杂剂离子404可经加速到更高植入能量范围使得相对更大数目个掺杂剂离子404行进到第二植入区1006。相对较小数目个掺杂剂离子404可经加速到更低植入能量范围使得相对较小数目个掺杂剂离子404在到达第二植入区1006之前停止在第一植入区1004中行进。因此，第二植入区1006可具有比第一植入区1004更大的载子浓度。在一些实施例中，在每一植入能量范围内植入的掺杂剂离子404的数目可通过控制掺杂剂被暴露到不同植入能级的时间量来控制。在一些实施例中，每一植入能量范围中的掺杂剂离子404的数目可通过控制所使用的掺杂剂的量来控制。
如上文描述，晶片102可经历退火工艺以解决在植入工艺1002期间导致的点缺陷。图10B说明在SDBG工艺1008期间在退火工艺之后的晶片102。退火工艺可由第一植入区1004、第二植入区1006及晶片102的最终厚度(其基本上无经植入掺杂剂离子)分别形成第一吸收区1010、第二吸收区1012及第三吸收区1014。在一些实施例中，激光束602可经聚焦于第二吸收区1012内，使得改性层604可经形成于第二吸收区1012内。
在一些实施例中，植入工艺1002可经控制使得第二吸收区1012可具有比第一吸收区1010或第三吸收区1014更高的载子浓度。举例来说，最高载子浓度可在第二吸收区1012中，最低载子浓度可在第三吸收区1014中，且第一吸收区1010可具有中间载子浓度。因此，第二吸收区1012还可展现最高吸收性质，且第三吸收区1014可展现最低吸收性质。第一吸收区1010及第二吸收区1012的载子浓度可组合地经配置以基本上完全吸收来自激光束602的能量。
在一些实施例中，载子浓度可经配置使得随着激光束602行进穿过第一吸收区1010最小量的激光束602的能量被吸收。接着，激光束602的基本上全部能量可集中于第二吸收区1012内的改性层604中。第二吸收区1012中的高载子浓度可使第二吸收区1012能够基本上吸收聚焦于改性层604中的激光束602的能量，使得激光束602的能量不会穿过第二吸收区1012到第三吸收区1014。
本发明的一些实施例可包含一种方法。所述方法可包含：在半导体晶片的第一表面上形成包括集成电路系统的微电子装置阵列。所述方法可进一步包含：从第二相对表面减薄所述半导体晶片。所述方法还可包含：通过所述第二表面将掺杂剂离子植入到所述经减薄半导体晶片的内部中。所述方法可进一步包含：在植入所述掺杂剂离子之后对所述半导体晶片进行退火。所述方法还可包含：通过聚焦激光束通过所述第二表面且进入包括经植入掺杂剂离子的晶片的内部中，沿着延伸于邻近微电子装置之间的分离区域形成改性层。所述方法可进一步包含：沿着所述分离区域分离所述半导体晶片以形成单独微电子装置。
本发明的其它实施例可包含一种方法。所述方法可包含：从与半导体晶片的作用表面相对的半导体晶片的背侧将掺杂剂离子植入到半导体晶片中。所述方法可进一步包含：对所述半导体晶片进行退火。所述方法还可包含：通过所述半导体晶片的所述背侧将激光束聚焦到包括所述经植入掺杂剂离子的所述晶片的内部中及沿着所述半导体晶片的部分之间的边界的路径扫描所述激光束以在所述路径中在所述晶片的所述内部中形成改性层。所述方法可进一步包含：从所述路径中的所述改性层在所述半导体晶片中形成裂纹。所述方法还可包含：沿着所述裂纹将所述半导体晶片分离成所述部分。
图11说明表示SDBG工艺1100的流程图。还参考图1A到10B。可首先在动作1102中制备晶片102以用于进行处理。晶片102可用作用于制造多个微电子装置的工件。微电子装置可被制造在晶片的作用表面106上，如在动作1104中说明。制造微电子装置可包含在导电元件及组件下方、之间及之上施覆一或多个绝缘层。邻近微电子装置位置的集成电路系统之间的不连续性可定义晶片102上的微电子装置之间的街道(例如，单独区域、切割道等)。街道可基本上无微电子装置的特征。在一些实施例中，街道可包含经配置以在微电子装置与晶片分离之后实现测试设备与布线层之间通过每一微电子装置的端的的连接的测试连接。
在微电子装置被制造在晶片的作用表面上之后，可将保护材料施覆在微电子装置之上。保护材料可为保护带、保护层等。保护材料可经配置以使晶片的作用表面及微电子装置的集成电路系统在微电子装置制造操作内免受环境及物理危险。举例来说，保护材料可使微电子装置在与工具接触时免受损坏。在一些实施例中，可用于微电子装置制造操作中的化学品、蒸汽、光照、激光等可能对微电子装置的一或多个组件有害。保护层可在微电子装置与周围环境之间提供中介层以使微电子装置免受任何潜在有害的化学品、蒸汽、光照、激光等。在一些实施例中，碎片、污染物及/或颗粒可能处在空气中，例如由另一工艺引起的颗粒。保护层可防止微电子装置受任何碎片、污染物及/或颗粒污染。
在保护材料被施覆在微电子装置之上之后，可在动作1106中将晶片102反转及减薄。晶片102可被固定到晶片102的作用侧上的工具使得晶片102可从晶片102的背侧206减薄。减薄工艺可包含机械材料移除，例如研磨及/或抛光。在一些实施例中，减薄工艺可包含机械材料移除工艺，例如蚀刻工艺或化学与机械移除的组合，如在所谓的化学机械平坦化(CMP)中。晶片102可经减薄到约50μm与约300μm之间，例如在约100μm与约200μm之间。在一些实施例中，晶片102可在动作1106中减薄到最终厚度。在一些实施例中，晶片102可在动作1106中仅减薄到中间厚度。所述中间厚度可经配置以使后续植入工艺能够渗透到相对于晶片102的作用表面106的晶片102中的所要深度。举例来说，后续SDBG工艺可经设计及实施以在距晶片102的作用表面106的指定深度处形成改性层。掺杂剂离子植入工艺可经配置以渗透到基本上相同深度。如上文描述，通过植入工艺渗透到更大深度可能需要增加掺杂剂离子404的植入能量。因此，由于致使掺杂剂离子404渗透穿过晶片102所需的能量的量，一些植入深度可能难以通过植入工艺获得。因此，晶片102可经减薄到可使掺杂剂离子404能够在无需过量的植入能量的情况下渗透到指定深度的厚度。
在晶片102在动作1106中减薄之后，可在动作1108中将掺杂剂离子404植入到晶片102中。可从晶片102的背侧206植入掺杂剂离子404。如上文论述，所要渗透深度可通过改性层的所要深度界定。掺杂剂离子404的渗透深度可通过在植入工艺中给到掺杂剂离子404的植入能量界定。在一些实施例中，可控制植入于晶片102中的掺杂剂离子404的浓度。举例来说，掺杂剂离子404可以更高浓度被植入在第一深度且以较低浓度被植入在第二深度。具有较高浓度的第一深度可处于与改性层的所要深度基本上相同的深度。晶片102的具有较高浓度的经植入掺杂剂离子404的区域可展现经增加能量吸收性质，如上文论述。增加晶片102的特定区域的能量吸收性质可减少可能不合意地穿过晶片102的那些区域的能量的量，包含来自用于SDBG工艺中的激光束的能量。
在掺杂剂离子404被植入到晶片102中之后，可在动作1110中对晶片102进行退火。退火工艺可包含在特定时间量内将晶片102维持在高于环境的温度下。举例来说，可将晶片102的温度提高到摄氏约100度与摄氏约300度之间。在一些实施例中，退火工艺可在熔炉或烘箱中完成。可在熔炉中将晶片102维持在高温下达一个小时或多于一个小时，例如在约1小时到约3小时之间。在一些实施例中，退火工艺可包含例如快速热退火(RTA)或快速热处理(RTP)的工艺，此可在不到一小时内完成退火工艺，例如在约1分钟与约30分钟之间。
在晶片102被植入有掺杂剂离子且经退火之后，可在动作1112中在晶片102内侧形成改性层。改性层可通过激光形成。举例来说，激光束602可在距晶片102的背侧206所选择的深度处被聚焦在晶片102的内部上。在一些实施例中，激光束602可在其中激光束602被聚焦的位置中局部熔融晶片102，从而产生晶片102的弱化区域。激光束602可穿过与晶片102的作用表面相对的晶片的背侧206。激光束602可被聚焦于具有较高载子浓度的晶片102的区域内。较高载子浓度可增加晶片102的能量吸收性质使得激光束602的能量在改性层中被晶片102基本上吸收。如上文描述，掺杂剂离子植入工艺的动作1108可产生具有不同载子浓度的区域。在一些实施例中，激光束602可穿过中间载子浓度的区域且被聚焦于具有最高载子浓度的区域中。中间载子浓度的区域及最高载子浓度的区域可基本上吸收激光束602的能量使得激光束602的基本上全部能够都被具有升高的载子浓度的区域吸收。在升高的载子浓度的区域内吸收激光束602的能量可基本上防止激光束602的能量穿过整个晶片102且到达晶片102的作用表面106上的微电子装置。
改性层的路径可与微电子装置之间的街道基本上对准。可在距晶片的作用表面一定距离定位改性层，在一些实施例中，所述距离可基本上等于微电子装置的最终所要厚度。因此，改性层可经配置以用作微电子装置之间的单独裂纹的起始点。
在改性层在动作1112中形成之后，可在动作1114中从晶片的背侧移除材料。材料可被移除直到晶片102达到为微电子装置提供支撑且提供与晶片102的背侧206隔离所需的晶片102的所要最终厚度。所要厚度可在约20微米与约100微米之间。所要厚度可取决于微电子装置的类型。举例来说，一些微电子装置的所要厚度可在约40微米与约100微米之间，例如在约40微米与约75微米之间。在一些实施例中，所要厚度可在约20微米与约40微米之间，例如在约30微米与约35微米之间，或在约20微米与约25微米之间。
晶片材料可通过例如背部研磨或抛光(例如CMP)的材料移除工艺移除。随着材料被移除，移除工艺中固有的应力可在改性层周围的弱化区域中更大使得可致使裂纹在改性层处起源且沿着街道延伸穿过晶片且在延伸于微电子装置之间。
在晶片被减薄到微电子装置的所要厚度之后，可将裸片附接膜施覆到晶片的背侧，且可从微电子装置移除保护材料。
可在动作1116中将晶片耦合到裸片分离工具。裸片分离工具可经耦合到裸片附接膜。在一些实施例中，裸片分离工具可为冷却工具，例如经配置以将晶片冷却到所要温度的冷卡盘或冷机台。晶片的所要温度可为其中晶片上的低k电介质材料变得易碎的温度。可将裸片分离工具维持在低于晶片的所要温度的温度下。
裸片分离工具可经配置以将向外径向力施加于裸片附接膜以伸展裸片附接膜使得晶片的个别微电子装置沿着响应于动作1114中的材料移除工艺传播穿过晶片的裂纹变成彼此分离，在此之后，裸片附接膜的粘合可经弱化以取决于裸片附接膜促进通过施加UV辐射或热来移除微电子装置。
本发明的一些实施例可包含一种微电子装置。所述微电子装置可包含半导体材料衬底。所述微电子装置可进一步包含所述衬底的作用表面上的集成电路系统。所述微电子装置还可包含：掺杂剂离子，其在所述半导体材料中所述衬底的所述作用表面与相对背侧之间。
图12说明通过上文描述的方法形成的微电子装置1200的实施例。还参考图1A到11。微电子装置1200可包含半导体材料1202之上的电路系统层104。半导体材料1202可为晶片102如上文描述那样被减薄及单粒化之后的晶片102的材料。半导体材料1202可包含从上文描述的植入工艺400或1002嵌入于半导体材料1202中的残余掺杂剂离子1204。在一些实施例中，晶片102可经减薄使得第一吸收区502、第二吸收区1012及/或第一吸收区1010的一或多者的至少一部分仍包含存储于相应区中的残余掺杂剂离子1204。在一些实施例中，残余掺杂剂离子1204可为行进超过相应植入区402、第一植入区1004、第二植入区1006等的掺杂剂离子404。举例来说，一些掺杂剂离子404可接收更大量的能量或遇到较少障碍使得掺杂剂离子404行进超过预期植入区。残余掺杂剂离子1204可为行进穿过预期植入区且到最接近晶片102的作用表面106的区中的掺杂剂离子404。因此，在减薄工艺之后，一些残余掺杂剂离子1204可保留在微电子装置1200的半导体材料1202中。微电子装置1200可包含存储器装置、处理器、信号处理装置、输入装置、输出装置、感测装置等。
本发明的一些实施例可包含一种电子系统。所述电子系统可包含至少一个微电子装置。所述微电子装置可包含：半导体层，其包括作用侧、背侧及在接近所述半导体层的所述背侧的区域中嵌入于所述半导体层中的掺杂剂离子。所述微电子装置可进一步包含：集成电路系统层，其在所述半导体层的所述作用侧之上。
根据本发明的实施例形成的微电子装置可用于本发明的电子系统的实施例中。举例来说，图13是根据本发明的实施例的电子系统1303的框图。电子系统1303可包括(例如)计算机或计算机硬件组件、服务器或其它联网硬件组件、蜂窝电话、数码相机、个人数字助理(PDA)、便携式媒体(例如音乐)播放器、Wi-Fi或启用蜂窝的平板计算机，例如(举例来说)或/>平板计算机、电子书、导航装置等。电子系统1303包含至少一个存储器装置1305。至少一个存储器装置1305可包含例如根据本发明的实施例的一或多个微电子装置。
电子系统1303可进一步包含至少一个电子信号处理器装置1307(通常称为“微处理器”)。电子信号处理器装置1307可包含例如根据本发明的实施例的一或多个微电子装置。电子系统1303可进一步包含用于由用户将信息输入到电子系统1303中的一或多个输入装置1309，例如(举例来说)鼠标或其它指示装置、键盘、触摸垫、按钮或控制面板。电子系统1303可进一步包含用于将信息(例如视觉或音频输出)输出给用户的一或多个输出装置1311，例如(举例来说)监视器、显示器、打印机、音频输出插孔、扬声器等。在一些实施例中，输入装置1309及输出装置1311可包括可用于将信息输入到电子系统1303同时将视觉信息输出给用户的单个触摸屏装置。输入装置1309及输出装置1311可与存储器装置1305及电子信号处理器装置1307中的一或多者电通信。前述装置的至少一些可经安装到一或多个衬底，例如中介层、母板或另一电路板。
参考图14，描绘基于处理器的系统1400。基于处理器的系统1400可包含包括根据本发明的实施例的微电子装置的各种微电子组件。基于处理器的系统1400可为各种类型中的任何者，例如计算机、传呼机、蜂窝电话、个人组织器、控制电路或另一电子装置。基于处理器的系统1400可包含用于控制基于处理器的系统1400中的系统功能及请求的处理一或多个处理器1402，例如微处理器。处理器1402以及基于处理器的系统1400的一些或全部其它子组件可包含根据本发明的实施例的一或多个微电子装置。
基于处理器的系统1400可包含与处理器1402可操作地通信的电力供应器1404。举例来说，如果基于处理器的系统1400是便携式系统，那么电力供应器1404可包含燃料电池、电力收集装置、永久电池、可更换电池及可再充电电池中的一或多者。电力供应器1404还可包含AC适配器；因此，例如，基于处理器的系统1400可插入到壁式插座。电力供应器1404还可包含DC适配器使得基于处理器的系统1400可插入到例如交通工具点烟器或交通工具电源端口。
各个其它组件可取决于基于处理器的系统1400执行的功能耦合到处理器1402。举例来说，用户接口1406可耦合到处理器1402。用户接口1406可包含输入装置，例如按钮、开关、键盘、光笔、鼠标、数字化仪及光笔、触摸屏、语音辨识系统、麦克风或其组合。显示器1408也可耦合到处理器1402。显示器1408可包含LCD显示器、SED显示器、CRT显示器、DLP显示器、等离子体显示器、OLED显示器、LED显示器、三维投影、音频显示器或其组合。此外，RF子系统/基带处理器1410也可耦合到处理器1402。RF子系统/基带处理器1410可包含耦合到RF接收器及RF发射器(未展示)的天线。通信端口1412或多于一个通信端口1412也可耦合到处理器1402。通信端口1412可经调试以耦合到一或多个外围装置1414，例如调制解调器、打印机、计算机、扫描仪或相机，或耦合到网络，例如(举例来说)局域网络、远程局域网络、内部网或因特网。
处理器1402可通过实施存储于存储器中的软件程序来控制基于处理器的系统1400。软件程序可包含例如操作系统、数据库软件、绘图软件、文字处理软件、媒体编辑软件或媒体播放软件。存储器可操作地耦合到处理器1402以存储各个程序及促进各个程序的执行。举例来说，处理器1402可耦合到系统存储器1416，系统存储器1416可包含自旋力矩转换磁性随机存取存储器(STT-MRAM)、磁性随机存取存储器(MRAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、赛道存储器及其它已知存储器类型中的一或多者。系统存储器1416可包含易失性存储器、非易失性存储器或其组合。系统存储器1416通常是大型的使得其可动态地存储经加载应用程序及数据。在一些实施例中，系统存储器1416可包含包括根据本发明的实施例的微电子装置的一或多个微电子组件。
处理器1402还可耦合到非易失性存储器1418，此并不暗示系统存储器1416必须是易失性的。非易失性存储器1418可包含STT-MRAM、MRAM、只读存储器(ROM)(例如EPROM、电阻性只读存储器(RROM))及将结合系统存储器1416使用的快闪存储器中的一或多者。非易失性存储器1418的大小通常经选择以仅大到足以存储任何必要操作系统、应用程序及固定数据。另外，非易失性存储器1418可包含高容量存储器，例如磁盘驱动存储器，例如(举例来说)包含电阻性存储器或其它类型的非易失性固态存储器的混合驱动器。非易失性存储器1418可包含包括根据本发明的实施例的微电子装置的微电子组件。
本发明的实施例可使微电子装置制造操作能够形成薄微电子装置，同时维持微电子装置的裸片强度及减少微电子装置中的故障。较薄微电子装置可使利用微电子装置的下游产品能够更小及/或更薄。减少微电子装置中的故障可降低由于浪费造成的损耗。此外，减少故障可通过减少微电子装置的早期故障的数目增加微电子装置及下游装置的可靠性。
非限制性实例实施例可包含：
实施例1：一种方法，其包括：在半导体晶片的第一表面上形成包括集成电路系统的微电子装置阵列；从第二相对表面减薄所述半导体晶片；通过所述第二表面将掺杂剂离子植入到所述经减薄半导体晶片的内部中；在植入所述掺杂剂离子之后对所述半导体晶片进行退火；通过聚焦激光束通过所述第二表面且进入包括经植入掺杂剂离子的晶片的内部中，沿着延伸于邻近微电子装置之间的分离区域形成改性层；及沿着所述分离区域分离所述半导体晶片以形成单独微电子装置。
实施例2：根据实施例1所述的方法，其中将所述掺杂剂离子植入于所述半导体晶片中包括通过所述半导体晶片的所述第二表面将所述掺杂剂离子植入到第一深度。
实施例3：根据实施例2所述的方法，其中将所述激光束聚焦到所述半导体晶片的内部中包括将所述激光束聚焦在距所述半导体晶片的所述第二表面的第二深度。
实施例4：根据实施例3所述的方法，其中所述第二深度小于所述第一深度。
实施例5：根据实施例3或4中任一实施例所述的方法，其中所述第二深度大于所述第一深度。
实施例6：根据实施例1到5中任一实施例所述的方法，其中将所述掺杂剂离子植入于所述半导体晶片中包括：通过所述第二表面将第一浓度的掺杂剂离子植入到第一深度；及将第二浓度的掺杂剂离子植入到第二深度。
实施例7：根据实施例6所述的方法，其中所述第一浓度小于所述第二浓度。
实施例8：根据实施例7所述的方法，其中所述第一深度小于所述第二深度。
实施例9：根据实施例7或8中任一实施例所述的方法，其中将所述激光束聚焦到所述晶片的所述内部中包括接近所述第二深度聚焦所述激光束。
实施例10：根据实施例1到9中任一实施例所述的方法，其中减薄所述半导体晶片包括将所述半导体晶片减薄到小于约300μm的厚度。
实施例11：一种隐形切割方法，其包括：通过半导体晶片的背面将掺杂剂离子植入到所述半导体晶片中的第一深度；通过所述半导体晶片的所述背面将激光束聚焦在所述半导体晶片的内侧部分上以在距所述半导体晶片的所述背面的小于所述第一深度的深度处形成改性层；及沿着由所述改性层界定的边界折断所述晶片。
实施例12：根据实施例11所述的隐形切割方法，其中由所述改性层界定的所述边界基本上对应于形成在所述半导体晶片的作用表面上的微电子装置位置之间的切割道。
实施例13：根据实施例11或12中任一实施例所述的隐形切割方法，其进一步包括在植入所述掺杂剂离子之后对所述半导体晶片进行退火。
实施例14：根据实施例11到13中任一实施例所述的隐形切割方法，其进一步包括在植入所述掺杂剂离子之前减薄所述半导体晶片。
实施例15：一种用于执行隐形切割工艺的系统，所述系统包括：掺杂设备，其经配置以将掺杂剂离子植入到半导体晶片的内部中的第一深度；激光器，其经配置以将激光束聚焦于小于在所述晶片的内部中的所述第一深度的第二深度处及在半导体晶片的材料中形成弱化区域；材料移除工具，其经配置以从所述半导体晶片将材料移除到至少所述第二深度；且所述掺杂设备、所述激光器及所述材料移除工具在操作中各自定位在工艺中半导体晶片的同一背侧上。
实施例16：根据实施例15所述的系统，其进一步包括经配置及可定位以对半导体晶片进行退火的加热装置。
实施例17：根据实施例15或16中任一实施例所述的系统，其中所述掺杂设备经配置以在多于一种能量下将掺杂剂离子植入到至少两种不同植入深度。
实施例18：根据实施例17所述的系统，其中所述掺杂设备经配置以将较高浓度的掺杂剂离子植入在第一植入深度及将较低浓度的掺杂剂离子植入在所述至少两种不同植入深度的第二植入深度。
实施例19：根据实施例18所述的系统，其中所述第一植入深度基本上等于所述第一深度，且其中所述第二植入深度小于所述第二深度。
实施例20：根据实施例18或19中任一实施例所述的系统，其中所述激光器经配置以致使所述激光束穿过所述较低浓度的离子及将所述激光束聚焦于所述较高浓度的离子中。
实施例21：一种方法，其包括：从与半导体晶片的作用表面相对的所述半导体晶片的背侧将掺杂剂离子植入到所述半导体晶片中；对所述半导体晶片进行退火；通过所述半导体晶片的所述背侧将激光束聚焦到包括所述经植入掺杂剂离子的所述晶片的内部中及沿着所述半导体晶片的部分之间的边界的路径扫描所述激光束以在所述路径中在所述晶片的所述内部中形成改性层；在所述半导体晶片中从所述路径中的所述改性层形成裂纹；及沿着所述裂纹将所述半导体晶片分离成所述部分。
实施例22：根据实施例21所述的方法，其中对所述半导体晶片进行退火包括在某一时间量内将所述晶片加热到高于环境温度的温度。
实施例23：根据实施例22所述的方法，其中所述温度在约100℃与约300℃之间。
实施例24：根据实施例22或23中任一实施例所述的方法，其中所述时间量在约1分钟与约3小时之间。
实施例25：一种电子系统，其包括：至少一个微电子装置，其包括：半导体层，其包括作用侧、背侧及在接近所述半导体层的所述背侧的区域中嵌入于所述半导体层中的掺杂剂离子；及集成电路系统层，其在所述半导体层的所述作用侧之上。
实施例26：一种微电子装置，其包括：半导体材料衬底；集成电路系统，其在所述衬底的作用表面上及内；及掺杂剂离子，其在所述集成电路系统与所述衬底的相对背侧之间的所述半导体材料中。
实施例27：根据实施例26所述的微电子装置，其中比接近所述作用表面定位的所述掺杂剂离子的浓度更高浓度的所述掺杂剂离子经定位接近所述衬底的所述背侧。上文描述且在附图中说明的本发明的实施例不限制本发明的范围，所述范围被所附权利要求书及其合法等效物的范围涵盖。任何等效实施例在本发明的范围内。事实上，所属领域的技术人员将从所述描述明白除了本文中展示及描述的修改之外的本发明的各种修改，例如所描述的元件的替代有用组合。此类修改及实施例也落于所附权利要求书及等效物的范围内。

Claims (23)

1.一种制造微电子装置的方法，其包括：
在半导体晶片的第一表面上形成包括集成电路系统的微电子装置阵列；
在第一减薄工艺中，从与所述第一表面相对的第二表面减薄所述半导体晶片；
通过所述第二表面将第一浓度的掺杂剂离子植入到经减薄半导体晶片的内部中的第一深度；
将第二浓度的掺杂剂离子植入到不同于所述第一深度的第二深度；
在植入所述掺杂剂离子之后对所述半导体晶片进行退火；
在对所述半导体晶片进行退火之后，通过聚焦激光束通过所述第二表面到所述第二深度处，沿着延伸于邻近微电子装置之间的分离区域形成改性层，所述改性层包括所述半导体晶片内部的弱化区域；
在形成所述改性层后，在第二减薄工艺中，将所述半导体晶片从所述第二表面机械减薄至所需厚度；及
沿着所述分离区域分离所述半导体晶片以形成单独微电子装置。
2.根据权利要求1所述的方法，其中所述第二深度小于所述第一深度。
3.根据权利要求1所述的方法，其中所述第二深度大于所述第一深度。
4.根据权利要求1所述的方法，其中所述第二浓度小于所述第一浓度。
5.根据权利要求4所述的方法，其中所述第一深度大于所述第二深度。
6.根据权利要求4所述的方法，其中将所述激光束聚焦到所述晶片的所述内部中包括接近所述第一深度聚焦所述激光束。
7.根据权利要求1到3中任一权利要求所述的方法，其中在所述第一减薄工艺中减薄所述半导体晶片包括将所述半导体晶片减薄到小于300μm的厚度。
8.一种隐形切割方法，其包括：
通过半导体晶片的背面将第一浓度的掺杂剂离子植入到所述半导体晶片中的第一深度；
通过所述半导体晶片的所述背面将第二浓度的掺杂剂离子植入到所述半导体晶片中的不同于所述第一深度的第二深度；
在植入所述第一浓度的掺杂剂离子和所述第二浓度的掺杂剂离子后，对所述半导体晶片进行退火；
在对所述半导体晶片进行退火之后，通过所述半导体晶片的所述背面将激光束聚焦在所述半导体晶片的内侧部分上以在距所述半导体晶片的所述背面的所述第一深度和所述第二深度之间的深度处形成改性层；
在形成所述改性层后，对所述半导体晶片的所述背面进行机械减薄；及
沿着由所述改性层界定的边界折断所述晶片。
9.根据权利要求8所述的隐形切割方法，其中由所述改性层界定的所述边界基本上对应于形成在所述半导体晶片的作用表面上的微电子装置位置之间的切割道。
10.根据权利要求8或9中任一权利要求所述的隐形切割方法，其进一步包括在植入所述第一浓度的掺杂剂离子或植入所述第二浓度的掺杂剂离子之前减薄所述半导体晶片。
11.一种用于执行隐形切割工艺的系统，所述系统包括：
掺杂设备，其经配置以将掺杂剂离子植入到半导体晶片的内部中的第一深度；
激光器，其经配置以将激光束聚焦于小于在所述晶片的内部中的所述第一深度的第二深度处及在半导体晶片的材料中形成弱化区域；
材料移除工具，其经配置以从所述半导体晶片将材料移除到至少所述第二深度；且
所述掺杂设备、所述激光器及所述材料移除工具在操作中各自定位在工艺中半导体晶片的同一背侧上。
12.根据权利要求11所述的系统，其进一步包括经配置及可定位以对半导体晶片进行退火的加热装置。
13.根据权利要求11所述的系统，其中所述掺杂设备经配置以在多于一种能量下将掺杂剂离子植入到至少两种不同植入深度。
14.根据权利要求13所述的系统，其中所述掺杂设备经配置以将较高浓度的掺杂剂离子植入在第一植入深度及将较低浓度的掺杂剂离子植入在所述至少两种不同植入深度的第二植入深度。
15.根据权利要求14所述的系统，其中所述第一植入深度基本上等于所述第一深度，且其中所述第二植入深度小于所述第二深度。
16.根据权利要求14或15中任一权利要求所述的系统，其中所述激光器经配置以致使所述激光束穿过所述较低浓度的离子及将所述激光束聚焦于所述较高浓度的离子中。
17.一种制造微电子装置的方法，其包括：
从与半导体晶片的作用表面相对的所述半导体晶片的背侧将第一浓度的掺杂剂离子植入到所述半导体晶片中，所述第一浓度的掺杂剂离子被植入到第一深度；
从所述半导体晶片的所述背侧将第二浓度的掺杂剂离子植入到所述半导体晶片中，所述第二浓度的掺杂剂离子被植入到不同于所述第一深度的第二深度；
对所述半导体晶片进行退火；
通过所述半导体晶片的所述背侧将激光束聚焦到包括经植入掺杂剂离子的所述晶片的内部中的小于所述第一深度的第三深度处及沿着所述半导体晶片的部分之间的边界的路径扫描所述激光束以在所述路径中在所述晶片的所述内部中形成改性层；
在形成所述改性层之后，机械减薄所述半导体晶片的所述背侧；
在所述半导体晶片中从所述路径中的所述改性层形成裂纹；及
沿着所述裂纹将所述半导体晶片分成所述部分。
18.根据权利要求17所述的方法，其中对所述半导体晶片进行退火包括在某一时间量内将所述晶片加热到高于环境温度的温度。
19.根据权利要求18所述的方法，其中所述温度在100℃与300℃之间。
20.根据权利要求18或19中任一权利要求所述的方法，其中所述时间量在1分钟与3小时之间。
21.一种电子系统，其包括：
至少一个微电子装置，其包括：
半导体层，其包括：
作用侧；
背侧；
第一浓度的掺杂剂离子，其在接近所述半导体层的所述背侧的区域中嵌入于所述半导体层的第一深度处；
第二浓度的掺杂剂离子，其在接近所述半导体层的所述背侧的区域中嵌入于所述半导体层的不同于所述第一深度的第二深度处；及
集成电路系统层，其在所述半导体层的所述作用侧之上。
22.一种微电子装置，其包括：
由半导体材料组成的衬底；
集成电路系统，其在所述衬底的作用表面上及内；
第一浓度的掺杂剂离子，其在所述集成电路系统和与所述衬底的所述作用表面相对的背侧之间的所述半导体材料的第一深度处；以及
第二浓度的掺杂剂离子，其在所述集成电路系统和所述衬底的所述背侧之间的不同于所述第一深度的第二深度处。
23.根据权利要求22所述的微电子装置，其中比接近所述作用表面定位的所述掺杂剂离子的浓度更高浓度的所述掺杂剂离子经定位接近所述衬底的所述背侧。
CN202011576576.4A 2019-12-30 2020-12-28 制造微电子装置的方法、相关装置、电子系统及设备 Active CN113130392B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962955250P 2019-12-30 2019-12-30
US62/955,250 2019-12-30
US16/871,266 US11817304B2 (en) 2019-12-30 2020-05-11 Method of manufacturing microelectronic devices, related devices, systems, and apparatus
US16/871,266 2020-05-11

Publications (2)

Publication Number Publication Date
CN113130392A CN113130392A (zh) 2021-07-16
CN113130392B true CN113130392B (zh) 2024-06-18

Family

ID=76546653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011576576.4A Active CN113130392B (zh) 2019-12-30 2020-12-28 制造微电子装置的方法、相关装置、电子系统及设备

Country Status (3)

Country Link
US (2) US11817304B2 (zh)
CN (1) CN113130392B (zh)
TW (1) TW202139362A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7558044B2 (ja) * 2020-11-30 2024-09-30 株式会社ディスコ ウェーハの加工方法
TWI783395B (zh) * 2021-03-03 2022-11-11 華泰電子股份有限公司 晶圓薄化方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239441B1 (en) 1997-01-20 2001-05-29 Kabushiki Kaisha Toshiba Apparatus for manufacturing a semiconductor device and a method for manufacturing a semiconductor device
US6055460A (en) 1997-08-06 2000-04-25 Advanced Micro Devices, Inc. Semiconductor process compensation utilizing non-uniform ion implantation methodology
US7598167B2 (en) * 2004-08-24 2009-10-06 Micron Technology, Inc. Method of forming vias in semiconductor substrates without damaging active regions thereof and resulting structures
TWI381485B (zh) 2005-11-10 2013-01-01 Renesas Electronics Corp Semiconductor device manufacturing method and semiconductor device
JP2008147412A (ja) * 2006-12-11 2008-06-26 Matsushita Electric Ind Co Ltd 半導体ウェハ，半導体装置及び半導体ウェハの製造方法ならびに半導体装置の製造方法
US7927975B2 (en) * 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
US8187983B2 (en) * 2009-04-16 2012-05-29 Micron Technology, Inc. Methods for fabricating semiconductor components using thinning and back side laser processing
TWI479556B (zh) * 2010-05-07 2015-04-01 Alpha & Omega Semiconductor Cayman Ltd 一種用於超薄晶圓工藝的管芯貼片方法
AU2013222069A1 (en) 2012-02-26 2014-10-16 Solexel, Inc. Systems and methods for laser splitting and device layer transfer
US20130330871A1 (en) 2012-06-12 2013-12-12 Twin Creeks Technologies, Inc. Methods for texturing a semiconductor material
JP5969927B2 (ja) 2013-01-18 2016-08-17 株式会社 日立パワーデバイス ダイオード、電力変換装置
US20170213908A1 (en) * 2014-07-25 2017-07-27 United Silicon Carbide, Inc. Self-aligned shielded-gate trench mos-controlled silicon carbide switch with reduced miller capacitance and method of manufacturing the same
JP6281642B2 (ja) * 2014-09-17 2018-02-21 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6594699B2 (ja) * 2015-08-18 2019-10-23 浜松ホトニクス株式会社 加工対象物切断方法及び加工対象物切断装置
US10727219B2 (en) * 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US10796899B2 (en) 2018-12-28 2020-10-06 Micron Technology, Inc. Silicon doping for laser splash blockage

Also Published As

Publication number Publication date
CN113130392A (zh) 2021-07-16
US20240047271A1 (en) 2024-02-08
US11817304B2 (en) 2023-11-14
TW202139362A (zh) 2021-10-16
US20210202317A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
US20240047271A1 (en) Method of manufacturing microelectronic devices, related devices, systems, and apparatus
CN101937861B (zh) 半导体衬底的制造方法、以及半导体装置的制造方法
US5364800A (en) Varying the thickness of the surface silicon layer in a silicon-on-insulator substrate
CN101409222B (zh) Soi衬底的制造方法
KR101873203B1 (ko) Soi 웨이퍼의 제조방법
JP2023073458A (ja) 半導体装置の製造方法
KR20090037332A (ko) 반도체장치의 제조방법
US8987067B2 (en) Segmented guard ring structures with electrically insulated gap structures and design structures thereof
EP1775762A2 (en) Laminated substrate manufacturing method and laminated substrate manufactured by the method
JP2010109353A (ja) Ｓｏｉ基板の作製方法
KR102408679B1 (ko) 접합soi웨이퍼의 제조방법
US20190267335A1 (en) Integrated circuit comprising a substrate equipped with a trap-rich region, and fabricating process
KR101781812B1 (ko) 접합 웨이퍼의 제조 방법 및 접합 soi 웨이퍼
US20130241028A1 (en) Silicon-on-insulator substrate and fabrication method
CN106601663B (zh) Soi衬底及其制备方法
TW201842585A (zh) 吸氣層形成及基板
US8013417B2 (en) Low cost substrates and method of forming such substrates
JP6273322B2 (ja) Ｓｏｉ基板の製造方法
JP5438945B2 (ja) ボンド基板の作製方法
JP5981725B2 (ja) Ｓｏｉ基板の作製方法
US8497570B2 (en) Wafer, fabricating method of the same, and semiconductor substrate
CN111247621A (zh) 半导体装置以及半导体装置的制造方法
JP2015146391A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant