CN113113495B - 一种具有交错槽栅结构的横向双扩散金属氧化物半导体器件 - Google Patents
一种具有交错槽栅结构的横向双扩散金属氧化物半导体器件 Download PDFInfo
- Publication number
- CN113113495B CN113113495B CN202110389306.0A CN202110389306A CN113113495B CN 113113495 B CN113113495 B CN 113113495B CN 202110389306 A CN202110389306 A CN 202110389306A CN 113113495 B CN113113495 B CN 113113495B
- Authority
- CN
- China
- Prior art keywords
- type
- region
- source region
- groove
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 9
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 9
- 238000009792 diffusion process Methods 0.000 title claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 49
- 239000002184 metal Substances 0.000 claims abstract description 31
- 210000000746 body region Anatomy 0.000 claims abstract description 13
- 229920005591 polysilicon Polymers 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 12
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- -1 boron ions Chemical class 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41716—Cathode or anode electrodes for thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明是一种具有交错槽栅结构的横向双扩散金属氧化物半导体器件，在P型体区(11)内设有N型源区(12)、第一P型源区(13A)、第一P型源区(13B)和沟槽多晶硅栅极(8C)，所述沟槽多晶硅栅极(8C)位于N型源区(12)内，沟槽多晶硅栅极(8C)的槽底延伸至高压N型区(2)，在N型源区(12)、第一P型源区(13A)和第二P型源区(13B)上分别设有第一源极金属接触(9A)、第二源极金属接触(9B)。本发明结构与传统LDMOS器件相比，可以实现在相同击穿电压下，更低的特征导通电阻。
Description
技术领域
本发明涉及功率半导体器件领域，是一种具有交错槽栅结构的横向双扩散金属氧化物半导体器件。
背景技术
随着半导体技术的持续发展与进步，功率半导体器件已经成为现代工业不可缺少的重要电子元件。横向双扩散金属氧化物半导体场效应管(Lateral Double-DiffusedMOSFET，简称LDMOS)在功率半导体器件中占有重要地位。LDMOS器件具有开关频率高、可靠性高、易驱动等特点。同时，由于其与CMOS制造工艺兼容，LDMOS器件具有更加低廉的制造成本和更高的集成性，被广泛应用于移动通信、汽车电子、航空航天等领域。
在广泛应用于现代工业的过程中，开发出具有高性能的功率半导体器件成为了行业所趋。特征导通电阻与器件功耗有直接关系，特征导通电阻越小器件功耗越低，因此特征导通电阻(Ron,sp)的大小成为衡量一个功率半导体器件性能的重要指标。由于击穿电压的增加，LDMOS器件需要降低漂移区浓度或者增加器件长度，这样会使得器件导通期间内部电流下降而造成特征导通电阻(Ron,sp)的增加。为应对这一问题，诸多技术被提出并应用于LDMOS器件中，其中沟槽技术尤为重要。
槽栅结构是在LDMOS器件中设置一个多晶硅填充的沟槽作栅极。在器件开启时，槽栅侧壁上的P型体区反型形成额外的电流通路，电流经由器件体内被漏区收集，可显著提升器件电流密度，从而降低了器件的特征导通电阻(Ron,sp)。
所以，改变器件的槽栅结构，可以增加器件在导通时体内的电流密度，从而在不改变耐压结构的同时有效降低特征导通电阻(Ron,sp)。
发明内容
技术问题：为了在器件达到一定的击穿电压(BV)的条件下，有效降低特征导通电阻(Ron,sp)从而获得更好的性能，本发明提供一种具有交错槽栅结构的横向双扩散金属氧化物半导体器件。在耐压结构不变的情况下缩短了器件尺寸。该发明相比传统的LDMOS器件可以在同等击穿电压下有效提高器件的导通电流，从而降低特征导通电阻(Ron,sp)。
技术方案：本发明的一种具有交错槽栅结构的横向双扩散金属氧化物半导体器件采用的技术方案如下：
该器件以P型衬底为衬底，在P型衬底的上方设有高压N型区，在高压N型区内设有P型体区和左右对称设置的第一N型漂移区、第二N型漂移区，在第一N型漂移区、第二N型漂移区内分别设有第一N型漏区、第二N型漏区，在第一N型漏区、第二N型漏区上分别设有第一漏极金属接触、第二漏极金属接触，在第一N型漂移区、第二N型漂移区表面分别设有第一场氧化层、第二场氧化层，在第一场氧化层、第二场氧化层上方分别设有第一源级场板、第二源级场板；在P型体区和第一N型漂移区、第二N型漂移区上表面还分别设有第一栅极氧化层、第二栅极氧化层，在第一栅极氧化层、第二栅极氧化层上方分别覆盖有第一多晶硅栅极、第二多晶硅栅极；在P型体区内设有N型源区、第一P型源区、第二P型源区和沟槽多晶硅栅极，所述沟槽多晶硅栅极位于N型源区内，沟槽多晶硅栅极的槽底延伸至高压N型区，在N型源区、第一P型源区和第二P型源区上分别设有第一源极金属接触、第二源极金属接触。
所述沟槽多晶硅栅极在器件宽度上等间隔分布，在器件长度方向上呈交错分布，第一P型源区和第二P型源区位于槽栅多晶硅栅极未交错区域并与槽栅多晶硅栅极相隔一定距离。
所述第一P型源区和第二P型源区的宽度与沟槽多晶硅栅极宽度相同，第一P型源区靠近第一N型漏区和第二P型源区靠近第二N型漏区的边界分别与沟槽多晶硅栅极靠近第一N型漏区和第二N型漏区的边界齐平。
所述第一源极金属接触为长方体状，在该长方体的中间设有一凹槽，第二源极金属接触为长方体状，在该长方体的中间设有一凸块，该凸块与所述的凹槽的位置相对。
有益效果：本发明具有以下优点：
(1)本发明结构与图1所示的传统槽栅LDMOS器件相比，其耐压部分结构未发生改变，可在保持击穿电压基本不变的情况下实现更低的特征导通电阻(Ron,sp)。与传统槽栅LDMOS器件相比，本发明结构如图2所示，沟槽多晶硅栅极结构在器件宽度方向上呈间隔分布，在器件长度方向上呈交错分布。对比图3、图4的俯视图，本发明器件的沟槽多晶硅栅极周长更长，因此与P型体区接触的面积更大。在器件的导通情况下，沟槽多晶硅栅极所能感应出的反型层面积更大，使得体内电流通路更多，电流密度更高。如图10所示，在相同的电压下，本发明结构和传统结构相比，电流密度更高，因而特征导通电阻(Ron,sp)更小。
(2)本发明结构与图1所示的传统槽栅LDMOS器件相比，具有更小的源区面积。图4所示是本发明结构硅顶层俯视图，其P型源区位于槽栅多晶硅栅极未交错区域，P型源区与沟槽多晶硅栅极组成的区域在器件长度方向上的长度(L)等于P型源区长度(L1)、沟槽多晶硅栅极长度(L2)及两者间距(L3)之和，而如图3所示的传统沟槽结构LDMOS器件的硅顶层俯视图，其P型源区与沟槽多晶硅栅极组成的区域在器件长度方向上的长度等于P型源区长度的两倍(2×L1)、沟槽多晶硅栅极的长度(L2)及两者间距的两倍(L3×2)之和。本发明结构在相同条件下可以节省更多的源区面积，减小源区长度，进一步缩短器件长度，降低器件的特征导通电阻。
附图说明
图1是三维立体剖面图，图示了传统沟槽LDMOS结构的立体剖面结构。
图2是三维立体剖面图，图示了本发明中新型槽栅结构的LDMOS结构器件的立体剖面结构。
图3所示为传统槽栅LDMOS结构器件的硅顶层俯视图。
图4所示为本发明中新型槽栅结构的LDMOS结构器件的硅顶层俯视图。
图5是剖面图，图示了传统槽栅LDMOS结构器件的硅顶层俯视图3中AA’剖面的器件剖面结构。
图6是剖面图，图示了本发明中新型槽栅结构的LDMOS结构器件的硅顶层俯视图4中BB’剖面的器件剖面结构。
图7是剖面图，图示了本发明中新型槽栅结构的LDMOS结构器件的硅顶层俯视图4中CC’剖面的器件剖面结构。
图8是剖面图，图示了传统槽栅LDMOS结构器件的硅顶层俯视图3中BB’剖面的器件剖面结构。
图9是剖面图，图示了本发明中新型槽栅结构的LDMOS结构器件的硅顶层俯视图4中AA’剖面的器件剖面结构。
图10，传统槽栅结构和发明结构的转移特性曲线比较。
图11，传统槽栅结构和发明结构的击穿电压比较。
图中有：P型衬底1，高压N型区2，第一N型漂移区3A，第二N型漂移区3B，第一N型漏区4A，第二N型漏区4B，第一漏极金属接触5A，第二漏极金属接触5B，第一场氧化层6A，第二场氧化层6B，第一源级场板7A，第二源级场板7B，第一多晶硅栅极8A，第二多晶硅栅极8B，沟槽多晶硅栅极8C，第一源极金属接触9A，第二源极金属接触9B，第一栅极氧化层10A，第二栅极氧化层10B，P型体区11，N型源区12，第一P型源区13A，第二P型源区13B。
具体实施方式
本发明的一种具有交错槽栅结构的横向双扩散金属氧化物半导体器件，包括：P型衬底1，在P型衬底1的上方设有高压N型区2，在高压N型区2内设有P型体区11和左右对称设置的第一N型漂移区3A、第二N型漂移区3B。在第一N型漂移区3A和第二N型漂移区3B内分别设有第一N型漏区4A、第二N型漏区4B，在第一N型漏区4A、第二N型漏区4B上设有第一漏极金属接触5A、第二漏极金属接触5B，在第一N型漂移区3A和第二N型漂移区3B表面分别设有第一场氧化层6A、第二场氧化层6B，在第一场氧化层6A、第二长氧化层6B上方分别设有第一源级场板7A、第二源极场板7B。在P型体区11和第一N型漂移区3A、第二N型漂移区3B上表面还分别设有第一栅极氧化层10A、第二栅极氧化层10B，在第一栅极氧化层10A、第二栅极氧化层10B上方分别覆盖有第一多晶硅栅极8A、第二多晶硅栅极8B。在P型体区11内设有N型源区12、第一P型源区13A、第二P型源区13B和沟槽多晶硅栅极8C，其特征在于，所述沟槽多晶硅栅极位于N型源区12内，槽底延伸至高压N型区2，在N型源区12、第一P型源区13A和第二P型漏区13B上分别设有第一漏极金属接触触9A、第二源极金属接触9B。
沟槽多晶硅栅极结构8C在器件宽度上等间隔分布，在器件长度方向上呈交错分布。第一P型源区13A和第二P型源区13B位于槽栅多晶硅栅极8C未交错区域并与槽栅多晶硅栅极8C相隔一定距离。
第一P型源区13A和第二P型源区13B的宽度与沟槽多晶硅栅极8C宽度相同，第一P型源区13A靠近第一N型漏区4A的边界和第二P型源区13B靠近第二N型漏区4B的边界分别与沟槽多晶硅栅极靠近第一N型漏区4A的边界和第二N型漏区4B的边界齐平。
第一源极金属接触9A为长方体状，在该长方体的中间设有一凹槽，第二源极金属接触9B为长方体状，在该长方体的中间设有一凸块，该凸块与所述的凹槽的位置相对。
本发明采用如下方法来制备：
第一步，取P型衬底硅圆片，对其进行预清洗，通过N型离子注入高温退火后形成高压N型区2。
第二步，利用干法刻蚀形成沟槽，在N2、O2以及HCL气体氛围中高温生长沟槽栅氧化层。
第三步，采用化学气相淀积法在沟槽内填充多晶硅形成沟槽多晶硅栅极8C。
第四步，通过N型离子注入及快速热退火后，形成第一N型漂移区3A、第二N型漂移区3B。
第五步，生长第一场氧化层6A、第二场氧化层6B。
第六步，通过P型离子注入及快速热退火后，形成P型体区11。
第七步，生长第一栅极氧化层10A、第二栅极氧化层10B，并淀积多晶硅形成第一多晶硅栅极8A、第二多晶硅栅极8B。
第八步，通过高剂量的硼离子和磷离子注入，形成第一N型漏区4A、第二N型漏区4B、N型源区12、第一P型源区13A和第二P型源区13B。
第九步，光刻出金属电极引出孔，淀积金属层，刻蚀掉多余金属，形成第一漏极金属接触5A、第二漏极金属接触5B、第一源极金属接触9A、第二源极金数接触9B、第一源级场板7A和第二源极场板7B。
Claims (3)
1.一种具有交错槽栅结构的横向双扩散金属氧化物半导体器件，其特征在于该器件以P型衬底（1）为衬底，在P型衬底（1）的上方设有高压N型区（2），在高压N型区（2）内设有P型体区（11）和左右对称设置的第一N型漂移区（3A）、第二N型漂移区（3B），在第一N型漂移区（3A）、第二N型漂移区（3B）内分别设有第一 N型漏区（4A）、第二 N型漏区（4B），在第一N型漏区（4A）、第二N型漏区（4B）上分别设有第一漏极金属接触（5A）、第二漏极金属接触（5B），在第一N型漂移区（3A）、第二N型漂移区（3B）表面分别设有第一场氧化层（6A）、第二场氧化层（6B），在第一场氧化层（6A）、第二场氧化层（6B）上方分别设有第一源级场板（7A）、第二源级场板（7B）；在P型体区（11）和第一N型漂移区（3A）、第二N型漂移区（3B）上表面还分别设有第一栅极氧化层（10A）、第二栅极氧化层（10B），在第一栅极氧化层（10A）、第二栅极氧化层（10B）上方分别覆盖有第一多晶硅栅极（8A）、第二多晶硅栅极（8B）；在P型体区（11）内设有N型源区（12）、第一P型源区（13A）、第二P型源区（13B）和沟槽多晶硅栅极（8C），所述沟槽多晶硅栅极（8C）位于N型源区（12）内，沟槽多晶硅栅极（8C）的槽底延伸至高压N型区（2），在N型源区（12）、第一P型源区（13A）和第二P型源区（13B）上分别设有第一源极金属接触（9A）、第二源极金属接触（9B）；
所述沟槽多晶硅栅极（8C）在器件宽度上等间隔分布，在器件长度方向上呈交错分布，第一P型源区（13A）和第二P型源区（13B）位于沟槽多晶硅栅极（8C）未交错区域并与沟槽多晶硅栅极（8C）相隔一定距离。
2.根据权利要求1所述的具有交错槽栅结构的横向双扩散金属氧化物半导体器件，其特征在于，所述第一P型源区（13A）和第二P型源区（13B）的宽度与沟槽多晶硅栅极（8C）宽度相同，第一P型源区（13A）靠近第一N型漏区（4A）和第二P型源区（13B）靠近第二N型漏区（4B）的边界分别与沟槽多晶硅栅极（8C）靠近第一N型漏区（4A）和第二N型漏区（4B）的边界齐平。
3.根据权利要求1所述的一种具有交错槽栅结构的横向双扩散金属氧化物半导体器件，其特征在于，所述第一源极金属接触（9A）为长方体状，在该长方体的中间设有一凹槽，第二源极金属接触（9B）为长方体状，在该长方体的中间设有一凸块，该凸块与所述的凹槽的位置相对。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110389306.0A CN113113495B (zh) | 2021-04-12 | 2021-04-12 | 一种具有交错槽栅结构的横向双扩散金属氧化物半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110389306.0A CN113113495B (zh) | 2021-04-12 | 2021-04-12 | 一种具有交错槽栅结构的横向双扩散金属氧化物半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113113495A CN113113495A (zh) | 2021-07-13 |
| CN113113495B true CN113113495B (zh) | 2022-07-05 |
Family
ID=76715920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110389306.0A Active CN113113495B (zh) | 2021-04-12 | 2021-04-12 | 一种具有交错槽栅结构的横向双扩散金属氧化物半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113113495B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114335165A (zh) * | 2021-12-28 | 2022-04-12 | 厦门市三安集成电路有限公司 | 一种横向场效应管及其制备方法 |
| CN115332323A (zh) * | 2022-10-18 | 2022-11-11 | 广州粤芯半导体技术有限公司 | 半导体器件及其制造方法 |
| CN117878158A (zh) * | 2024-03-08 | 2024-04-12 | 粤芯半导体技术股份有限公司 | 一种沟槽栅型的ldmos器件及其制造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5828101A (en) * | 1995-03-30 | 1998-10-27 | Kabushiki Kaisha Toshiba | Three-terminal semiconductor device and related semiconductor devices |
| JP2004335990A (ja) * | 2003-03-10 | 2004-11-25 | Fuji Electric Device Technology Co Ltd | Ｍｉｓ型半導体装置 |
| JP5280056B2 (ja) * | 2008-01-10 | 2013-09-04 | シャープ株式会社 | Ｍｏｓ電界効果トランジスタ |
| US8174070B2 (en) * | 2009-12-02 | 2012-05-08 | Alpha And Omega Semiconductor Incorporated | Dual channel trench LDMOS transistors and BCD process with deep trench isolation |
| CN101916780A (zh) * | 2010-07-22 | 2010-12-15 | 中国科学院上海微系统与信息技术研究所 | 一种具有多层超结结构的ldmos器件 |
| JP5644793B2 (ja) * | 2012-03-02 | 2014-12-24 | 株式会社デンソー | 半導体装置 |
| US9419130B2 (en) * | 2013-11-27 | 2016-08-16 | Infineon Technologies Austria Ag | Semiconductor device and integrated circuit |
| DE102015109538B3 (de) * | 2015-06-15 | 2016-12-08 | Infineon Technologies Ag | Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung |
| CN105633137B (zh) * | 2016-01-08 | 2019-02-01 | 电子科技大学 | 一种槽栅功率mosfet器件 |
| US10141440B2 (en) * | 2016-03-09 | 2018-11-27 | Polar Semiconductor, Llc | Drift-region field control of an LDMOS transistor using biased shallow-trench field plates |
| DE102016113393A1 (de) * | 2016-07-20 | 2018-01-25 | Infineon Technologies Ag | Halbleitervorrichtung, die ein Transistor-Array und ein Abschlussgebiet enthält, und Verfahren zum Herstellen solch einer Halbleitervorrichtung |
| CN106024905B (zh) * | 2016-07-29 | 2019-07-12 | 东南大学 | 一种低导通电阻横向双扩散金属氧化物半导体器件 |
| JP6494733B2 (ja) * | 2017-12-06 | 2019-04-03 | ローム株式会社 | 半導体装置 |
| CN108807541B (zh) * | 2018-05-29 | 2020-06-30 | 东南大学 | 一种具有交错叉指式排列的浅槽隔离结构横向半导体器件 |
-
2021
- 2021-04-12 CN CN202110389306.0A patent/CN113113495B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN113113495A (zh) | 2021-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113113495B (zh) | 一种具有交错槽栅结构的横向双扩散金属氧化物半导体器件 | |
| CN101401212B (zh) | 绝缘栅极型半导体器件及其制造方法 | |
| US8889512B2 (en) | Method and device including transistor component having a field electrode | |
| US8405146B2 (en) | Component arrangement including a MOS transistor having a field electrode | |
| JP2010135791A (ja) | 半導体素子及びその製造方法 | |
| TWI407564B (zh) | 具有溝槽底部多晶矽結構之功率半導體及其製造方法 | |
| CN108807541B (zh) | 一种具有交错叉指式排列的浅槽隔离结构横向半导体器件 | |
| CN101138093A (zh) | 沟槽型mosfet及其制造方法 | |
| US11264269B1 (en) | Method of manufacturing trench type semiconductor device | |
| US20090166731A1 (en) | Vertical-type field-effect transistor and manufacturing method thereof | |
| CN111244185B (zh) | 一种鳍式横向双扩散功率器件 | |
| CN101803030A (zh) | 半导体功率装置的制造方法 | |
| CN114759093A (zh) | 一种低导通电阻的双栅横向双扩散金属氧化物半导体器件 | |
| CN108511527A (zh) | 具有电荷补偿块的垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN113838906B (zh) | Ldmos晶体管及其制备方法 | |
| CN112420844A (zh) | 具有分离栅增强结构的低栅电阻功率mosfet器件及方法 | |
| US11444167B2 (en) | Method of manufacturing trench type semiconductor device | |
| CN108899282B (zh) | 带有电荷平衡结构的沟槽栅场效应晶体管及其制造方法 | |
| KR101068139B1 (ko) | Ｌｄｍｏｓｆｅｔ 제조방법 | |
| KR20040111710A (ko) | 트렌치-게이트 반도체 디바이스와 그 제조 방법 및트렌치-게이트 반도체 디바이스를 포함하는 모듈 | |
| US8072027B2 (en) | 3D channel architecture for semiconductor devices | |
| CN118472040B (zh) | 一种ldmos器件及其制备方法 | |
| CN111146285A (zh) | 半导体功率晶体管及其制造方法 | |
| CN115084245B (zh) | Ldmos器件及其制备方法以及芯片 | |
| TWI832493B (zh) | 半導體裝置及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |