CN113113405A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN113113405A
CN113113405A CN202110143603.7A CN202110143603A CN113113405A CN 113113405 A CN113113405 A CN 113113405A CN 202110143603 A CN202110143603 A CN 202110143603A CN 113113405 A CN113113405 A CN 113113405A
Authority
CN
China
Prior art keywords
drain
source
contact
width
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110143603.7A
Other languages
English (en)
Inventor
蔡国强
陈羿如
陈志辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/083,976 external-priority patent/US11545432B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113113405A publication Critical patent/CN113113405A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开实施例提供一种半导体装置。半导体装置包括源极结构与漏极结构位于基板上。半导体装置还包括源极通孔电性耦接至源极结构；以及漏极通孔电性耦接至漏极结构。源极通孔具有第一尺寸，漏极通孔具有第二尺寸，且第一尺寸大于第二尺寸。半导体装置亦可包含电性耦接至源极通孔的第一金属线路，以及电性耦接至漏极通孔的第二金属线路。源极通孔的第一尺寸符合第一金属线路的尺寸，而漏极通孔的第二尺寸符合第二金属线路的尺寸。第一金属线路可鄙第二金属线路宽。

Description

半导体装置
技术领域
本发明实施例涉及集成电路与半导体装置与其形成方法，尤其涉及接点电阻降低的半导体装置。
背景技术
集成电路产业已经历指数成长。集成电路材料与设计的技术进展，使每一代的集成电路比前一代的集成电路具有更小且更复杂的电路。在集成电路的演进中，功能密度(如单位芯片面积的内连线装置数目)通常随着几何尺寸(如采用的制作工艺所产生的最小构件或线路)缩小而增加。尺寸缩小通常有利于增加产能并降低相关成本。
尺寸缩小亦增加处理与制造集成电路的复杂度。为了实现这些进展，集成电路的处理与制造亦须类似发展。举例来说，应理解着陆在源极/漏极接点与金属线路上的的通孔可能承受高电阻的问题。这些高电阻为较小的技术节点的具体问题，其可能抵消节点尺寸缩小的效能改善。综上所述，虽然现有的内连线技术通常是用于其发展目的，但无法满足所有方面的需求。
发明内容
本发明实施例的目的在于提供一种半导体装置，以解决上述至少一个问题。
本发明一实施例提供的半导体装置包括源极结构与漏极结构位于基板上。半导体装置还包括源极通孔电性耦接至源极结构，以及漏极通孔电性耦接至漏极结构。源极通孔具有第一尺寸，漏极通孔具有第二尺寸，且第一尺寸大于第二尺寸。
本发明一实施例提供的半导体装置包括半导体基板；栅极结构，沿着第一方向延伸于半导体基板上；以及第一源极/漏极结构位于栅极结构的第一侧上，与第二源极/漏极结构位于栅极结构的第二侧上。半导体装置还包括第一接点结构位于第一源极/漏极结构上，与第二接点结构位于第二源极/漏极结构上。此外，半导体装置包括第一通孔结构位于第一接点结构上，与第二通孔结构位于第二接点结构上。第一通孔结构具有沿着第一方向的第一尺寸，第二通孔结构具有沿着第一方向的第二尺寸，且第一尺寸与第二尺寸不同。
本发明一实施例提供的半导体装置的形成方法，包括接收半导体结构。半导体结构具有源极接点结构以电性连接至鳍状结构上的源极结构，以及漏极接点结构以电性连接至鳍状结构上的漏极结构。方法还包括蚀刻漏极通孔沟槽于漏极接点结构上；沉积形成漏极通孔于漏极通孔沟槽中；蚀刻源极通孔沟槽于源极接点结构上；以及沉积形成源极通孔于源极通孔沟槽中。
本发明实施例的有益效果在于，源极通孔与金属线路之间的界面所用的表面积，以及漏极通孔与金属线路之间的界面所用的表面积可分别最大化。具体而言，界面的表面积大于界面的表面积。如上所述，源极侧上的接点电阻(界面表面积的函数)比漏极侧上的接点电阻关键。增加界面的尺寸会降低装置的整体电阻，而不过度阻碍尺寸小型化的整体目标。
附图说明
图1A为本发明多种实施例中，集成电路装置的平面图。
图1B及图1C为本发明多种实施例中，图1A的集成电路装置的部分放大图。
图2A至图12A与图2B至图12B为本发明多种实施例中，集成电路装置于多种制作阶段的剖视图。
图13为本发明多种实施例中，制作半导体装置的方法的流程图。
附图标记如下：
A-A',B-B':剖线
MD:源极/漏极接点结构
100:集成电路装置
102:基板
102A:源极区
102B:漏极区
104:鳍状结构
106:隔离结构
108,117:层间介电层
108A,108B:部分
109:沟槽
110A:源极结构
110B:漏极结构
112A:源极接点
112B,112B':漏极接点
114:蚀刻停止层
116,116',116":层间介电层部分
118,118',118B,118B':通孔沟槽
120,120':通孔结构
120A:源极通孔
120B,120B':漏极通孔
124:通孔沟槽
130:栅极堆叠
132,134:层状物
135:沟槽
136:金属层
138:硬掩模层
140:栅极结构
142A:源极接点沟槽
142B:漏极接点沟槽
150,150A,150B,150C:金属线路
160A,160B,164A,164B,170A,170B,170B',172A,172B,172B',174A,174B:宽度
162A,162B,166A,166B,182A,182B,183A,184A,184B:侧壁表面
168A,168B,177A,177B,177B',178A,178B:界面
175A,175B,175B',176A,176B,176B':尺寸
180A,180B:下表面
183A:侧壁表面
190A,190B,190B':重叠区
192,194,196:光刻胶层
200:方法
202,204,206,208,210,212,214,216,218,220,222:步骤
具体实施方式
下述详细描述可搭配附图说明，以利理解本发明的各方面。值得注意的是，各种结构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清楚说明，可任意增加或减少各种结构的尺寸。
下述内容提供的不同实施例或例子可实施本发明实施例的不同结构。特定构件与排列的实施例用以简化本公开而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本发明的多种实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。
此外，本发明实施例的结构形成于另一结构上、连接至另一结构及/或耦接至另一结构中，结构可直接接触另一结构，或可形成额外结构于结构及另一结构之间。此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。此外，当数值或数值范围的描述有“约”、“近似”或类似用语时，除非特别说明否则其包含所述数值的+/-10％。举例来说，用语“约5nm”包含的尺寸范围介于4.5nm至5.5nm之间。
本发明实施例一般关于集成电路与半导体装置与其形成方法。本发明实施例更特别关于接点电阻降低的半导体装置。本发明一实施例关于形成改善的通孔结构，其具有降低的接点电阻。随着半导体制作工艺进展至更小的技术节点，接点电阻开始大幅劣化装置效能如装置速度。在此考虑下，当接点表面积增加时，通常可降低接点电阻。因此增加通孔结构尺寸有助于达到较大的接点表面积，只要通孔结构尺寸增加不会使芯片脚位过大(过大脚位会阻碍尺寸缩小的整体目标)。本发明实施例认知在源极侧与漏极侧之间，接点表面区域上的通孔结构尺寸与芯片脚位上的通孔结构尺寸的效应不同。举例来说，连接至源极侧上的通孔结构的金属线路，通常比连接至漏极侧上的通孔结构的金属线路宽。因此，源极侧上的接点表面积通常取决于通孔结构尺寸，而漏极侧上的接点表面积通常受限于金属线宽而不考虑通孔结构尺寸。换言之，源极侧的较大通孔结构可减少电阻，但漏极侧的类似尺寸的通孔结构对电阻没有效果，且会不利地增加芯片脚位。综上所述，在晶体管的源极侧与漏极侧形成不对称的通孔结构具有优点。举例来说，装置在源极侧上的通孔结构尺寸可大于漏极侧上的通孔结构尺寸。不幸的是，形成通孔结构的公知方法无法改变以制作不对称的通孔结构。为解决上述问题，本发明实施例制作源极侧通孔结构与漏极侧通孔结构。
图1A为本发明多种实施例中，集成电路装置100的平面图(比如X-Y平面中的平面图)。X-Y平面为X方向与Y方向所定义的平面。在此考虑下，X方向与Y方向为彼此垂直的水平方向，而Z方向垂直于X-Y平面。如图所示，集成电路装置100可为处理集成电路或其部分时制作的中间装置，其可包含随机存取存储器及/或其他逻辑电路、无源构件(如电阻、电容器与电感)与有源构件(如p型场效晶体管、n型场效晶体管、鳍状场效晶体管、金属氧化物半导体场效晶体管、互补式金属氧化物半导体晶体管、双极晶体管、高电压晶体管、高频晶体管及/或其他存储器单元)。本发明不限于任何具体数目的装置或装置区或任何具体的装置设置，除非记载于权利要求。举例来说，集成电路装置100可用于三维鳍状场效晶体管装置，以及平面场效晶体管装置。
如图1A所示，集成电路装置100包括基板102。基板102包括多种掺杂区。集成电路装置100亦包括有源区与隔离区(如下详述)形成于基板102之中或之上。此外，集成电路装置100亦包括栅极结构140形成于有源区上。
栅极结构140的长度方向彼此平行并沿着Y方向延伸。栅极结构各自将掺杂区分成源极区102A与漏极区102B。源极结构110A形成于源极区102A中的鳍状结构104上，而漏极结构110B形成于漏极区102B中的鳍状结构104上。源极结构110A与漏极结构110B未图示于图1A至图1C中，因装置的其他结构覆盖源极结构与漏极结构。然而这些结构将清楚图示于后续附图中。在一些实施例中，源极结构110A与漏极结构110B可包含外延层，其外延成长于有源区中。综上所述，源极结构110A可视作外延的源极结构，而漏极区110B可视作外延的漏极结构。
集成电路装置100还包含多种接点结构(如源极/漏极接点结构MD)形成于源极结构110A与漏极结构110B上。举例来说，源极接点112A形成于源极结构110A上，而漏极接点112B及112B'形成于漏极结构110B上。此外，集成电路装置包括通孔结构形成于源极接点112A与漏极接点112B上。举例来说，源极通孔120A形成于源极接点112A上，而漏极通孔120B形成于漏极接点112B及112B'上。在一些实施例中，源极通孔120A的尺寸大于漏极通孔120B的尺寸。举例来说，源极通孔120A与源极接点112A之间的接触面积，大于漏极通孔120B与漏极接点112B及112B'之间的接触面积。此外，集成电路装置包括金属线路150(如连接至源极结构的金属线路150A与连接至漏极结构的金属线路150B)形成于多种通孔结构上。在一些实施例中，源极通孔120A与金属线路的接点面积，大于漏极通孔120B与金属线路的接点面积，因为源极通孔120A的尺寸较大。如下详述，源极侧上的接点表面积较大，可降低接点电阻并改善装置效能。这些接点结构、通孔结构与金属线路形成多层内连线结构的部分，其可电性连接源极结构110A与漏极结构110B至集成电路装置100的多种其他构件及/或外部电压。由于空间考虑，图1A未具体显示集成电路装置100的所有结构。这些结构将详示于后续的图2A至图12A与图2B至图12B中。在此考虑下，图2A至图12A与图2B至图12B为集成电路装置100的剖视图，比如沿着图1A所示的剖线A-A'及B-B'的剖视图。此外，图1B及图1C为图1A的部分放大图，其显示与图2A至图12A与图2B至图12B相关的结构。这些剖视图可搭配图1A、图1B及图1C说明。此外，图13显示集成电路装置100的形成方法的流程图。
如图2A及图2B与图13的步骤202所示，接收集成电路装置100的初始结构。初始结构包括基板102。基板102可包含半导体元素(单一元素)如硅、锗及/或其他合适材料；半导体化合物如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟及/或其他合适材料；或半导体合金如硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、磷砷化镓铟及/或其他合适材料。在其他实施例中，基板102可包含多个材料层，其具有类似或不同组成以适用于制造集成电路装置。在一例中，基板102可为绝缘层上硅基板，其具有半导体硅层形成于氧化硅层上。在另一例中，基板102可包含导电层、半导体层、介电层、其他层或上述的组合。如上所述，可形成多种掺杂区(如源极区102A与漏极区102B)于基板102之中或之上。掺杂区可掺杂n型掺质如磷或砷，及/或p型掺质如硼或铟，端视设计需求而定。掺杂区可直接形成于基板102上、p型井结构中、n型井结构中、双井结构中或采用隆起结构。掺杂区的形成方法可为注入掺质原子、原位掺杂外延成长及/或其他合适技术。
集成电路装置100的初始结构亦可包含有源区。在一些实施例中，有源区为伸长的鳍状结构，其自基板102向上凸出(比如沿着z方向)。如此一来，有源区之后可视作鳍状物或鳍状结构104。鳍状结构104的长度方向可沿着X方向取向(比如实质上垂直于栅极结构140的长度方向)。鳍状结构104的制作方法可采用合适工艺，包括光刻与蚀刻工艺。光刻工艺可包含形成光刻胶层于基板102上、曝光光刻胶至一图案、进行曝光后烘烤工艺、以及显影光刻胶以形成含光刻胶的掩模单元(未图示)。接着采用掩模单元并蚀刻凹陷至基板102中，以保留鳍状结构104于基板102上。蚀刻工艺可包含干蚀刻、湿蚀刻、反应性离子蚀刻及/或其他合适工艺。在一些实施例中，鳍状结构104的形成方法可为双重图案化或多重图案化工艺。一般而言，双重图案化或多重图案化工艺结合光刻与自对准工艺，其产生的图案间距小于采用单一的直接光刻工艺所得的图案间距。在一例中，可形成层状物于基板上，并采用光刻工艺图案化层状物。采用自对准工艺，沿着图案化的层状物的侧部形成间隔物。接着移除间隔物，并将保留的间隔物或芯用于图案化鳍状结构104。
集成电路装置100的初始结构亦可包含隔离结构106。隔离结构106可电性分开集成电路装置100的多种构件。隔离结构106可包含氧化硅、氮化硅、氮氧化硅、掺杂氟的硅酸盐玻璃、低介电常数的介电材料及/或其他合适材料。在一些实施例中，隔离结构106可包含浅沟槽隔离结构。在一实施例中，隔离结构106的形成方法可为形成鳍状结构104时，蚀刻沟槽于基板102中。接着可将上述隔离材料填入沟槽，再进行化学机械平坦化工艺。亦可实施其他隔离结构如场氧化物、局部氧化硅及/或其他合适结构以作为隔离结构106。在其他实施例中，隔离结构106可包含多层结构，比如具有一或多个热氧化物衬垫层。
栅极结构140形成于鳍状结构104上。栅极结构140定义源极区与漏极区于两侧上。栅极结构140可包含栅极堆叠130以及与栅极堆叠130相邻的栅极间隔物。栅极堆叠130可为虚置栅极堆叠(含氧化物栅极介电层与多晶硅栅极)，或可为高介电常数的栅极介电层与金属栅极的堆叠，其中高介电常数的栅极介电层与金属栅极结构的形成方法可为置换虚置栅极结构。在一些实施例中，栅极间隔物可包含多层。举例来说，直接形成层状物132于栅极堆叠130的侧壁上，而层状物134形成于层状物132的侧壁上。层状物132可包含任何合适材料。举例来说，层状物132包含的材料的介电常数为约7。举例来说，层状物132可包含氮化硅层。层状物134可为栅极间隔物层。举例来说，层状物134可包含低介电常数的材料(比如介电常数小于约5的材料)。虽然未图示，栅极结构140可包含额外材料层如鳍状结构104上的界面层、栅极结构140上的硬掩模层、盖层、其他合适层或上述的组合。在图2B所示的一些实施例中，回蚀刻栅极堆叠130使栅极堆叠130的上表面低于栅极间隔物如层状物132及/或层状物134的上表面。换言之，沟槽135形成栅极堆叠130之上与栅极间隔物如层状物132之间。
集成电路装置100的初始结构额外包含源极结构110A形成于源极区中，以及漏极结构110B形成于漏极区中。在一些实施例中，使源极区与漏极区(比如栅极结构140未覆盖的区域)中的鳍状结构104凹陷。之后可由任何合适方法如外延成长方法，形成源极结构110A与漏极结构110B于凹陷的鳍状结构104上。在一些实施例中，源极结构110A及/或漏极结构110B形成于(或合并于)两个凹陷的鳍状结构104上
集成电路装置100亦包括层间介电层108于隔离结构106上，使鳍状结构104的顶部埋置于层间介电层108中。此外，栅极结构140、源极结构110A与漏极结构110B亦至少部分地埋置于层间介电层108中。层间介电层108可包含任何合适材料，比如碳氮化硅、碳氮氧化硅、氮氧化硅、金属氧化物或上述的组合。
在一些实施例中，层间介电层108包括多个部分如源极结构110A上的部分108A与漏极结构110B上的部分108B。在一些实施例中，部分108A及108B彼此之间隔有沟槽109，且可由栅极间隔物的层状物134的侧壁表面(如背对栅极堆叠130的侧壁表面162A及162B)所定义。在一些实施例中，源极结构110A与层间介电层108具有界面168A，而漏极结构110B与层间介电层108具有界面168B。界面168A及168B亦可为个别的源极结构110A与漏极结构110B的上表面。综上所述，界面168A及168B亦可分别视作上表面。在一些实施例中，侧壁表面162A及162B分别自源极结构110A的上表面如界面168A的周边(或沿着X方向的至少外侧边缘)，与漏极结构110B的上表面如界面168B的周边(或沿着X方向的至少外侧边缘)延伸。综上所述，部分108A及108B沿着X方向的宽度，大致分别符合界面168A的宽度与界面168的宽度。在一些实施例中，部分108A各自具有沿着X方向的宽度160A，而部分108B各自具有沿着X方向的宽度160B。如下详述，宽度160A及160B主要分别取决于后续形成的源极接点与漏极接点沿着X方向的宽度。在一些实施例中，宽度160A及160B实质上相同。
如图3A及图3B所示，沉积金属层136(如第一金属层)于沟槽135中，使金属层136部分地填入沟槽135。在一些实施例中，金属层为钨层。金属层136可包含任何合适材料，且其沉积方法可为任何合适方法如化学气相沉积、物理气相沉积、原子层沉积、高密度等离子体化学气相沉积、有机金属化学气相沉积、远端等离子体化学气相沉积、等离子体辅助化学气相沉积、低压化学气相沉积、原子层化学气相沉积、常压化学气相沉积或上述的组合。此外，硬掩模层138沉积于金属层136上，以填入沟槽135的其余部分，使硬掩模层138的上表面延伸高于间隔物的层状物132及134的上表面，并沿着层间介电层108的上表面或高于层间介电层108的上表面。在一些实施例中，可采用化学机械平坦化移除层间介电层108上的多余硬掩模材料，并平坦化上表面。在一些实施例中，硬掩模层138可作为后续蚀刻工艺中的蚀刻掩模。硬掩模层138在这些蚀刻工艺中亦可保护栅极堆叠。
如图4A及图4B与图13的步骤204所示，采用蚀刻工艺移除层间介电层108的部分108A及108B，以露出源极结构110A与漏极结构110B。举例来说，蚀刻工艺移除源极结构110A上的层间介电层108的部分108A以形成源极接点沟槽142A，并移除漏极结构110B上的部分108B以形成漏极接点沟槽142B。源极接点沟槽142A露出源极结构110A的至少一部分，而漏极接点沟槽142B露出漏极结构110B的至少一部分。在一些实施例中，以单一蚀刻工艺形成源极接点沟槽142A与漏极接点沟槽142B。在一些其他实施例中，依序进行蚀刻工艺以形成源极接点沟槽142A与漏极接点沟槽142B。可在形成漏极接点沟槽142B之前或之后，形成源极接点沟槽142A。
在一些实施例中，间隔物的层状物134的侧壁表面162A可至少部分地定义源极接点沟槽142A的侧壁表面。间隔物的层状物134的侧壁表面162B可至少部分地定义漏极接点沟槽142B的侧壁表面。综上所述，蚀刻工艺之前的源极接点沟槽142A各自沿着X方向的宽度160A，与部分108A的宽度一致。蚀刻工艺之前的漏极接点沟槽142B各自沿着X方向的宽度160B，与部分108B的宽度一致。如上所述，一些实施例的侧壁表面162A自源极结构110A的上表面如界面168A的周边延伸；以及侧壁表面162B自漏极结构110B的上表面如界面168B的周边延伸。综上所述，源籍接点沟槽142A与漏极接点沟槽142B各自沿着X方向露出源极结构110A与漏极结构110B的主要(或所有)的宽度尺寸。换言之，沿着X方向的源极接点沟槽142A的宽度160A与漏极接点结构142B的宽度160B，分别大致符合源极结构110A的上表面如界面168A的宽度与漏极结构110B的上表面如界面168B的宽度。
此外，源极接点沟槽142A与漏极接点沟槽142B分别具有层间介电层108的保留部分所定义的侧壁表面166A及166B。在一些实施例中，源极接点沟槽142A各自具有沿着Y方向的宽度164A，而漏极接点沟槽142B各自具有沿着Y方向的宽度164B。在一些实施例中，侧壁表面166B自靠近漏极结构110B的上表面周边(比如越过Y方向的外侧边缘)延伸。综上所述，漏极接点沟槽142B露出漏极结构110B的上表面的主要(或所有)的宽度(越过Y方向)。与此相较，侧壁表面166A自源极结构110A的上表面的周边外侧(如越过Y方向的外侧边缘)延伸。综上所述，源极接点沟槽142A的下表面在Y方向中延伸超出源极结构110A的上表面。换言之，源极接点沟槽142A露出层间介电层108的表面，其沿着源极结构110A的上表面延伸。
在一些实施例中，侧壁表面166A及/或侧壁表面166B与Z方向之间的角度大于0°。综上所述，源极接点沟槽142A及/或漏极接点沟槽142B的上表面沿着Y方向的宽度，不同于上述沟槽的下表面沿着Y方向的宽度。在这些实施例中，宽度164A及164B各自表示源极接点沟槽142A与漏极接点沟槽142B在沟槽中间高度的宽度(视作半高宽)。换言之，宽度164A及164B可为沿着越过沟槽高度的Y方向的平均宽度。在一些实施例中，宽度164A与宽度164B实质上相同。在一些其他实施例中，宽度164A与宽度164B不同。
如图5A及图5B与图13的步骤204所示，采用沉积工艺形成接点结构，其与源极结构110A及/或漏极结构110B交界。举例来说，源极接点112A形成于源极接点沟槽142A中，使源极接点112A与源极结构110A交界。漏极接点112B及112B’形成于漏极接点沟槽142B中，使漏极接点112B及112B’各自与漏极结构110B交界。漏极接点112B及112B’彼此相邻并具有类似特性。如下详述，漏极接点112B所用的通孔结构与漏极接点112B’所用的通孔结构可由分开步骤形成以改善解析度。
此外，源极接点112A与漏极接点112B及112B’在Y方向中与层间介电层108直接交界，并分别在X方向中经由侧壁表面162A及162B与栅极间隔物的层状物134直接交界。综上所述，源极接点112A具有越过X方向的宽度160A与越过Y方向的宽度164A，而漏极接点112B及112B'具有越过X方向的宽度160B与越过Y方向的宽度164B。这些结构与尺寸亦图示于图1B及图1C中。在一些实施例中，以单一沉积工艺形成源极接点112A与漏极接点112B及112B'。在一些其他实施例中，依序进行沉积工艺，以分别形成源极接点112A与漏极接点112B及112B'。可在形成漏极接点112B及112B'之前或之后，形成源极接点112A。可进行化学机械平坦化工艺，以平坦化集成电路装置100的上表面，并露出金属层136的上表面。
如图6A及图6B与图13的步骤206所示，形成蚀刻停止层114于集成电路装置100上。举例来说，蚀刻停止层114形成于源极接点112A、漏极接点112B及112B'与r金属层136的上表面上。蚀刻停止层114在后续蚀刻工艺中，可保护其下的装置结构免于蚀刻。接着形成层间介电层部分116于蚀刻停止层114上。之后可形成通孔沟槽118于漏极区102B上，比如形成于漏极接点112B上。通孔沟槽118露出漏极接点112B的上表面，之后可用于形成通孔结构。通孔沟槽118的形成方法可为任何合适方法。在一些实施例中，形成图案化的光刻胶层192以至少覆盖源极区102A，并露出漏极接点112B上的漏极区的至少一部分。图案化的光刻胶层192的形成方法可为光刻工艺，其包含涂布光刻胶、曝光至紫外线、以及显影工艺。可进一步采用硬掩模如氮化硅或其他合适材料。在此状况下，先以蚀刻将图案化的光刻胶层192的开口转移至硬掩模。接着进行蚀刻工艺如干蚀刻、湿蚀刻或上述的组合，可移除漏极接点112B上的蚀刻停止层114与层间介电层部分116的露出部分以形成通孔沟槽118。蚀刻工艺可包含一或多个蚀刻步骤。
在所述实施例中，图案化的光刻胶层192(与任何硬掩模，若存在)不只覆盖源极接点112A，但亦覆盖与漏极接点112B相邻的漏极接点112B’。综上所述，通孔沟槽118一次只形成于相邻的漏极接点的一者上。如下所述，后续工艺阶段可形成另一通孔沟槽118'于漏极接点112B'上。在一些实施例中，分开形成相邻的通孔沟槽有利于增加解析度。然而一些其他实施例可同时形成通孔沟槽118于相邻的漏极接点112B及112B'上。
在一些实施例中，设计通孔沟槽118的尺寸以最小化漏极接点112B与后续形成于通孔沟槽118中的漏极通孔120B之间的电阻，并最小化漏极通孔120B与后续形成的金属线路150B(用以连接至漏极通孔120B)之间的电阻。电阻部分取决于两个接点结构之间的界面表面积。综上所述，通孔沟槽118的尺寸至少部分地取决于漏极接点112B的尺寸与金属线路150B的尺寸。一般而言，增加界面面积可降低接点电阻。之后可设计通孔沟槽118的尺寸以最大化漏极接点112B与漏极通孔120B的界面，以及漏极通孔120B与金属线路150B之间的界面。在一些实施例中，金属线路150B沿着X方向延伸，而漏极接点112B沿着Y方向延伸。综上所述，为了同时最大化两个相关界面，可设计漏极通孔120B使其轮廓与尺寸大致符合金属线路150B与漏极接点112B投影于X-Y平面上的重叠区(如图1C的重叠区190B)。
在一些实施例中，通孔沟槽118具有沿着Y方向的宽度170B与沿着X方向的宽度172B。在一些实施例中，通孔沟槽118沿着Z方向的宽度改变。举例来说，通孔沟槽118在上表面的开口大于在下表面的开口。在此状况中，宽度170B与宽度172B可各自视作个别的半高宽，如下所述。在一些实施例中，通孔沟槽118的侧壁轮廓实质上平直。综上所述，半高宽与通孔沟槽118沿着其高度的平均宽度大致相同。在一些实施例中，宽度170B小于漏极接点112B沿着Y方向的宽度164B。此外，一些实施例的沟槽118的所有底部开口沿着Y方向可定义宽度170B，并形成于漏极接点112B的上表面上。换言之，通孔沟槽118的底部开口无任何部分沿着Y方向延伸超出漏极接点112B。在一些实施例中，沟槽118露出漏极接点112B的上表面的一部分如界面177B。如下所述，界面177B可定义漏极通孔与漏极接点112B之间的界面。在一些实施例中，界面177B具有沿着X方向的尺寸175B与沿着Y方向的尺寸176B。尺寸175B与宽度172B类似或相同，且尺寸176B与宽度170B类似或相同。此外，界面177B落在金属线路150B与漏极接点112B在X-Y平面上的投影之间的重叠区190B中(见图1C)。
在一些实施例中，通孔沟槽118沿着X方向的宽度172B可与宽度160B类似或相同。举例来说，宽度172B与宽度160B之间的比例可为约0.5:1至约5:1。应理解的是为了降低接点电阻，重要的是两个结构之间的界面面积。综上所述，若比例过小如小于0.8:1，或比例过大如大于1.2:1，则可用的表面积无法有效形成界面，且无法最小化接点电阻。在一些实施例中，宽度172B与宽度170B类似。举例来说，宽度172B与宽度170B之间的比例为约0.5:1至约5:1。在一些实施例中，宽度172B与宽度170B大致相同。综上所述，通孔沟槽118在X-Y剖面具有方型轮廓。此外，一些实施例的通孔沟槽118的所有底部开口沿着X方向定义宽度172B，并形成于漏极接点112B的上表面上。换言之，通孔沟槽118的底部开口没有任何部分沿着X方向延伸超出漏极接点112B。在一些实施例中，通孔沟槽118的所有底部开口形成于漏极接点112B的上表面的一部分上，并因此露出漏极接点112B的上表面的一部分。换言之，通孔沟槽118的底部开口的任何部分在任何方向中均未延伸超出漏极接点112B的上表面。在一些实施例中，通孔沟槽118沿着Z方向实质上对准漏极接点112B。换言之，通孔沟槽118并未沿着Z方向偏离漏极接点112B。这些设置可最小化接点电阻。
如图7A及图7B与图13的步骤208所示，形成漏极通孔120B于通孔沟槽118B中，使漏极通孔120B连接至漏极接点并形成良好的电性接点。综上所述，漏极通孔120B形成于界面177B上。可采用任何合适方法形成漏极通孔120B。举例来说，通孔金属材料沉积至通孔沟槽118中方法可为化学气相沉积、原子层沉积或类似方法。接着采用化学机械平坦化以移除多余材料并平坦化上表面。通孔金属材料可为任何合适金属材料如钴、钌、铜、钽、钛、铱、钨、铝、氮化钽、氮化钛、其他合适材料或上述的组合。在一些实施例中，通孔金属材料可为钨、钌或上述的组合，而通孔结构直接接触层间介电层部分116及/或其侧壁表面上的蚀刻停止层114。换言之，层间介电层部分116与漏极通孔120B之间不存在中间层如阻挡层、粘着层或类似物。这些设置可最大化漏极通孔120B的尺寸并最小化电阻。综上所述，漏极通孔120B的尺寸与通孔沟槽118一致。举例来说，漏极通孔120B具有沿着X方向的宽度172B与沿着Y方向的宽度170B。这些结构与尺寸亦图示于图1B及图1C。在一些实施例中，宽度170B为约3nm至约60nm。在一些实施例中，宽度172B为约3nm至约60nm。在一些实施例中，宽度170B为约9nm至约20nm。在一些实施例中，宽度172B为约9nm至约20nm。在一些实施例中，漏极通孔120B在X-Z剖面上具有方形轮廓。
如图8A及图8B与图13的步骤210所示，形成层间介电层部分116'于层间介电层部分116与漏极通孔120B上。在一些实施例中，层间介电层部分116'在后续工艺时有助于维持漏极通孔120B的完整性。另一通孔沟槽118'延伸穿过层间介电层部分116'、层间介电层部分116与蚀刻停止层114，以露出另一漏极接点112B的上表面。举例来说，可形成另一图案化的光刻胶层194于源极区102A与漏极区102B的至少一部分(比如含漏极接点112B的部分)上，并露出漏极区102B的另一部分(比如含漏极接点112B'的部分)。类似地，亦可采用硬掩模。在一些实施例中，通孔沟槽118B'具有越过X方向的宽度170B'。通孔沟槽118'通常与通孔沟槽118一致。举例来说，通孔沟槽118'的尺寸可与通孔沟槽118的尺寸类似。因此宽度170B'可与通孔沟槽118的宽度170B类似。然而本发明实施例亦可采用不同尺寸(比如越过X方向及/或越过Y方向的尺寸)的通孔沟槽118'。通孔沟槽118'露出漏极接点112B'的上表面的一部分如界面177B'。与上述的界面177B类似，界面177B'定义漏极通孔120B'与漏极接点112B'之间的界面。界面177B'形成于金属线路150B与漏极接点112B'之间的重叠区190B'中，见图1C。在一些实施例中，界面177B'具有沿着X方向的尺寸175B'与沿着Y方向的尺寸176B'。尺寸175B'与宽度172B'类似或相同，而尺寸176B'与宽度170B'类似或相同。
如图9A及图9B与图13的步骤212所示，漏极通孔120B'形成于通孔沟槽118'中以连接漏极接点112B'，并形成良好的电性接点。举例来说，漏极通孔120B'与漏极接点112B'直接交界于界面177B'。在一些实施例中，采用化学机械平坦化工艺以露出漏极通孔120B'的上表面。举例来说，进行化学机械平坦化工艺，直到漏极通孔120B'的上表面与漏极通孔120B'的上表面共平面。如此处所述，漏极通孔120B'(与通孔沟槽118')以及漏极通孔120B(与通孔沟槽118)形成于相邻的漏极接点结构上。举例来说，沿着X方向形成一列的漏极接点112B。通孔结构120形成于第一、第三、第五与第七漏极接点112B上，而通孔结构120'可形成于第二、第四、第六与第八漏极接点112B上。如上所述，依序形成漏极通孔120B及120B'可具有较佳的工艺边界与解析度。漏极通孔120B'通常与漏极通孔120B类似。举例来说，漏极通孔120B'与漏极通孔120B类似，可在X-Z剖面上具有方形轮廓。在一些实施例中，漏极通孔120B'与漏极通孔120B的材料组成可相同或不同，端视设计需求而定。
如图10A及图10B与图13的步骤214所示，形成层间介电层部分116"于层间介电层部分116上。在一些实施例中，层间介电层部分116"保护已形成的通孔结构。图案化的光刻胶层196(及/或硬掩模层)可形成于层间介电层部分116"上以覆盖漏极区102B，并露出源极区102A的至少一部分(比如含源极接点112A的部分)。接着采用图案化的光刻胶层196(或硬掩模层)，并蚀刻层间介电层(包括层间介电层部分116及116")与蚀刻停止层114以形成通孔沟槽124。
与通孔沟槽118及/或118'类似，可设计通孔沟槽124的尺寸以最小化源极接点112A与后续形成于通孔沟槽124中的源极通孔120A之间的电阻，并最小化源极通孔120A与后续形成的金属线路150A(用于连接至源极通孔120A)之间的电阻。综上所述，通孔沟槽124的尺寸至少部分取决于源极接点112A的尺寸与金属线路150A的尺寸。举例来说，可设计通孔沟槽124的尺寸，以最大化源极接点112A与源极通孔120A之间的界面，以及源极通孔120A与金属线路150A之间的界面。在一些实施例中，金属线路150A沿着X方向延伸，而源极接点112A沿着Y方向延伸。综上所述，为了同时最大化两个相关界面，可设计源极通孔120A使其轮廓与尺寸大致符合金属线路150A与源极接点112A之间的重叠区(如图1B中的重叠区190A)。
通孔沟槽124具有沿着Y方向的宽度170A(或半高宽)与沿着X方向的宽度172A(或半高宽)。在一些实施例中，通孔沟槽124的尺寸大于通孔沟槽118及/或通孔沟槽118'的尺寸。举例来说，宽度170A可为约3nm至约300nm。在一些实施例中，宽度170A可为约12nm至约60nm。在一些实施例中，通孔沟槽118及/或118'的半高宽如宽度170A与半高宽如宽度170B之间的比例为约1.1:1至约12:1。通孔沟槽的较大宽度可让后续形成于通孔沟槽124中的通孔结构之间的接点面积(或界面)较大。若比例过小如小于1.1:1，则源极通孔120A无法达到其最大尺寸而不损害其他装置特性。综上所述，通孔结构与源极接点112A及/或后续行程的金属线路150A之间的接点电阻未最佳化。若比例过大如大于12:1，源极通孔120A会延伸超出金属线路150A的可行接点表面积。综上所述，并非所有的通孔尺寸均可用于降低接点电阻，且增加通孔尺寸可能增加芯片脚位而阻碍尺寸缩小的整体目标。在一些实施例中，通孔沟槽118及/或118'的半高宽如宽度170A与半高宽如宽度170B之间的比例为约1.5:1至约6:1，以提供最佳平衡的装置效能与结构尺寸。在一些实施例中，宽度172A与宽度172B类似如大致相同。
如上所述，蚀刻工艺露出源极接点112A的上表面的一部分。举例来说，可露出界面177A。界面177A定义通孔结构与源极接点112A之间的界面。界面177A形成于重叠区190A上，见图1B。在一些实施例中，界面177A具有沿着X方向的尺寸175A与沿着Y方向的尺寸176A。尺寸175A可与尺寸176B及/或176B'类似或相同，且尺寸175A大于尺寸175B及/或175B'。综上所述，源极接点112A的上表面的界面177A的表面积，大于漏极接点112B的上表面的界面177B的表面积。在一些实施例中，通孔沟槽124沿着Z方向与在Y-Z剖面上实质上不对准源极接点112A。换言之，通孔沟槽124沿着Y-Z剖面上的Y方向偏离源极接点112A。这有利于达到所需的结构封装密度。在一些实施例中，沟槽124的底部开口的部分沿着Y方向延伸超出界面177A。综上所述，通孔沟槽124中露出层间介电层108的上表面的一部分(其沿着源极结构112A的上表面延伸)。
在一些实施例中，通孔沟槽124亦自靠近源极接点112A的上表面的周边(或沿着X方向的边缘)延伸。综上所述，宽度172A与源极接点112A的宽度160A类似或大致相同。举例来说，宽度172A与宽度160A的比例可为约0.8:1至约1.2:1。若比例过小如小于0.8:1，或比例过大如大于1.2:1，则可行的表面积无法有效地用于降低接点电阻。在一些实施例中，沟槽124沿着X方向的所有底部开口定义宽度172A，并形成于源极接点112A的上表面上。换言之，通孔沟槽124的底部开口没有任何部分沿着X方向延伸超出源极接点112A。在一些实施例中，通孔沟槽124的所有底部开口沿着X方向形成于源极接点112A的上表面的一部分上，并因此露出源极接点112A的上表面的一部分。在一些实施例中，通孔沟槽124沿着X-Z剖面上的Z方向实质上对准源极接点112A。换言之，通孔沟槽124沿着X-Z剖面上的Z方向不偏离源极接点112A。在一些实施例中，宽度170A大于宽度172A。举例来说，宽度170A与宽度172A之间的比例可为约1:1至约33:1。换言之，通孔沟槽具有X-Z剖面上的矩形轮廓，其长度(或较长尺寸)沿着Y方向延伸，而宽度(或较短尺寸)沿着X方向延伸。如下详述，沿着Y方向宽度170A较大，可用于形成较大界面于通孔结构与后续形成的金属线路之间，以减少与金属线路的接点电阻。
如图11A及图11B与图13的步骤216所示，形成源极通孔120A于通孔沟槽124中，使通孔结构接触源极接点并形成良好的电性接点。在一些实施例中，源极通孔120A直接接触层间介电层部分116及/或蚀刻停止层114的侧壁表面。换言之，层间介电层部分116与源极通孔120A之间不存在任何中间层(如阻挡层、粘着层或类似物)。这可最大化源极通孔120A的尺寸，以达降低电阻的目的。综上所述，源极通孔120A的尺寸与通孔沟槽124一致。举例来说，源极通孔120A具有沿着X方向的宽度172A与沿着Y方向的宽度170A。在一些实施例中，宽度170A为约3nm至约300nm。在一些实施例中，宽度172A为约3nm至约20nm。在一些实施例中，宽度170A为约9nm至60nm，而宽度172A为约9nm至约20nm。此外，源极通孔120A在X-Z剖面上具有矩形轮廓，其长度(若较长尺寸)沿着Y方向延伸，而宽度(或较短尺寸)沿着X方向延伸。
源极通孔120A可形成于界面177A上。如上所述，界面177A具有沿着X方向的尺寸175A与沿着Y方向的尺寸176A。界面177A的表面积大于界面177B(与界面177B')的表面积。较大表面积可最小化源极通孔120A与源极接点112A之间的接点电阻。在一些实施例中，源极通孔120A与通孔沟槽124一致，并在Y-Z剖面上延伸超出源极接点112A的上表面，但在X-Z剖面上实质上对准源极接点112A。这些结构与尺寸亦图示于图1B及图1C中。
上述说明先形成漏极通孔120B与漏极通孔120B'，之后形成源极通孔120A。然而可由任何顺序形成漏极通孔120B、源极通孔120A与漏极通孔120B'。此外，可由多个步骤形成相邻源极接点上的源极通孔120A，其与形成漏极通孔120B及120B'于相邻的漏极接点上的方法类似。
如图12A及图12B与图13的步骤218及220所示，形成金属线路150A于源极通孔120A上，使源极结构110A经由源极接点112A、源极通孔120A与金属线路150A连接至电压及/或其他结构；并形成金属线路150B于漏极通孔120B上，使漏极结构110B经由漏极接点112B、漏极通孔120B与金属线路150B连接至电压及/或其他结构。金属线路150A及150B形成于另一层间介电层117中。金属线路150A及150B可同时形成或以任何顺序依序形成。金属线路150A及150B各自沿着X方向延伸，且越过多个栅极结构、源极区与漏极区。金属线路150A具有沿着Y方向的宽度174A，而金属线路150B具有沿着Y方向的宽度174B。在一些实施例中，宽度174A大于宽度174B。在一些实施例中，金属线路150A较佳宽于金属线路150B。举例来说，源极侧的电阻对装置效能的影响，大于漏极侧的电阻对装置效能的影响。此外，一些实施例的源极结构可馈流至两个或更多的漏极结构中。这些设计需要源极侧的电压等级及/或电流等级高于漏极侧的电压等级及/或电流等级。综上所述，源极结构所用的金属线路较宽具有优点。在一些实施例中，宽度174A与宽度174B之间的比例可为约0.5:1至约30:1。在一些实施例中，宽度174A与宽度174B之间的比例可为约1:1至约20:1。若比例过小如小于0.5:1，金属线路150A会形成电荷载子流的瓶颈，并劣化装置效能。若比例过大如大于30:1，则较宽的金属线路150A所提供的额外优点不足以弥补所需的额外芯片脚位。在一些实施例中，宽度174A为约8nm至约300nm，而宽度174B为约8nm至约200nm。在一些实施例中，亦形成金属线路150C以直接连接至栅极结构140。金属线路150C的特性可与金属线路150B一致。
在一些实施例中，金属线路150A各自越过源极通孔120A的所有上表面。举例来说，金属线路150A具有下表面180A。下表面180A与源极通孔120A交界，并与层间介电层部分116交界。此外，下表面180A覆盖所有的源极通孔120A。换言之，金属线路150A的在Y-Z剖面上的宽度174A大于源极通孔120A的宽度170A。综上所述，金属线路150A越过X-Z剖面上的源极通孔120A的宽度172A。综上所述，金属线路150A与源极通孔120A可具有界面178A，且界面178A延伸于金属线路150A的下表面180A中。在一些实施例中，源极通孔120A的侧壁表面182A(实质上沿着X-Z平面)自金属线路150A的周边(比如自下表面180A的周边)延伸。换言之，通孔结构的侧壁表面182A符合金属线路150A的侧壁表面183A。与此同时，源极通孔120A的侧壁表面184A自金属线路150A的周边中(比如下表面180A的周边中)延伸。这些结构与尺寸亦图示于图1B中。源极通孔120A与金属线路150A之间的侧壁符合，可确保最大化源极通孔120A的尺寸，而不额外占据芯片面积。
类似地，金属线路150B可各自越过漏极通孔120B的所有上表面。举例来说，金属线路150B具有下表面180B。下表面180B可与漏极通孔120B及/或120B'交界，并与层间介电层部分116交界。此外，下表面180B完全覆盖漏极通孔120B。在一些实施例中，金属线路150B与漏极通孔120B可具有界面178B，而界面178B延伸于金属线路150B的下表面180B中。在一些实施例中，漏极通孔120B的两侧的侧壁表面182B及184B(比如实质上沿着X-Z平面延伸)，均延伸于金属线路150B的周边中(比如延伸于下表面180B的周边中)。换言之，漏极通孔120B沿着Y方向的宽度172B小于金属线路的宽度174B。这些结构与尺寸亦图示于图1B及图1C。在其他实施例中，漏极通孔120B的侧壁表面182B自金属线路150B的周边(如下表面180B的周边)延伸，而漏极通孔120B的侧壁表面184B自金属线路150B的周边中(比如下表面180B的周边中)延伸。
如上所述，一些实施例的宽度170A可大于宽度170B，而宽度172A可与宽度172B类似。综上所述，源极通孔120A在半高处的X-Y剖面可大于漏极通孔120B。此外，一些实施例的界面178A主要(或完全)取决于源极通孔120A的上表面表面积，且界面178B与漏极通孔120B的上表面表面积一致。在一些实施例中，源极通孔120A与漏极通孔120B的上表面表面积各自与其半高宽的剖面面积类似。综上所述，界面178A可大于界面178B。在一些实施例中，界面178A的表面积与界面178B的表面积之间的比例可介于约1.1:1至约12:1之间。在一些实施例中，通孔沟槽118及/或118’的界面178A及178B的半高宽之间的比例为约1.5:1至约6:1。一般而言，较大的接点表面积(如较大界面)会造成较小的接点电阻。综上所述，金属线路150A与源极通孔120A之间的接点电阻，可小于金属线路150B与漏极通孔120B之间的接点电阻。可采用任何合适方法形成金属线路150A及150B。此外，可由单一步骤或分开步骤形成金属线路150A与金属线路150B。
如图13的步骤222所示，可进行额外步骤以完成制作集成电路装置100。此外，在方法200之前、之中与之后可提供额外步骤，且方法200的其他实施例可置换、调换或省略一些所述步骤。
由上述可知，由于本发明实施例的独特工艺流程，集成电路装置100具有这些特性。举例来说，源极侧上的源极通孔120A具有沿着Y方向的宽度170A，其实质上大于漏极侧上的漏极通孔120B的对应宽度170B。举例来说，宽度170A与宽度170B之间的比例可为约1.1至约12。此外，一些实施例中连接至源极结构的金属线路150A的线路宽度174A，大于连接至漏极结构的金属线路150B的线路宽度174B。此外，一些实施例的源极通孔120A的侧壁表面182A符合金属线路150A的侧壁表面183A，而漏极通孔120B不具有符合金属线路150B的侧壁表面的侧壁表面。
本发明实施例与公知装置相较，有利于半导体工艺与半导体装置，但不局限于此。举例来说，源极通孔120A与金属线路150A之间的界面178A所用的表面积，以及漏极通孔120B与金属线路150B之间的界面178B所用的表面积可分别最大化。具体而言，界面178A的表面积大于界面178B的表面积。如上所述，源极侧上的接点电阻(界面表面积的函数)比漏极侧上的接点电阻关键。综上所述，增加界面178A的尺寸会降低装置的整体电阻，而不过度阻碍尺寸小型化的整体目标。与此相较，公知装置中连接至源极结构与漏极结构的结构通常具有较小尺寸。举例来说，连接至源极结构的金属线路与连接至漏极结构的金属线路具有类似尺寸，及/或连接至源极结构的通孔结构与连接至漏极结构的通孔结构具有类似尺寸。综上所述，无法独立地调整半导体装置的源极侧与漏极侧上的通孔结构与金属线路之间的界面尺寸。如此一来，同时最佳化电阻与结构尺寸的要求将面临挑战。此处所述的方法可缓解这些挑战。不同实施例可具有不同优点，且任何实施例不需具有所有优点。
本发明实施例提供许多不同实施例。一例示性的半导体装置包括源极结构与漏极结构位于基板上。半导体装置还包括源极通孔电性耦接至源极结构，以及漏极通孔电性耦接至漏极结构。源极通孔具有第一尺寸，漏极通孔具有第二尺寸，且第一尺寸大于第二尺寸。
在一些实施例中，半导体装置还包括源极接点于源极通孔与源极结构之间，以及漏极接点于漏极通孔与漏极结构之间。在一些实施例中，源极通孔与源极接点具有第一接点表面积，漏极通孔与漏极接点具有第二接点表面积，且第一接点表面积大于第二接点表面积。在一些实施例中，半导体装置还包括栅极结构于源极结构与漏极结构之间，且栅极结构沿着第一方向延伸。源极通孔具有沿着第一方向的第一尺寸，漏极通孔具有沿着第一方向的第二尺寸，且第一尺寸与第二尺寸之间的比例为约1.1:1至约12:1。在一些实施例中，第一尺寸介于约3nm至约300nm之间，且第二尺寸介于约3nm至约60nm之间。在一些实施例中，半导体装置还包括第一金属线路与第二金属线路。第一金属线路以源极通孔耦接至源极结构，而第二金属线路由漏极通孔耦接至漏极结构，第一金属线路与源极通孔具有第一界面面积，第二金属线路与漏极通孔具有第二界面面积，且第一界面面积大于第二界面面积。在一些实施例中，源极通孔的侧壁表面自第一金属线路的侧壁表面垂直延伸。
例示性的半导体装置包括半导体基板；栅极结构，沿着第一方向延伸于半导体基板上；以及第一源极/漏极结构位于栅极结构的第一侧上，与第二源极/漏极结构位于栅极结构的第二侧上。半导体装置还包括第一接点结构位于第一源极/漏极结构上，与第二接点结构位于第二源极/漏极结构上。此外，半导体装置包括第一通孔结构位于第一接点结构上，与第二通孔结构位于第二接点结构上。第一通孔结构具有沿着第一方向的第一尺寸，第二通孔结构具有沿着第一方向的第二尺寸，且第一尺寸与第二尺寸不同。
在一些实施例中，第一源极/漏极结构为源极结构，第二源极/漏极结构为漏极结构，且第一尺寸大于第二尺寸。在一些实施例中，第一尺寸符合第一通孔结构上并连接至第一通孔结构的金属线路的尺寸，且第二尺寸符合第二通孔结构上并连接至第二通孔结构的金属线路的尺寸。在一些实施例中，第一尺寸为约3nm至约300nm，而第二尺寸为约3nm至约60nm。在一些实施例中，半导体装置还包括第三源极/漏极结构于栅极结构的第二侧上，第三源极/漏极结构电性耦接至第三通孔结构。此外，第三源极/漏极结构为漏极结构，且第三通孔结构具有沿着第一方向的第二尺寸。在一些实施例中，半导体装置还包括耦接至第一通孔结构的第一金属线路与耦接至第二通孔结构的第二金属线路。第一金属线路具有沿着第一方向的第一线宽，第二金属线路具有沿着第一方向的第二线宽，且第一线宽大于第二线宽。在一些实施例中，第一通孔结构的侧壁表面自第一金属线路的侧壁表面垂直延伸。第一通孔结构具有沿着第二方向的第三尺寸，而第二方向实质上垂直于第一方向，第二通孔结构具有沿着第二方向的第四尺寸，且第四尺寸与第三尺寸实质上相同。在一些实施例中，第一尺寸大于第三尺寸，且第四尺寸与第二尺寸实质上相同。在一些实施例中，半导体装置还包括层间介电层于半导体基板上并围绕第一通孔结构与第二通孔结构。第一通孔结构与第二通孔结构各自直接接触层间介电层，且第一通孔结构与第二通孔结构各自包含钨或钌。
例示性的方法包括接收半导体结构。半导体结构具有源极接点结构以电性连接至鳍状结构上的源极结构，以及漏极接点结构以电性连接至鳍状结构上的漏极结构。方法还包括蚀刻漏极通孔沟槽于漏极接点结构上；沉积形成漏极通孔于漏极通孔沟槽中；蚀刻源极通孔沟槽于源极接点结构上；以及沉积形成源极通孔于源极通孔沟槽中。
在一些实施例中，方法还包括沿着第一方向形成第一金属线路于漏极通孔上，并沿着第一方向形成第二金属线路于源极通孔上。蚀刻漏极通孔沟槽的步骤包括蚀刻形成的漏极通孔沟槽沿着第二方向具有第一尺寸，且第二方向垂直于第一方向，蚀刻源极通孔沟槽的步骤包括形成的源极通孔沟槽沿着第二方向具有第二尺寸，且第二尺寸大于第一尺寸。此外，形成第二金属线路的步骤包括形成的第二金属线路具有自源极通孔的侧壁表面垂直延伸的侧壁表面。在一些实施例中，漏极通孔沟槽为第一漏极通孔沟槽，漏极通孔为第一漏极通孔，漏极接点结构为第一漏极接点结构、且漏极结构为第一漏极结构。此外，方法在沉积形成第一漏极通孔之后与蚀刻形成源极通孔沟槽之前，还包括蚀刻形成第二漏极通孔沟槽于电性连接第二漏极结构的第二漏极接点结构上，且第二漏极结构与第一漏极结构相邻；以及沉积形成第二漏极通孔。
上述实施例的特征有利于本技术领域中技术人员理解本发明。本技术领域中技术人员应理解可采用本发明作基础，设计并变化其他工艺与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解，这些等效置换并未脱离本发明精神与范畴，并可在未脱离本发明的精神与范畴的前提下进行改变、替换或更动。

Claims (1)

1.一种半导体装置，包括：
一源极结构与一漏极结构，位于一基板上；
一源极通孔，电性耦接至该源极结构；以及
一漏极通孔，电性耦接至该漏极结构，
其中该源极通孔具有一第一尺寸，且该漏极通孔具有一第二尺寸；以及
该第一尺寸大于该第二尺寸。
CN202110143603.7A 2020-02-27 2021-02-02 半导体装置 Pending CN113113405A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062982239P 2020-02-27 2020-02-27
US62/982,239 2020-02-27
US17/083,976 2020-10-29
US17/083,976 US11545432B2 (en) 2020-02-27 2020-10-29 Semiconductor device with source and drain vias having different sizes

Publications (1)

Publication Number Publication Date
CN113113405A true CN113113405A (zh) 2021-07-13

Family

ID=76709362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110143603.7A Pending CN113113405A (zh) 2020-02-27 2021-02-02 半导体装置

Country Status (3)

Country Link
US (2) US20220359393A1 (zh)
CN (1) CN113113405A (zh)
TW (1) TW202201726A (zh)

Also Published As

Publication number Publication date
US20230147413A1 (en) 2023-05-11
US20220359393A1 (en) 2022-11-10
TW202201726A (zh) 2022-01-01

Similar Documents

Publication Publication Date Title
US10128355B2 (en) Method for forming fin field effect transistor (FINFET) device
US20200388498A1 (en) Semiconductor structure with mask structure
CN111092122A (zh) 半导体结构的形成方法
CN111081757B (zh) 半导体装置与其制作方法
CN111129148A (zh) 半导体装置的形成方法
CN109494219B (zh) 集成电路
US10707295B2 (en) Memory device and fabrication method thereof
CN111129146A (zh) 半导体装置
CN112687682A (zh) 集成电路装置
TW202221925A (zh) 半導體裝置
CN109755319A (zh) 半导体装置
US20220157721A1 (en) Butted Contacts and Methods of Fabricating the Same in Semiconductor Devices
US11521858B2 (en) Method and device for forming metal gate electrodes for transistors
TW202230740A (zh) 半導體裝置
CN112582462A (zh) 空气间隔物结构
US11545432B2 (en) Semiconductor device with source and drain vias having different sizes
CN113113405A (zh) 半导体装置
CN113725276A (zh) 半导体装置
CN113937151A (zh) 半导体装置
US11996481B2 (en) Liner for a bi-layer gate helmet and the fabrication thereof
CN113270367A (zh) 半导体装置的制作方法
US20220359686A1 (en) Butted Contacts And Methods Of Fabricating The Same In Semiconductor Devices
CN221008951U (zh) 集成电路
CN110098174B (zh) 帽结构
CN218585964U (zh) 半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination