CN113078052A - 一种晶体管结构及其制备方法 - Google Patents

一种晶体管结构及其制备方法 Download PDF

Info

Publication number
CN113078052A
CN113078052A CN202110321724.6A CN202110321724A CN113078052A CN 113078052 A CN113078052 A CN 113078052A CN 202110321724 A CN202110321724 A CN 202110321724A CN 113078052 A CN113078052 A CN 113078052A
Authority
CN
China
Prior art keywords
layer
drain electrode
electrode layer
graphene
transistor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110321724.6A
Other languages
English (en)
Inventor
狄增峰
刘冠宇
薛忠营
田子傲
张苗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202110321724.6A priority Critical patent/CN113078052A/zh
Publication of CN113078052A publication Critical patent/CN113078052A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种晶体管结构及其制备方法，该方法包括：提供一基底；形成石墨烯层于基底的上表面；形成源漏电极层及栅极结构于石墨烯层的上表面；形成支撑层；将由源漏电极层、栅极结构及支撑层组成的复合结构从石墨烯层表面机械剥离；将复合结构转移至目标衬底；去除支撑层，并使源漏电极层及栅极结构留在目标衬底的表面。本发明通过在石墨烯上沉积电极层及栅介质层，利用石墨烯与电极层、栅介质层间较弱的范德华接触易于剥离的特点，实现晶体管结构的剥离，并转移至任意目标衬底形成范德华接触，扩展了晶体管结构的可应用范围，减少了晶体管结构制作过程对目标衬底材料的损伤，有助于提高器件性能，并降低制作成本。

Description

一种晶体管结构及其制备方法
技术领域
本发明属于半导体集成电路技术领域，涉及一种晶体管结构及其制备方法。
背景技术
晶体管制作是半导体领域中不可或缺的加工工艺。然而一般通过电子束蒸发或等离子体增强原子层沉积(PEALD)在衬底上形成介电材料及金属的方法对衬底性质有较严格的要求，也会在一定程度上破坏衬底材料的结构，进而影响衬底材料的性能，尤其对于原子级厚度的二维材料影响最大。
因此，如何提供一种晶体管的制备方法及晶体管结构，以减少对衬底的损伤，并提升器件的电学性能，成为本领域技术人员亟待解决的一个重要技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种晶体管结构及其制备方法，用于解决现有技术中晶体管结构制作过程中容易损伤衬底，导致器件的电学性能下降的问题。
为实现上述目的及其他相关目的，本发明提供一种晶体管结构的制备方法，包括以下步骤：
提供一基底；
形成石墨烯层于所述基底的上表面；
形成至少一源漏电极层于所述石墨烯层的上表面，所述源漏电极层包括在水平方向上位于不同区域的源电极层与漏电极层；
形成至少一栅极结构于所述石墨烯层的上表面，所述栅极结构位于所述源电极层与所述漏电极层之间，并自下而上依次包括栅介质层与栅电极层；
形成支撑层于所述石墨烯层的上表面，所述支撑层覆盖所述源漏电极层及所述栅极结构；
将由所述源漏电极层、所述栅极结构及所述支撑层组成的复合结构从所述石墨烯层表面机械剥离；
将所述复合结构转移至目标衬底，所述源漏电极层及所述栅介质层与所述目标衬底的表面接触；
去除所述支撑层，并使所述源漏电极层及所述栅极结构留在所述目标衬底的表面。
可选地，所述基底采用刚性基底。
可选地，所述基底包括锗层、碳化硅层、锗硅层、硅层、铜层、镍层、陶瓷层及玻璃层中的至少一种。
可选地，所述石墨烯层包括单层石墨烯及多层石墨烯中的一种或多种。
可选地，形成所述源漏电极层、所述栅介质层或所述栅电极层的方法包括化学气相沉积法、物理气相沉积法、原子层沉积法中的至少一种。
可选地，所述化学气相沉积法包括金属有机物化学气相沉积法及等离子增强化学气相沉积法中的至少一种，所述物理气相沉积法包括电子束蒸发法、热蒸发法中的至少一种，所述原子层沉积法包括等离子增强原子层沉积法。
可选地，所述源漏电极层的材质包括钛、锆、钽、钨、金、银、铜、铝、钯、铂、镍、铟及铬中的至少一种；所述栅介质层的材质包括二氧化硅、高K介质中的至少一种，所述高K介质的介电常数K大于3.9；所述栅电极层的材质包括多晶硅、金属中的至少一种。
可选地，形成所述支撑层包括以下步骤：
施加有机溶液于所述源漏电极层、所述栅极结构及所述石墨烯层的上表面；
干燥所述有机溶液以得到所述支撑层。
可选地，所述有机溶液包括光刻胶溶液。
可选地，形成所述支撑层包括以下步骤：
提供一柔性膜层以覆盖所述源漏电极层、所述栅极结构及所述石墨烯层；
通过加热加压使所述柔性膜层软化并紧贴所述源漏电极层、所述栅极结构及所述石墨烯层的上表面以构成所述支撑层。
可选地，采用胶带粘附所述支撑层背面以将所述复合结构从所述石墨烯层表面机械剥离，或者直接掀起所述支撑层以将所述复合结构从所述石墨烯层表面机械剥离。
可选地，通过溶解法去除所述支撑层。
可选地，通过加热所述支撑层以降低所述支撑层与所述源漏电极层及所述栅极结构之间的粘附力，并通过机械剥离法去除所述支撑层。
可选地，所述源漏电极层及所述栅极结构与所述目标衬底表面的接触包括范德华接触。
可选地，所述目标衬底中预先制备有源漏掺杂区及沟道结构。
本发明还提供一种晶体管结构，包括：
目标衬底；
源漏电极层，位于所述目标衬底上，所述源漏电极层包括在水平方向上位于不同区域的源电极层与漏电极层；
栅极结构，位于所述目标衬底上，并位于所述源漏电极层之间；
其中，所述源漏电极层及所述栅极结构是通过如上任意一项所述的晶体管结构的制备方法转移于所述目标衬底上。
如上所述，本发明的晶体管结构及其制备方法通过在石墨烯上沉积电极层及栅介质层，利用石墨烯与电极层、栅介质层间较弱的范德华接触易于剥离的特点，实现晶体管结构的剥离；将剥离的晶体管结构转移至任意目标衬底形成范德华接触，扩展了晶体管结构的可应用范围，同时转移工艺减少了晶体管结构制作过程对目标衬底材料的损伤，实现了更优的晶体管结构性能，也降低了制作过程所需的工艺条件，因此降低了晶体管结构的制作成本。
附图说明
图1显示为本发明的晶体管结构的制备方法的工艺流程图。
图2显示为本发明的晶体管结构的制备方法提供一基底的示意图。
图3显示为本发明的晶体管结构的制备方法形成石墨烯层于所述基底的上表面的示意图。
图4显示为本发明的晶体管结构的制备方法形成源漏电极层于所述石墨烯层的上表面的示意图。
图5显示为本发明的晶体管结构的制备方法形成介电材料层于所述石墨烯层的上表面的示意图。
图6示为本发明的晶体管结构的制备方法图形化所述介电材料层以得到栅介质层于所述石墨烯层的上表面的示意图。
图7显示为本发明的晶体管结构的制备方法形成栅电极层于所述栅介质层的上表面的示意图。
图8显示为多个由所述源漏电极层、所述栅极结构组成的晶体管结构在所述石墨烯层上的一种平面布局图。
图9显示为本发明的晶体管结构的制备方法形成支撑层于所述石墨烯层上表面的示意图。
图10显示为本发明的晶体管结构的制备方法将由所述源漏电极层、所述栅极结构及所述支撑层组成的复合结构从所述石墨烯层表面机械剥离的示意图。
图11显示为本发明的晶体管结构的制备方法将所述源漏电极层及所述栅极结构转移至目标衬底的示意图。
图12显示为本发明的晶体管结构的制备方法去除所述支撑层，并使所述源漏电极层及所述栅极结构留在所述目标衬底的表面的示意图。
元件标号说明
S1～S8 步骤
1 基底
2 石墨烯层
3 源电极层
4 漏电极层
5 介电材料层
6 栅介质层
7 栅电极层
8 支撑层
9 目标衬底
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图12。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本实施例中提供一种晶体管结构的制备方法，请参阅图1，显示为该方法的工艺流程图，包括以下步骤：
S1：提供一基底；
S2：形成石墨烯层于所述基底的上表面；
S3：形成至少一源漏电极层于所述石墨烯层的上表面，所述源漏电极层包括在水平方向上位于不同区域的源电极层与漏电极层；
S4：形成至少一栅极结构于所述石墨烯层的上表面，所述栅极结构位于所述源电极层与所述漏电极层之间，并自下而上依次包括栅介质层与栅电极层；
S5：形成支撑层于所述石墨烯层的上表面，所述支撑层覆盖所述源漏电极层及所述栅极结构；
S6：将由所述源漏电极层、所述栅极结构及所述支撑层组成的复合结构从所述石墨烯层表面机械剥离；
S7：将所述复合结构转移至目标衬底，所述源漏电极层及所述栅介质层与所述目标衬底的表面接触；
S8：去除所述支撑层，并使所述源漏电极层及所述栅极结构留在所述目标衬底的表面。
首先请参阅图2，执行步骤S1：提供一基底1。
作为示例，所述基底1采用刚性基底，以为后续制作的各层材料提供良好的支撑。所述基底1包括但不限于锗层、碳化硅层、锗硅层、硅层、铜层、镍层、陶瓷层及玻璃层中的至少一种，例如所述衬底1可以是单一的锗层或碳化硅层，也可以是硅层/铜层叠层、硅层/镍层叠层、陶瓷层/铜层叠层、陶瓷层/镍层叠层、玻璃层/铜层叠层、玻璃层/镍层叠层、硅层/锗硅层/锗层叠层、硅层/锗层叠层等。
然后请参阅图3，执行步骤S2：形成石墨烯层2于所述基底1的上表面。
作为示例，可采用化学气相沉积法、电弧法或其他合适的方法形成所述石墨烯层2于所述基底1的上表面，所述石墨烯层2包括但不限于单层石墨烯、多层石墨烯中的一种或多种。
本实施例中，优选采用锗基底，并采用化学气相沉积法在所述锗基底表面生长得到单层石墨烯。
需要指出的是，多层石墨烯在不同区域可能具有不同层数的石墨烯，表面较为粗糙，后续制备的栅介质层也具有相对粗糙的下表面，而单层石墨烯具有非常光滑的表面，使得制备于单层石墨烯表面的栅介质层也具有更光滑的下表面，且由于单层石墨烯的层数均一，在后续剥离过程中栅介质层的表面不易残留石墨烯。
在另一实施例中，也可采用碳化硅基底直接生长得到所述石墨烯层2，其中，在加热过程中，碳化硅基底表面的碳析出并重组得到所述石墨烯层2。
再请参阅图4，执行步骤S3：采用电子束蒸发，热蒸发或磁控溅射中的至少一种或其它合适的方法形成至少一源漏电极层于所述石墨烯层2的上表面，所述源漏电极层包括在水平方向上位于不同区域的源电极层3与漏电极层4。作为示例，所述源漏电极层的材质包括钛、锆、钽、钨、金、银、铜、铝、钯、铂、镍、铟及铬中的至少一种或其它合适的金属电极材料。
再请参阅图5-图7，执行步骤S4：形成至少一栅极结构于所述石墨烯层的上表面，所述栅极结构位于所述源电极层3与所述漏电极层4之间，并自下而上依次包括栅介质层6与栅电极层7。
作为示例，如图5所示，采用化学气相沉积法(CVD)、物理气相沉积法(PVD)、原子层沉积法(ALD)中的至少一种或其它合适的方法形成一介电材料层5于所述石墨烯层2的上表面，所述介电材料层覆盖所述源漏电极层。所述化学气相沉积法包括但不限于金属有机物化学气相沉积法(MOCVD)及等离子体增强化学气相沉积法(PECVD)中的至少一种，所述物理气相沉积法包括但不限于电子束蒸发法、热蒸发法中的至少一种，所述原子层沉积法包括但不限于等离子增强原子层沉积法(PEALD)。
如图6所示，采用光刻、刻蚀等半导体工艺图形化所述介电材料层5以得到所述栅介质层6。
如图7所示，采用电子束蒸发，热蒸发或磁控溅射中的至少一种或其它合适的方法形成栅电极材料层并图形化以得到栅电极层7于所述栅介质层5的上表面。
作为示例，所述栅介质层6的材质包括二氧化硅、高K介质中的至少一种，所述高K介质的介电常数K大于3.9，例如可以是氮化硅、氧化铝、氧化钛、氧化铪、氧化锆等。所述栅电极层7的材质包括多晶硅、金属中的至少一种，所述金属包括但不限于钨、铝、钌、钯、铂、钴、镍、氮化钛、氮化钽等材料中的一种或多种。
需要指出的是，在另一实施例中，也可在所述石墨烯层2表面形成第一光刻胶层，并图形化所述第一光刻胶层以得到多个暴露出所述石墨烯层2的第一开口，然后沉积介电质材料层于所述第一开口中及所述第一光刻胶层表面，并剥离所述第一光刻胶层以得到栅介质层阵列，接着在所述石墨烯层2及所述栅介质层6表面形成第二光刻胶层，并图形化所述第二光刻胶层以得到多个暴露出所述栅介质层6的第二开口，然后沉积多晶硅层或金属层于所述第二开口中及所述第二光刻胶层表面，并剥离所述第二光刻胶层以得到栅电极层阵列。
需要指出的是，在另一实施例中，也可依次形成介电材料层及栅电极材料层，然后图形化所述栅电极材料层及所述介电材料层以得到栅电极层阵列与栅介质层阵列。
作为示例，请参阅图8，显示为多个由所述源漏电极层、所述栅极结构组成的晶体管结构在所述石墨烯层2上的一种平面布局图。
需要指出的是，晶体管结构阵列的具体排布规则可根据需要进行调整，不以图8所呈现的示例为限。
再请参阅图9，执行步骤S5：形成支撑层8于所述石墨烯层2的上表面，所述支撑层8覆盖所述源漏电极层及所述栅极结构。
作为示例，可通过施加有机溶液于所述源漏电极层、所述栅极结构及所述石墨烯层2的上表面，并干燥所述有机溶液以得到所述支撑层8。所述有机溶液包括但不限于光刻胶溶液，例如PMMA(聚甲基丙烯酸甲酯)光刻胶溶液。施加所述有机溶液的方法包括但不限于旋涂法。
在另一实施例中，也可通过提供一成型的柔性膜层以覆盖所述源漏电极层、所述栅极结构及所述石墨烯层2，并通过加热加压使所述柔性膜层软化并紧贴所述源漏电极层、所述栅极结构及所述石墨烯层2的上表面以构成所述支撑层8。
再请参阅图10，执行步骤S6：将由所述源漏电极层、所述栅极结构及所述支撑层8组成的复合结构从所述石墨烯层2表面机械剥离。
具体的，由于所述石墨烯层2不存在或仅存在极少量的悬挂键，因此所述源漏电极层及所述栅极结构与所述石墨烯层2之间主要通过较弱的范德华力接触，因此所述复合结构易于从所述基底1表面的所述石墨烯层2表面剥离下来。
作为示例，可采用胶带粘附所述支撑层8背面以将所述复合结构从所述石墨烯层2表面机械剥离，或者直接掀起所述支撑层8以将所述复合结构从所述石墨烯层2表面机械剥离。
再请参阅图11，执行步骤S7：将所述复合结构转移至目标衬底9，并使所述复合结构与所述目标衬底9贴合，其中，所述源漏电极层及所述栅介质层6与所述目标衬底9的表面接触。
作为示例，所述目标衬底9可包括二维材料层及三维材料层中的至少一种，所述二维材料层包括但不限于石墨烯、过渡金属硫族化合物、黑磷等原子级厚度的二维材料，所述三维材料层包括但不限于硅、锗、锗硅、绝缘体上硅、绝缘体上锗硅、III-V族化合物、钙钛矿材料等三维半导体衬底，所述目标衬底9中可预先制备有源漏掺杂区、沟道结构或其它所需的结构。
再请参阅图11，执行步骤S8：去除所述支撑层8，并使所述源漏电极层及所述栅介质层6留在所述目标衬底9的表面。
作为示例，当所述支撑层8较薄时，或者容易撕裂时，或者经过一定处理后所述支撑层8与所述目标衬底9的结合力仍大于所述支撑层8与所述源漏电极层及所述栅介质层6的结合力时，可通过溶解法去除所述支撑层8。当所述支撑层8较厚，例如大于数百微米时，或者所述支撑层8不易撕裂时，或者所述支撑层8与所述目标衬底9的结合力小于所述支撑层8与所述源漏电极层及所述栅介质层6的结合力时，可通过机械剥离法去除所述支撑层8，在机械剥离所述支撑层8前，可通过加热所述支撑层8以降低所述支撑层8与所述源漏电极层及所述栅介质层6之间的粘附力，使得所述支撑层8更易剥离。
至此，将制备于所述石墨烯层2上的晶体管结构转移至所述目标衬底9表面，所述晶体管结构与所述目标衬底9表面的接触为范德华接触或主要为范德华接触，避免了直接在所述目标衬底9上制备晶体管结构时原材料与目标衬底反应的问题，也避免了直接在所述目标衬底9上制备晶体管结构时所需的高温条件对所述目标衬底9的损伤，从而能够保持所述目标衬底9材料的本征性质，不仅有利于提升晶体管器件的电学性能，还能够扩展晶体管结构的可应用范围。同时，在所述石墨烯层2上制作晶体管结构可以进行大面积阵列加工，后续用于多次小面积晶体管结构的转移制作，转移加工周期低于常规工艺所需时间，从而有利于降低晶体管结构的制作成本。
实施例二
本实施例中提供一种晶体管结构，请参阅图11，显示为该晶体管结构的剖面结构示意图，包括目标衬底9及位于所述目标衬底9上源漏电极层及栅极结构，所述源漏电极层包括在水平方向上位于不同区域的源电极层3与漏电极层4，所述栅极结构位于所述源电极层3及所述漏电极层4之间，其中，所述源漏电极层及所述栅极结构是通过如实施例一中所述的晶体管结构的制备方法转移于所述目标衬底9上。所述栅极结构自下而上依次包括栅介质层6及栅电极层7。所述晶体管结构的具体形态可以根据需要进行调整。
综上所述，本发明的晶体管结构及其制备方法通过在石墨烯上先行沉积栅介质层与电极层，利用石墨烯与栅介质层、电极层间较弱的范德华力使得晶体管结构易于从石墨烯上剥离下来。将剥离好的晶体管结构通过转移工艺转移至目标衬底，再将支撑层去除，就实现了对目标衬底无损伤的晶体管结构制作，且目标衬底与晶体管结构的接触为范德华接触。通过该方法能够方便地在任意目标衬底上进行晶体管结构制作，极大扩展了晶体管结构可应用的范围，且加工周期低于常规工艺所需时间，降低了晶体管结构的制作成本。通过实现目标衬底与晶体管结构间的范德华接触，也能够保持材料的本征性质，提升晶体管器件的电学性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (16)

1.一种晶体管结构的制备方法，其特征在于，包括以下步骤：
提供一基底；
形成石墨烯层于所述基底的上表面；
形成至少一源漏电极层于所述石墨烯层的上表面，所述源漏电极层包括在水平方向上位于不同区域的源电极层与漏电极层；
形成至少一栅极结构于所述石墨烯层的上表面，所述栅极结构位于所述源电极层与所述漏电极层之间，并自下而上依次包括栅介质层与栅电极层；
形成支撑层于所述石墨烯层的上表面，所述支撑层覆盖所述源漏电极层及所述栅极结构；
将由所述源漏电极层、所述栅极结构及所述支撑层组成的复合结构从所述石墨烯层表面机械剥离；
将所述复合结构转移至目标衬底，所述源漏电极层及所述栅介质层与所述目标衬底的表面接触；
去除所述支撑层，并使所述源漏电极层及所述栅极结构留在所述目标衬底的表面。
2.根据权利要求1所述的晶体管结构的制备方法，其特征在于：所述基底采用刚性基底。
3.根据权利要求1所述的晶体管结构的制备方法，其特征在于：所述基底包括锗层、碳化硅层、锗硅层、硅层、铜层、镍层、陶瓷层及玻璃层中的至少一种。
4.根据权利要求1所述的晶体管结构的制备方法，其特征在于：所述石墨烯层包括单层石墨烯及多层石墨烯中的一种或多种。
5.根据权利要求1所述的晶体管结构的制备方法，其特征在于：形成所述源漏电极层、所述栅介质层或所述栅电极层的方法包括化学气相沉积法、物理气相沉积法、原子层沉积法中的至少一种。
6.根据权利要求5所述的晶体管结构的制备方法，其特征在于：所述化学气相沉积法包括金属有机物化学气相沉积法及等离子增强化学气相沉积法中的至少一种，所述物理气相沉积法包括电子束蒸发法、热蒸发法中的至少一种，所述原子层沉积法包括等离子增强原子层沉积法。
7.根据权利要求1所述的晶体管结构的制备方法，其特征在于：所述源漏电极层的材质包括钛、锆、钽、钨、金、银、铜、铝、钯、铂、镍、铟及铬中的至少一种；所述栅介质层的材质包括二氧化硅、高K介质中的至少一种，所述高K介质的介电常数K大于3.9；所述栅电极层的材质包括多晶硅、金属中的至少一种。
8.根据权利要求1所述的晶体管结构的制备方法，其特征在于，形成所述支撑层包括以下步骤：
施加有机溶液于所述源漏电极层、所述栅极结构及所述石墨烯层的上表面；
干燥所述有机溶液以得到所述支撑层。
9.根据权利要求8所述的晶体管结构的制备方法，其特征在于：所述有机溶液包括光刻胶溶液。
10.根据权利要求1所述的晶体管结构的制备方法，其特征在于，形成所述支撑层包括以下步骤：
提供一柔性膜层以覆盖所述源漏电极层、所述栅极结构及所述石墨烯层；
通过加热加压使所述柔性膜层软化并紧贴所述源漏电极层、所述栅极结构及所述石墨烯层的上表面以构成所述支撑层。
11.根据权利要求1所述的晶体管结构的制备方法，其特征在于：采用胶带粘附所述支撑层背面以将所述复合结构从所述石墨烯层表面机械剥离，或者直接掀起所述支撑层以将所述复合结构从所述石墨烯层表面机械剥离。
12.根据权利要求1所述的晶体管结构的制备方法，其特征在于：通过溶解法去除所述支撑层。
13.根据权利要求1所述的晶体管结构的制备方法，其特征在于：通过加热所述支撑层以降低所述支撑层与所述源漏电极层及所述栅极结构之间的粘附力，并通过机械剥离法去除所述支撑层。
14.根据权利要求1所述的晶体管结构的制备方法，其特征在于：所述源漏电极层及所述栅极结构与所述目标衬底表面的接触包括范德华接触。
15.根据权利要求1所述的晶体管结构的制备方法，其特征在于：所述目标衬底中预先制备有源漏掺杂区及沟道结构。
16.一种晶体管结构，其特征在于，包括：
目标衬底；
源漏电极层，位于所述目标衬底上，所述源漏电极层包括在水平方向上位于不同区域的源电极层与漏电极层；
栅极结构，位于所述目标衬底上，并位于所述源电极层与所述漏电极层之间；
其中，所述源漏电极层及所述栅极结构是通过如权利要求1-15任意一项所述的晶体管结构的制备方法转移于所述目标衬底上。
CN202110321724.6A 2021-03-25 2021-03-25 一种晶体管结构及其制备方法 Pending CN113078052A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110321724.6A CN113078052A (zh) 2021-03-25 2021-03-25 一种晶体管结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110321724.6A CN113078052A (zh) 2021-03-25 2021-03-25 一种晶体管结构及其制备方法

Publications (1)

Publication Number Publication Date
CN113078052A true CN113078052A (zh) 2021-07-06

Family

ID=76610225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110321724.6A Pending CN113078052A (zh) 2021-03-25 2021-03-25 一种晶体管结构及其制备方法

Country Status (1)

Country Link
CN (1) CN113078052A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325836A (zh) * 2013-06-08 2013-09-25 中国科学院微电子研究所 一种石墨烯场效应晶体管及其制备方法
CN105679678A (zh) * 2016-03-18 2016-06-15 武汉华星光电技术有限公司 一种石墨烯薄膜晶体管的制备方法
CN106298466A (zh) * 2016-09-18 2017-01-04 西安电子科技大学 基于热释胶带的二维过渡金属硫属化合物转移方法
KR20170013557A (ko) * 2015-07-28 2017-02-07 주성엔지니어링(주) 그래핀 전사기판 제조방법
CN106647183A (zh) * 2016-12-30 2017-05-10 中国科学院微电子研究所 石墨烯器件的光刻方法
US20170154975A1 (en) * 2015-11-30 2017-06-01 Taiwan Semiconductor Manufacturing Company, Ltd. Graphene transistor and related methods
US20170221996A1 (en) * 2016-01-29 2017-08-03 Hanwha Techwin Co., Ltd. Graphene-based laminate and method of preparing the same
CN109643655A (zh) * 2016-11-24 2019-04-16 华为技术有限公司 场效应晶体管制造方法及场效应晶体管
US20190131410A1 (en) * 2017-10-27 2019-05-02 Boe Technology Group Co., Ltd. Thin film transistor, production method thereof, and electronic apparatus
CN110265356A (zh) * 2019-06-21 2019-09-20 西安电子科技大学 基于石墨烯的氮化镓外延层剥离方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325836A (zh) * 2013-06-08 2013-09-25 中国科学院微电子研究所 一种石墨烯场效应晶体管及其制备方法
KR20170013557A (ko) * 2015-07-28 2017-02-07 주성엔지니어링(주) 그래핀 전사기판 제조방법
US20170154975A1 (en) * 2015-11-30 2017-06-01 Taiwan Semiconductor Manufacturing Company, Ltd. Graphene transistor and related methods
US20170221996A1 (en) * 2016-01-29 2017-08-03 Hanwha Techwin Co., Ltd. Graphene-based laminate and method of preparing the same
CN105679678A (zh) * 2016-03-18 2016-06-15 武汉华星光电技术有限公司 一种石墨烯薄膜晶体管的制备方法
US20180097191A1 (en) * 2016-03-18 2018-04-05 Wuhan China Star Optoelectronics Technology Co., Ltd. Method for manufacturing a graphene thin-film transistor
CN106298466A (zh) * 2016-09-18 2017-01-04 西安电子科技大学 基于热释胶带的二维过渡金属硫属化合物转移方法
CN109643655A (zh) * 2016-11-24 2019-04-16 华为技术有限公司 场效应晶体管制造方法及场效应晶体管
CN106647183A (zh) * 2016-12-30 2017-05-10 中国科学院微电子研究所 石墨烯器件的光刻方法
US20190131410A1 (en) * 2017-10-27 2019-05-02 Boe Technology Group Co., Ltd. Thin film transistor, production method thereof, and electronic apparatus
CN110265356A (zh) * 2019-06-21 2019-09-20 西安电子科技大学 基于石墨烯的氮化镓外延层剥离方法

Similar Documents

Publication Publication Date Title
US9293596B2 (en) Graphene devices and methods of manufacturing the same
JP5097172B2 (ja) グラフェン層の剥離方法、グラフェンウエハの製造方法、及び、グラフェン素子の製造方法
KR20130044646A (ko) 그래핀 전사부재, 그래핀 전사방법 및 이를 이용한 그래핀 소자 제조방법
CN103996624B (zh) 柔性碳纳米管晶体管的制备方法
US11923203B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2006019697A (ja) 半導体素子及びその製造方法
CN103943512A (zh) 一种降低石墨烯与电极接触电阻的方法
EP0082783B1 (fr) Procédé de fabrication de transistors en couches minces en silicium sur substrat isolant
WO2020199299A1 (zh) 一种在非硅基底上制造压电薄膜谐振器的方法
JP6857750B2 (ja) Ｔｆｔ基板の製造方法
KR101857866B1 (ko) 캐리어를 처리하는 방법 및 그래핀 층을 전사하는 방법
CN113078053B (zh) 一种顶栅结构的制备方法及半导体结构
CN113078052A (zh) 一种晶体管结构及其制备方法
JP2004311713A (ja) 半導体装置製造用モールド
US20160118289A1 (en) Method to provide the thinnest and variable substrate thickness for reliable plastic and flexible electronic device
CN115207127A (zh) 一种基于层间滑移的多电导态铁电晶体管器件及制备方法
TW201227111A (en) Methods for manufacturing array substrates
CN112018032A (zh) 一种阵列基板、其制备方法及显示面板
CN113078054A (zh) 一种电极层的制备方法及半导体结构
CN113078044A (zh) 一种介电材料的制备方法及半导体结构
US11316050B2 (en) BCE IGZO TFT device and manufacturing method thereof
JPS6347981A (ja) 薄膜トランジスタおよびその製造方法
KR102042819B1 (ko) 멤브레인 게이트 fet 소자 및 그 제조방법
CN117672833A (zh) 一种基于高k介电层的半导体器件加工方法
CN114975084A (zh) 一种薄膜材料集成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination