CN117672833A - 一种基于高k介电层的半导体器件加工方法 - Google Patents

一种基于高k介电层的半导体器件加工方法 Download PDF

Info

Publication number
CN117672833A
CN117672833A CN202311445573.0A CN202311445573A CN117672833A CN 117672833 A CN117672833 A CN 117672833A CN 202311445573 A CN202311445573 A CN 202311445573A CN 117672833 A CN117672833 A CN 117672833A
Authority
CN
China
Prior art keywords
dielectric layer
semiconductor device
silicon dioxide
processing
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311445573.0A
Other languages
English (en)
Inventor
刘学
倪凯鹏
田然
王进进
李培刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Anxin Ruichuang Semiconductor Co ltd
Original Assignee
Hefei Anxin Ruichuang Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Anxin Ruichuang Semiconductor Co ltd filed Critical Hefei Anxin Ruichuang Semiconductor Co ltd
Priority to CN202311445573.0A priority Critical patent/CN117672833A/zh
Publication of CN117672833A publication Critical patent/CN117672833A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种基于高K介电层的半导体器件加工方法,涉及半导体加工技术领域,包括本发明通过从独立制备良好的高K介电材料上,采用剥离的方式剥离出独立的高K介电层,并将其高效地转移到目标衬底上,摒弃了传统方法中,在已有材料表面采用如化学沉积,物理沉积等方式进行直接生长的方法,使其最终所制备出的半导体器件的损耗较小,物理缺陷较小,能够充分发挥高K介电材料本征性质的优点,而且剥离贴合工序的操作简单,成本较低,采用此方法能够大大降低半导体元器件的生产成本。

Description

一种基于高K介电层的半导体器件加工方法
技术领域
本发明涉及半导体加工技术领域,具体为一种基于高K介电层的半导体器件加工方法。
背景技术
金属-绝缘体-半导体结构是一种重要的电子器件结构,常用于半导体器件制造和应用中,尤其是用于金属-绝缘体-半导体场效应晶体管等器件,此结构主要包括金属、绝缘体和半导体三个主要组成部分,其中绝缘体是一个绝缘性材料层,通常是二氧化硅或其他绝缘材料,它用来隔离金属电极和半导体之间,以防止电荷传输和漏电流,绝缘体层在金属-绝缘体-半导体结构中起到非常重要的电子隔离和电容调制的作用。
随着半导体技术的不断发展,需要更小、更快、更节能的器件,二氧化硅的电容性能逐渐变得不足以满足需求,因此,近年来,半导体工业已经开始采用高K介电材料来替代二氧化硅绝缘层,以实现更高性能和更小尺寸的器件,在现有技术中,主要采用在已有材料表面采用如化学沉积,物理沉积等方式进行直接生长的方法,生成高K介电层,此种方法生产出的半导体器件的损耗和物理缺陷较大,难以满足要求,而且高K材料的生长通常需要严格的控制工艺条件,例如温度、气氛和沉积速率,这增加了器件制造的复杂性和成本。
发明内容
本发明的目的在于提供一种基于高K介电层的半导体器件加工方法,以解决上述背景技术中提出的问题。
为实现上述目的,本发明提供如下技术方案:
一种基于高K介电层的半导体器件加工方法,包括:
选取N型掺杂的4H-碳化硅基片作为衬底,在衬底上生长一层二氧化硅氧化层;
从高K介电材料上剥离出高K介电层,并将高K介电层转移到充当临时支撑基片的聚合物牺牲衬底上;
通过干法转移的方式,将聚合物牺牲衬底上的高K介电层,转移到二氧化硅氧化层表面,并进行贴合,获得绝缘体-半导体材料;
在绝缘体-半导体材料的顶部和底部旋涂保护底层材料,并在顶部和底部蚀刻出电极区域;
在电极区域镀上电极材料,构成电极。
进一步地,N型掺杂的4H-碳化硅基片引入的N型施主杂质为氮,所述衬底的表面晶格方向为<0001>。
进一步地,所述二氧化硅氧化层的厚度为100纳米至200纳米,生长二氧化硅氧化层的方法为干氧氧化方式。
进一步地,所述高K介电材料采用铋硒氧、氧化铪、氧化锆、氧化铝中的一种,所述聚合物牺牲衬底所采用的材料为聚酯薄膜、聚酰亚胺薄膜、聚碳酸酯薄膜、聚酰胺薄膜和聚二甲基硅氧烷中的一种。
进一步地,从高K介电材料上剥离出高K介电层的具体步骤为:
在高K介电材料层的表面,涂覆一层粘合剂;
利用机械剥离方式在高K介电材料上剥离出高K介电层;
使用离子束切割的方法对于高K介电层进行裁切,保证高K介电层的形状和二氧化硅氧化层的形状相匹配;
依次使用有机溶剂、去离子水对高K介电层的表面进行清洗。
进一步地,将高K介电层转移到二氧化硅氧化层表面时,在充满氩气气氛的手套箱中,采用干法转移的方式将高K介电层转移覆盖二氧化硅氧化层表面。
进一步地,所述将高K介电层和二氧化硅氧化层进行贴合的具体方法为:
保证高K介电层和二氧化硅氧化层正确对准,保持50—80摄氏度加热5—10分钟;
转移到高温管式炉中,在100—200摄氏度的情况下,通入惰性气氛,退火2—3小时。
进一步地,所述保护底层材料为光刻胶,光刻胶的厚度范围为100μm-200μm,所采用的光刻胶为聚甲基丙烯酸甲酯,电极区域利用紫外光刻技术进行刻画加工。
进一步地,使用真空镀膜机将电极沉积到电极区域镀上电极。
与现有技术相比,本发明的有益效果是:
本发明通过从独立制备良好的高K介电材料上,采用剥离的方式剥离出独立的高K介电层,并将其高效的转移到目标衬底上,摒弃了传统方法中,在已有材料表面采用如化学沉积,物理沉积等方式进行直接生长的方法,使其最终所制备出的半导体器件的损耗较小,物理缺陷较小,能够充分发挥高K介电材料本征性质的优点,而且剥离贴合工序的操作简单,成本较低,采用此方法能够大大降低半导体元器件的生产成本。
附图说明
图1为本发明整体方法流程示意图;
图2为本发明整体操作流程示意图;
图3为本发明加工出的半导体器件和传统半导体器件的电容-电压测试曲线图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似改进,因此本发明不受下面公开的具体实施例的限制。
需要说明的是,除非另外定义,本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。
“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
实施例:
请参阅图1-2,本发明提供一种技术方案:
一种基于高K介电层的半导体器件加工方法,具体步骤包括:
步骤1:选取N型掺杂的4H-碳化硅基片作为衬底,在衬底上生长一层二氧化硅氧化层。
进一步地,所述N型掺杂的4H-碳化硅基片引入的N型施主杂质为氮,所述衬底的表面晶格方向为<0001>,4H-碳化硅基片掺入氮原子后,部分硅原子会被氮原子替代,形成氮的负电离子,引入了额外的自由电子,来增加材料的自由电子浓度,这样做可以使半导体材料具有更好的导电性。
本实施例中,所述二氧化硅氧化层的厚度为100纳米至200纳米,生长二氧化硅氧化层的方法为干氧氧化方式,干氧氧化时将衬底材料暴露在氧气环境中,在高温条件的氧气气氛下进行氧化反应,温度、气氛和氧化时间等参数可以精确控制,以获得所需的氧化层厚度。
步骤2:高K介电材料上剥离出高K介电层,并将高K介电层转移到充当临时支撑基片的聚合物牺牲衬底上。
本实施例中,从高K介电材料上剥离出高K介电层的具体步骤为:
在高K介电材料层的表面,涂覆一层粘合剂,在后续的剥离过程中提供黏附力;
利用机械剥离方式在高K介电材料上剥离出高K介电层,使用机械剥离工具,如刀片、刮刀或机械爪等,应用机械压力、张力或其他力分离高K介电层;
使用离子束切割的方法对于高K介电层进行裁切,保证高K介电层的形状和二氧化硅氧化层的形状相匹配;
依次使用有机溶剂、去离子水对高K介电层的表面进行清洗,使用的有机溶剂包括丙酮、异丙醇或乙醚,用于去除黏附在高k介电层表面的粘合剂、沉积物或杂质等残留。
进一步地,所述高K介电材料采用铋硒氧、氧化铪、氧化锆、氧化铝中的一种,所述聚合物牺牲衬底所采用的材料为聚酯薄膜、聚酰亚胺薄膜、聚碳酸酯薄膜、聚酰胺薄膜和聚二甲基硅氧烷中的一种。
步骤3通过干法转移的方式,将聚合物牺牲衬底上的高K介电层,转移到二氧化硅氧化层表面,并进行贴合,获得绝缘体-半导体材料。
本实施例中,将高K介电层转移到二氧化硅氧化层表面时,在充满氩气气氛的手套箱中,采用干法转移的方式将高K介电层转移覆盖二氧化硅氧化层表面。
进一步地,所述将高K介电层和二氧化硅氧化层进行贴合的具体方法为:
保证高K介电层和二氧化硅氧化层正确对准,保持50—80摄氏度加热5—10分钟;
转移到高温管式炉中,在100—200摄氏度的情况下,通入惰性气氛,如氩气、氮气,退火2—3小时。
步骤4在绝缘体-半导体材料的顶部和底部旋涂保护底层材料,并在顶部和底部蚀刻出电极区域。
本实施例中,所述保护底层材料为光刻胶,光刻胶的厚度范围为100μm-200μm,所采用的光刻胶为聚甲基丙烯酸甲酯,电极区域利用紫外光刻技术进行刻画加工。
可选地,所述保护底层为抗蚀腌膜,电极区域利用电子束刻蚀的方式进行刻画加工。
步骤5在电极区域镀上电极材料,构成电极。
本实施例中,使用真空镀膜机将电极材料沉积到电极区域镀上电极。
可选地,所述电极材料采用高导电性的金属材料,如铬、铝、铜、银或金。
本实施提供一种具体的半导体器件的加工操作步骤,在4H-碳化硅衬底通过干氧氧化的方式生长出100纳米的二氧化硅层,将铋硒氧单晶通过机械剥离的方式转移到聚合物牺牲衬底聚二甲基硅氧烷上,在充满氩气气氛的手套箱中利用干法转移的方式,将高K介电材料铋硒氧转移到碳化硅衬底上,两种材料贴合的过程中保持70摄氏度加热10分钟,将转移后的材料放入到高温管式炉中,在150摄氏度,通入氮气退火2小时,随后利用紫外光刻技术刻画出电极,并通过真空镀膜机镀上铬-金电极。
将所制备好电极的器件进行电容-电压测试,并与只有纯二氧化硅层的电容-电压测试进行对比分析,测试结果如图3所示,可以看出,将高K介电材料铋硒氧作为介电层相较于二氧化硅而言更具有优势。
本实施例,通过从独立制备良好的高K介电材料上,采用剥离的方式剥离出独立的高K介电层,并将其高效的转移到目标衬底上,摒弃了传统方法中,在已有材料表面采用如化学沉积,物理沉积等方式进行直接生长的方法,使其最终所制备出的半导体器件的损耗较小,物理缺陷较小,能够充分发挥高K介电材料本征性质的优点,而且剥离贴合工序的操作简单,成本较低,采用此方法能够大大降低半导体元器件的生产成本
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种基于高K介电层的半导体器件加工方法,其特征在于,具体步骤包括:
选取N型掺杂的4H-碳化硅基片作为衬底,在衬底上生长一层二氧化硅氧化层;
从高K介电材料上剥离出高K介电层,并将高K介电层转移到充当临时支撑基片的聚合物牺牲衬底上;
通过干法转移的方式,将聚合物牺牲衬底上的高K介电层,转移到二氧化硅氧化层表面,并进行贴合,获得绝缘体-半导体材料;
在绝缘体-半导体材料的顶部和底部旋涂保护底层材料,并在顶部和底部蚀刻出电极区域;
在电极区域镀上电极材料,构成电极。
2.根据权利要求1所述的一种基于高K介电层的半导体器件加工方法,其特征在于:所述N型掺杂的4H-碳化硅基片引入的N型施主杂质为氮,所述衬底的表面晶格方向为<0001>。
3.根据权利要求1所述的一种基于高K介电层的半导体器件加工方法,其特征在于:所述二氧化硅氧化层的厚度为100纳米至200纳米,生长二氧化硅氧化层的方法为干氧氧化方式。
4.根据权利要求1所述的一种基于高K介电层的半导体器件加工方法,其特征在于:所述高K介电材料采用铋硒氧、氧化铪、氧化锆、氧化铝中的一种,所述聚合物牺牲衬底所采用的材料为聚酯薄膜、聚酰亚胺薄膜、聚碳酸酯薄膜、聚酰胺薄膜和聚二甲基硅氧烷中的一种。
5.根据权利要求1所述的一种基于高K介电层的半导体器件加工方法,其特征在于:从高K介电材料上剥离出高K介电层的具体步骤为:
在高K介电材料层的表面,涂覆一层粘合剂;
利用机械剥离方式在高K介电材料上剥离出高K介电层;
使用离子束切割的方法对于高K介电层进行裁切,保证高K介电层的形状和二氧化硅氧化层的形状相匹配;
依次使用有机溶剂、去离子水对高K介电层的表面进行清洗。
6.根据权利要求1所述的一种基于高K介电层的半导体器件加工方法,其特征在于:将高K介电层转移到二氧化硅氧化层表面时,在充满氩气气氛的手套箱中,采用干法转移的方式将高K介电层转移覆盖二氧化硅氧化层表面。
7.根据权利要求1所述的一种基于高K介电层的半导体器件加工方法,其特征在于:所述将高K介电层和二氧化硅氧化层进行贴合的具体方法为:
保证高K介电层和二氧化硅氧化层正确对准,保持50—80摄氏度加热5—10分钟;
转移到高温管式炉中,在100—200摄氏度的情况下,通入惰性气氛,退火2—3小时。
8.根据权利要求1所述的一种基于高K介电层的半导体器件加工方法,其特征在于:所述保护底层材料为光刻胶,光刻胶的厚度范围为100μm-200μm,所采用的光刻胶为聚甲基丙烯酸甲酯,电极区域利用紫外光刻技术进行刻画加工。
9.根据权利要求1所述的一种基于高K介电层的半导体器件加工方法,其特征在于:使用真空镀膜机将电极材料沉积到电极区域镀上电极。
CN202311445573.0A 2023-11-02 2023-11-02 一种基于高k介电层的半导体器件加工方法 Pending CN117672833A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311445573.0A CN117672833A (zh) 2023-11-02 2023-11-02 一种基于高k介电层的半导体器件加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311445573.0A CN117672833A (zh) 2023-11-02 2023-11-02 一种基于高k介电层的半导体器件加工方法

Publications (1)

Publication Number Publication Date
CN117672833A true CN117672833A (zh) 2024-03-08

Family

ID=90074293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311445573.0A Pending CN117672833A (zh) 2023-11-02 2023-11-02 一种基于高k介电层的半导体器件加工方法

Country Status (1)

Country Link
CN (1) CN117672833A (zh)

Similar Documents

Publication Publication Date Title
KR102311451B1 (ko) 반도체 디바이스 및 반도체 디바이스를 제조하는 방법
CN108365092B (zh) 一种基于二维原子晶体的耐高温忆阻器
CN112582541B (zh) 一种基于二维叠层异质结构的垂直单分子膜场效应晶体管及其制备方法
CN111063731A (zh) Cnt-igzo薄膜异质结双极晶体管及其制备方法和应用
CN111987173B (zh) 一种可集成的二维光电突触器件阵列及其制备方法
CN110634958B (zh) 一种不稳定的二维材料的半导体薄膜场效应管及其制备方法
CN117672833A (zh) 一种基于高k介电层的半导体器件加工方法
CN115207127A (zh) 一种基于层间滑移的多电导态铁电晶体管器件及制备方法
CN112349777B (zh) 具有钙钛矿复合栅结构的GaN HEMT光电探测器及其制备方法
KR20130026007A (ko) 내부식성 모기판을 이용한 플렉서블 금속 기판과 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 금속 기판
CN100573959C (zh) 一种有源层图形化的有机薄膜晶体管的制备方法
CN110416290B (zh) 金刚石晶体管制备方法
CN113972139A (zh) 一种晶圆级二维半导体器件及其范德华集成方法和应用
CN113078052B (zh) 一种晶体管结构及其制备方法
US20240107903A1 (en) Memory device and manufacturing method thereof
CN110620043B (zh) 一种不稳定的二维材料的半导体薄膜场效应管的制备方法
KR20130026009A (ko) 내부 응력이 조절된 플렉서블 금속 기판과 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 금속 기판
CN214012946U (zh) 一种二维半导体晶体管结构
CN116963502A (zh) 基于二维材料异质结半浮栅结构的多功能逻辑存储器件
CN113488373A (zh) 一种干法制备单层二维半导体阵列的方法
CN115274883A (zh) 一种硒化铋电极及其制备方法和应用
CN117915671A (zh) 基于全耗尽复合沟道结构的场效应晶体管及其制备方法
CN116487264A (zh) 一种ZrS3/ZrO异质结顶栅场效应晶体管及其制备方法
CN116666207A (zh) 基于聚焦离子束刻蚀石墨烯纳米带阵列的场效应晶体管及其制备方法
CN116487411A (zh) 一种应变二维半导体晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination