CN113972139A - 一种晶圆级二维半导体器件及其范德华集成方法和应用 - Google Patents
一种晶圆级二维半导体器件及其范德华集成方法和应用 Download PDFInfo
- Publication number
- CN113972139A CN113972139A CN202111225220.0A CN202111225220A CN113972139A CN 113972139 A CN113972139 A CN 113972139A CN 202111225220 A CN202111225220 A CN 202111225220A CN 113972139 A CN113972139 A CN 113972139A
- Authority
- CN
- China
- Prior art keywords
- carrier
- polymer
- wafer
- electrode
- back gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010354 integration Effects 0.000 title claims abstract description 48
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 title claims abstract description 45
- 229910052751 metal Inorganic materials 0.000 claims abstract description 59
- 239000002184 metal Substances 0.000 claims abstract description 59
- 239000000463 material Substances 0.000 claims abstract description 54
- 229920000642 polymer Polymers 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 229910052723 transition metal Inorganic materials 0.000 claims abstract description 18
- -1 transition metal halogen compound Chemical class 0.000 claims abstract description 17
- 239000002131 composite material Substances 0.000 claims abstract description 11
- 239000007772 electrode material Substances 0.000 claims abstract description 11
- 238000013329 compounding Methods 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 10
- 238000007385 chemical modification Methods 0.000 claims abstract description 7
- 230000000694 effects Effects 0.000 claims abstract description 5
- 239000000126 substance Substances 0.000 claims abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 27
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 25
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 25
- 235000012239 silicon dioxide Nutrition 0.000 claims description 25
- 239000004205 dimethyl polysiloxane Substances 0.000 claims description 23
- 235000013870 dimethyl polysiloxane Nutrition 0.000 claims description 23
- CXQXSVUQTKDNFP-UHFFFAOYSA-N octamethyltrisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)O[Si](C)(C)C CXQXSVUQTKDNFP-UHFFFAOYSA-N 0.000 claims description 23
- 238000004987 plasma desorption mass spectroscopy Methods 0.000 claims description 23
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 claims description 23
- 239000010453 quartz Substances 0.000 claims description 23
- 230000008569 process Effects 0.000 claims description 22
- 239000010410 layer Substances 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- 238000012546 transfer Methods 0.000 claims description 13
- 230000002209 hydrophobic effect Effects 0.000 claims description 12
- 229910052982 molybdenum disulfide Inorganic materials 0.000 claims description 12
- 229910052961 molybdenite Inorganic materials 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 238000010894 electron beam technology Methods 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 238000012986 modification Methods 0.000 claims description 8
- 230000004048 modification Effects 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 7
- 239000002356 single layer Substances 0.000 claims description 7
- 238000009832 plasma treatment Methods 0.000 claims description 6
- 229910052594 sapphire Inorganic materials 0.000 claims description 6
- 239000010980 sapphire Substances 0.000 claims description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 6
- 238000004528 spin coating Methods 0.000 claims description 6
- 238000001704 evaporation Methods 0.000 claims description 5
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 229910018557 Si O Inorganic materials 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000004806 packaging method and process Methods 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052593 corundum Inorganic materials 0.000 claims description 3
- 238000005566 electron beam evaporation Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 3
- 229910008051 Si-OH Inorganic materials 0.000 claims description 2
- 229910006358 Si—OH Inorganic materials 0.000 claims description 2
- 229910003090 WSe2 Inorganic materials 0.000 claims description 2
- 239000012670 alkaline solution Substances 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 239000011247 coating layer Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims description 2
- 230000009477 glass transition Effects 0.000 claims description 2
- 239000003607 modifier Substances 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 238000012545 processing Methods 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 22
- 238000002360 preparation method Methods 0.000 description 9
- 239000010931 gold Substances 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 8
- 210000002381 plasma Anatomy 0.000 description 8
- 238000011160 research Methods 0.000 description 6
- 238000001459 lithography Methods 0.000 description 5
- JKQOBWVOAYFWKG-UHFFFAOYSA-N molybdenum trioxide Chemical compound O=[Mo](=O)=O JKQOBWVOAYFWKG-UHFFFAOYSA-N 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 238000011109 contamination Methods 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 2
- 238000005411 Van der Waals force Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 230000037303 wrinkles Effects 0.000 description 2
- 239000005864 Sulphur Substances 0.000 description 1
- GJWAPAVRQYYSTK-UHFFFAOYSA-N [(dimethyl-$l^{3}-silanyl)amino]-dimethylsilicon Chemical compound C[Si](C)N[Si](C)C GJWAPAVRQYYSTK-UHFFFAOYSA-N 0.000 description 1
- 238000010009 beating Methods 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- IJOOHPMOJXWVHK-UHFFFAOYSA-N chlorotrimethylsilane Chemical compound C[Si](C)(C)Cl IJOOHPMOJXWVHK-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000003958 fumigation Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000000879 optical micrograph Methods 0.000 description 1
- 238000000399 optical microscopy Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种晶圆级二维半导体器件的范德华集成方法，将载体‑聚合物印章复合在接触电极表面，进行剥离处理，将接触电极中的金属电极阵列从接触电极基片上转移至载体‑聚合物印章上，获得载体‑聚合物‑金属电极材料；所述的载体与聚合物之间存在化学改性赋予的化学键合作用；在背栅电极表面复合过渡金属卤素类化合物二维材料，获得背栅电极‑TMDs复合材料；载体‑聚合物‑‑金属电极材料和背栅电极‑TMDs复合材料根据需要的集成电路方式进行对准，随后剥离载体‑聚合物印章，并进行刻蚀处理，获得晶圆级二维半导体器件。本发明大规模范德华集成方法可为二维半导体器件的可靠集成开辟一条道路，促进二维半导体电子器件的实际化应用。
Description
技术领域
本发明属于纳米器件领域，具体涉及晶圆级二维半导体器件的制备。
技术背景
二维(2D)半导体，如二硫化钼(MoS2)，在新型器件应用方面引起了广泛的研究兴趣1-4。与传统三维半导体材料相比，二维半导体具有原子级薄的厚度和表面无悬挂键的特性，并能表现出优良的电学性能，其亚纳米级厚度和良好的短沟道免疫有利于将晶体管进一步微缩到亚10纳米栅极长度的尺度5,6。目前，已有研究者报道了栅长为1nm的MoS2晶体管，并展现出很好的开关特性，具有几乎理想的亚阈值摆幅(SS，约为65mV/dec)7，显示出二维半导体在晶体管进一步微缩的巨大潜力。
尽管二维晶体管具有广泛应用的潜力，但其研究大多局限于尺寸有限的剥离材料，难以规模化批量制造。因此，二维半导体的大规模化合成和可与半导体工业兼容的高性能晶体管制造工艺是实现实际工业应用的关键。可喜的是，近年来已经有一些研究工作报道了，通过化学气相沉积(CVD)12,13或金属有机化学气相沉积(MOCVD)14过程实现了单层二维半导体的大面积晶圆级合成，尤其是半导体过渡金属卤素类化合物(TMDs)。
虽然，已有不少研究者使用传统的标准光刻工艺也实现了二维晶体管的晶圆级集成，然而，通常同一批次不同器件间的性能差异很大，器件性能(例如开态电流等)通常比性能最好的研究器件低一个数量级15,16。其中，制造高性能晶体管的一个关键挑战是形成高质量的金属/半导体接触17-20。然而，用于接触的常规光刻和金属蒸镀工艺通常会不可避免地对二维原子晶格造成损害，并造成聚合物污染，从而部分地降低器件性能，导致器件之间的器件性能差异较大，可靠性较差。
近年来的研究表明，采用三维金属17,21-23，二维金属24-26，二维/三维叠层金属27-29的纯范德华(vdW)接触可以最大限度地减少界面损伤，有效改善金属/半导体接触界面的质量17,30。然而，这些方法大多是基于不可大规模生产的机械剥离的材料，需要比较复杂的工艺。另外，也有研究者利用标准的实验室电子束蒸发工艺实现了一种具有潜在可扩展潜力的铟/金三维金属范德华接触。然而，在电子束曝光或传统光刻工艺中，直接光刻过程仍可能在二维半导体表面产生不可避免的污染和损坏。除此之外，还有研究者通过直接化学沉积生长大规模二维金属/半导体异质结构可能提供可规模化的范德华集成途径31，但是这大多仅限于特定的材料系统，需要更多的研究和进一步的探索来避免二维半导体在二维金属接触的范德华外延生长期间的热刻蚀或化学刻蚀1。
最近的研究表明，通过纯物理的剥离和释放的集成过程，即范德华集成方法32,33，可将光刻图形金属电极阵列用于直接剥离、转移和集成在二维半导体上，从而形成近乎理想的无钉扎金属/半导体接触。然而，在目前最先进的范德华集成工艺中1,30，范德华金属接触通常由无支撑的聚合物薄膜或使用软印章(如PDMS)来集成。在这个过程中，不可避免的会形成褶皱、界面污染和界面气泡，因此，这些技术挑战进一步加大了将金属电极高精度定点转移到现有图案结构上的难度，而在传统微电子制造中，多层光刻/集成工艺常常需要这种高精度对准工艺。同时需要强调的是，这些问题的难度会随着集成面积和步骤的增加呈指数级增长，因此能否在二维半导体材料上实现大面积范德华金属集成仍然是一个悬而未决的巨大挑战。
参考文献
1.Liu,Y.et al.Promises and prospects of two-dimensionaltransistors.Nature 591,43–53(2021).
2.Liu,T.et al.Crested two-dimensional transistors.Nat.Nanotechnol.14,223–226(2019).
3.Sangwan,V.K.et al.Multi-terminal memtransistors frompolycrystalline monolayer molybdenum disulfide.Nature 554,500–504(2018).
4.Sangwan,V.K.et al.Gate-tunable memristive phenomena mediated bygrain boundaries in single-layer MoS2.Nat.Nanotechnol.10,403–406(2015).
5.Chhowalla,M.,Jena,D.&Zhang,H.Two-dimensional semiconductors fortransistors.Nat.Rev.Mater.1,16052(2016).
6.Liu,C.S.et al.Two-dimensional materials for next-generationcomputing technologies.Nat.Nanotechnol.15,545–557(2020).
7.Desai,S.B.et al.MoS2 transistors with 1-nanometer gatelengths.Science 354,99–102(2016).
8.Zhou,J.D.et al.A library ofatomically thin metalchalcogenides.Nature 556,355–359(2018).
9.Li,W.S.et al.Uniform and ultrathin high-k gate dielectrics for two-dimensional electronic devices.Nat.Electron.2,563–571(2019).
10.Duan,X.D.,Wang,C.,Pan,A.L.,Yu,R.Q.&Duan,X.F.Two-dimensionaltransition metal dichalcogenides as atomically thin semiconductors:opportunities and challenges.Chem.Soc.Rev.44,8859–8876(2015).
11.Shim,J.et al.Controlled crack propagation for atomic precisionhandling of wafer-scale two-dimensional materials.Science 362,665–670(2018).
12.Yu,H.et al.Wafer-scale growth and transfer of highly-orientedmonolayer MoS2 continuous films.ACSNano 11,12001–12007(2017).
13.Li,N.et al.Large-scale flexible and transparent electronics basedon monolayer molybdenum disulfide field-effect transistors.Nat.Electron.3,711–717(2020).
14.Kang,K.et al.High-mobility three-atom-thick semiconducting filmswith wafer-scale homogeneity.Nature 520,656–660(2015).
15.Schram,T.et al.WS2 transistors on 300 mm wafers with BEOLcompatibility.In 201747th European Solid-State Device Research Conference212–215(IEEE,2017).
16.Asselberghs,I.et al.Wafer-scale integration ofdouble gated WS2-transistors in 300 mm Si CMOS fab.In 2020 IEEE International Electron DevicesMeeting 893–896(IEEE,2020).
17.Jung,Y.et al.Transferred via contacts as a platform for ideal two-dimensional transistors.Nat.Electron.2,187–194(2019).
18.Zheng,X.R.et al.Patterning metal contacts on monolayer MoS2 withvanishing Schottky barriers using thermal nanolithography.Nat.Electron.2,17–25(2019).
19.Wang,Y.et al.Van der Waals contacts between three-dimensionalmetals and two-dimensional semiconductors.Nature 568,70–74(2019).
20.Shen,P.-C.et al.Ultralow contact resistance between semimetal andmonolayer semiconductors.593,211–217(2021).
21.Telford,E.J.et al.Via method for lithography free contact andpreservation of2D materials.Nano.Lett.18,1416–1420(2018).
22.Ngo,T.D.et al.Fermi-level pinning free high-performance 2D CMOSinverter fabricated with van der Waals bottom contacts.Adv.Electron.Mater.,DOI:10.1002/aelm.202001212(2021).
23.Wang,J.L.et al.Low-power complementary inverter with negativecapacitance 2D semiconductor transistors.Adv.Funct.Mater.30,2003859(2020).
24.Cui,X.et al.Multi-terminal transport measurements ofMoS2 using avan der Waals heterostructure device platform.Nat.Nanotechnol.10,534–540(2015).
25.Chuang,H.J.et al.Low-resistance 2D/2D ohmic contacts:a universalapproach to high-performance WSe2,MoS2,and MoSe2 transistors.Nano.Lett.16,1896–1902(2016).
26.Wu,R.X.et al.Van der Waals epitaxial growth ofatomically thin 2Dmetals on dangling-bond-free WSe2 and WS2.Adv.Funct.Mater.29,1806611(2019).
27.Cui,X.et al.Low-temperature ohmic contact to monolayer MoS2 by vander Waals bonded Co/h-BN electrodes.Nano.Lett.17,4781–4786(2017).
28.Leong,W.S.et al.Low resistance metal contacts to MoS2 devices withnickel-etched-graphene electrodes.ACSNano 9,869–877(2015).
29.Liu,Y.et al.Pushing the performance limit of sub-100 nm molybdenumdisulfide transistors.Nano.Lett.16,6337–6342(2016).
30.Liu,Y.et al.Approaching the Schottky-Mott limit in van der Waalsmetal-semiconductorjunctions.Nature 557,696–700(2018).
31.Li,J.et al.General synthesis of two-dimensional van der Waalsheterostructure arrays.Nature 579,368–374(2020).
32.Liu,Y.,Huang,Y.&Duan,X.F.Van der Waals integration before andbeyond two-dimensional materials.Nature 567,323–333(2019).
33.Wang,Y.L.et al.Probing photoelectrical transport in lead halideperovskites with van der Waals contacts.Nat.Nanotechnol.15,768–775(2020).
发明内容
为解决目前大面积二维半导体器件金属电极集成时性能不均匀和损伤的问题，以及大面积范德华集成工艺对准难度大的挑战，本发明第一目的在于提供了一种有效的晶圆级二维半导体器件范德华集成方法。
本发明的第二目的在于，提供所述的范德华集成方法制得的大面积范德华接触器件(本发明也称为晶圆级二维半导体器件)。
本发明第三目的在于，提供所制得的大面积范德华接触器件的应用。
一种晶圆级二维半导体器件的范德华集成方法，将载体-聚合物印章复合在接触电极表面，进行剥离处理，将接触电极中的金属电极阵列从接触电极基片上转移至载体-聚合物印章上，获得载体-聚合物-金属电极材料；印章中，载体为表面具有Si-O键的透明平面载体，聚合物为玻璃化转变温度为100～150℃的聚合物，所述的载体与聚合物之间存在化学改性赋予的化学键合作用；
在背栅电极表面复合过渡金属卤素类化合物二维材料，获得背栅电极-栅介质-TMDs复合材料；
载体-聚合物-金属电极材料和背栅电极-栅介质-TMDs结构根据需要的集成电路方式进行对准，随后剥离载体-聚合物印章，并进行刻蚀处理，获得晶圆级二维半导体器件。
现有范德华集成手段难于实现大面积的集成，难于实现电路对准，且集成的电路的产率以及质量稳定性差。针对该技术难点，本发明通过深入研究发现，创新地通过所述的载体-聚合物印章，并结合该印章的化学改性处理，能够解决现有手段存在的大尺寸二维材料容易出现褶皱、难于成功转移和对准的问题，可以成功实现大尺寸的二维材料的范德华力集成，此外，还有助于改善集成产率、质量稳定性和各项性能。
本发明中，所述的印章结构以及化学改性是解决大尺寸二维材料范德华集成难题的关键。通过所述的印章可以解决形变以及气泡问题，改善范德华作用力，有利于实现大面积电极平整、高保真地剥离和高精度对准，可以实现高收率、无损集成，并有助于改善集成晶体管的性能。
本发明中，所述的载体-聚合物印章中，所述的载体为硅基平面玻璃、或者表面复合有二氧化硅涂层的平面复合载体。
优选地，所述的载体为石英片。
优选地，所述的聚合物为PDMS、PVA、PC等中的至少一种；优选为PDMS；
优选地，所述的聚合物层的厚度为0.5～2mm。
本发明中：所述的载体-聚合物印章中，所述的化学改性为氧等离子体键合处理。例如，将聚合物和载体进行等离子处理，随后将处理后的聚合物和载体贴合，获得所述的载体-聚合物印章。
优选地，所述的载体-聚合物印章为石英片-PMDS印章：进一步优选，所述的石英片-PMDS印章通过以下步骤制备：氧等离子体先空打除去反应腔里的杂质，然后将PDMS与石英片放入氧等离子体机中，以60～100w的功率处理10～20s(优选为10s)。拿出后将处理后的PDMS与石英片表面相贴合，两表面的Si-OH之间发生反应，从而形成牢固的Si-O键结合。
本发明中，所述的接触电极可以基于现有的手段制备。
作为优选，所述的接触电极包括硅基底以及复合在硅基底上的金属电极阵列；
优选地，所述的金属电极为Au、Ag、Pt等中的至少一种；
优选地，所述的接触电极经疏水改性处理。研究发现，对接触电极进行疏水处理，有助于和本发明所述的印章材料协同，有助于进一步改善TMDs二维范德华集成效果。
优选地，所述的接触电极通过以下步骤制备得到：
在基片上涂覆牺牲材料，利用光刻工艺或电子束曝光技术得到电极图案，然后将金属电极按需要的阵列图案复合在硅片牺牲材料层上，随后进行疏水改性，并利用PMMA进行封装；
优选地，牺牲材料为光刻胶、PMMA中的至少一种；
优选地，所述的基片为硅片、石英片、蓝宝石等中的至少一种。
优选地，利用电子束蒸发镀膜机蒸镀方式将所述的金属电极的阵列符合在硅片牺牲材料层上。
优选地，所述的疏水改性采用的疏水改性剂为HMDS、TMSCl中的至少一种；
进一步优选，在疏水改性后的金属电极表面旋涂PMMA，进行封装处理；
优选地，旋涂的层数为1～3层。
本发明中，将载体-聚合物印章复合在接触电极表面(金属电极面)，挤压其中的气泡，随后提拉载体将接触电极中的金属电极阵列转移至印章中。
本发明中，所述的背栅电极可以基于现有的手段进行制备。
作为优选，所述的背栅电极包括背栅基底、复合在背栅基底上的背栅金属电极阵列，以及包覆在背栅金属电极阵列表面的栅介质；
优选地，所述的基底为硅片、石英片、蓝宝石等中的至少一种；
优选地，背栅金属电极为Ti/Au、Cr/Au等中的至少一种；
优选地，所述的栅介质为Al2O3、HfO2中的至少一种；
优选地，背栅电极通过以下步骤制备：
在基底上形成牺牲层，利用光刻工艺，将背栅金属电极按需要的阵列复合在基底牺牲材料层上，随后再在背栅金属电极表面包封栅介质，制得所述的背栅电极。
本发明中，所述的过渡金属卤素类化合物二维材料(TDMs)具有平面大尺寸；
优选地，所述的过渡金属卤素类化合物二维材料的尺寸为2英寸及以上的晶圆；
优选地，所述的过渡金属卤素类化合物二维材料为MoS2、WSe2、WS2、MoSe2等中的至少一种；
优选地，所述的过渡金属卤素类化合物二维材料为1～3层优选为单层的连续膜。
本发明中，所述的TDMs可以通过现有手段制备以及剥离得到。
优选地，所述的过渡金属卤素类化合物二维材料通过以下手段剥离得到：在基底上沉积过渡金属卤素类化合物二维材料，在表面依次旋涂光刻胶和PMMA，随后在碱溶液中刻蚀，获得过渡金属卤素类化合物二维材料。
本发明中，可以采用现有手段将剥离得到的二维材料复合在背栅电极上(栅介质面)。
本发明中，所述的载体-聚合物--金属电极材料(金属电极材料面)和背栅电极-TMDs复合材料(TMDs材料面)按需要的集成电路要求在mark系统辅助下对准。
所述的mark系统为光刻领域常规的对准设备系统。
本发明中，得益于所述的技术方案，可以实现高精度对准，例如，可以实现1×1cm2尺寸的芯片，对准误差平均在2～5μm左右。
优选地，载体-聚合物--金属电极材料和背栅电极-TMDs复合材料复合后挤压其中的气泡；
优选地，所述的集成电路为逻辑电路和/或电子电路；所述的逻辑电路包括反相器、与非门、或非门、与门及半加器中的至少一种；
本发明可以实现多层逻辑电路对准。
优选地，通过热处理剥离对准后的材料中的载体-聚合物印章；
优选地，所述的热处理的温度为120～150℃；
优选地，剥离载体-聚合物印章后，进行刻蚀处理，所述的刻蚀步骤为：通过电子束曝光/光刻实现图案化，使得器件沟道处的材料被PMMA或光刻胶保护，然后通过氧等离子体处理使得其他处的材料失去导电性，从而实现器件的独立性。
优选地，MoS2膜是通过光刻或电子束曝光实现图形化之后，用O2等离子体刻蚀的。MoS2膜是通过光刻或电子束曝光实现图形化之后，用O2等离子体刻蚀掉图形中的材料。
优选地，所述的晶圆级二维半导体器件结构为高k栅介质加金属栅极的背栅结构。
本发明所述方法中，制备的逻辑门电路和晶体管器件均为高k背栅器件，先光刻背栅电极，再用原子气相沉积生长栅介质Al2O3或HfO2，然后把单层MoS2转移到背栅电极上，然后把接触电极通过范德华集成高精度定点转移到材料上，最后刻蚀掉多余的材料，只留下沟道区域。
本发明还提供了所述的制备方法制得的晶圆级二维半导体器件。
本发明还提供了所述的制备方法制得的晶圆级二维半导体器件的应用，将其用于大规模数字电路。
有益效果
本发明通过所述的化学改性的刚性支撑印章，可以实现大面积电极高精度的范德华集成。可以实现接近对准精度接近传统接触式光刻机的套刻精度。
本发明制备出的大面积范德华集成器件，金属/半导体界面干净且无损伤，性能均匀和可重现性好，此外，本发明技术方案的集成产率可高达97％及以上。本发明技术方案有望应用于二维半导体电子学、大规模二维半导体集成电路等。
本发明实现的大面积范德华集成方法，可以实现高精度多层集成，从而可以实现反相器、与非门、或非门、与门和半加器等逻辑电路。由于接触界面干净且无损，减少了界面态的存在，反相器的增益在5V的Vdd下，可以达到585。
附图说明
图1为实施例1范德华集成的总体示意图。
图2为实施例1接触电极的制备流程示意图。
图3为实施例1背栅电极的制备及高k栅介质生长的示意图。
图4为实施例1MoS2连续膜的转移示意图。
图5为实施例1范德华集成步骤的示意图。
图6为实施例1的2英寸晶圆级范德华集成中各步骤的光学照片。
图7为实施例1的1×1cm2尺寸范德华集成精度的光学显微镜图片及其中选区的放大图。
图8为实施例1的范德华集成精度量取的示例图。
图9为实施例1的1×1cm2尺寸范德华集成精度在X和Y轴两个方向上的统计数据图。
图10为实施例2的范德华集成的MoS2背栅晶体管照片和SEM图，以及电学性能图。
图11为实施例3的大面积范德华集成器件和传统蒸镀器件性能统计对比数据图。
图12为实施例4的范德华集成反相器及反相器输出曲线和增益数据图。
图13为实施例3的范德华集成反相器与文献已报道的单层TMDs材料增益对比图。
图14为实施例5的范德华集成或非门光学显微镜图片及电学输出曲线。
图15为实施例5的范德华集成与非门光学显微镜图片及电学输出曲线。
图16为实施例5的范德华集成与门光学显微镜图片及电学输出曲线。
图17为实施例5的范德华集成半加器光学显微镜图片及电学输出曲线。
图18为对比例1产品图片。
图19为对比例2产品图片。
具体实施方法
MoS2的制备中：硫粉(Alfa,99.9％)和MoO3(Alfa,99.999％)
器件的电学性能测试：Lakeshore真空探针台，半导体分析仪(Keysight 2912A和Agilent B1500)
下面通过实施案例对本发明进一步说明，但本发明的内容不仅仅局限于下述内容。
大面积范德华集成方法见图1，主要分为剥离电极、对准和定点释放3个步骤。石英片和PDMS是氧等离子体键合的，是化学键结合的。PDMS在石英片的支撑下不易发生横向形变，可以将PDMS与PMMA界面的气泡赶走。PMMA/电极层因为HMDS的处理，削弱了跟硅片之间的结合力，从而容易剥离下来。对准过程是在显微镜下进行的，两个视野同时观察对准。释放电极的步骤是通过加热到120℃实现的。
如图2，首先需要预先准备转移电极，先通过光刻或电子束曝光工艺制备接触电极，然后蒸镀银/金(30/20nm)，随后80℃烘箱中用HMDS蒸汽熏蒸处理，最后在样品上旋涂PMMA。然后如图3制备背栅电极，用ALD生长Al2O3栅介质。再如图4，把MoS2膜转移到样品上，最后通过如图5的过程，定点对准释放，实现范德华集成工艺。
实施例1
步骤(1)：印章材料的制备：氧等离子体先空打一次除去里面的杂质，然后将PDMS与石英片放入氧等离子体机中，以80w的功率处理10s。拿出后将处理后的PDMS与石英片表面相贴合，得到PDMS/石英片印章。
步骤(2)：接触电极制备以及印章剥离(图2)；在牺牲衬底(SiO2/Si)上通过光刻或电子束曝光技术得到电极图案，然后利用电子束蒸发镀膜机蒸镀银/金(30/20nm)，最后在丙酮溶液中剥离图案外的银/金，最终得到接触电极。将接触电极放入80℃烘箱中用HMDS蒸汽进行疏水处理，然后旋涂两层PMMA。将印章慢慢贴到接触电极上，赶出气泡，然后快速并垂直的将石英片/PDMS/PMMA/金属撕下来，得到印章-接触电极，最后定点转移到准备好的2英寸的背栅电极基底上
步骤(3)：背栅电极制备(图3)：利用光刻工艺，将背栅金属电极(Ti/Au(15/15nm))按需要的阵列复合在基底(SiO2/Si)牺牲材料(光刻胶)层上，随后利用原子气相沉积生长12nmAl2O3。
步骤(4)：二维材料的制备、剥离以及在背栅电极上的复合(图4)；MoS2薄膜是在三温区加热炉中生长的。商业来源的硫(Alfa，99.9％，6g)和MoO3(Alfa，99.999％，60mg)粉末装入两个单独的内管中，然后分别放置在I区和II区。将2英寸蓝宝石衬底放置在区域III。然后，在生长期间，两个内管以100sccmAr流量和Ar/O2流量(75/3sccm)流动。S,MoO3,和蓝宝石衬底加热温度分别是115℃,530℃,930℃。生长室压力为～1torr，生长时间为40min。
以3000转/分的速度在MoS2/蓝宝石上旋涂一层BP-212光刻胶，然后在110℃在烘培5分钟。其次，以同样的转速旋涂一层PMMA。接下来，将热释放胶附着在样品上并将其沉浸在10％KOH溶液1分钟。用镊子将热释胶/PMMA/光刻胶/MoS2膜剥离。
利用转移平台将热释胶/PMMA/光刻胶/MoS2膜在120℃下释放在步骤(3)的背栅电极上。完全释放后，样品在丙酮下清洗30分钟，以去除所有的聚合物。制得背栅电极-栅介质-MoS2结构；
步骤(5):对准，脱模以及刻蚀；使用定制的双镜头转移平台，在光学显微镜下使用两个标准对准标记，将石英/PDMS/PMMA/金属层(步骤(2)制备印章-接触电极)直接对准目标基板(步骤(4)制备背栅电极-栅介质-MoS2结构)。最后，我们通过将基片加热到120℃来减少PDMS和PMMA之间的范德华力，从而将PMMA/金属留在目标衬底上，最后剥离掉石英/PDMS印章。
步骤(6)：通过电子束曝光/光刻实现图案化，使得器件沟道处的材料被PMMA/光刻胶保护，然后通过氧等离子体处理使得其他处的材料失去导电性，从而实现器件的独立性。
本案例先在2寸晶圆上分别制备了接触电极和背栅电极，同时制作了2寸晶圆级别的PDMS/石英片印章。将印章慢慢贴到接触电极上，赶出气泡，然后把电极从硅片上撕下来，最后定点转移到实现准备好的2英寸的背栅电极基底上。其中各步骤的光学照片如图6所示。我们表征了1×1cm2尺寸范德华集成精度，其光学显微镜图片如图7所示，在不同位置下拍摄的高分辨率光学显微镜图像显示，在1×1cm2芯片尺度上，对准偏差在0-10μm。量取对准精度的方法示例如图8所示。最终得到平均对准精度约2～5μm的对准误差，如图9所示。本发明制备出的大面积范德华集成器件，性能优良并且可重现性好。
实施例2
发明人还制备了沟道长度为145nm的背栅晶体管，和实施例1相比，栅介质用的是6nm的HfO2，亚阈值摆幅约为77mV/dec，最大输出电压约250μA/μm。如图10所示，器件的输出曲线也展现出明显的饱和输出形态。
实施例3
发明人还制备了大批量范德华接触和蒸镀接触的MoS2背栅晶体管。和实施例2相比，沟道长度为6μm，栅介质是12nm的Al2O3。如图11所示，通过与蒸镀接触的晶体管相比，范德华接触器件实现了单层MoS2上无损的高质量接触，从而MoS2晶体管具有良好的性能和重现性，具有更小的阈值电压的变化，更高的开态电流，更小的关态电流，而且还具有更大的开关比和更小的亚阈值摆幅。
实施例4
按实施例1的方法制备全范德华集成的反相器，如图12所示，发明人用2个MoS2晶体管实现了NMOS反相器功能，具有585的增益，得到了更高的增益。如图13所示，与文献中报道的基于单层TMDs材料的反相器增益相比，有很大的优势。
实施例5
按实施例1的方法制备一系列逻辑门和逻辑电路，包括或非门(如图14所示)、与非门(如图15所示)、与门(如图16所示)和加法器逻辑电路(如图17所示)，所有的逻辑门和逻辑电路都成功展现出了正确的逻辑输出结果。
对比例1
和实施例1相比，区别仅在于，步骤(1)中，未进行氧等离子处理。其他操作以及步骤同实施例1。
结果如图18所示，未经过氧等离子处理，在撕下电极的过程中，电极很容易褶皱，甚至破损。
对比例2
和实施例1相比，区别仅在于，步骤(1)中，未采用PDMS。其他操作以及步骤同实施例1。
结果见图19，不使用PDMS作为支撑的电极,很容易导致电极褶皱、破损，并出现界面污染以及界面气泡。
Claims (10)
1.一种晶圆级二维半导体器件的范德华集成方法，其特征在于：
将载体-聚合物印章复合在接触电极表面，进行剥离处理，将接触电极中的金属电极阵列从接触电极基片上转移至载体-聚合物印章上，获得载体-聚合物-金属电极材料；印章中，载体为表面具有Si-O键的透明平面载体，聚合物为玻璃化转变温度为100～150℃的聚合物，所述的载体与聚合物之间存在化学改性赋予的化学键合作用；
在背栅电极表面复合过渡金属卤素类化合物二维材料，获得背栅电极-TMDs复合材料；
载体-聚合物-金属电极材料和背栅电极-TMDs复合材料根据需要的集成电路方式进行对准，随后剥离载体-聚合物印章，并进行刻蚀处理，获得晶圆级二维半导体器件。
2.如权利要求1所述的晶圆级二维半导体器件的范德华集成方法，其特征在于：所述的载体-聚合物印章中，所述的载体为硅基平面玻璃、或者表面复合有二氧化硅涂层的平面复合载体；
优选地，所述的载体为石英片；
优选地，所述的聚合物为PDMS、PVA、PC等中的至少一种；优选为PDMS；
优选地，所述的聚合物层的厚度为0.5～2mm。
3.如权利要求1所述的晶圆级二维半导体器件的范德华集成方法，其特征在于：所述的载体-聚合物印章中，所述的化学改性为氧等离子体键合；
优选地，所述的载体-聚合物印章为石英片-PMDS印章：
进一步优选，所述的石英片-PMDS印章通过以下步骤制备：将PDMS与石英片放入氧等离子体机中，以60～100w的功率处理10～20s；拿出后将处理后的PDMS与石英片表面相贴合，两表面的Si-OH之间发生反应，从而形成牢固的Si-O键结合。
4.如权利要求1所述的晶圆级二维半导体器件的范德华集成方法，其特征在于：所述的接触电极包括硅基底以及复合在硅基底上的金属电极阵列；
优选地，所述的金属电极为Au、Ag、Pt中的至少一种；
优选地，所述的接触电极经疏水改性处理；
在基片上涂覆牺牲材料，利用光刻工艺或电子束曝光技术得到电极图案，然后将金属电极按需要的阵列图案复合在硅片牺牲材料层上，随后进行疏水改性，并利用PMMA进行封装；
优选地，牺牲材料为光刻胶、PMMA中的至少一种；
优选地，利用电子束蒸发镀膜机蒸镀方式将所述的金属电极的阵列符合在硅片牺牲材料层上；
优选地，所述的疏水改性采用的疏水改性剂为HMDS、TMSCI中的至少一种；
进一步优选，在疏水改性后的金属电极表面旋涂PMMA，进行封装处理；
优选地，旋涂的层数为1～3层。
5.如权利要求1所述的晶圆级二维半导体器件的范德华集成方法，其特征在于：将载体-聚合物印章复合在接触电极表面，挤压其中的气泡，随后提拉载体将接触电极中的金属电极阵列转移至印章中。
6.如权利要求1所述的晶圆级二维半导体器件的范德华集成方法，其特征在于：所述的背栅电极包括背栅基底、复合在背栅基底上的背栅金属电极阵列，以及包覆在背栅金属电极阵列表面的栅介质；
优选地，所述的基底为硅片、蓝宝石、石英片中的至少一种；
优选地，背栅金属电极为Ti/Au、Cr/Au等中的至少一种；
优选地，所述的栅介质为Al2O3、HfO2等中的至少一种；
优选地，背栅电极通过以下步骤制备：
在基底上形成牺牲层，利用光刻工艺，将背栅金属电极按需要的阵列复合在基底牺牲材料层上，随后再在背栅金属电极表面包封栅介质，制得所述的背栅电极。
7.如权利要求1所述的晶圆级二维半导体器件的范德华集成方法，其特征在于：所述的过渡金属卤素类化合物二维材料具有平面大尺寸；
优选地，所述的过渡金属卤素类化合物二维材料的尺寸为2英寸及以上的晶圆；
优选地，所述的过渡金属卤素类化合物二维材料为MoS2二维材料、WSe2、WS2、MoSe2中的至少一种；
优选地，所述的过渡金属卤素类化合物二维材料为1～3层优选为单层的连续膜；
优选地，所述的过渡金属卤素类化合物二维材料通过以下手段剥离得到：
优选地，在基底上沉积过渡金属卤素类化合物二维材料，在表面依次旋涂光刻胶和PMMA，随后在碱溶液中刻蚀，获得过渡金属卤素类化合物二维材料。
8.如权利要求1所述的晶圆级二维半导体器件的范德华集成方法，其特征在于：所述的载体-聚合物--金属电极材料和背栅电极-TMDs复合材料按需要的集成电路要求在mark系统辅助下对准；
优选地，载体-聚合物--金属电极材料和背栅电极-TMDs复合材料复合后挤压其中的气泡；
优选地，所述的集成电路为逻辑电路和/或电子电路；所述的逻辑电路包括反相器、与非门、或非门、与门及半加器中的至少一种；
优选地，通过热处理剥离对准后的材料中的载体-聚合物印章；
优选地，所述的热处理的温度为120～150℃；
优选地，剥离载体-聚合物印章后，进行刻蚀处理，所述的刻蚀步骤为：通过电子束曝光/光刻实现图案化，使得器件沟道处的材料被PMMA或光刻胶保护，然后通过氧等离子体处理使得其他处的材料失去导电性，从而实现器件的独立性；
优选地，所述的晶圆级二维半导体器件结构为高k栅介质加金属栅极的背栅结构。
9.一种权利要求1～8任一项所述的制备方法制得的晶圆级二维半导体器件。
10.一种权利要求1～8任一项所述的制备方法制得的晶圆级二维半导体器件的应用，其特征在于，将其用于大规模数字电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111225220.0A CN113972139A (zh) | 2021-10-21 | 2021-10-21 | 一种晶圆级二维半导体器件及其范德华集成方法和应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111225220.0A CN113972139A (zh) | 2021-10-21 | 2021-10-21 | 一种晶圆级二维半导体器件及其范德华集成方法和应用 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113972139A true CN113972139A (zh) | 2022-01-25 |
Family
ID=79587916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111225220.0A Pending CN113972139A (zh) | 2021-10-21 | 2021-10-21 | 一种晶圆级二维半导体器件及其范德华集成方法和应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113972139A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116206961A (zh) * | 2023-02-23 | 2023-06-02 | 重庆邮电大学 | 一种基于范德华接触金属电极的二维薄膜材料器件制备方法 |
-
2021
- 2021-10-21 CN CN202111225220.0A patent/CN113972139A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116206961A (zh) * | 2023-02-23 | 2023-06-02 | 重庆邮电大学 | 一种基于范德华接触金属电极的二维薄膜材料器件制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Liu et al. | Graphene-assisted metal transfer printing for wafer-scale integration of metal electrodes and two-dimensional materials | |
| Yang et al. | Multilayer MoS2 transistors enabled by a facile dry-transfer technique and thermal annealing | |
| CN103943513B (zh) | 一种柔性衬底上制备石墨烯器件的方法 | |
| CN106910776B (zh) | 基于高k栅介质的大面积二硫化钼场效应晶体管及其制备 | |
| Yang et al. | Highly reproducible van der Waals integration of two-dimensional electronics on the wafer scale | |
| CN102931057B (zh) | 一种基于栅介质结构的石墨烯场效应器件及其制备方法 | |
| Yi et al. | Vacuum Lamination Approach to Fabrication of High‐Performance Single‐Crystal Organic Field‐Effect Transistors | |
| Wang et al. | A general one-step plug-and-probe approach to top-gated transistors for rapidly probing delicate electronic materials | |
| TW201836006A (zh) | 半導體元件製造方法 | |
| Schram et al. | WS 2 transistors on 300 mm wafers with BEOL compatibility | |
| Liu et al. | Atomic layer deposited 2D MoS 2 atomic crystals: From material to circuit | |
| Han et al. | First demonstration of oxide semiconductor nanowire transistors: A novel digital etch technique, IGZO channel, nanowire width down to~ 20 nm, and I on exceeding 1300 μA/μm | |
| Lee et al. | Transferred large area single crystal MoS2 field effect transistors | |
| CN107546128A (zh) | 一种场效晶体管的制造方法 | |
| Kurabayashi et al. | Transport properties of the top and bottom surfaces in monolayer MoS 2 grown by chemical vapor deposition | |
| CN114242780A (zh) | 氧化铟锡垂直型环栅场效应晶体管及其制备方法 | |
| Li et al. | Wafer-scale bi-assisted semi-auto dry transfer and fabrication of high-performance monolayer CVD WS 2 transistor | |
| CN102915929B (zh) | 一种石墨烯场效应器件制备方法 | |
| Ashokbhai Patel et al. | Ultra-scaled MoS2 transistors and circuits fabricated without nanolithography | |
| CN113972139A (zh) | 一种晶圆级二维半导体器件及其范德华集成方法和应用 | |
| Zhang et al. | Multilayer Si shadow mask processing of wafer-scale MoS2 devices | |
| CN209929312U (zh) | 一种基于二硒化铂半导体的场效应管阵列 | |
| CN111063731A (zh) | Cnt-igzo薄膜异质结双极晶体管及其制备方法和应用 | |
| Kim et al. | Fabrication of amorphous IGZO thin film transistor using self-aligned imprint lithography with a sacrificial layer | |
| CN110634958B (zh) | 一种不稳定的二维材料的半导体薄膜场效应管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |