CN113066929B - 基于摩尔曲线的分形集总电容器及其制备方法 - Google Patents
基于摩尔曲线的分形集总电容器及其制备方法 Download PDFInfo
- Publication number
- CN113066929B CN113066929B CN202110278227.2A CN202110278227A CN113066929B CN 113066929 B CN113066929 B CN 113066929B CN 202110278227 A CN202110278227 A CN 202110278227A CN 113066929 B CN113066929 B CN 113066929B
- Authority
- CN
- China
- Prior art keywords
- fractal
- mole
- electrode assembly
- lumped capacitor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种基于摩尔曲线的分形集总电容器及其制备方法,包括:沉积层,沉积在器件上;分形集总电容单元,设置在沉积层上;以及保护层,覆盖在分形集总电容单元和沉积层上,用于保护分形集总电容单元;其中,分形集总电容单元包括:摩尔分形组件、第一电极组件和第二电极组件;摩尔分形组件的线型为一维摩尔曲线;所述第一电极组件包围在所述摩尔分形组件一维摩尔曲线线型的外侧,且与所述摩尔分形组件连接,形成分形集总电容单元的第一电极;所述第二电极组件设置在所述第一电极组件与所述摩尔分形组件所形成的空隙处,形成分形集总电容单元的第二电极。本发明的电容结构采用单层金属工艺,具有面积小,电容值高的特点,适用于集成光电子芯片领域。
Description
技术领域
本发明涉及集成光学领域、微机电系统领域,尤其涉及基于摩尔曲线的分形集总电容器及其制备方法。
背景技术
传统集成芯片电容采取三种结构,一种是芯片内多层金属平板中间含有氧化层,形成平板电容,此类电容单位面积电容值较小,因此要实现较大电容需要较大面积,半导体芯片要求尺寸较小,硅光芯片由于器件本身就大,因此也尽可能要求芯片尺寸不断缩小,并且对于射频信号,去耦以及旁路需要电容在uF量级,因此片上实现平板电容是不可取的。另一种是芯片中采用掺杂工艺实现结电容,这种工艺要求电容存在直流偏置电压,必须单独设置电极结构在附近,对硅光芯片工艺来说,尺寸也是比较大的,并且非线性较高,不太合适。还有一种是绝缘栅电容,此类电容需要先进的工艺制程,不适合于硅光芯片工艺当中。
发明内容
有鉴于此,本发明的主要目的之一在于提出一种基于摩尔曲线的分形集总电容器及其制备方法,以期至少部分地解决上述技术问题中的至少之一。
为实现上述目的,作为本发明的一个方面,本发明提供了一种基于摩尔曲线的分形集总电容器,包括:
沉积层,沉积在器件上;
分形集总电容单元,设置在沉积层上,用于形成旁路电容;以及
保护层,覆盖在分形集总电容单元和沉积层上,用于保护分形集总电容单元;
其中,分形集总电容单元包括:摩尔分形组件、第一电极组件和第二电极组件;
其中,摩尔分形组件的线型为一维摩尔曲线;
其中,所述第一电极组件包围在所述摩尔分形组件一维摩尔曲线线型的外侧,且与所述摩尔分形组件连接,形成分形集总电容单元的第一电极;
其中,所述第二电极组件设置在所述第一电极组件与所述摩尔分形组件所形成的空隙处,形成分形集总电容单元的第二电极。
作为本发明的又一方面,还提供了一种基于摩尔曲线的分形集总电容器的制备方法,包括:
在沉积层上覆盖金属层;
在金属层上形成摩尔分形组件的一维摩尔曲线线型图案、第一电极组件线型图案、第二电极组件线型图案、第一电极组件延伸片图案和第二电极组件延伸片图案;
基于一维摩尔曲线线型图案、第一电极组件线型图案和第二电极组件线型图案、第一电极组件延伸片图案和第二电极组件延伸片图案刻蚀所述金属层,得到分形集总电容单元;
在沉积层和分形集总电容单元上制备保护层,完成基于摩尔曲线的分形集总电容器的制备。
基于上述技术方案可以看出,本发明基于摩尔曲线的分形集总电容器及其制备方法相对于现有技术至少具有以下优势之一:
1、本发明采用单层金属工艺,采用摩尔曲线线型作为电容单元工艺设计规则,实现了电容结构面积小,电容值高的有益效果,得到了适用于硅光芯片的片上电容结构;
2、本发明提供的基于摩尔曲线的电容器能够实现硅光芯片中信号传输路径中信号旁路以及滤波,提高信号完整性。
附图说明
图1a中实线部分是本发明实施例中基于一维四阶摩尔曲线的摩尔分形组件示意图;
图1b中实线部分是本发明实施例中基于一维四阶摩尔曲线的第一电极组件示意图;
图1c中虚线部分是本发明实施例中基于一维四阶摩尔曲线的第二电极组件示意图;
图1d是本发明实施例中基于一维四阶摩尔曲线的分形集总电容单元示意图;
图2是本发明实施例中SOI晶圆的结构示意图;
图3是本发明实施例中制备得到波导后形成的结构示意图;
图4是本发明实施例中制备得到沉积层后形成的结构示意图;
图5是本发明实施例中制备得到分形集总电容单元后形成的结构示意图;
图6是本发明实施例中制备得到基于一维四阶摩尔曲线的分形集总电容单元的俯向示意图;
图7是本发明实施例中制备得到基于一维五阶摩尔曲线的分形集总电容单元的俯向示意图;
图8是本发明实施例中基于摩尔曲线的分形集总电容器的结构示意图。
附图标记说明:
11-衬底;12-埋氧层;13-波导;
2-沉积层;
3-分形集总电容单元;31-摩尔分形组件;32-第一电极组件;33-第二电极组件;34-第一电极组件延伸片;35-第二电极组件延伸片;
4-保护层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明作进一步的详细说明。
本发明公开了基于摩尔曲线的分形集总电容器,包括:
沉积层2,沉积在器件上;
分形集总电容单元3,设置在沉积层2上,用于形成旁路电容;以及
保护层4,覆盖在分形集总电容单元3和沉积层2上,用于保护分形集总电容单元3;
其中,分形集总电容单元3包括:摩尔分形组件31、第一电极组件32和第二电极组件33;
其中,摩尔分形组件31的线型为一维摩尔曲线;
其中,所述第一电极组件32包围在所述摩尔分形组件31一维摩尔曲线线型的外侧,且与所述摩尔分形组件31连接,形成分形集总电容单元3的第一电极;
其中,所述第二电极组件33设置在所述第一电极组件32与所述摩尔分形组件31所形成的空隙处,形成分形集总电容单元3的第二电极。
在本发明的一些实施例中,所述摩尔分形组件31的线型包括一维一阶摩尔曲线、一维二阶摩尔曲线、一维三阶摩尔曲线、一维四阶摩尔曲线或一维五阶摩尔曲线。
在本发明的一些实施例中,所述摩尔分形组件31第一电极组件32和第二电极组件33三者线型宽度相同。
在本发明的一些实施例中,所述摩尔分形组件31、第一电极组件32和第二电极组件33三者线型之间的距离相等。
在本发明的一些实施例中,所述分形集总电容单元3还包括:
第一电极组件延伸片34,位于摩尔分形组件31整体结构的外侧,与第一电极组件32连接,作为所述第一电极组件32的导线;以及
第二电极组件延伸片35,位于摩尔分形组件31整体结构的外侧,与第二电极组件33连接,作为所述第二电极组件33的导线。
在本发明的一些实施例中,所述摩尔分形组件31采用的材料包括铝、铜或金;
在本发明的一些实施例中,所述第一电极组件32采用的材料包括铝、铜或金;
在本发明的一些实施例中,所述第二电极组件33采用的材料包括铝、铜或金。
在本发明的一些实施例中,所述沉积层2的厚度为0.5至2μm。
本发明还公开了一种基于摩尔曲线的分形集总电容器的制备方法,包括:
在沉积层2上覆盖金属层;
在金属层上形成摩尔分形组件31的一维摩尔曲线线型图案、第一电极组件32线型图案、第二电极组件33线型图案、第一电极组件延伸片34图案和第二电极组件延伸片35图案;
基于一维摩尔曲线线型图案、第一电极组件32线型图案和第二电极组件33线型图案、第一电极组件延伸片34图案和第二电极组件延伸片35图案刻蚀所述金属层,得到分形集总电容单元3;
在沉积层2和分形集总电容单元3上制备保护层4,完成基于摩尔曲线的分形集总电容器的制备。
在本发明的一些实施例中,所述分形集总电容单元3的制备方法包括干法刻蚀法或湿法刻蚀法;
在本发明的一些实施例中,所述保护层4的制备方法包括化学气相沉积法。
本发明的一个实施例中,公开了一种基于摩尔曲线的分形集总电容器,是一种光电芯片片上信号传输路径中集总电容结构。在该结构中,材料基底是SOI晶圆,由下而上依次是:衬底硅(即衬底11)、埋氧层12、顶层硅、金属层以及上包氧化层,埋氧层12以及上包氧化层材料为二氧化硅。该结构制作在调制器以及其他波导13器件完成之后,在最后的金属层工艺中,沉积一层金属铝,再通过刻蚀工艺刻蚀出分形结构(即分形集总电容单元3),该分形结构(即分形集总电容单元3)将一维摩尔曲线(即摩尔分型组件31)及与其连接的金属(即第一电极组件32)作为信号路径一部分,其外包一层金属(即第二电极组件33)作为回流路径另一部分,两部分之间形成电容,最后在整个芯片上面沉积氧化硅(即保护层4),形成覆盖保护。
本实施例中的单层分形集总电容单元3采用单层金属工艺,在工艺设计规则的极限条件下,摩尔分型组件31、第一电极组件32和第二电极组件33三者的线型宽度尽量接近,从而达到分形集总电容单元3面积小,电容值高的技术效果,适用于硅光芯片的片上电容器结构,最终实现硅光芯片中信号传输路径中信号旁路以及滤波,提高信号完整性。
本发明的另一个实施例,提供了基于摩尔曲线的分形集总电容器的结构,
如图8所示,基于摩尔曲线的分形集总电容器的结构自下而上包括:
衬底硅(即衬底11),位于硅晶圆的最下层,材料组分为硅;
埋氧层12,位于硅晶圆的中间层,材料组分为二氧化硅;
波导13,位于SOI晶圆的顶层,材料组分为硅;
沉积层2,沉积在埋氧层12与波导13上的氧化硅,用于覆盖波导13等结构;
分形集总电容单元3,包括摩尔分形组件13以及其他电极结构(即第一电极组件32、第二电极组件33、第一电极组件延伸片34和第二电极组件延伸片35);
顶层氧化层(即保护层4),用于覆盖分形集总电容单元3与其他材料。
其中,衬底硅(即衬底11)的材料是纯净硅或者掺杂硅。
其中,即波导13的材料是纯净硅或掺杂硅;
其中,沉积层4的氧化硅高度为0.5um-2um;
其中,分形集总电容单元3采用的材料为铝、铜或金;
其中,分形集总电容单元3包括一维摩尔曲线(即摩尔分形组件31)及其外包金属(即第一电极组件32)作为电容第一电极,在摩尔分形组件31线型外再外包一层金属,作为电容的第二电极(即第二电极组件33);第一电极组件延伸片34设置在摩尔分形组件31整体结构的外侧,连接在与第一电极组件32连接的一侧,作为第一电极组件32的导线,第二电极组件延伸片35设置在摩尔分形组件31整体结构的外侧,与第二电极组件33连接,作为第二电极组件33的导线。
为方便阐述,本实施例中分形集总电容单元3以一维四阶摩尔曲线为例,如图1a所示的实线部分为基于一维四阶摩尔曲线的摩尔分形组件31,如图1b所示的实线部分为摩尔分形组件31外面包围的金属(即第一电极组件32),如图1c所示的虚线部分为在摩尔分形组件31线线型外包围的金属作为信号另一极板(即第二电极组件33);将摩尔分形组件31、第一电极组件32与第二电极组件33相结合,形成如图1d所示的基于一维四阶摩尔曲线的分形集总电容单元3;
其中,由于摩尔曲线是几何中的分形结构,由于一阶至五阶摩尔曲线的分形结构基本单元相同只是数量不同,摩尔分形组件31采用但不限于一维五阶摩尔曲线,还包含一维一阶至一维四阶摩尔曲线;
其中,摩尔分形组件31金属线型宽度与外层包围金属(即第一电极组件32与第二电极组件33)线型宽度相等,内层金属(即摩尔分形组件31)线型与外层金属(即第一电极组件32与第二电极组件33)线型间隙保持恒间隙。
下面通过具体实施例结合附图来对本发明的技术方案作进一步阐述说明。需要注意的是,下述的具体实施例仅是作为举例说明,本发明的保护范围并不限于此。
在下述实施例中,使用的实验方法如无特殊说明,均为常规方法。在下述实施例中,所用的材料、试剂等,如无特殊说明,均为市售所得或通过公知的制备方法自制得到。
实施例1
基于一维四阶摩尔曲线的分形集总电容器的制备方法,包括:
如图2所示,SOI晶圆自下向上依次包括:
衬底硅(即衬底11),位于SOI晶圆的最下层,材料为纯净的硅或掺杂的硅,起到支撑整个结构的作用;
埋氧层结构(即埋氧层12),位于SOI晶圆的中间层,材料为掺杂的二氧化硅,
顶层硅结构,位于SOI晶圆的最上层,组分为纯净的硅或掺杂的硅材料。
步骤1:在经过一系列的波导刻蚀以及掺杂之后,顶层硅中部分硅被刻蚀掉,完成波导13的制备。形成如图3所示的结构;
步骤2:在埋氧层结构(即埋氧层12)上表面及波导13外表面进行几次沉积氧化硅工艺之后,掩盖住波导结构(即波导13),晶圆顶部完全由氧化硅覆盖,完成沉积层2的制备,形成如图4所示结构;
步骤4:在沉积层2上表面采用开孔工艺或不开孔工艺,在沉积层2上表面沉积一层金属层;金属层用于制备硅光器件分形集总电容单元3;
步骤5:在金属层上表面涂光刻胶,将光刻胶在具有基于一维四阶摩尔曲线的分形图案的光罩下进行曝光,曝光后洗胶形成基于一维四阶摩尔曲线的分形图案,再采用干法刻蚀法或者湿法刻蚀金属层,形成如图5所示的基于摩尔曲线的分形集总电容器结构;
其中,如图6所示,基于一维四阶摩尔曲线的分形集总电容单元3设置在沉积层2上,包括基于一维四阶摩尔曲线的摩尔分形组件(即摩尔分形组件31)、第一电极组件32、第二电极组件33、第一电极组件延伸片34和第二电极组件延伸片35;
步骤6:在刻蚀后的金属层与沉积层2上表面采用CVD工艺进行氧化硅沉积,制备保护层4,保护分形集总电容单元3,形成图8所示的结构,完成基于一维四阶摩尔曲线的分形集总电容器的制备。
实施例2
基于一维五阶摩尔曲线的分形集总电容器的制备方法,实施例2采用的制备方法与实施例1的不同仅在于,
步骤5:在金属层上表面涂光刻胶,将光刻胶在具有基于一维五阶摩尔曲线的分形图案的光罩下进行曝光,曝光后洗胶形成基于一维五阶摩尔曲线的分形图案,再采用干法刻蚀法或者湿法刻蚀金属层,形成如图5所示的基于摩尔曲线的分形集总电容器结构;
其中,如图7所示,基于一维五阶摩尔曲线的分形集总电容结构(即分形集总电容单元3)设置在沉积层2上,包括基于一维五阶摩尔曲线的摩尔分形组件(即摩尔分形组件31)以及其他电极结构(即第一电极组件32、第二电极组件33、第一电极组件延伸片34和第二电极组件延伸片35)。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种基于摩尔曲线的分形集总电容器,其特征在于,包括:
沉积层(2),沉积在器件上;
分形集总电容单元(3),设置在沉积层(2)上,用于形成旁路电容;以及
保护层(4),覆盖在分形集总电容单元(3)和沉积层(2)上,用于保护分形集总电容单元(3);
其中,分形集总电容单元(3)包括:摩尔分形组件(31)、第一电极组件(32)和第二电极组件(33);
其中,摩尔分形组件(31)的线型为一维摩尔曲线;
其中,所述第一电极组件(32)包围在所述摩尔分形组件(31)一维摩尔曲线线型的外侧,且与所述摩尔分形组件(31)连接,形成分形集总电容单元(3)的第一电极;
其中,所述第二电极组件(33)设置在所述第一电极组件(32)与所述摩尔分形组件(31)所形成的空隙处,形成分形集总电容单元(3)的第二电极。
2.根据权利要求1所述的分形集总电容器,其特征在于,
所述摩尔分形组件(31)的线型包括一维一阶摩尔曲线、一维二阶摩尔曲线、一维三阶摩尔曲线、一维四阶摩尔曲线或一维五阶摩尔曲线。
3.根据权利要求1所述的分形集总电容器,其特征在于,
所述摩尔分形组件(31)、第一电极组件(32)和第二电极组件(33)三者线型宽度相同。
4.根据权利要求1所述的分形集总电容器,其特征在于,
所述摩尔分形组件(31)、第一电极组件(32)和第二电极组件(33)三者线型之间的距离相等。
5.根据权利要求1所述的分形集总电容器,其特征在于,
所述分形集总电容单元(3)还包括:
第一电极组件延伸片(34),位于摩尔分形组件(31)整体结构的外侧,与第一电极组件(32)连接,作为所述第一电极组件(32)的导线;以及
第二电极组件延伸片(35),位于摩尔分形组件(31)整体结构的外侧,与第二电极组件(33)连接,作为所述第二电极组件(33)的导线。
6.根据权利要求1所述的分形集总电容器,其特征在于,
所述摩尔分形组件(31)采用的材料包括铝、铜或金;
所述第一电极组件(32)采用的材料包括铝、铜或金;
所述第二电极组件(33)采用的材料包括铝、铜或金。
7.根据权利要求1所述的分形集总电容器,其特征在于,
所述沉积层(2)的厚度为0.5至2μm。
8.一种基于摩尔曲线的分形集总电容器的制备方法,其特征在于,包括:
在沉积层(2)上覆盖金属层;
在金属层上形成摩尔分形组件(31)的一维摩尔曲线线型图案、第一电极组件(32)线型图案、第二电极组件(33)线型图案、第一电极组件延伸片(34)图案和第二电极组件延伸片(35)图案;
基于一维摩尔曲线线型图案、第一电极组件(32)线型图案和第二电极组件(33)线型图案、第一电极组件延伸片(34)图案和第二电极组件延伸片(35)图案刻蚀所述金属层,得到分形集总电容单元(3);
在沉积层(2)和分形集总电容单元(3)上制备保护层(4),完成基于摩尔曲线的分形集总电容器的制备;
其中,所述第一电极组件(32)包围在所述摩尔分形组件(31)一维摩尔曲线线型的外侧,且与所述摩尔分形组件(31)连接,形成分形集总电容单元(3)的第一电极;
其中,所述第二电极组件(33)设置在所述第一电极组件(32)与所述摩尔分形组件(31)所形成的空隙处,形成分形集总电容单元(3)的第二电极。
9.根据权利要求8所述的制备方法,其特征在于,
所述分形集总电容单元(3)的制备方法包括干法刻蚀法或湿法刻蚀法。
10.根据权利要求9所述的制备方法,其特征在于,
所述保护层(4)的制备方法包括化学气相沉积法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110278227.2A CN113066929B (zh) | 2021-03-15 | 2021-03-15 | 基于摩尔曲线的分形集总电容器及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110278227.2A CN113066929B (zh) | 2021-03-15 | 2021-03-15 | 基于摩尔曲线的分形集总电容器及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113066929A CN113066929A (zh) | 2021-07-02 |
CN113066929B true CN113066929B (zh) | 2022-08-16 |
Family
ID=76561353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110278227.2A Active CN113066929B (zh) | 2021-03-15 | 2021-03-15 | 基于摩尔曲线的分形集总电容器及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113066929B (zh) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7245196B1 (en) * | 2000-01-19 | 2007-07-17 | Fractus, S.A. | Fractal and space-filling transmission lines, resonators, filters and passive network elements |
EP1425820A1 (en) * | 2001-09-13 | 2004-06-09 | Fractus, S.A. | Multilevel and space-filling ground-planes for miniature and multiband antennas |
CN101312124B (zh) * | 2007-05-23 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体分形电容的制造方法 |
US9613911B2 (en) * | 2013-02-06 | 2017-04-04 | The Board Of Trustees Of The University Of Illinois | Self-similar and fractal design for stretchable electronics |
CN103217461B (zh) * | 2013-04-08 | 2015-05-13 | 东南大学 | 一种无线无源电容式湿度传感器 |
CN105633566A (zh) * | 2015-12-04 | 2016-06-01 | 北京邮电大学 | 一种基于三阶摩尔空间填充曲线的开槽宽频带uc-ebg结构及其设计方法 |
WO2018044957A1 (en) * | 2016-08-30 | 2018-03-08 | Tactual Labs Co. | Capacitive sensor |
-
2021
- 2021-03-15 CN CN202110278227.2A patent/CN113066929B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN113066929A (zh) | 2021-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5342800A (en) | Method of making memory cell capacitor | |
KR101357303B1 (ko) | 반도체 소자 및 그 반도체 소자 제조방법 | |
CN102148137A (zh) | Mim电容器及其形成工艺 | |
CN111223811A (zh) | 浅沟槽隔离结构及其制作方法 | |
KR960011652B1 (ko) | 스택캐패시터 및 그 제조방법 | |
KR100924611B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
CN113066929B (zh) | 基于摩尔曲线的分形集总电容器及其制备方法 | |
CN110752207B (zh) | 一种背面电容结构及制作方法 | |
US5629225A (en) | Method of making a cylindrical electrode | |
US20070293014A1 (en) | Method for forming metal-insulator-metal capacitor of semiconductor device | |
CN110473861B (zh) | 一种环柱电容结构及制作方法 | |
US20120139070A1 (en) | Manufacturing method of semiconductor device and semiconductor device | |
CN117882155A (zh) | 影响带电粒子射束的静电装置 | |
CN116169023A (zh) | 台阶金属结构及硅光子器件结构的制备方法 | |
US7125738B2 (en) | Method of fabricating a photosensitive structure | |
US6004846A (en) | Method for manufacturing DRAM capacitor using hemispherical grained silicon | |
JPH04276656A (ja) | 半導体装置およびその製造方法 | |
US20210313373A1 (en) | Photodetector with buried airgap reflectors | |
CN110998856B (zh) | 电容器及其制作方法 | |
KR20100059276A (ko) | Pip 커패시터 제조 방법 | |
KR0151022B1 (ko) | 캐패시터의 축적전극 제조방법 | |
JPH0223628A (ja) | 半導体素子の製造方法 | |
US20120115322A1 (en) | Method for fabricating semiconductor device | |
KR100340907B1 (ko) | 캐패시터 형성방법 | |
KR100253586B1 (ko) | 반도체 소자의 셀 애퍼처 마스크 제작방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |