CN113055808B - 器件加工方法、mems器件及其加工方法以及mems麦克风 - Google Patents
器件加工方法、mems器件及其加工方法以及mems麦克风 Download PDFInfo
- Publication number
- CN113055808B CN113055808B CN202110606135.2A CN202110606135A CN113055808B CN 113055808 B CN113055808 B CN 113055808B CN 202110606135 A CN202110606135 A CN 202110606135A CN 113055808 B CN113055808 B CN 113055808B
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive layer
- low potential
- conductive
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R31/00—Apparatus or processes specially adapted for the manufacture of transducers or diaphragms therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R19/00—Electrostatic transducers
- H04R19/005—Electrostatic transducers using semiconductor materials
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R19/00—Electrostatic transducers
- H04R19/04—Microphones
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R2201/00—Details of transducers, loudspeakers or microphones covered by H04R1/00 but not provided for in any of its subgroups
- H04R2201/003—Mems transducers or their use
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Signal Processing (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
Abstract
本发明提供了一种器件加工方法、MEMS器件及其加工方法以及MEMS麦克风。通过在衬底中形成电势低于导电膜层的低电势区,并使导电膜层电性连接至该低电势区,从而在执行湿法刻蚀工艺时,由于该低电势区的电势最低从而可取代非目标刻蚀层的导电膜层而构成原电池反应的负极,避免了导电膜层基于原电池反应而产生损耗,有利于提高所形成的器件的性能。
Description
技术领域
本发明涉及集成电路技术领域,特别涉及一种器件加工方法、MEMS器件及其加工方法以及MEMS麦克风。
背景技术
在集成电路的加工过程中,通过包括成膜工艺、曝光工艺和刻蚀工艺等,而所采用的刻蚀工艺一般包括干法刻蚀工艺和湿法刻蚀工艺,其中湿法刻蚀工艺通常为各向同性刻蚀,具备较大的刻蚀速率。在器件的加工过程中一般具有较多的湿法刻蚀制程,例如二氧化硅材料的刻蚀、硅材料的刻蚀等。具体以MEMS麦克风为例,在其制备过程中通常也会利用湿法刻蚀工艺去除振动膜两侧的牺牲材料以释放振动膜。而在湿法刻蚀工艺中通常是将衬底置于刻蚀液中或者将刻蚀液喷洒于衬底上,以使衬底上的膜层浸入于刻蚀液中,进而完成湿法刻蚀过程。
然而,现有工艺中,在利用湿法刻蚀工艺刻蚀衬底上的目标膜层时,往往还会引起其他非目标膜层受到刻蚀损伤。
发明内容
本发明的目的在于提供一种器件加工方法,以解决湿法刻蚀工艺中刻蚀液还会对其他非目标膜层造成刻蚀损伤的问题。
为解决上述技术问题,本发明提供一种器件加工方法,所述器件加工方法包括在一衬底上形成导电膜层,并在所述导电膜层上形成相互电性连接的电极,所述导电膜层的电势低于所述电极的电势。所述器件加工方法还包括:对所述衬底执行离子注入工艺,以使注入区的电势低于所述导电膜层的电势而构成低电势区,并且所述导电膜层电性连接至所述低电势区;以及,执行湿法刻蚀工艺,并且在刻蚀过程中所述导电膜层、所述电极和所述低电势区均暴露于刻蚀液中。
可选的,所述离子注入工艺为N型离子注入工艺,以形成N掺杂的所述低电势区。
可选的,所述导电膜层为N掺杂导电层,并且所述低电势区的离子掺杂浓度高于所述N掺杂导电层的离子掺杂浓度。
可选的,所述低电势区具有位于所述导电膜层的端部正下方的内围部分,所述低电势区还具有从所述导电膜层的端部正下方延伸出的外围部分,所述内围部分和所述导电膜层的端部之间利用导电插塞电性连接,所述外围部分在所述湿法刻蚀工艺中暴露于刻蚀液中。
可选的,在执行所述湿法刻蚀工艺之前,在所述导电膜层的下方和/或上方形成牺牲层;以及,执行所述湿法刻蚀工艺以去除至少部分所述牺牲层,并暴露出所述导电膜层。
可选的,所述导电膜层的材料包括多晶硅,所述电极的材料包括金。
本发明的又一目的在于提供一种MEMS器件的加工方法,所述加工方法包括:在一衬底上依次形成第一牺牲层、第一导电层、第二牺牲层和第二导电层;以及,形成第一电极和第二电极,所述第一电极电性连接所述第一导电层,所述第二电极电性连接所述第二导电层,其中,所述第一电极的电势高于所述第一导电层的电势。以及,所述加工方法还包括:对所述衬底执行离子注入工艺,以使形成的至少一个注入区的电势低于所述第一导电层的电势而构成第一低电势区,并且所述第一导电层电性连接至所述第一低电势区;以及,执行湿法刻蚀工艺以至少部分去除所述第一牺牲层和所述第二牺牲层,以在所述第一导电层的两侧均形成空腔。
可选的,所述离子注入工艺为N型离子注入工艺,以形成N掺杂的所述第一低电势区。
可选的,所述第一导电层为N掺杂导电层,并且所述第一低电势区的离子掺杂浓度高于所述N掺杂导电层的离子掺杂浓度。
可选的,所述第二电极的电势高于所述第二导电层的电势;以及,执行所述离子注入工艺,以使形成的至少一个注入区的电势低于所述第二导电层的电势而构成第二低电势区,并且所述第二导电层电性连接至所述第二低电势区。
可选的,所述第二导电层为N掺杂导电层,所述第二低电势区为N掺杂注入区,并且所述第二低电势区的离子掺杂浓度高于所述N掺杂导电层的离子掺杂浓度。
可选的,所述MEMS器件具有器件区域和位于所述器件区域之外的外围区域;其中,所述第一牺牲层、所述第一导电层、所述第二牺牲层和所述第二导电层依次堆叠设置在所述器件区域内,所述第一低电势区和所述第二低电势区均位于所述器件区域的边缘并延伸至所述外围区域,并且所述第一低电势区和所述第二低电势区中位于外围区域的部分在所述湿法刻蚀工艺中暴露于刻蚀液中。
可选的,所述第一导电层和所述第二导电层的材料均包括多晶硅,所述第一电极和所述第二电极的材料均包括金。
本发明提供的器件加工方法中,在一些湿法刻蚀制程中作为非目标刻蚀层的导电膜层而言,针对该导电膜层而对应设置电势更低的低电势区,并将所述导电膜层电性连接至该低电势区,此时由于所述低电势区的电势最低,从而可取代导电膜层而构成原电池反应的负极,避免了导电膜层基于原电池反应而产生损耗,有利于提高所形成的器件的性能。在将该器件加工方法应用于具体器件中时,例如MEMS器件中,即可相应的提高所形成的MEMS器件的性能。
附图说明
图1和图2为本发明实施例一中的器件加工方法在其加工过程中的结构示意图。
图3为本发明实施例二中的MEMS器件的加工方法的流程示意图。
图4-图6为本发明实施例二中的MEMS器件在其制备过程中的结构示意图。
其中,附图标记如下:10-衬底;10a-背腔;11-低电势区;20-牺牲层;30-导电膜层;40-电极;50-导电插塞;60-遮蔽层;100-衬底;110-第一低电势区;120-第二低电势区;210-第一牺牲层;220-第二牺牲层;310-第一导电层;320-第二导电层;410-第一电极;420-第二电极;510-第一导电插塞;520-第二导电插塞;600-遮蔽层;710-氧化硅保护层;720-光阻层。
具体实施方式
承如背景技术所述,在执行器件的加工过程中,其所执行的湿法刻蚀工艺往往还会导致非目标刻蚀层也受到侵蚀。根据本领域的传统思路,引起这一技术问题的较大可能因素是:刻蚀液对非目标刻蚀层也具备一定的刻蚀率,从而导致非目标刻蚀层产生不希望的刻蚀损耗。
然而,本发明的发明人针对上述技术问题做进一步研究后发现,针对具有导电性能的非目标刻蚀层而言,即使刻蚀液对该非目标刻蚀层具有一定的刻蚀率,但是根据刻蚀率换算所产生的理论消耗量也远远小于实际所产生的刻蚀损耗量。对此,本发明基于进一步的研究和验证后发现,对于具有导电性能的非目标刻蚀层之所以会产生较大的刻蚀损耗的另一种重要原因是:在湿法刻蚀过程中,具有导电性能的非目标刻蚀层在刻蚀液中构成了原电池反应的低电势端(负极),从而会基于原电池反应而发生损耗。
举例而言,在执行湿法刻蚀工艺中,作为非目标刻蚀层的多晶硅导电层也会浸入至刻蚀液中,同时多晶硅导电层上与其电性连接的金属电极(例如采用金材料形成的金属电极)也浸入至所述刻蚀液中,从而可利用该刻蚀液构成原电池,以及多晶硅导电层和金属电极则分别构成原电池反应的负极和正极。
其中,该原电池反应的负极所对应的反应例如为:Si-2e-+6HF→SiF6 2- + 4H++H2。
该原电池反应的正极所对应的反应具体为:2H+ + 2e- = H2。
即,作为非目标刻蚀层的多晶硅导电层将构成原电池反应的负极,从而会基于原电池反应而产生侵蚀消耗。
为此,本发明提供了一种器件加工方法,以解决由于原电池反应而导致具有导电性能的非目标刻蚀层受到刻蚀损伤的问题,提高所制备出的器件性能。在将该器件加工方法应用于MEMS器件的加工中时,即相应的可以提高所形成的MEMS器件的性能。
以下结合附图和具体实施例对本发明提出的器件加工方法、MEMS器件及其形成方法作进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。应当认识到,附图中所示的诸如“上方”,“下方”,“顶部”,“底部”,“上方”和“下方”之类的相对术语可用于描述彼此之间的各种元件的关系。这些相对术语旨在涵盖除附图中描绘的取向之外的元件的不同取向。例如,如果装置相对于附图中的视图是倒置的,则例如描述为在另一元件“上方”的元件现在将在该元件下方。
<实施例一>
图1和图2为本发明实施例一中的器件加工方法在其加工过程中的结构示意图。
首先参考图1所示,所述器件加工方法包括:在一衬底10上形成导电膜层30,并在所述导电膜层30上形成相互电性连接的电极40,所述导电膜层30的电势低于所述电极40的电势。
其中,所述导电膜层30的材料例如包括多晶硅。以及,所述导电膜层30还可以为N掺杂导电层。即,具体实施例中,所述导电膜层30可以为N掺杂的多晶硅导电层。以及,所述导电膜层30例如可用于构成器件的微机械结构。
以及,所述电极40具体可以为金属电极,以用于电性引出所述导电膜层30,例如,所述电极40为惰性金属的金属电极,所述金属电极所采用的惰性金属例如包括金(Au)。本实施例中,所述电极40形成在所述导电膜层30的端部,以在端部电性连接所述导电膜层30。
进一步的,在所述导电膜层30的下方和/或上方还形成有牺牲层20,所述牺牲层20即在后续步骤中通过湿法刻蚀工艺去除,从而释放所述导电膜层30。具体的实施例中,被释放出的导电膜层30进一步为可活动导电层,并利用所述可活动导电层构成微机械结构。本实施例中,以所述导电膜层30的下方形成有所述牺牲层20为例进行解释说明。以及,所述牺牲层20的材料例如包括氧化硅。
此外,所述衬底10中还可形成有空腔10a,所述空腔10a暴露出所述牺牲层20,从而在后续执行湿法刻蚀工艺时即可通过所述空腔10a去除暴露出的牺牲层20。
继续参考图1所示,所述器件加工方法还包括:对所述衬底10执行离子注入工艺,以使所形成的注入区的电势低于所述导电膜层30的电势而构成低电势区11,并且所述导电膜层30还电性连接至所述低电势区11。具体的,可以根据所述导电膜层30的电势,而调整所述低电势区11的离子注入状况,只要使得注入后所形成的低电势区11的电势能够低于所述导电膜层30的电势即可。例如,所述导电膜层30为N掺杂导电层,则可利用N型离子注入工艺形成N掺杂的所述低电势区11,并使所述低电势区11的离子掺杂浓度高于所述N掺杂导电层的离子掺杂浓度,从而使得低电势区11的电势低于导电膜层30的电势。或者,所述导电膜层30为P掺杂导电层时,则可形成N掺杂的低电势区11, N掺杂的低电势区11的电势即高于P掺杂导电层。
本实施例中,所述衬底10可以为硅衬底,并可对所述衬底10执行N型离子注入工艺以形成N掺杂的硅注入区而构成所述低电势区11。所述N型离子可进一步包括磷离子。
需要说明的是,所述导电膜层30的制备步骤和所述低电势区11的制备步骤并不做限制。例如,可以优先制备导电膜层30,之后形成所述低电势区11,并利用互连线实现导电膜层30和所述低电势区11之间的电性连接;或者,还可以优先形成所述低电势区11,之后在所述低电势区11的上方形成所述导电膜层30,此时则可以直接在低电势区11和导电膜层30之间制备导电插塞,以实现导电膜层30和所述低电势区11之间的电性连接。本实施例中,以优先制备低电势区11,接着制备导电膜层30的这一工艺顺序进行说明。
继续参考图1所示,所述导电膜层30和所述低电势区11之间利用导电插塞50实现相互电性连接。具体的,所述低电势区11具有位于所述导电膜层30的端部正下方的内围部分,并在所述低电势区11的内围部分和所述导电膜层30之间利用导电插塞50相互连接。本实施例中,所述低电势区11位于所述导电膜层30的端部下方,并使所述低电势区11从所述导电膜层30的端部正下方进一步延伸出所述导电膜层30,因此所述低电势区11还具有延伸出导电膜层30之外的外围部分。
一个具体的实施例中,所述器件加工方法可包括如下过程:优先对所述衬底10执行离子注入工艺(例如,N型离子注入工艺),以形成所述低电势区11;接着,在所述衬底10上形成所述牺牲层20(例如,氧化硅层);接着,在所述牺牲层20中形成导电插塞50,所述导电插塞50的底部连接至所述低电势区11;接着,在所述牺牲层20上形成导电膜层30(例如,多晶硅导电层),所述导电膜层30覆盖所述导电插塞50以连接所述导电插塞50;之后,再在所述导电膜层30上形成所述电极40(例如,金材料的金属电极)。
此外,在如上所述的具体实施例中,还可以在形成所述导电膜层30之后刻蚀所述牺牲层20,以使所述低电势区11的外围部分的正上方的牺牲层20至少部分被去除,从而使所述低电势区11的外围部分能够至少部分暴露在所述牺牲层20之外。
本实施例中,所述器件加工方法还可进一步包括:形成遮蔽层60,所述遮蔽层60包覆所述牺牲层20的侧壁、所述导电膜层30的侧壁以及所述导电膜层30的顶表面,以及所述电极40暴露于所述遮蔽层60。并且,所述低电势区11的外围部分还暴露于所述遮蔽层60之外。
可以认为,本实施例中是利用遮蔽层60覆盖器件的主器件区,以对主器件区中的部件进行保护,而所述低电势区11其暴露出的外围部分即对应在主器件区之外。
接着重点参考图2所示,所述器件加工方法还包括:执行湿法刻蚀工艺,并且在刻蚀过程中所述导电膜层30、所述电极40和所述低电势区11均暴露于刻蚀液中。需要说明的是,由于电极40的电势最高,从而可构成原电池反应的正极,以及所述低电势区11的电势最低(低于导电膜层30的电势),因此可代替导电膜层30而构成原电池反应的负极,如此,即避免了所述导电膜层30基于原电池反应而造成损耗。本实施例中,具体是所述低电势区11其暴露出的外围部分构成牺牲部而被消耗。
其中,所述低电势区11所对应的负极产生的反应例如为:Si-2e-+6HF→SiF6 2- +4H++H2。
所述电极40所对应的正极产生的反应具体为:2H+ + 2e- = H2。
本实施例中,利用所述湿法刻蚀工艺去除至少部分所述牺牲层20。具体的,湿法刻蚀工艺的刻蚀液通过衬底10的空腔10a刻蚀暴露出的牺牲层20,从而暴露出所述导电膜层30。其中,所述牺牲层20的材料例如包括氧化硅,则所述湿法刻蚀工艺所采用的刻蚀液例如包括氢氟酸溶液。
进一步的,所述牺牲层20中对应在导电膜层端部的部分可被保留以用于支撑所述导电膜层30,以及用于连接所述导电膜层30和所述低电势区11的导电插塞50可被包覆在保留的牺牲层20中而未暴露于刻蚀液中。
<实施例二>
本实施例中将就如上所述的加工方法应用于MEMS器件而进行解释说明。图4-图6为本发明实施例二中的MEMS器件在其制备过程中的结构示意图。
本实施例中,所述MEMS器件的加工方法包括:在衬底100上依次形成第一牺牲层210、第一导电层310、第二牺牲层220和第二导电层320;以及,形成第一电极410和第二电极420。其中,所述第一电极410电性连接所述第一导电层310,所述第二电极420电性连接所述第二导电层320。
具体的,所述第一电极410的电势高于所述第一导电层310的电势。当然,所述第二电极420的电势也可能高于所述第二导电层320的电势。
进一步的,所述MEMS器件的加工方法还包括:对所述衬底100执行离子注入工艺,以使形成的至少一个注入区的电势低于所述第一导电层310的电势而构成第一低电势区110,并且所述第一导电层310电性连接至所述第一低电势区110。
具体的,通过对所述衬底100执行N型离子注入工艺,以降低注入区的电势而形成N掺杂的所述第一低电势区110。以及,针对N掺杂的第一导电层310而言,则可使所述第一低电势区110的离子掺杂浓度高于所述第一导电层310的离子掺杂浓度。
更进一步的,所述MEMS器件的加工方法还包括:执行湿法刻蚀工艺以至少部分去除所述第一牺牲层210和所述第二牺牲层220,以在所述第一导电层310的两侧均形成空腔。
需要说明的是,在执行湿法刻蚀工艺时,随着第一牺牲层210和第二牺牲层220的逐步释放,使得第一导电层310的两侧逐渐暴露于刻蚀液中。并且所述第一电极410和所述第一低电势区110也同时暴露于刻蚀液中,此时,由于第一低电势区110的电势低于第一导电层310,从而可利用第一低电势区110代替第一导电层310而构成原电池反应的负极,进而改善了所述第一导电层310基于原电池反应而造成损耗的问题。
如上所述,在实际应用于中也可能存在所述第二电极420的电势高于所述第二导电层320的电势,但是由于第二导电层320其暴露于刻蚀液中的表面积较小,因此相对于第一导电层310而言第二导电层320所产生的侵蚀消耗量较小,此时即可根据具体情况确定是否设置第二低电势区。
本实施例中,以形成第二低电势区120并将其与第二导电层320电性连接为例进行说明。如此,即可使得第一导电层310和第二导电层320均能够避免受到原电池反应的损耗。
其中,所述第一低电势区110和第二低电势区120可先于所述第一牺牲层210的制备过程而优先形成在所述衬底100中。并且,所述第一低电势区110和所述第二低电势区120均部分形成在所述第一牺牲层210的下方,并延伸出所述第一牺牲层210。
具体而言,所述衬底100具有器件区域和位于器件区域之外的外围区域。所述第一牺牲层210、所述第一导电层310、所述第二牺牲层220和所述第二导电层320均形成在所述器件区域内;所述第一低电势区110和所述第二低电势区120均设置在所述器件区域的边缘位置并延伸至所述外围区域内,所述第一低电势区110和所述第二低电势区120中位于所述外围区域的部分即可暴露于刻蚀液中而构成牺牲部。
以下结合图3以及图4-图6对MEMS器件的一种具体加工方法进行说明,其中图3为本发明实施例二中的MEMS器件的加工方法的流程示意图。具体的,所述MEMS器件的加工方法包括如下步骤。
步骤S100,具体参考图4所示,对衬底100执行离子注入工艺,以至少形成第一低电势区110。本实施例中,还形成有与所述第一低电势区110相互间隔的第二低电势区120。以及,所述第一低电势区110和所述第二低电势区120可均位于器件区域的边缘并延伸至所述外围区域中,所述外围区域例如为衬底100的划片槽区域。
具体的,所述第一低电势区110和所述第二低电势区120的形成方法例如包括:首先,在所述衬底100上形成氧化硅保护层710;接着,在所述氧化硅保护层710上形成图形化的光阻层720,所述图形化的光阻层中开设有分别对应于第一低电势区和第二低电势区的第一开口和第二开口;接着,执行离子注入工艺,以通过所述第一开口和所述第二开口在所述衬底100中分别形成所述第一低电势区110和所述第二低电势区120。之后,还可去除所述图形化的光阻层720和所述氧化硅保护层710。
进一步的,所述第一低电势区110和所述第二低电势区120可均为N型离子注入区(例如为磷离子注入区)。其中,所述第一低电势区110和所述第二低电势区120的离子掺杂浓度可根据后续形成的第一导电层和第二导电层的电势而对应调整。本实施例中,后续形成的第一导电层和第二导电层均为离子掺杂的多晶硅导电层,基于此,则可使所述第一低电势区110和所述第二低电势区120的离子掺杂浓度均高于所述离子掺杂的多晶硅导电层的离子掺杂浓度。
步骤S200,具体参考图5所示,在所述衬底100上依次形成第一牺牲层210和第一导电层310,并使所述第一导电层310电性连接至所述第一低电势区110。其中,所述第一牺牲层210的材料包括氧化硅,所述第一导电层310的材料包括离子掺杂的多晶硅。以及,所述第一导电层310还可以为N掺杂导电层,则可使所述第一低电势区110的N型离子的离子掺杂浓度高于所述N掺杂导电层的离子掺杂浓度。
具体的,在形成所述第一牺牲层210之后,在所述第一牺牲层210中形成第一导电插塞510,所述第一导电插塞510的底部连接至所述第一低电势区110。以及,在形成所述第一导电插塞510之后在所述第一牺牲层210上形成第一导电层310,所述第一导电层310覆盖所述第一导电插塞510的顶部而与所述第一导电插塞510连接。
即,本实施例中,所述第一低电势区110具有位于所述第一导电层310端部的正下方的内围部分,所述内围部分通过所述第一导电插塞510与所述第一导电层310电性连接;以及,所述第一低电势区110还从所述第一导电层310的端部延伸出而具有外围部分,该外围部分即可在后续的湿法刻蚀工艺中暴露于刻蚀液。
步骤S300,继续参考图5所示,在所述衬底100上依次形成第二牺牲层220和第二导电层320,并使所述第二导电层320电性连接至所述第二低电势区120。其中,所述第二牺牲层220的材料包括氧化硅,所述第二导电层320的材料包括离子掺杂的多晶硅。以及,所述第二导电层320还可以为N掺杂导电层,则可使所述第二低电势区120的N型离子的离子掺杂浓度高于所述第二导电层320的离子掺杂浓度。
具体的,所述第二牺牲层220覆盖所述第一导电层310,并在形成所述第二牺牲层220之后形成第二导电插塞520,所述第二导电插塞520依次贯穿所述第二牺牲层220和所述第一牺牲层210而连接至所述第二低电势区120。以及,在形成所述第二导电插塞520之后在所述第二牺牲层220上形成第二导电层320,所述第二导电层320覆盖所述第二导电插塞520的顶部而与所述第二导电插塞520连接。
即,本实施例中,所述第二低电势区120具有位于所述第二导电层320端部的正下方的内围部分,其内围部分通过所述第二导电插塞520与所述第二导电层320电性连接;以及,所述第二低电势区120还从所述第二导电层320的端部延伸出而具有外围部分,该外围部分即可在后续的湿法刻蚀工艺中暴露于刻蚀液。
继续参考图5所示,本实施例中,在形成所述第二导电层320之前,还在所述第二牺牲层220中形成接触孔,所述接触孔暴露出所述第一导电层310。以及,在形成所述第二导电层320时,还在所述接触孔中形成导电连接件,所述导电连接件和所述第一导电层310连接用于电性引出所述第一导电层310,并且在后续工艺中可使所述第二导电层320和所述导电连接件相互分断。
本实施例中,以所述MEMS器件进一步为MEMS麦克风为例进行说明,基于此,则所述第一导电层310即可用于构成MEMS麦克风的振动膜,以及所述第二导电层320即用于构成MEMS麦克风的背极板。
此外,在形成所述第二导电层320之后,还包括:在所述第二导电层320上形成遮蔽层600。如此,一方面可利用所述遮蔽层600将MEMS器件与其他器件隔离;另一方面还用于固定所述第二导电层320,避免由于第二导电层320的厚度过薄而出现软板的问题。其中,所述遮蔽层600可采用与所述第一牺牲层和第二牺牲层均不同的材料形成,例如,所述遮蔽层600的材料包括氮化硅。
需要说明的是,所述遮蔽层600具体是形成在器件区域以覆盖器件区域中的膜层,而所述第一低电势区110和所述第二低电势区120中延伸至外围区域的部分也相应的暴露于所述遮蔽层600之外。
本实施例中,所述遮蔽层600和所述第二导电层320中还形成有开口,所述开口依次贯穿所述遮蔽层600和所述第二导电层320,以暴露出所述第二牺牲层220。在后续去除第二牺牲层220时,即可利用所述开口作为蚀刻剂的流通通道。以及,针对MEMS麦克风器件而言,还可利用所述开口形成所述MEMS麦克风器件的声孔。此外,在形成所述开口的同时,还形成有分隔口,所述分隔口将所述第二导电层320和连接第一导电层的导电连接件相互分断。
步骤S400,继续参考图5所示,形成第一电极410和第二电极420。其中,所述第一电极410电性连接所述第一导电层310,用于电性引出所述第一导电层310。以及,所述第二电极420电性连接所述第二导电层320,用于电性引出所述第二导电层320。其中,所述第一电极410和所述第二电极420的材料具体包括金(Au)。
具体的,所述第一电极410贯穿所述遮蔽层600,以抵触至与所述第一导电层310电性连接的导电连接件上。所述第二电极420贯穿所述遮蔽层600以抵触至所述第二导电层320的端部上。
此外,还可进一步在所述衬底100中形成背腔100a,后续去除所述第一牺牲层210时,刻蚀剂可经由所述背腔100a刻蚀所述第一牺牲层210。
步骤S500,具体参考图6所示,执行湿法刻蚀工艺,以至少部分去除所述第一牺牲层210和所述第二牺牲层220,以在所述第一导电层310的两侧均形成空腔。
需要说明的是,在刻蚀过程中,随着所述第一牺牲层210和第二牺牲层220的逐步释放,将会进一步暴露出所述第一导电层310的正面和背面于所述刻蚀液中。然而由于所述第一电极410和所述第一低电势区110也均浸入至所述刻蚀液中,并且由于所述第一电极410的电势最高,从而可构成原电池反应的正极,以及所述第一低电势区110的电势最低(低于第一导电层310的电势),因此可代替第一导电层310而构成原电池反应的负极。如此,即避免了所述第一导电层310基于原电池反应而造成损耗。
此外,在刻蚀过程中,虽然所述第二牺牲层220的逐步释放,还会使得第二导电层320面对所述第一导电层310的表面暴露于所述刻蚀液中,并且所述第二电极420和所述第二低电势区120也均浸入至所述刻蚀液中,此时,所述第二电极420的电势最高,从而可构成原电池反应的正极,以及所述第二低电势区120的电势最低(低于第二导电层320的电势),因此可代替第二导电层320而构成原电池反应的负极。如此,即避免了所述第二导电层320基于原电池反应而造成损耗。
本实施例中,具体是所述第一低电势区110和第二低电势区120其暴露于外围区域(例如,切割道区)中的部分基于原电池反应而产生损耗,并不会对该MEMS器件的主器件区域造成影响。
进一步的,所述湿法刻蚀工艺所采用的刻蚀液例如包括氢氟酸溶液。应当认识到,本实施例中的第一电极410和第二电极420均为惰性金属的金属电极(例如,金材料的电极),因此在氢氟酸溶液中具有较强的抗蚀性能。
继续参考图6所示,通过所述湿法刻蚀工艺部分去除所述第一牺牲层210和第二牺牲层220,并使所述第一牺牲层210和所述第二牺牲层220中位于第一导电层310和第二导电层320的端部的部分均被保留,以用于对所述第一导电层310和所述第二导电层320进行支撑。本实施例中,所述第一导电插塞510和所述第二导电插塞520均形成在所述第一导电层310和所述第二导电层320的端部位置,并且所述第一导电插塞510和所述第二导电插塞520均被包覆在剩余的第一牺牲层210和第二牺牲层220中而未被暴露出。
基于如上所述的MEMS器件的加工方法,以下对其所制备出的MEMS器件进行说明。具体可参考图6所示,所述MEMS器件包括:衬底100以及依次形成在所述衬底100上的第一导电层310和第二导电层320,并且所述第一导电层310的两侧均具有空腔。其中,所述第一导电层310和所述第二导电层320的材料可均包括多晶硅。
进一步的,所述MEMS器件还包括第一低电势区110,所述第一低电势区110形成在所述衬底100中并和所述第一导电层310电性连接。本实施例中,所述第一低电势区110位于所述第一导电层310的端部下方,并通过第一导电插塞510和所述第一导电层310连接。
继续参考图6所示,所述MEMS器件还包括第一牺牲层210,所述第一牺牲层210至少位于所述第一导电层310的端部下方,以用于支撑所述第一导电层310。以及,所述第一导电插塞510形成在所述第一牺牲层210中。
更进一步的,所述MEMS器件还包括第二低电势区120,所述第二低电势区120形成在所述衬底100中并和所述第二导电层320电性连接。本实施例中,所述第二低电势区120位于所述第二导电层320的端部下方,并通过第二导电插塞520和所述第二导电层320连接。
继续参考图6所示,所述MEMS器件还包括第二牺牲层220,所述第二牺牲层220位于所述第一导电层310和第二导电层320之间并位于所述第一导电层310和第二导电层320的端部位置,以用于支撑所述第二导电层320。以及,所述第二导电插塞520依次贯穿所述第二牺牲层220和所述第一牺牲层210。
此外,所述MEMS器件还包括第一电极410和第二电极420,其中所述第一电极410电性连接所述第一导电层310,用于电性引出所述第一导电层310,所述第二电极420电性连接所述第二导电层320,用于电性引出所述第二导电层320。本实施例中,所述第一接触柱510和第二接触柱520的材料可均包括金(Au)。
综上所述,在本实施例提供的器件加工方法中,通过在衬底中形成电势低于导电膜层的低电势区,并使导电膜层电性连接至该低电势区,从而在执行湿法刻蚀工艺时,由于与导电膜层电性连接的电极的电势最高从而可构成原电池反应的正极,而所述低电势区的电势最低进而取代非目标刻蚀层的导电膜层而构成原电池反应的负极,从而避免了导电膜层基于原电池反应而产生损耗,有利于提高所形成的器件的性能。
基于如上所述的器件加工方法制备MEMS器件时,即可针对第一导电层形成第一低电势区,并将所述第一导电层连接至所述第一低电势区,以防止所述第一导电层基于原电池反应而产生损耗,有利于提高所形成的MEMS器件的性能。
同样的,基于如上所述的器件加工方法制备MEMS麦克风时,即相应的可以提高所制备出的MEMS麦克风的性能。针对MEMS麦克风而言,其中的第一导电层即构成了所述MEMS麦克风的振动膜,以及第二导电层构成了所述MEMS麦克风的背极板,并且所述第一电极和所述第二电极则分别对应连接所述振动膜和所述背极板。
需要说明的是,本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。以及,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围。
还应当理解的是,除非特别说明或者指出,否则说明书中的术语“第一”、“第 二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到,此处描述的术语仅仅用来描述特定实施例,而不是用来限制本发明的范围。必须注意的是,此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准,除非上下文明确表示相反意思。例如,对“一个步骤”或“一个装置”的引述意味着对一个或 多个步骤或装置的引述,并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及,词语“或”应该被理解为具有逻辑“或”的定义,而不是逻辑“异或”的定义,除非上下文明确表示相反意思。
Claims (15)
1.一种器件加工方法,其特征在于,所述器件加工方法包括在一衬底上形成导电膜层,并在所述导电膜层上形成相互电性连接的电极,所述导电膜层的电势低于所述电极的电势;以及,
所述器件加工方法还包括:对所述衬底执行离子注入工艺,以使注入区的电势低于所述导电膜层的电势而构成低电势区,并且所述导电膜层电性连接至所述低电势区;以及,执行湿法刻蚀工艺,并且在刻蚀过程中所述导电膜层、所述电极和所述低电势区均暴露于刻蚀液中;
其中,所述低电势区具有位于所述导电膜层的端部正下方的内围部分,所述低电势区还具有从所述导电膜层的端部正下方延伸出的外围部分,所述内围部分和所述导电膜层的端部之间利用导电插塞电性连接,所述外围部分在所述湿法刻蚀工艺中暴露于刻蚀液中。
2.如权利要求1所述的器件加工方法,其特征在于,所述离子注入工艺为N型离子注入工艺,以形成N掺杂的所述低电势区。
3.如权利要求2所述的器件加工方法,其特征在于,所述导电膜层为N掺杂导电层,并且所述低电势区的离子掺杂浓度高于所述N掺杂导电层的离子掺杂浓度。
4.如权利要求1所述的器件加工方法,其特征在于,在执行所述湿法刻蚀工艺之前,在所述导电膜层的下方和/或上方形成牺牲层;以及,执行所述湿法刻蚀工艺以去除至少部分所述牺牲层,并暴露出所述导电膜层。
5.如权利要求1所述的器件加工方法,其特征在于,所述导电膜层的材料包括多晶硅,所述电极的材料包括金。
6.一种MEMS器件的加工方法,其特征在于,所述加工方法包括:在一衬底上依次形成第一牺牲层、第一导电层、第二牺牲层和第二导电层;以及,形成第一电极和第二电极,所述第一电极电性连接所述第一导电层,所述第二电极电性连接所述第二导电层,其中,所述第一电极的电势高于所述第一导电层的电势,所述第二电极的电势高于所述第二导电层的电势;
所述加工方法还包括:对所述衬底执行离子注入工艺,以使形成的至少一个注入区的电势低于所述第一导电层的电势而构成第一低电势区,并且所述第一导电层电性连接至所述第一低电势区,其中,所述第一低电势区具有位于所述第一导电层的端部正下方的内围部分,所述第一低电势区还具有从所述第一导电层的端部正下方延伸出的外围部分,所述第一低电势区的内围部分和所述第一导电层的端部之间利用导电插塞电性连接;和/或,执行所述离子注入工艺,以使形成的至少一个注入区的电势低于所述第二导电层的电势而构成第二低电势区,并且所述第二导电层电性连接至所述第二低电势区,所述第二低电势区具有位于所述第二导电层的端部正下方的内围部分,所述第二低电势区还具有从所述第二导电层的端部正下方延伸出的外围部分,所述第二低电势区的内围部分和所述第二导电层的端部之间利用导电插塞电性连接;以及,
所述加工方法还包括:在执行所述离子注入工艺之后,执行湿法刻蚀工艺以至少部分去除所述第一牺牲层和所述第二牺牲层,以在所述第一导电层的两侧均形成空腔,并且所述第一低电势区的外围部分和/或所述第二低电势区的外围部分在所述湿法刻蚀工艺中暴露于刻蚀液中。
7.如权利要求6所述的MEMS器件的加工方法,其特征在于,所述离子注入工艺为N型离子注入工艺,以形成N掺杂的所述第一低电势区。
8.如权利要求7所述的MEMS器件的加工方法,其特征在于,所述第一导电层为N掺杂导电层,并且所述第一低电势区的离子掺杂浓度高于所述N掺杂导电层的离子掺杂浓度。
9.如权利要求6所述的MEMS器件的加工方法,其特征在于,所述第二导电层为N掺杂导电层,所述第二低电势区为N掺杂注入区,并且所述第二低电势区的离子掺杂浓度高于所述N掺杂导电层的离子掺杂浓度。
10.如权利要求6所述的MEMS器件的加工方法,其特征在于,所述MEMS器件具有器件区域和位于所述器件区域之外的外围区域;其中,所述第一牺牲层、所述第一导电层、所述第二牺牲层和所述第二导电层依次堆叠设置在所述器件区域内,所述第一低电势区和所述第二低电势区均位于所述器件区域的边缘并延伸至所述外围区域,并且所述第一低电势区和所述第二低电势区中位于外围区域的部分在所述湿法刻蚀工艺中暴露于刻蚀液中。
11.如权利要求6所述的MEMS器件的加工方法,其特征在于,所述第一导电层和所述第二导电层的材料均包括多晶硅,所述第一电极和所述第二电极的材料均包括金。
12.如权利要求6-11任一项所述的MEMS器件的加工方法,其特征在于,所述MEMS器件为MEMS麦克风,所述第一导电层用于构成所述MEMS麦克风的振动膜,所述第二导电层用于构成所述MEMS麦克风的背极板。
13.一种MEMS器件,包括:衬底以及依次形成在所述衬底上的第一导电层和第二导电层,并且所述第一导电层的两侧均具有空腔;
以及,所述MEMS器件还包括第一电极和第二电极,所述第一电极电性连接所述第一导电层,所述第二电极电性连接所述第二导电层,所述第一电极的电势高于所述第一导电层的电势,所述第二电极的电势高于所述第二导电层的电势;
其中,所述衬底中具有电势低于所述第一导电层的第一低电势区,所述第一低电势区具有位于所述第一导电层的端部正下方的内围部分,所述第一低电势区还具有从所述第一导电层的端部正下方延伸出的外围部分,所述第一低电势区的内围部分和所述第一导电层的端部之间利用导电插塞电性连接;和/或,所述衬底中具有电势低于所述第二导电层的第二低电势区,所述第二低电势区具有位于所述第二导电层的端部正下方的内围部分,所述第二低电势区还具有从所述第二导电层的端部正下方延伸出的外围部分,所述第二低电势区的内围部分和所述第二导电层的端部之间利用导电插塞电性连接。
14.如权利要求13所述的MEMS器件,其特征在于,所述第一导电层和所述第二导电层的材料均包括多晶硅,所述第一电极和所述第二电极的材料均包括金。
15.一种MEMS麦克风,包括:衬底以及依次形成在所述衬底上的第一导电层和第二导电层,并且所述第一导电层的两侧均具有空腔,其中所述第一导电层构成所述MEMS麦克风的振动膜,所述第二导电层构成所述MEMS麦克风的背极板;
以及,所述MEMS麦克风还包括第一电极和第二电极,所述第一电极电性连接所述振动膜,所述第二电极电性连接所述背极板,所述第一电极的电势高于所述振动膜的电势,所述第二电极的电势高于所述背极板的电势;
其中,所述衬底中具有电势低于所述振动膜的第一低电势区,所述第一低电势区具有位于所述振动膜的端部正下方的内围部分,所述第一低电势区还具有从所述振动膜的端部正下方延伸出的外围部分,所述第一低电势区的内围部分和所述振动膜的端部之间利用导电插塞电性连接;和/或,所述衬底中具有电势低于所述背极板的第二低电势区,所述第二低电势区具有位于所述背极板的端部正下方的内围部分,所述第二低电势区还具有从所述背极板的端部正下方延伸出的外围部分,所述第二低电势区的内围部分和所述背极板的端部之间利用导电插塞电性连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110606135.2A CN113055808B (zh) | 2021-06-01 | 2021-06-01 | 器件加工方法、mems器件及其加工方法以及mems麦克风 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110606135.2A CN113055808B (zh) | 2021-06-01 | 2021-06-01 | 器件加工方法、mems器件及其加工方法以及mems麦克风 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113055808A CN113055808A (zh) | 2021-06-29 |
CN113055808B true CN113055808B (zh) | 2021-08-13 |
Family
ID=76518626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110606135.2A Active CN113055808B (zh) | 2021-06-01 | 2021-06-01 | 器件加工方法、mems器件及其加工方法以及mems麦克风 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113055808B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115231511B (zh) * | 2021-12-03 | 2023-02-03 | 绍兴中芯集成电路制造股份有限公司 | 器件加工方法、mems器件及其加工方法以及mems麦克风 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW231343B (zh) * | 1992-03-17 | 1994-10-01 | Hitachi Seisakusyo Kk | |
WO2013080900A1 (en) * | 2011-12-02 | 2013-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
CN105502277A (zh) * | 2014-09-24 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 一种mems麦克风及其制作方法和电子装置 |
CN105140354B (zh) * | 2015-08-13 | 2018-01-09 | 山东浪潮华光光电子股份有限公司 | 一种GaN基发光二极管芯片的制备方法 |
CN112309860B (zh) * | 2019-07-30 | 2023-07-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN110473915A (zh) * | 2019-09-18 | 2019-11-19 | 深圳爱仕特科技有限公司 | 一种集成低势垒JBS的SiC-MOS器件的制备方法 |
CN111740721B (zh) * | 2020-01-20 | 2023-07-07 | 绍兴中芯集成电路制造股份有限公司 | 半导体器件及其形成方法 |
CN111453695B (zh) * | 2020-06-16 | 2020-10-16 | 中芯集成电路制造(绍兴)有限公司 | 氧化硅层的刻蚀方法、mems器件及其形成方法 |
-
2021
- 2021-06-01 CN CN202110606135.2A patent/CN113055808B/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115231511B (zh) * | 2021-12-03 | 2023-02-03 | 绍兴中芯集成电路制造股份有限公司 | 器件加工方法、mems器件及其加工方法以及mems麦克风 |
Also Published As
Publication number | Publication date |
---|---|
CN113055808A (zh) | 2021-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9312217B2 (en) | Methods for making a starting substrate wafer for semiconductor engineering having wafer through connections | |
US10361449B2 (en) | Semiconductor structures having a micro-battery and methods for making the same | |
KR940001404A (ko) | 고집적 반도체소자의 전하저장전극 제조방법 | |
CN113055808B (zh) | 器件加工方法、mems器件及其加工方法以及mems麦克风 | |
CN113432778B (zh) | Mems差压传感器及其制造方法 | |
CN109155416B (zh) | 具有硅通孔电极的微电池 | |
KR100495603B1 (ko) | 실리콘 마이크로기계구조의 제작 | |
CN113086939B (zh) | 微机电系统装置、其制法与使用其的整合式微机电系统 | |
CN111170268A (zh) | Mems器件及其制造方法 | |
CN116199182B (zh) | 一种半导体器件及其制造方法 | |
JP4338490B2 (ja) | 光半導体集積回路装置の製造方法 | |
JP4440405B2 (ja) | 太陽電池およびその製造方法 | |
CN115231511B (zh) | 器件加工方法、mems器件及其加工方法以及mems麦克风 | |
US9349644B2 (en) | Semiconductor device producing method | |
CN112104960B (zh) | Mems麦克风器件及其形成方法 | |
US7018893B1 (en) | Method for fabricating bottom electrodes of stacked capacitor memory cells | |
WO2022121529A1 (zh) | 一种惯性传感器及其形成方法 | |
US20220052384A1 (en) | Method of processing layered structures | |
JP4465090B2 (ja) | マスク部材の製造方法 | |
EP0987743A1 (en) | Semiconductor device and method of anodization for the semiconductor device | |
CN113145432B (zh) | 电容式超音波换能器及其制造方法 | |
CN113582130B (zh) | 基于晶圆制备mems器件的方法 | |
CN116199183B (zh) | 一种半导体器件及其制造方法 | |
KR20020094520A (ko) | 반도체 장치의 제조에서 콘택 형성 방법 | |
JP2005064175A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CB02 | Change of applicant information |
Address after: 518 Shaoxing Road, Zhejiang Province Applicant after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd. Address before: 518 Shaoxing Road, Zhejiang Province Applicant before: SMIC manufacturing (Shaoxing) Co.,Ltd. |
|
CB02 | Change of applicant information |