CN113036037A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN113036037A
CN113036037A CN202011099855.6A CN202011099855A CN113036037A CN 113036037 A CN113036037 A CN 113036037A CN 202011099855 A CN202011099855 A CN 202011099855A CN 113036037 A CN113036037 A CN 113036037A
Authority
CN
China
Prior art keywords
metal element
layer
lower electrode
semiconductor device
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011099855.6A
Other languages
English (en)
Inventor
朴正敏
金海龙
朴影根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN113036037A publication Critical patent/CN113036037A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

半导体器件包括电容器，该电容器包括下电极、上电极以及在下电极和上电极之间的介电层。下电极包括ABO3，其中“A”是第一金属元素，“B”是第二金属元素，第二金属元素的功函数大于第一金属元素的功函数。介电层包括CDO3，其中“C”是第三金属元素，并且“D”是第四金属元素。下电极包括交替且重复地堆叠的第一层和第二层。第一层包括第一金属元素和氧。第二层包括第二金属元素和氧。介电层在与第二层对应的第一接触表面处与下电极接触。

Description

半导体器件及其制造方法
相关申请的交叉引用
本专利申请要求于2019年12月24日向韩国知识产权局递交的韩国专利申请No.10-2019-0174171的优先权，其公开通过引用整体并入本文中。
技术领域
一些示例实施例涉及半导体，并且更具体地涉及一种半导体器件和/或其制造方法。
背景技术
半导体器件由于其小尺寸、多功能特性和/或低制造成本而广泛用于电子行业中。随着电子行业的发展，半导体器件已高度集成。半导体器件中包括的图案的宽度已减小，以提高半导体器件的集成密度。特别是，随着诸如动态随机存取存储器(DRAM)之类的半导体存储器器件的设计规则的降低，电容器的下电极的氧化可能会增大电容范围(例如，标准偏差和/或四分位间距和/或电容的最大值和最小值之差)。因此，需要一种能够减小电容差异的半导体存储器器件的结构和方法。
发明内容
本发明构思的一些示例实施例可以提供能够减小电容器的漏电流的半导体器件和/或制造该半导体器件的方法。
备选地或附加地，本发明构思的一些示例实施例还可以提供能够提高可靠性的半导体器件和/或制造该半导体器件的方法。
根据一些示例实施例，半导体器件可以包括电容器，该电容器包括下电极、上电极以及在下电极和上电极之间的介电层。下电极包括ABO3，其中“A”是第一金属元素，“B”是第二金属元素，第二金属元素的功函数大于第一金属元素的功函数。介电层包括CDO3，其中“C”是第三金属元素，“D”是第四金属元素。下电极包括交替且重复地堆叠的第一层和第二层。第一层包括第一金属元素和氧。第二层包括第二金属元素和氧。介电层在第一接触表面处与下电极接触，第一接触表面与第二层相对应。
根据一些示例实施例，半导体器件可以包括电容器，该电容器包括下电极、上电极以及在下电极和上电极之间的介电层。下电极包括第一金属元素、第二金属元素和氧。介电层包括第三金属元素、第四金属元素和氧。下电极包括交替且重复地堆叠的第一层和第二层；第一层包括第一金属元素和氧。第二层包括第二金属元素和氧。第一金属元素为Sr、Ba、La或Ca中的至少一种，并且第二金属元素为Ru、Mo、Ir、Co或Ni中的至少一种。介电层在第一接触表面处与下电极接触，第一接触表面与第二层相对应。
根据一些示例实施例，半导体器件可以包括：掩埋在基板的上部中的第一导线，第一导线沿第一方向延伸；基板的上部中的有源部，有源部由器件隔离图案限定，有源部包括彼此间隔开的第一掺杂区和第二掺杂区，并且第一导线插入在第一掺杂区和第二掺杂区之间；基板上的第二导线，第二导线沿与第一方向相交的第二方向延伸，第二导线连接到第一掺杂区；接触件，连接到第二掺杂区；以及电容器，通过接触件连接到第二掺杂区。电容器包括下电极、上电极以及在下电极和上电极之间的介电层。下电极包括ABO3，其中“A”是第一金属元素，“B”是第二金属元素，第二金属元素的功函数大于第一金属元素的功函数，介电层包括CDO3，其中“C”是第三金属元素，“D”是第四金属元素。下电极包括交替且重复地堆叠的第一层和第二层，第一层包括第一金属元素和氧，第二层包括所述第二金属元素和氧。介电层在下电极的第一接触表面处与下电极接触，第一接触表面与第二层相对应。
根据一些示例实施例，一种制造半导体器件的方法可以包括：在基板上形成下电极；在下电极上形成介电层；以及在介电层上形成上电极。形成下电极包括多次执行下电极形成循环，下电极形成循环包括沉积第一层的过程和沉积第二层的过程。沉积第一层的过程包括供应第一金属元素源和供应氧源。沉积第二层的过程包括供应第二金属元素源和供应氧源。沉积第二层的过程结束形成下电极。
附图说明
鉴于附图和以下详细描述，示例实施例将变得更加清楚。
图1是示出了根据本发明构思的一些示例实施例的电容器的截面图。
图2是图1的区域“Q”的放大图。
图3是第一层的平面图。
图4是第二层的平面图。
图5是第三层的平面图。
图6是第四层的平面图。
图7是示出了根据比较示例的下电极与介电层之间的界面的概念图。
图8是示出了根据本发明构思的一些示例实施例的形成电容器的方法的工艺流程图。
图9是示出了根据本发明构思的一些示例实施例的用于形成层的沉积装置的概念图。
图10是示出了根据本发明构思的一些示例实施例的用于形成下电极的过程气体的供应循环的定时图。
图11是示出了根据本发明构思的一些示例实施例的用于形成介电层的过程气体的供应循环的定时图。
图12是示出了根据本发明构思的一些示例实施例的包括电容器的半导体存储器器件的平面图。
图13、图14、图15、图16、图17、图18和图19是沿图12的线A1-A2和B1-B2截取的截面图，示出根据本发明构思的一些示例实施例的制造包括电容器的半导体存储器器件的方法。
具体实施方式
下面将参考附图更全面地描述根据本发明构思的一些示例实施例的半导体器件及其制造方法。
图1是示出了根据本发明构思的一些示例实施例的电容器的截面图。图2是图1的区域“Q”的放大图。图3是第一层的平面图。图4是第二层的平面图。图5是第三层的平面图。图6是第四层的平面图。
参考图1和图2，电容器CAP可以包括下电极10、上电极50以及在下电极10和上电极50之间的介电层30。上电极50可以在Z方向上与下电极10间隔开。例如，电容器CAP可以设置在基板(未示出)上，下电极10可以与基板相邻，并且上电极50可以与基板间隔开，下电极10介于这二者之间。例如，下电极10、介电层30和上电极50可以在Z方向上顺序地堆叠在基板上。如本文中所使用的，X方向、Y方向和Z方向可以与相对于彼此不同的方向相对应，并且X方向、Y方向和Z方向的使用不一定指示与地面的关系，例如相对于地球的平面。例如，Z方向可以在与相对于地球的平面垂直或平行的方向上延伸。作为另一示例，下电极10可以与另一表面(例如，基电极)共形。
参考图2，下电极10可以包括第一化合物，该第一化合物包括第一金属元素M1、第二金属元素M2和至少一个氧原子OA。例如，下电极10可以是由化学式ABO3表示的三元化合物。在此，“A”可以对应于第一金属元素M1，“B”可以对应于第二金属元素M2。第一化合物可以具有钙钛矿晶体结构，例如具有两个不同大小的阳离子(例如“A”和“B”)以及阴离子(例如O3)的结构。例如，第一金属元素M1可以设置在单位单元的八个角中的每一个角处，并且第二金属元素M2可以设置在单位单元的中心处。氧原子OA可以设置在单位单元的六个面的每个中心处。单位单元中第一金属元素M1∶第二金属元素M2∶氧原子OA的比例可以是1∶1∶3。下电极10可以具有铁磁性质。下电极10的厚度可以在大约
Figure BDA0002723716140000041
至大约
Figure BDA0002723716140000042
的范围内。
下电极10可以包括在Z方向上交替且重复地堆叠的原子层，例如第一层L1和第二层L2。如图3所示，第一层L1可以平行于XY平面，并且可以由第一金属元素M1和氧原子OA形成。第一层L1可以与下电极10的{100}平面相对应。第一金属元素M1可以设置在每个晶格点处，并且氧原子OA可以设置在由四个第一金属元素M1形成的单位单元的面的中心处。第一层L1中的第一金属元素M1与氧原子OA的比例可以为1∶1。
如图4所示，第二层L2可以平行于XY平面，并且可以由第二金属元素M2和氧原子OA形成。第二层L2可以与下电极10的{100}平面相对应。第二金属元素M2可以设置在单位单元的中心处。氧原子OA可以设置在包含于/构成/对应于单位单元的面的每个中心处(或者在平面图中位于单位单元的边缘的每个中心处)。第二层L2中的第二金属元素M2与氧原子OA的比例可以是1∶2。
第二金属元素M2的功函数可以大于第一金属元素M1的功函数。例如，第一金属元素M1的功函数可以小于4eV。第二金属元素M2的功函数可以大于4.5eV且小于6eV。例如，第一金属元素M1可以是Sr、Ba、La或Ca中的至少一种。第二金属元素M2可以是Ru、Mo、Ir、Co或Ni中的至少一种。例如，第一化合物可以是但不限于SrRuO3、SrCoO3、SrMoO3、CaRuO3、BaRuO3或(Ba，Sr)RuO3。
介电层30可以包括第二化合物，该第二化合物包括第三金属元素M3、第四金属元素M4和氧原子OA。例如，介电层30可以是或包括由化学式CDO3表示的三元化合物。在此，“C”可以对应于第三金属元素M3，“D”可以对应于第四金属元素M4。第二化合物可以具有钙钛矿晶体结构。例如，第三金属元素M3可以设置在单位单元的八个角中的每一个角处，并且第四金属元素M4可以设置在单位单元的中心处。氧原子OA可以设置在单位单元的六个面的每个中心处。单位单元中第三金属元素M3∶第四金属元素M4∶氧原子OA的比例可以是1∶1∶3。介电层30可以具有顺电和/或铁电性质。介电层30的厚度可以在大约
Figure BDA0002723716140000051
至大约
Figure BDA0002723716140000052
的范围内。
介电层30可以包括在Z方向上交替且重复地堆叠的第三层L3和第四层L4。如图5所示，第三层L3可以平行于XY平面，并且可以由第三金属元素M3和氧原子OA形成。第三层L3可以与介电层30的{100}平面相对应。第三金属元素M3可以设置在每个晶格点处(例如，单位单元的每个晶格点处)，并且氧原子OA可以设置在由四个第三金属元素M3形成的单位单元的面的中心处。第三层L3中的第三金属元素M3与氧原子OA的比例可以是1∶1。
如图6所示，第四层L4可以平行于XY平面，并且可以由第四金属元素M4和氧原子OA形成。第四层L4可以与介电层30的{100}平面相对应。第四金属元素M4可以设置在单位单元的中心处。氧原子OA可以设置在包含于/构成/对应于单位单元的面的每个中心处(或者在平面图中位于单位单元的边缘的每个中心处)。第四层L4中的第四金属元素M4与氧原子OA的比例可以为1∶2。
第四金属元素M4的功函数可以大于第三金属元素M3的功函数。例如，第三金属元素M3的功函数可以小于4eV。第四金属元素M4的功函数可以大于4.0eV且小于4.5eV。例如，第三金属元素M3可以是Ba、Sr或Ca中的至少一种。第四金属元素M4可以是Ti、Zr或Hf中的至少一种。例如，第二化合物可以是但不限于BaTiO3、(Ba，Sr)TiO3(BST)、SrTiO3、(Ba，Sr)(Zr，Ti)O3(BSZTO)、Sr(Zr，Ti)O3(SZTO)、Ba(Zr，Ti)O3(BZTO)、(Ba，Sr)ZrO3(BSZO)、SrZrO3、或BaZrO3。备选地或附加地，第三金属元素M3可以是其功函数大于4eV且小于第四金属元素M4的功函数的元素(例如，Pb)。在这种情况下，第二化合物可以是或包括Pb(Zr，Ti)O3(PZT)或(Pb，La)(Zr，Ti)O3(PLZT)。
与第四金属元素M4的氧化物层相对应的第四层L4的功函数可以大于与第三金属元素M3的氧化物层相对应的第三层L3的功函数。例如，当第四层L4是TiO2并且第三层L3是SrO时，第四层L4的功函数(大约6.33eV)可以大于第三层L3的功函数(大约3.18eV)。例如，第四层L4的功函数可以在大约5.0eV至大约6.5eV的范围内。
上电极50可以包括金属层，该金属层包括贵金属(例如，Pt、Ir或Ru)、Ti或W中的至少一种。在一些示例实施例中，上电极50可以由与下电极10相同的三元化合物形成。在一些示例实施例中，上电极50可以包括诸如硅锗之类的异质半导体材料。
下电极10与介电层30之间可以存在界面IF。界面IF可以是或者对应于一区域，在该区域中，与下电极10的顶表面相对应的第一接触表面CS1接触(例如，直接和/或原子接触)与介电层30的底表面相对应的第二接触表面CS2。从晶格来看，第一接触表面CS1和第二接触表面CS2可以彼此间隔开，但是从宏观尺度来看，第一接触表面CS1和第二接触表面CS2可以彼此接触。
下电极10的第一接触表面CS1可以是{100}平面。第一接触表面CS1可以是第一层L1和第二层L2中具有较大功函数的一个层。如图2所示，第一接触表面CS1可以是或对应于第二层L2。第二层L2可以由第二金属元素M2和氧原子OA组成(或基本上由第二金属元素M2和氧原子OA组成，或包括第二金属元素M2和氧原子OA)，并且可以由BO2表示。第一层L1可以由第一金属元素M1和氧原子OA组成(或基本上由第一金属元素M1和氧原子OA组成，或包括第一金属元素M1和氧原子OA)，并且可以由AO表示。第二金属元素M2的氧化物(例如，BO2)的功函数可以大于第一金属元素M1的氧化物(例如，AO)的功函数。
例如，与第二金属元素M2的氧化物层相对应的第二层L2的功函数可以大于与第一金属元素M1的氧化物层相对应的第一层L1的功函数。例如，当第二层L2是RuO2并且第一层L1是SrO时，第二层L2的功函数(大约5.16eV)可以大于第一层L1的功函数(大约2.55eV)。介电层30的第二接触表面CS2可以是第三层L3和第四层L4中具有较小功函数的一个层。例如，第二接触表面CS2可以是或对应于第三层L3。
图7是示出了根据比较示例的下电极与介电层之间的界面的概念图。参考图7，在比较示例中，下电极10的第一接触表面CS1可以是或对应于第一层L1。
当介电层30由具有钙钛矿晶体结构的三元化合物形成时，与诸如ZrO2的二元化合物相比，介电层30的介电常数可以增加。结果，可以增加电容器的电容。如果下电极10由二元化合物形成，则下电极10和由三元化合物形成的介电层30之间的晶格失配可能会降低介电层30的结晶度，从而介电层30的介电常数可能会劣化。三元化合物介电层的功函数可以小于二元化合物介电层的功函数，因此三元化合物介电层与下电极之间的导带偏移(CBO)值可能会小于大约1.0eV。因此，电容器的漏电流会增大。然而，根据本发明构思的一些示例实施例，下电极10的第一接触表面CS1可以是其功函数大于第一层L1的功函数的第二层L2，因此CBO值可以增加到大约2.0eV或更高。结果，与像图7的比较示例那样的其中第一接触表面CS1是第一层L1的情况相比，根据本发明构思的一些示例实施例的电容器的漏电流可以减小，并且因此可以提高半导体器件的可靠性。
图8是示出了根据本发明构思的一些示例实施例的形成电容器的方法的工艺流程图。图9是示出了根据本发明构思的一些示例实施例的用于形成层的沉积装置的概念图。图10是示出了根据本发明构思的一些示例实施例的用于形成下电极的过程气体的供应循环的定时图。图11是示出了根据本发明构思的一些示例实施例的用于形成介电层的过程气体的供应循环的定时图。
参考图8和图9，沉积装置1000可以包括沉积室21。例如，沉积装置1000可以是或包括原子层沉积(ALD)装置。沉积装置1000还可以包括：卡盘/台板/平台22，其设置在沉积室21中，并且在其上装载基板WF；以及喷头23，用于将诸如反应气体之类的气体供应到沉积室21中。平台22可以在其中包括加热器25，以将基板WF维持在期望的和/或特定的温度。可以将13.56MHz和/或27MHz的高射频(HRF)电力28施加到喷头23(和/或连接到喷头23的顶部电极)，并且可以将平台22接地，因此可以在喷头23和平台22之间形成等离子体。在一些示例实施例中，当形成等离子体时，可以根据期望/根据需要附加地将5MHz或更小(例如，400kHz至500kHz)的低射频(LRF)电力29施加到喷头23和/或顶部电极。
可以通过喷头23将诸如反应气体之类的气体供应到沉积室21中。在一些示例实施例中，喷头23可以通过一条或多条供应线连接到第一金属元素源11、第二金属元素源12、第三金属元素源13、第四金属元素源14和氧源16。载气供应单元15可以连接至喷头23。可以通过彼此分开的单独的供应线将第一金属元素源11、第二金属元素源12、第三金属元素源13、第四金属元素源14和氧源16供给喷头23。备选地，单独的供应线中的至少部分可以彼此重叠，例如共用。第一金属元素源11至第四金属元素源14可以是或包括彼此不同的元素的源。备选地，当上述第一金属元素至第四金属元素中的至少一些的种类彼此相同时，第一金属元素源11至第四金属元素源14中的至少一些可以是实质上相同元素的源。例如，当第一金属元素M1与第三金属元素M3相同时，第一金属元素源11和第三金属元素源13可以是实质上相同的源。
从载气供应单元15供应的载气可以将其他源和/或前驱体(precursor)载运到沉积室21中。载气使得可以通过使用真空泵将沉积室21中未反应的材料和/或反应副产物清除到沉积室21的外部。载气可以是或包括惰性气体(例如，氦气(He)或氖气(Ne))，和/或可以是具有非常低的反应性的气体(例如，氮气(N2)或二氧化碳(CO2))。然而，本发明构思的示例实施例不限于此。载气供应单元15的供应线的至少一部分可以与第一金属元素源11、第二金属元素源12、第三金属元素源13、第四金属元素源14和氧源16的供应线重叠。备选地，载气供应单元15的供应线可以与第一金属元素源11、第二金属元素源12、第三金属元素源13、第四金属元素源14和氧源16的供应线分离。
可以将基板WF装载在沉积室21中的平台22上(S100)。基板WF可以是晶圆，例如直径为200mm或300mm的晶圆。可以将多个源供应到沉积室21中，以在基板WF上形成下电极(S200)。可以在形成下电极以具有特定和/或期望的厚度之后完成形成下电极的过程，然后可以执行第一热处理工艺(S300)。在下文中将更详细地描述形成下电极的过程。
参考图1至图4以及图8至图10，下电极10可以形成在基板WF(例如，晶圆)上(S200)。可以类似于和/或根据图10的定时图来执行下电极10的形成。下电极10的形成可以包括多个第一循环CL1。第一循环CL1可以包括形成第一层L1的过程SC1(以下称为第一过程SC1)和形成第二层L2的过程SC2(以下称为第二过程SC2)。
第一过程SC1可以包括顺序执行的供应第一金属元素源11的过程S101、第一清除过程P1、氧源16的第一供应过程S102和第二清除过程P2。由(例如，呈气相的)第一金属元素M1和氧原子OA组成(或实质上由其组成或包括)并且实质上对应于(原子)单层的第一层L1可以由第一过程SC1形成。如本文所公开的，单层可以意指具有原子二维布置的结构的层。第二过程SC2可以包括顺序执行的供应第二金属元素源12的过程S103、第三清除过程P3、氧源16的第二供应过程S104和第四清除过程P4。由(例如，呈气相的)第二金属元素M2和氧原子OA组成(或实质上由其组成或包括)并且实质上对应于(原子)单层的第二层L2可以由第二过程SC2形成。紧邻在第一清除过程P1至第四清除过程P4中的每一个之前的过程中未与晶圆反应的源气体可以通过第一清除过程P1至第四清除过程P4中的每一个或至少一些来排出到沉积室21的外部。第一循环CL1可以执行多次以形成其中第一层L1和第二层L2交替且重复地堆叠的下电极10。
第一金属元素源11可以包括Sr、Ba、La或Ca中的至少一种。例如，第一金属元素源11可以是锶(Sr)源。锶源可以包括环戊烯基配体(ligand)和/或酮亚胺基配体。第二金属元素源12可以包括Ru、Mo、Ir、Co或Ni中的至少一种。例如，第二金属元素源12可以是钌(Ru)源。钌源可以包括β-二酮酸酯基配体。例如，氧源16可以包括O2和/或O3。
在第一过程SC1中，可以在时间t01上执行供应第一金属元素源11的过程S101。例如，时间t01可以在大约7秒至大约15秒的范围内。在第二过程SC2中，可以在时间t03上执行供应第二金属元素源12的过程S103。例如，时间t03可以在大约3秒至大约7秒的范围内。例如，供应第一金属元素源11的过程S101可以比供应第二金属元素源12的过程S103长。第一清除过程P1至第四清除过程P4中的每一个可以执行大约15秒至大约25秒的时间。可以在时间t02上执行氧源16的第一供应过程S102。例如，时间t02可以在大约15秒至大约25秒的范围内。可以在时间t04上执行氧源16的第二供应过程S104。例如，时间t04可以在大约15秒至大约25秒的范围内。在用于形成下电极10的第一循环CL1期间，腔室温度可以保持在大约300摄氏度至大约500摄氏度的温度。在用于形成下电极10的第一循环CL1期间，腔室中的压力可以在大约1托(133帕斯卡)至大约3托(400帕斯卡)的范围内。
下电极10的形成可以在初始第一循环CL1s的起点ts1处开始，并且可以在最后的第一循环CL1e的终点te1处结束。图10中包括起点ts1的初始第一循环CL1s从第一过程SC1和第二过程SC2中的第一过程SC1开始。备选地，初始第一循环CL1s可以从第二过程SC2开始。在包括终点te1的最后的第一循环CL1e中，最后供应的金属元素源可以是第二金属元素源12。例如，最后的第一循环CL1e可以由第一过程SC1和第二过程SC2中的第二过程SC2结束。由此，参考图1和图2描述的下电极10的第一接触表面CS1可以是或者对应于第二层L2。
在终点te1之后，可以执行第一热处理工艺(S300)。可以在沉积室21中就地执行第一热处理工艺(S300)。然而，本发明构思的一些示例实施例不限于此；例如，可以在其他腔室中热处理基板WF。在第一热处理工艺(S300)期间可以不供应金属元素源。可以在大约300摄氏度至大约600摄氏度的温度下执行第一热处理工艺(S300)。可以通过第一热处理工艺(S300)来增加下电极10的结晶度。
可以在下电极10上形成介电层30(S400)。可以类似于图11的定时图或以与图11的定时图相对应的方式来执行介电层30的形成。介电层30的形成可以包括多个第二循环CL2。第二循环CL2可以包括形成第三层L3的过程SC3(以下称为第三过程SC3)和形成第四层L4的过程SC4(以下称为第四过程SC4)。
第三过程SC3可以包括顺序执行的供应第三金属元素源13的过程S201、第五清除过程P5、氧源16的第三供应过程S202和第六清除过程P6。由第三金属元素M3和氧原子OA组成(或实质上由其组成或包括)并且实质上对应于单层的第三层L3可以通过第三过程SC3形成。第四过程SC4可以包括顺序执行的供应第四金属元素源14的过程S203、第七清除过程P7、氧源16的第四供应过程S204和第八清除过程P8。由第四金属元素M4和氧原子OA组成(或实质上由其组成或包括)并且实质上对应于单层的第四层L4可以通过第四过程SC4形成。第二循环CL2可以执行多次以形成其中第三层L3和第四层L4交替且重复地堆叠的介电层30。第三金属元素源13可以包括Sr、Ba、La或Ca中的至少一种。第四金属元素源14可以包括Ti、Zr或Hf中的至少一种。例如，第四金属元素源14可以包括TiCl4。
在第三过程SC3中，可以在时间t05上执行供应第三金属元素源13的过程S201。例如，时间t05可以在大约7秒至大约15秒的范围内。在第四过程SC4中，可以在时间t07上执行供应第四金属元素源14的过程S203。例如，时间t07可以在从大约3秒至大约7秒的范围内。换句话说，供应第三金属元素源13的过程S201可以比供应第四金属元素源14的过程S203长。第五清除过程P5至第八清除过程P8中的每一个可以执行大约15秒至大约25秒的时间。可以在时间t06上执行氧源16的第三供应过程S202。例如，时间t06可以在大约15秒至大约25秒的范围内。可以在时间t08上执行氧源16的第四供应过程S204。例如，时间t08可以在大约15秒至大约25秒的范围内。在用于形成介电层30的第二循环CL2期间，腔室温度可以保持在大约300摄氏度至大约500摄氏度的温度。在用于形成介电层30的第二循环CL2期间，腔室中的压力可以在大约1托(133帕斯卡)至大约3托(400帕斯卡)的范围内。
介电层30的形成可以在初始第二循环CL2s的起点ts2处开始，并且可以在最后的第二循环的终点处结束。包括起点ts2的初始第二循环CL2s可以由第三过程SC3和第四过程SC4中的第三过程SC3开始。例如，在包括起点ts2的初始第二循环CL2s中，初始供应的金属元素源可以是第三金属元素源13。由此，参考图1和图2描述的介电层30的第二接触表面CS2可以是或对应于第三层L3。备选地，包括起点ts2的初始第二循环CL2s可以从第三过程SC3和第四过程SC4中的第四过程SC4开始。由此，第二接触表面CS2可以是或对应于第四层L4。
在介电层30的形成完成之后，可以执行第二热处理工艺(S500)。可以在沉积室21中就地执行第二热处理工艺(S500)。然而，本发明构思的一些示例实施例不限于此。在第二热处理工艺(S500)期间可以不供应金属元素源。可以在大约300摄氏度至大约600摄氏度的温度下执行第二热处理工艺(S500)。备选地，可以省略第二热处理工艺(S500)。此后，可以执行形成上电极50的过程。
图12是示出了根据本发明构思的一些示例实施例的包括电容器的半导体存储器器件的平面图。图13至图19是沿图12的线A1-A2和B1-B2截取的截面图，以用于示出根据本发明构思的一些示例实施例的制造包括电容器的半导体存储器器件的方法。
在以下示例实施例中，描述用作半导体存储器器件的存储部分的电容器，作为示例。然而，根据本发明构思的一些示例实施例的电容器不限于半导体存储器器件的存储部分，而是可以用作诸如去耦结构的非存储元件。
参考图12和图13，可以在基板301中设置器件隔离图案302以限定有源部ACT。基板301可以是或包括半导体基板，例如已经被轻度掺杂(例如，轻度掺杂硼)的单晶硅晶圆。当在平面图中观察时，有源部ACT中的每一个可以具有隔离的形状。当在平面图中观察时，有源部ACT中的每一个可以具有沿第三方向D3延伸的条形形状。有源部ACT中的每一个可以对应于基板301的一部分，当在平面图中观察时，该一部分被器件隔离图案302围绕。
字线WL可以与有源部ACT相交。字线WL可以分别设置在器件隔离图案302和有源部ACT中形成的凹槽中。字线WL可以平行于与第三方向D3相交的第一方向D1。字线WL可以包括导电材料。栅极介电层307可以设置在字线WL和凹槽的内表面之间。栅极介电层307可以包括例如氧化硅、氮化硅、氮氧化硅或高k介电材料中的至少一种。
可以在一对字线WL之间的每个有源部ACT中设置第一掺杂区312a，并且可以分别在每个有源部ACT的两个边缘区域中设置一对第二掺杂区312b。第一掺杂区312a和第二掺杂区312b可以掺杂有例如N型掺杂剂(例如，磷和/或砷)。第一掺杂区312a可以对应于公共漏极区，并且第二掺杂区312b可以对应于源极区。每条字线WL以及与之相邻的第一掺杂区312a和第二掺杂区312b可以构成(例如，对应于)晶体管，并且可以用作、作为或对应于用于访问DRAM单元的存储元件的访问晶体管；然而，示例实施例不限于此。
字线WL的顶表面可以低于有源部ACT的顶表面。可以在每条字线WL上设置字线覆盖图案310。字线覆盖图案310可以具有沿字线WL的纵向方向延伸的线形形状，并且可以覆盖字线WL的顶表面。字线覆盖图案310可以包括例如氮化硅。
层间绝缘图案305可以设置在基板301上。层间绝缘图案305可以由包括氧化硅层、氮化硅层或氧氮化硅层中的至少一个的单层或多层形成。
基板301、器件隔离图案302和字线覆盖图案310的上部可以部分地凹陷以形成第一凹陷区R1。位线BL可以设置在层间绝缘图案305上。位线BL可以与字线覆盖图案310和字线WL相交。如图12所示，位线BL可以沿与第一方向D1和第三方向D3相交的第二方向D2延伸。每条位线BL可以包括顺序堆叠的多晶硅图案330、欧姆图案331和含金属图案332。多晶硅图案330可以包括掺杂有或未掺杂有掺杂剂的多晶硅。欧姆图案331可以包括金属硅化物。含金属图案332可以包括金属(例如，钨、钛和/或钽)或导电金属氮化物(例如，氮化钛、氮化钽和/或氮化钨)中的至少一种。位线覆盖图案337可以设置在每条位线BL上。位线覆盖图案337可以包括绝缘材料(例如，氮化硅)。位线覆盖图案337可以包括与字线覆盖图案310相同或不同的材料。
位线接触件DC可以设置在与位线BL相交的第一凹陷区域R1中。位线接触件DC可以包括掺杂有或未掺杂有掺杂剂(例如，硼)的多晶硅。位线接触件DC可以电连接到第一掺杂区312a，并且可以将第一掺杂区312a电连接到位线BL。
填充绝缘图案341可以设置在其中未设置位线接触件DC的第一凹陷区R1中。填充绝缘图案341可以具有包括氧化硅层、氮化硅层或氮氧化硅层中的至少一个的单层或多层结构。
如图12所示，存储节点接触件BC可以设置在彼此相邻的一对位线BL之间。存储节点接触件BC可以彼此间隔开。存储节点接触件BC可以包括掺杂有(例如，掺杂有硼)或未掺杂有掺杂剂的多晶硅。
可以在位线BL与存储节点接触件BC之间设置位线间隔物，位线间隔物包括通过气隙AG彼此间隔开的第一间隔物321和第二间隔物325。第一间隔物321可以覆盖位线BL的侧壁和位线覆盖图案337的侧壁。第二间隔物325可以与存储节点接触件BC相邻。第一间隔物321可以延伸以覆盖位线接触件DC的侧壁以及第一凹陷区R1的侧壁和底表面。第一间隔物321和第二间隔物325可以包括相同的材料。例如，第一间隔物321和第二间隔物325可以包括氮化硅。备选地，可以不设置气隙AG，而是可以在第一间隔物321和第二间隔物325之间设置第三间隔物。
存储节点欧姆层309可以设置在存储节点接触件BC上。存储节点欧姆层309可以包括金属硅化物，例如硅化钨(WSix)。扩散阻挡图案311a可以覆盖存储节点欧姆层309、第一间隔物321和第二间隔物325以及位线覆盖图案337。扩散阻挡图案311a可以包括诸如氮化钛和/或氮化钽之类的金属氮化物。着落焊盘LP可以设置在扩散阻挡图案311a上。着落焊盘LP可以包括诸如钨之类的含金属材料。着落焊盘LP的上部可以覆盖位线覆盖图案337的顶表面，并且可以具有比存储节点接触件BC的宽度大的宽度。如图12所示，着落焊盘LP的中心可以在第一方向D1上从存储节点接触件BC的中心偏移。位线覆盖图案337的一个上侧壁可以与着落焊盘LP重叠，并且可以被第三间隔物327覆盖。第二凹陷区R2可以形成在位线覆盖图案337的另一上侧壁处。
可以在相邻的着落焊盘LP之间设置第一覆盖图案358a。第一覆盖图案358a可以具有内衬状，从而被其包围的空间可以被第二覆盖图案360a填充。第一覆盖图案358a和第二覆盖图案360a中的每一个可以包括氮化硅层、氧化硅层、氧氮化硅层和/或多孔层。第一覆盖图案358a和第二覆盖图案360a可以填充第二凹陷区R2。
蚀刻停止层370可以形成在着落焊盘LP、第一覆盖图案358a和第二覆盖图案360a上。第一模制层372、支撑层374和第二模制层376可以形成在蚀刻停止层370上。例如，蚀刻停止层370和支撑层374中的每一个可以由氮化硅层形成。第一模制层372和第二模制层376中的每一个可以由相对于支撑层374具有蚀刻选择性的材料形成。例如，第一模制层372和第二模制层376中的每一个可以由氧化硅层形成。
参考图12和图14，可以顺序地图案化第二模制层376、支撑层374、第一模制层372和蚀刻停止层370，以分别形成暴露着落焊盘LP的电极孔EH。可以形成导电层以填充电极孔EH，并且可以对导电层执行回蚀工艺和/或化学机械抛光(CMP)工艺，以去除设置在第二模制层376上的导电层并且分别在电极孔EH中形成基电极SE。基电极SE可以包括金属氮化物。例如，基电极SE可以具有包括TiN、WN、TaN、HfN、ZrN、TiAlN、TaSiN、TiSiN、TaAlN、TiBN、TiON、TiAlON、TiCN、TiAlCN或TiSiCN中的至少一种的单层或多层结构。
第三掩模图案378可以形成在第二模制层376上。第三掩模图案378可以具有多个开口378h。每个开口378h可以暴露彼此相邻的基电极SE的顶表面以及位于基电极SE之间的第二模制层376。
参考图12和图15，可以使用第三掩模图案378作为蚀刻掩模来执行各向异性蚀刻工艺(例如，干法蚀刻工艺)，以去除通过开口378h暴露的第二模制层376和在其下方的支撑层374。因此，可以形成支撑图案374a，并且可以暴露开口378h下方的第一模制层372。
参考图12和图16，可以去除第三掩膜图案378以暴露第二模制层376。可以通过各向同性蚀刻工艺去除第一模制层372和第二模制层376，以暴露基电极SE、支撑图案374a和蚀刻停止层370的表面。
参考图12和图17，下电极10可以形成在基电极SE的暴露的表面上。基电极SE上的下电极10可以彼此分离。例如，形成下电极10的过程可以包括去除沉积在基电极SE之间的部分以暴露蚀刻停止层370的过程。下电极10可以覆盖基电极SE的侧壁和顶表面。下电极10可以与参考图1至图11描述的下电极10实质上相同，并且可以通过与图1至图11的下电极10实质上相同的方法形成。参考图17，下电极10可以与基电极SE的形状共形；例如，可以按照遵循基电极SE的形状的方式沉积下电极10。
参考图12和图18，可以形成介电层30以覆盖下电极10。介电层30可以共同地覆盖多个下电极10。介电层30可以与参考图1至图11描述的介电层30实质上相同，并且可以通过与图1至图11的介电层30实质上相同的方法形成。参考图16，介电层30可以与下电极10的形状共形；例如，可以按照遵循下电极10的形状的方式沉积介电层30。
参考图12和图19，可以在介电层30上形成上电极50。上电极50可以与参考图1至图11描述的上电极50实质上相同，并且可以通过与图1至图11的上电极50实质上相同的方法形成。参考图19，上电极可以与介电层30的形状共形和/或可以完全填充开口378h。可以通过形成上电极50来形成具有电容器CAP的半导体存储器器件，该电容器CAP包括基电极SE、下电极10、介电层30和上电极50。其他过程(未示出)可以包括平坦化上电极50的上表面(例如，通过回蚀和/或CMP工艺的平坦化)。电容器CAP可以用作、作为或对应于DRAM单元的存储元件；然而，示例实施例不限于此。
根据本发明构思的一些示例实施例，可以控制下电极的与介电层接触的接触表面，以减小半导体器件的漏电流并提高半导体器件的可靠性。
尽管已经参考示例实施例描述了本发明构思，但是对于本领域技术人员来说显而易见的是，在不脱离本发明构思的精神和范围的情况下，可以进行各种改变和修改。因此，应当理解的是，上述实施例不是限制性的而是说明性的。因此，本发明构思的范围将由所附权利要求及其等同物的最宽允许解释来确定，并且不应受限于或限制于之前的说明。

Claims (20)

1.一种半导体器件，包括：
电容器，包括下电极、上电极以及在所述下电极和所述上电极之间的介电层，
其中，所述下电极包括ABO3，其中“A”是第一金属元素，“B”是第二金属元素，所述第二金属元素的功函数大于所述第一金属元素的功函数；
所述介电层包括CDO3，其中“C”是第三金属元素，“D”是第四金属元素；
所述下电极包括交替且重复地堆叠的第一层和第二层；
所述第一层包括所述第一金属元素和氧；
所述第二层包括所述第二金属元素和氧；以及
所述介电层在第一接触表面处与所述下电极接触，所述第一接触表面与所述第二层相对应。
2.根据权利要求1所述的半导体器件，其中，所述第一接触表面具有{100}晶体平面。
3.根据权利要求1所述的半导体器件，其中，所述下电极和所述介电层中的每一个均具有钙钛矿晶体结构。
4.根据权利要求1所述的半导体器件，其中，所述介电层包括交替且重复地堆叠的第三层和第四层；
所述第三层包括所述第三金属元素和氧；
所述第四层包括所述第四金属元素和氧；以及
所述介电层在第二接触表面处与所述下电极接触，所述第二接触表面与所述第三层相对应。
5.根据权利要求4所述的半导体器件，其中，所述第四金属元素的功函数大于所述第三金属元素的功函数。
6.根据权利要求1所述的半导体器件，其中，所述第二金属元素的功函数大于所述第四金属元素的功函数。
7.根据权利要求1所述的半导体器件，其中，所述第二金属元素的功函数大于4.5eV且小于6eV。
8.根据权利要求1所述的半导体器件，其中，所述第一金属元素是Sr、Ba、La或Ca中的至少一种。
9.根据权利要求1所述的半导体器件，其中，所述第二金属元素是Ru、Mo、Ir、Co或Ni中的至少一种。
10.根据权利要求1所述的半导体器件，其中，所述第三金属元素是Ba、Sr或Ca中的至少一种。
11.根据权利要求1所述的半导体器件，其中，所述第四金属元素是Ti、Zr或Hf中的至少一种。
12.根据权利要求1所述的半导体器件，其中所述下电极的厚度在
Figure FDA0002723716130000021
至
Figure FDA0002723716130000022
之间。
13.根据权利要求1所述的半导体器件，其中，
所述电容器还包括基电极；以及
所述下电极覆盖所述基电极的侧壁和所述基电极的顶表面。
14.一种半导体器件，包括：
电容器，包括下电极、上电极以及在所述下电极和所述上电极之间的介电层，
其中，所述下电极包括第一金属元素、第二金属元素和氧；
所述介电层包括第三金属元素、第四金属元素和氧，
所述下电极包括交替且重复地堆叠的第一层和第二层；
所述第一层包括所述第一金属元素和氧，并且所述第二层包括所述第二金属元素和氧；
所述第一金属元素是Sr、Ba、La或Ca中的至少一种，并且所述第二金属元素是Ru、Mo、Ir、Co或Ni中的至少一种；以及
所述介电层在第一接触表面处与所述下电极接触，所述第一接触表面与所述第二层相对应。
15.根据权利要求14所述的半导体器件，其中，
所述介电层包括交替且重复地堆叠的第三层和第四层；
所述第三层包括所述第三金属元素和氧；
所述第四层包括所述第四金属元素和氧；以及
所述介电层在第二接触表面处接触所述下电极，所述第二接触表面对应于所述第三层或所述第四层中的一个层，所述第三层或所述第四层中的所述一个层的功函数小于所述第三层或所述第四层中的另一层的功函数。
16.根据权利要求14所述的半导体器件，其中，
所述第三金属元素是Ba、Sr或Ca中的至少一种；以及
所述第四金属元素是Ti、Zr或Hf中的至少一种。
17.根据权利要求14所述的半导体器件，其中，
所述电容器还包括基电极；以及
所述下电极覆盖所述基电极的侧壁和所述基电极的顶表面。
18.一种半导体器件，包括：
掩埋在基板的上部中的第一导线，所述第一导线沿第一方向延伸；
所述基板的上部中的有源部，所述有源部由器件隔离图案限定，所述有源部包括彼此间隔开的第一掺杂区和第二掺杂区，所述第一导线插入在所述第一掺杂区和所述第二掺杂区之间；
所述基板上的第二导线，所述第二导线沿与所述第一方向相交的第二方向延伸，所述第二导线连接到所述第一掺杂区；
接触件，连接到所述第二掺杂区；以及
电容器，通过所述接触件连接到所述第二掺杂区，
其中，所述电容器包括下电极、上电极以及在所述下电极和所述上电极之间的介电层；
所述下电极包括ABO3，其中“A”是第一金属元素，“B”是第二金属元素，所述第二金属元素的功函数大于所述第一金属元素的功函数；
所述介电层包括CDO3，其中“C”是第三金属元素，“D”是第四金属元素；
所述下电极包括交替且重复地堆叠的第一层和第二层，所述第一层包括所述第一金属元素和氧，所述第二层包括所述第二金属元素和氧；以及
所述介电层在第一接触表面处与所述下电极接触，所述第一接触表面与所述第二层相对应。
19.根据权利要求18所述的半导体器件，其中，
所述介电层包括交替且重复地堆叠的第三层和第四层；所述第三层包括所述第三金属元素和氧；以及所述第四层包括所述第四金属元素和氧；以及
所述第四金属元素的功函数大于所述第三金属元素的功函数。
20.根据权利要求18所述的半导体器件，其中，
所述第一金属元素是Sr、Ba、La或Ca中的至少一种；
所述第二金属元素是Ru、Mo、Ir、Co或Ni中的至少一种；
所述第三金属元素是Ba、Sr或Ca中的至少一种；以及
所述第四金属元素是Ti、Zr或Hf中的至少一种。
CN202011099855.6A 2019-12-24 2020-10-14 半导体器件及其制造方法 Pending CN113036037A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0174171 2019-12-24
KR1020190174171A KR20210082310A (ko) 2019-12-24 2019-12-24 반도체 소자 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
CN113036037A true CN113036037A (zh) 2021-06-25

Family

ID=73543032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011099855.6A Pending CN113036037A (zh) 2019-12-24 2020-10-14 半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US11804518B2 (zh)
EP (1) EP3843164A1 (zh)
JP (1) JP7354088B2 (zh)
KR (1) KR20210082310A (zh)
CN (1) CN113036037A (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111318A (ja) 1993-10-12 1995-04-25 Olympus Optical Co Ltd 強誘電体メモリ
KR100230418B1 (ko) * 1997-04-17 1999-11-15 윤종용 백금족 금속층 형성방법 및 이를 이용한 커패시터 제조방법
JP4011226B2 (ja) 1999-03-17 2007-11-21 株式会社東芝 半導体装置及びその製造方法
JP2001077326A (ja) 1999-08-31 2001-03-23 Toshiba Corp 半導体装置およびその製造方法
JP2001284542A (ja) 2000-03-30 2001-10-12 Seiko Epson Corp 強誘電体メモリ素子
JP2003243536A (ja) 2002-02-15 2003-08-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003264188A (ja) 2002-03-12 2003-09-19 Matsushita Electric Ind Co Ltd 成膜方法
US8049423B2 (en) * 2008-07-25 2011-11-01 Samsung Sdi Co., Ltd. Plasma display panel with improved luminance and low power consumption
US20100068509A1 (en) 2008-09-17 2010-03-18 Nanochip, Inc. Media having improved surface smoothness and methods for making the same
KR102322960B1 (ko) * 2015-07-15 2021-11-05 삼성전자주식회사 반도체 소자 제조 방법
US10074505B2 (en) 2016-01-14 2018-09-11 Wisconsin Alumni Research Foundation Perovskites as ultra-low work function electron emission materials
KR102621751B1 (ko) 2016-06-02 2024-01-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
EP3501038B1 (en) 2016-08-16 2021-12-01 Ramot at Tel-Aviv University Ltd. Heterostructure system and method of fabricating the same

Also Published As

Publication number Publication date
JP2021103772A (ja) 2021-07-15
EP3843164A1 (en) 2021-06-30
JP7354088B2 (ja) 2023-10-02
KR20210082310A (ko) 2021-07-05
US20240030277A1 (en) 2024-01-25
US20210193457A1 (en) 2021-06-24
US11804518B2 (en) 2023-10-31

Similar Documents

Publication Publication Date Title
US11929393B2 (en) Integrated circuit devices and methods of manufacturing the same
US10978552B2 (en) Semiconductor devices and method of manufacturing the same
US7482242B2 (en) Capacitor, method of forming the same, semiconductor device having the capacitor and method of manufacturing the same
US12009387B2 (en) Integrated circuit device and method of manufacturing the same
KR20060131516A (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR100818267B1 (ko) 커패시터, 이를 구비한 반도체 소자 및 그 제조 방법
KR20120042574A (ko) 반도체 소자 및 그 제조 방법
US20080054400A1 (en) Capacitor and method of manufacturing the same
EP3843164A1 (en) Semiconductor device and method of manufacturing the same
TWI835328B (zh) 積體電路裝置
US20220359643A1 (en) Semiconductor device and method for fabricating the same
US20240008254A1 (en) Semiconductor device
US20230111881A1 (en) Semiconductor device and method for fabricating the same
TW202407806A (zh) 半導體元件
KR20240096231A (ko) 집적회로 소자의 제조 방법
KR20220167016A (ko) 반도체 장치 및 그 제조 방법
KR20230140259A (ko) 집적회로 소자
KR20120093806A (ko) 반도체 소자 및 그 제조 방법
CN112993158A (zh) 电容器结构和包括该电容器结构的半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination