CN113035111A - 栅极驱动电路、驱动装置和显示装置 - Google Patents

Abstract

本申请提出一种栅极驱动电路、驱动装置和显示装置，其中，栅极驱动电路包括m个开关组、n个第一移位寄存器和m个第二移位寄存器，每一开关组包括n个第一开关单元，n个第一移位寄存器循环输出第一行扫描信号，同时每个第二移位寄存器控制对应每个第一受控节点连接的n个第一开关单元开启，使第一行扫描信号依次反馈至每条栅极线，实现逐行扫描驱动，栅极驱动电路仅需n+m个移位寄存器即可完成栅极驱动，相比于原栅极驱动电路需要n*m个移位寄存器，减少了移位寄存器的个数，降低了成本同时简化了制造工艺。

Description

栅极驱动电路、驱动装置和显示装置

技术领域

本申请属于栅极驱动技术领域，尤其涉及一种栅极驱动电路、驱动装置和显示装置。

背景技术

目前，传统的栅极驱动电路通过设置依次排列的N个移位寄存器，N个移位寄存器对应连接显示面板的N条扫描线，并输出行扫描信号以逐次开启各行像素单元。

但是，栅极驱动电路驱动每一行像素单元需要一个移位寄存器，导致成本高并且制造工艺复杂。

发明内容

本申请的目的在于提供一种栅极驱动电路，旨在解决传统的栅极驱动电路存在的成本高以及制造工艺复杂的问题。

本申请实施例的第一方面提了一种栅极驱动电路，应用于显示面板，包括：

m个开关组，每一所述开关组包括n个第一开关单元，每个所述第一开关单元的输出端用于与所述显示面板的一条栅极线对应连接，每一所述开关组的n个第一开关单元的受控端共接构成一个第一受控节点，每一所述m个开关组中的第i个第一开关单元的输入端共接构成第i个输入节点，其中，m和n为正整数，i＝1,2,…,n；

n个第一移位寄存器，所述n个第一移位寄存器依次连接并分别与n个所述输入节点一一连接，所述n个第一移位寄存器用于根据第一起始信号和第一时钟脉冲信号依次输出第一行扫描信号至每个所述输入节点并循环；

m个第二移位寄存器，所述m个第二移位寄存器依次连接并分别与m个所述受控节点一一连接，所述m个第二移位寄存器根据第二起始信号和第二时钟脉冲信号依次输出第二行扫描信号至每个所述第一受控节点，以依次触发与每个所述第一受控节点连接的n个第一开关单元开启，使所述第一行扫描信号依次反馈至每条所述栅极线。

在一个实施例中，所述第一时钟脉冲信号与所述第二时钟脉冲信号的占空比比值为n：1，n大于1。

在一个实施例中，所述栅极驱动电路还包括n/2个第二开关单元，所述第一移位寄存器两两分为一组，每一所述第二开关单元并联在每组内的两个第一移位寄存器的输出端之间，各所述第二开关单元的受控端并联构成第二受控节点，各所述第二开关单元用于接收控制信号同时导通或者关断。

在一个实施例中，所述栅极驱动电路还包括预充电电路，所述预充电电路包括m-1个第一单向导通单元和m-1个第二单向导通单元；

所述m-1个第一单向导通单元分别一一并接在所述m个第二移位寄存器的相邻的信号输出端之间，每一所述第二单向单通单元分别一一单向连接在第二个移位寄存器至第m个移位寄存器的输出端上，每一所述第一单向导通单元的正输入端与前一个第二移位寄存器的输出端或者一个第二单向导通单元的正输出端连接，每一所述第一单向导通单元的负输出端与另一个第二单向导通单元的负输出端连接；

每一所述第一单向导通单元，用于在前一个第二移位寄存器输出第二行扫描信号时将前一个第二移位寄存器输出的第二行扫描信号同步输出至下一个第二移位寄存器所连接的受控节点，以使所述显示面板中相邻n行中的两个薄膜晶体管开启进行数据信号的充电和预充电。

在一个实施例中，所述第一单向导通单元和第二单向导通单元均为二极管。

在一个实施例中，所述预充电电路还包括m-1个第三开关单元，每一所述第三开关单元连接在每一所述第一单向导通单元的前级，各所述第三开关单元的受控端共接构成第三受控节点；

各所述第三开关单元用于接收控制信号同时导通或者关断。

在一个实施例中，所述栅极驱动电路还包括用于输入第一行扫描方向控制信号的第一信号输入端，所述第一信号输入端分别与n个第一移位寄存器的信号端连接；

所述n个第一移位寄存器，还用于根据所述第一行扫描方向控制信号以第一方向依次输出所述第一行扫描信号或者以第二方向依次输出所述第一行扫描信号，所述第一方向和所述第二方向反向。

在一个实施例中，所述栅极驱动电路还包括用于输入第二行扫描方向控制信号的第二信号输入端，所述第二信号输入端分别与m个第二移位寄存器的信号端连接；

所述m个第二移位寄存器，还用于根据所述第二行扫描方向控制信号以第三方向依次输出所述第二行扫描信号或者以第四方向依次输出所述第二行扫描信号，所述第三方向和所述第四方向反向。

本申请实施例的第二方面提了一种驱动装置，驱动装置包括时序控制器、源极驱动电路和如上所述的栅极驱动电路；

所述时序控制器分别与所述源极驱动电路和所述栅极驱动电路连接，所述源极驱动电路与所述显示面板的多条数据线连接，所述栅极驱动电路与所述显示面板的多条栅极线连接。

本申请实施例的第三方面提了一种显示装置，显示装置包括显示面板和如上所述的驱动装置。

本申请实施例与现有技术相比存在的有益效果是：上述的栅极驱动电路通过n个第一移位寄存器循环输出第一行扫描信号，同时每个第二移位寄存器控制对应每个第一受控节点连接的n个第一开关单元开启，使第一行扫描信号依次反馈至每条栅极线，实现逐行扫描驱动，栅极驱动电路仅需n+m个移位寄存器即可完成栅极驱动，相比于原栅极驱动电路需要n*m个移位寄存器，减少了移位寄存器的个数，降低了成本同时简化了制造工艺。

附图说明

图1为本申请实施例提供的栅极驱动电路的第一种结构示意图；

图2为图1所示的栅极驱动电路中时钟脉冲信号的波形示意图；

图3为本申请实施例提供的栅极驱动电路的第二种结构示意图；

图4为显示面板的第一种像素单元极性变化的示意图；

图5为显示面板的第二种像素单元极性变化的示意图；

图6为本申请实施例提供的栅极驱动电路的第三种结构示意图；

图7为本申请实施例提供的栅极驱动电路的第四种结构示意图；

图8为本申请实施例提供的驱动装置的结构示意图。

具体实施方式

为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

本申请实施例的第一方面提了一种栅极驱动电路100，应用于显示面板1。

如图1所示，图1为本申请实施例提供的栅极驱动电路100的第一种结构示意图，本实施例中，栅极驱动电路100包括：

m个开关组，包括开关组11至开关组，每一开关组包括n个第一开关单元，每个第一开关单元的输出端用于与显示面板1的一条栅极线对应连接，每一开关组的n个第一开关单元的受控端共接构成一个第一受控节点，每一m个开关组中的第i个第一开关单元的输入端共接构成第i个输入节点，其中，m和n为正整数，i＝1,2,…,n；

n个第一移位寄存器，n个第一移位寄存器依次连接并分别与n个输入节点一一连接，n个第一移位寄存器用于根据第一起始信号STV1和第一时钟脉冲信号CLK1依次输出第一行扫描信号至每个输入节点并循环；

m个第二移位寄存器，m个第二移位寄存器依次连接并分别与m个受控节点一一连接，m个第二移位寄存器根据第二起始信号STV2和第一时钟脉冲信号CLK2依次输出第二行扫描信号至每个第一受控节点，以依次触发与每个第一受控节点连接的n个第一开关单元开启，使第一行扫描信号依次反馈至每条栅极线。

本实施例中，n个第一移位寄存器包括第一位第一移位寄存器110至第n位第一移位寄存器，m个第二移位寄存器包括第一位第二移位寄存器210至第m位第二移位寄存器，每一m个开关组中的第i个第一开关单元的输入端共接构成第i个输入节点，即第一开关组11的第一位第一开关单元K1_{1_1}、第二开关组12的第一位第一开关单元K1_{2_1}至第m开关组的第一位第一开关单元K1_{m_1}的输入端共接形成第一个输入节点，第一开关组11的第二位第一开关单元K1_{1_2}、第二开关组12的第二位第一开关单元K1_{2_2}至第m开关组的第二位第一开关单元K1_{m_2}的输入端共接形成第二个输入节点，以此类推，每一开关组包括n个第一开关单元，从而构成n个输入节点，n个输入节点依次排列，并分别与n个第一移位寄存器的输出端依次连接，即第一个输入节点与第一位第一移位寄存器110的输出端连接，第二个输入节点与第二位第一移位寄存器120的输出端连接，直至第n个输入节点与第n位第一移位寄存器连接。

同时，每一开关组内的各第一开关单元的受控端共接，m个开关组形成m个第一受控节点，m个第一受控节点分别与m个第二移位寄存器的输出端依次连接，即第一开关组11的各第一开关单元K1_{1_1}～K1_{1_n}的受控端形成的第一个第一受控节点与第一位第二移位寄存器210的输出端连接，第二开关组的各第一开关单元K1_{2_1}～K1_{2_n}的受控端形成的第二个第一受控节点与第二位第二移位寄存器220的输出端连接，直至第m位开关组的各第一开关单元的受控端形成的第m个第一受控节点与第m位第二移位寄存器的输出端连接。

开关组可以理解为构成等同于m行n列的开关阵列，第二移位寄存器用于逐行输出第二行扫描信号以控制每一行的n个第一开关单元同时导通和关断，同时，第一移位寄存器逐列输出第一行扫描信号至各个输入节点，并循环输出，从而实现第一行扫描信号依次输出至显示面板1的各栅极线中，实现逐行扫描。

例如，以第一位第二移位寄存器210至第m位第二移位寄存器为扫描方向，第一位第二移位寄存器210接收到第一时钟脉冲信号CLK2以及第二起始信号STV2时，第一位第二移位寄存器210输出第二行扫描信号至第一开关组11的第一第一开关单元K1_{1_1}至第n第一开关单元K1_{1_n}，n个第一开关单元同时触发导通，同时第二行扫描信号作为第二位第二移位寄存器220的起始信号，从而实现逐行开启输出第二行扫描信号，在第二位第二移位寄存器220输出第二行扫描信号前，第一位第一移位寄存器110至第n位第一移位寄存器根据接收到的第一起始信号STV1和第一时钟脉冲信号CLK1依次输出第一行扫描信号，从而依次输出n个第一行扫描信号至显示面板1的第一栅极线至第n栅极线，m个第二移位寄存器依次输出第二行扫描信号控制m个开关组的依次导通，n个第一移位寄存器作为整体在两个第二行扫描信号输出间隔之间循环输出，从而输出N个第一行扫描信号至显示面板1的N个栅极线，以对显示面板1进行逐行开启控制。

通过设置n个第一移位寄存器和m个第二移位寄存器以及m个开关组，栅极驱动电路100只需m+n个移位寄存器即可实现行扫描信号的逐行输出，无需设置N个移位寄存器以逐行输出行扫描信号，其中N＝m*n，n大于1，减少了移位寄存器的个数，从而达到降低设计成本和简化制造工艺的目的。

n的个数可根据设计成本、走线需求以及显示面板1的类型对应设计，例如当显示面板1包括依次排列的1080个栅极线，n可选择4、6、8、10等，但是选择10时，走线复杂，根据成本和走线需求最佳选择4，即栅极驱动电路100需要4+1080/4＝274个移位寄存器，根据不同类别的显示面板1、设计成本和走线需求可对应选择n的个数，具体不做限制。

各第一开关单元可选择具备受控通断的开关电路，在一个实施例中，第一开关单元为电子开关管，可选择三极管、MOS管，为了实现高效驱动，在一个实施例中，第一开关单元为MOS管。

在一个实施例中，为了实现n个第一移位寄存器作为整体在两个第二行扫描信号输出间隔之间循环输出，如图2所示，第一时钟脉冲信号CLK1与第一时钟脉冲信号CLK2的占空比比值为n：1，n大于1。

具体地，在第一个时钟脉冲信号的上升沿到来时，第一位第二移位寄存器210输出第二行扫描信号至第一开关组的各第一开关单元，同时，第一行扫描信号的上升沿在两个第二行扫描信号之间设置有n个，即第一位第一移位寄存器110至第n位第一移位寄存器在两个第二行扫描信号之间依次输出n个第一行扫描信号至第一开关组的第一个第一开关单元K1_{1_1}至第一组第n个第一开关单元K1_{1_n}，并经各第一开关单元依次输出至显示面板1的第一栅极线至第n栅极线，以此类推，每一第二行扫描信号输出后，n个第一行扫描信号循环依次，最终输出N个第一行扫描信号至显示面板1的N个栅极线上，实现逐行开启，其中，N＝m*n。

其中，n的大小根据不同类别的显示面板1、设计成本和走线需求可对应选择n的个数，具体不做限制。

本实施例中，显示面板1中包括M列*N行像素单元，其中，M为显示面板1中像素单元的列数，N为显示面板1中像素单元的行数同时为栅极线的数量，为了实现不同的分辨率和工作模式，如图3所示，在一个实施例中，栅极驱动电路还包括n/2个第二开关单元(例如第二开关单元K21和K22等)，第一移位寄存器两两分为一组，每一第二开关单元并联在每组内的两个第一移位寄存器的输出端之间，各第二开关单元的受控端并联构成第二受控节点Q，各第二开关单元用于接收控制信号同时导通或者关断。

正常情况下，显示面板1的画面的刷新频率为60HZ，例如，UD屏即4K*2K的LCD屏有3840*2160像素，刷新频率一般为60Hz，小尺寸UD屏(如32寸)，为了实现小尺寸UD显示屏同时支持4K*1K，120Hz工作模式，即一帧的行数由2160变1080，且一帧时间由1/60秒变成了1/120秒，需将相邻两行像素单元合成一行像素单元，即3840*1080个像素单元，本实施例中，通过第二开关单元将两个第一移位寄存器的输出端连接，在第一行扫描信号输出至显示面板1的栅极线时可同时开启连接的两行薄膜晶体管，进而实现两行像素单元的充电，同时，将第一时钟脉冲信号和第二时钟脉冲信号的刷新频率翻倍，从而实现显示面板1工作在4K*1K，120Hz工作模式，增多了显示面板1的工作模式，实现了显示面板1的显示多样性。

如图4所示，图4为显示面板1的第一种像素单元极性变化的示意图，在同一帧画面中显示面板1的数据线上的数据信号的电压极性不变，且在相邻帧画面中进行极性正负切换，因此，当显示面板1的数据信号如图4变化时，栅极驱动电路可不做变化。

如图5所示，图5为显示面板1的第二种像素单元极性变化的示意图，在同一帧画面中显示面板1的数据线上的电压极性在相邻行开启时极性翻转，此时，为了减少正式充电所需时间，可增加对应的预充电电路，如图6所示，在一个实施例中，栅极驱动电路还包括预充电电路，预充电电路包括m-1个第一单向导通单元(D11、D12、D13等)和m-1个第二单向导通单元(D21、D22、D23等)；

m-1个第一单向导通单元分别一一并接在m个第二移位寄存器的相邻的信号输出端之间，每一第二单向单通单元分别一一单向连接在第二个移位寄存器至第m个移位寄存器的输出端上，每一第一单向导通单元的正输入端与前一个第二移位寄存器的输出端或者一个第二单向导通单元的正输出端连接，每一第一单向导通单元的负输出端与另一个第二单向导通单元的负输出端连接；

每一第一单向导通单元，用于在前一个第二移位寄存器输出第二行扫描信号时将前一个第二移位寄存器输出的第二行扫描信号同步输出至下一个第二移位寄存器所连接的受控节点，以使显示面板1中相邻n行中的两个薄膜晶体管开启进行数据信号的充电和预充电。

举例说明，当第一位第二移位寄存器210从输出端口e输出第二行扫描信号至第一个第一开关单元K1-11时，第二行扫描信号同样经过一个第一单向导通单元D11输入至相邻开关组中的第一个第一开关单元K1-21，此时两个开关单元同时开启，第一位第一移位寄存器110通过输出端口a输出的第一行扫描信号同时经过两个开关单元输入至显示面板1的第一行栅极线和第五行扫描线，从而使得第五行的扫描信号提前开启，提前使该行控制的像素电压朝当前帧的目标电压翻转，抵消扫描线负载导致的栅信号延迟，进一步提高像素充电率。

以此类推，第一单向导通单元将前一个第二移位寄存器输出的第二行扫描信号提前输出至下一个受控节点，使得与该受控节点以及接收到第一行扫描信号的输入节点连接的第一开关单元提前开启，以及第二行扫描信号提前输出至相隔n行的栅极线，显示面板1中相邻n行中的两个薄膜晶体管开启进行数据信号的充电和预充电。

第二单向导通单元用于进行信号隔离，避免第二行扫描信号回馈至第二移位寄存器以及非相邻的受控节点。

第一单向导通单元和第二单向导通单元均可为光耦、二极管等单向输出结构，在一个实施例中，第一单向导通单元和第二单向导通单元均为二极管。

请继续参阅图6，在一个实施例中，为了提高显示面板1的多样性和兼容性，预充电电路还包括m-1个第三开关单元(K31、K32、K33等)，每一第三开关单元连接在每一第一单向导通单元的前级，各第三开关单元的受控端共接构成第三受控节点；

各第三开关单元用于接收控制信号同时导通或者关断。

本实施例中，可通过输出不同的控制信号控制各第三开关单元同时导通或者关断，进而使得显示面板1满足如图4和图5所示的像素单元极性变化的情况，当各第三开关单元关断时，栅极驱动电路可应用于如图4所示的显示面板1，当各开关单元导通时，栅极驱动电路应用于如图5所示需预充电的显示面板1，根据显示需求，可对应切换第三开关单元的开关状态，提高栅极驱动电路以及对应显示面板1的显示多样性和兼容性。

为了实现双向扫描驱动，在一个实施例中，第一移位寄存器和第二移位寄存器均为双向移位寄存器，即m个第二移位寄存器可根据接收到的行扫描方向控制信号对应从第一位第二移位寄存器210至第m位第二移位寄存器依次开启，或者从第m位第二移位寄存器至第一位第二移位寄存器210依次开启，以对应触发各个开关组的顺序开启，同时，第一移位寄存器可根据接收到的行扫描方向控制信号对应从第一位第一移位寄存器110至第n位第一移位寄存器依次开启，或者从第n位第一移位寄存器至第一位第一移位寄存器110依次开启并循环，因此，如图1所示，在一个实施例中，栅极驱动电路100还包括用于输入第一行扫描方向控制信号U/D1的第一信号输入端，第一信号输入端分别与n个第一移位寄存器的信号端连接；

n个第一移位寄存器，还用于根据第一行扫描方向控制信号U/D1以第一方向依次输出第一行扫描信号或者以第二方向依次输出第一行扫描信号，第一方向和第二方向反向，第一方向和第二方向对应于第一位第一移位寄存器110至第n位第一移位寄存器和第n位第一移位寄存器至第一位第一移位寄存器110。

栅极驱动电路100还包括用于输入第二行扫描方向控制信号U/D2的第二信号输入端，第二信号输入端分别与m个第二移位寄存器的信号端连接；

m个第二移位寄存器，还用于根据第二行扫描方向控制信号U/D2以第三方向依次输出第二行扫描信号或者以第四方向依次输出第二行扫描信号，第三方向和第四方向反向，第三方向和第四方向对应于第一位第二移位寄存器210至第m位第二移位寄存器依次开启和从第m位第二移位寄存器至第一位第二移位寄存器210。

如图7所示，为了实现使能输出，在一个实施例中，栅极驱动电路100还包括N个与门(U1至UN)和用于输入使能信号OE的第三信号输入端，第三信号输入端分别与每一与门的第一信号输入端连接，每一与门的第二信号输入端与一个第一开关单元的输出端连接，其中，N＝m×n；

每一与门，用于在使能信号OE为高电平时输出第一行扫描信号，在使能信号OE为低电平时截止时输出第一行扫描信号，即使能信号OE为高电平时允许第一行扫描信号的输出。

请继续参阅图7，在一个实施例中，栅极驱动电路100还包括N个电平转换器(包括L/S1至L/S N)、N个输出缓冲器(包括BUF1至BUF N)、用于输入行输出高电平信号Vgh的第四信号输入端和用于输入行输出低电平信号Vgl的第五信号输入端，每一电平转换器分别连接第四信号输入端和第五信号输入端，每一电平转换器还与一个与门连接，N个输出缓冲器分别与N个电平转换器一一对应连接；

电平转换器，用于将与门输出的第一行扫描信号转换为行输出高电平信号和行输出低电平信号；

输出缓冲器，用于对电平转换器输出的电平信号进行功率放大。

本实施例中，电平转换器依次连接，并将第一行扫描信号中的0V低电平和3.3V分别转换为约-8V的低电平信号Vgl以及约30V的高电平信号Vgh，实现电平转换的功能，同时，输出缓冲器用于通过模拟缓冲放大器增加第一行扫描信号的驱动能力。

如图8所示，本申请还提出一种驱动装置2，该驱动装置2包括时序控制器300、源极驱动电路200和栅极驱动电路100，该栅极驱动电路100的具体结构参照上述实施例，由于本驱动装置2采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。其中，时序控制器300分别与源极驱动电路200和栅极驱动电路100连接，源极驱动电路200与显示面板1的多条数据线连接，栅极驱动电路100与显示面板1的多条栅极线连接。

本实施例中，时序控制器300把从外部接收的数据信号、控制信号以及时钟信号转换成适合于栅极驱动电路100和源极驱动电路200的数据信号、控制信号、时钟信号，实现显示面板1的图像显示。

本申请还提出一种显示装置，该显示装置包括显示面板1和驱动装置2，该驱动装置2的具体结构参照上述实施例，由于本显示装置采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种栅极驱动电路，其特征在于，应用于显示面板，包括：

m个开关组，每一所述开关组包括n个第一开关单元，每个所述第一开关单元的输出端用于与所述显示面板的一条栅极线对应连接，每一所述开关组的n个第一开关单元的受控端共接构成一个第一受控节点，每一所述m个开关组中的第i个第一开关单元的输入端共接构成第i个输入节点，其中，m和n为正整数，i＝1,2,…,n；

n个第一移位寄存器，所述n个第一移位寄存器依次连接并分别与n个所述输入节点一一连接，所述n个第一移位寄存器用于根据第一起始信号和第一时钟脉冲信号依次输出第一行扫描信号至每个所述输入节点并循环；

m个第二移位寄存器，所述m个第二移位寄存器依次连接并分别与m个所述受控节点一一连接，所述m个第二移位寄存器根据第二起始信号和第二时钟脉冲信号依次输出第二行扫描信号至每个所述第一受控节点，以依次触发与每个所述第一受控节点连接的n个第一开关单元开启，使所述第一行扫描信号依次反馈至每条所述栅极线。

2.如权利要求1所述的栅极驱动电路，其特征在于，所述第一时钟脉冲信号与所述第二时钟脉冲信号的占空比比值为n：1，n大于1。

3.如权利要求1所述的栅极驱动电路，其特征在于，所述栅极驱动电路还包括n/2个第二开关单元，所述第一移位寄存器两两分为一组，每一所述第二开关单元并联在每组内的两个第一移位寄存器的输出端之间，各所述第二开关单元的受控端并联构成第二受控节点，各所述第二开关单元用于接收控制信号同时导通或者关断。

4.如权利要求1所述的栅极驱动电路，其特征在于，所述栅极驱动电路还包括预充电电路，所述预充电电路包括m-1个第一单向导通单元和m-1个第二单向导通单元；

所述m-1个第一单向导通单元分别一一并接在所述m个第二移位寄存器的相邻的信号输出端之间，每一所述第二单向单通单元分别一一单向连接在第二个移位寄存器至第m个移位寄存器的输出端上，每一所述第一单向导通单元的正输入端与前一个第二移位寄存器的输出端或者一个第二单向导通单元的正输出端连接，每一所述第一单向导通单元的负输出端与另一个第二单向导通单元的负输出端连接；

每一所述第一单向导通单元，用于在前一个第二移位寄存器输出第二行扫描信号时将前一个第二移位寄存器输出的第二行扫描信号同步输出至下一个第二移位寄存器所连接的受控节点，以使所述显示面板中相邻n行中的两个薄膜晶体管开启进行数据信号的充电和预充电。

5.如权利要求4所述的栅极驱动电路，其特征在于，所述第一单向导通单元和第二单向导通单元均为二极管。

6.如权利要求4所述的栅极驱动电路，其特征在于，所述预充电电路还包括m-1个第三开关单元，每一所述第三开关单元连接在每一所述第一单向导通单元的前级，各所述第三开关单元的受控端共接构成第三受控节点；

各所述第三开关单元用于接收控制信号同时导通或者关断。

7.如权利要求1所述的栅极驱动电路，其特征在于，所述栅极驱动电路还包括用于输入第一行扫描方向控制信号的第一信号输入端，所述第一信号输入端分别与n个第一移位寄存器的信号端连接；

所述n个第一移位寄存器，还用于根据所述第一行扫描方向控制信号以第一方向依次输出所述第一行扫描信号或者以第二方向依次输出所述第一行扫描信号，所述第一方向和所述第二方向反向。

8.如权利要求2所述的栅极驱动电路，其特征在于，所述栅极驱动电路还包括用于输入第二行扫描方向控制信号的第二信号输入端，所述第二信号输入端分别与m个第二移位寄存器的信号端连接；

所述m个第二移位寄存器，还用于根据所述第二行扫描方向控制信号以第三方向依次输出所述第二行扫描信号或者以第四方向依次输出所述第二行扫描信号，所述第三方向和所述第四方向反向。

9.一种驱动装置，其特征在于，包括时序控制器、源极驱动电路和如权利要求1～8任一项所述的栅极驱动电路；

所述时序控制器分别与所述源极驱动电路和所述栅极驱动电路连接，所述源极驱动电路与所述显示面板的多条数据线连接，所述栅极驱动电路与所述显示面板的多条栅极线连接。

10.一种显示装置，其特征在于，包括显示面板和如权利要求9所述的驱动装置。

Images