CN115578985A - 时钟信号生成电路及液晶显示面板的驱动控制电路、方法 - Google Patents

Abstract

本申请公开了时钟信号生成电路及液晶显示面板的驱动控制电路、方法，该时钟信号生成电路包括：开关电路接收第一控制信号，以基于第一控制信号输出第一开关信号；输入电路连接开关电路，接收第二电平信号和第一电平信号，基于第一开关信号输出第一电平信号或第二电平信号；输出电路连接于输入电路与第三电平信号之间，基于第二控制信号输出第一输出电平信号或第三电平信号；其中，第一电平信号的电压值小于第二电平信号的电压值且大于第三电平信号的电压值。本申请通过时钟信号生成电路基于第一控制信号与第二控制信号，依次输出第三电平信号、第二电平信号、第一电平信号以及第三电平信号，以实现对时钟信号的动态调节。

Description

时钟信号生成电路及液晶显示面板的驱动控制电路、方法

技术领域

本申请涉及液晶显示技术领域，特别是涉及时钟信号生成电路及液晶显示面板的驱动控制电路、方法。

背景技术

液晶显示装置(LCD，Liquid Crystal Display)逐渐取代传统的阴极射线管(CRT)显示器。特别地，以薄膜晶体管(TFT，Thin Film Transistor)液晶显示装置为例，其包括：液晶显示面板和驱动电路。液晶显示面板包括多条栅极线与多条数据线，且相邻的两条栅极线与相邻的两条数据线交叉形成一个像素单元，每个像素单元至少包括一个薄膜晶体管；驱动电路包括栅极驱动电路和源极驱动电路。具体地，栅极驱动电路通过与栅极线电性连接，以向栅极线送出栅极驱动信号，依序将每一行的扫描线上的TFT打开，然后由源极驱动电路同时将一整行的像素单元充电到各自所需的电压，以显示不同的灰阶。

其中，栅极驱动电路包括多个TFT开关元件，栅极驱动电路利用时序信号向多个TFT开关元件的栅极施加高电平信号或低电平信号，以控制多个TFT开关元件的导通与关闭，从而输出理想的栅极驱动信号。为了保证显示正常，供栅极驱动电路的开启电压需要大于TFT开关元件的导通电压Vth。但是，在实际应用中由于栅极线存在一定的阻抗，并且会和其他镀层存在一些寄生电容，从而导致存在RC delay(电阻电容延迟)，使得到达TFT开关元件的实际波形的高电平很难达到TFT开关元件的导通电压Vth，从而导致TFT开关元件工作在亚阈值区，无法输出正确的栅极驱动信号，进而导致液晶显示屏无法正常开启。

现有技术通常通过提高输入给TFT开关元件开启脉冲(CK)的高电平，即提高VGH电压，使得TFT开关元件的实际波形的高电平达到TFT开关元件的导通电压Vth，但是单纯提高VGH电压，会增加液晶显示屏的功耗，并且由于电压升高会造成电流增大，导致液晶显示面板的阵列基板上集成有栅极驱动电路的区域会存在热损耗增大造成的温度升高，存在一定的安全隐患。

发明内容

本申请至少提供时钟信号生成电路及液晶显示面板的驱动控制电路、方法，用于解决现有技术中栅极驱动电路的TFT开关元件的开启电压难以达到导通电压，导致液晶显示屏无法正常开启，以及降低提高VGH电压时导致液晶显示面板的功耗并改善热损耗增大的问题。

本申请第一方面提供了一种时钟信号生成电路，该时钟信号生成电路包括：

开关电路，连接于第一电平信号与地电平之间，接收第一控制信号，以基于第一控制信号输出第一开关信号；

输入电路，连接开关电路，接收第二电平信号和第一电平信号，基于第一开关信号输出第一电平信号或第二电平信号，以形成输入电路输出的第一输出电平信号；

输出电路，连接于输入电路与第三电平信号之间，接收第二控制信号以及第一输出电平信号，基于第二控制信号输出第一输出电平信号或第三电平信号；其中，第二电平信号的电压值大于第一电平信号的电压值，第一电平信号的电压值大于第三电平信号的电压值；

其中，时钟信号生成电路基于第一控制信号与第二控制信号，依次输出第三电平信号、第二电平信号、第一电平信号以及第三电平信号。

可选地，输入电路包括第一开关管与第二开关管；

其中，第一开关管的第一通路端接收第二电平信号，第二开关管的第一通路端接收第一电平信号，第一开关管的控制端连接第二开关管的控制端与开关电路的输出端，第一开关管的第二通路端连接第二开关管的第二通路端，以形成输入电路的输出端。

可选地，输出电路包括第三开关管与第四开关管；

其中，第三开关管的第一通路端连接输入电路的输出端，第三开关管的控制端连接第四开关管的控制端，以接收第二控制信号，第四开关管的第二通路端接收第三电平信号；第三开关管的第二通路端连接第四开关管的第一通路端，以形成输出电路的输出端。

可选地，开关电路包括第五开关管与电阻；

其中，电阻的一端接收第一电平信号，电阻的另一端连接第五开关管的第一通路端，以形成开关电路的输出端；第五开关管的第二通路端连接地电平，第五开关管的控制端接收第一控制信号。

可选地，第一开关管、第三开关管以及第五开关管为NMOS晶体管，第二开关管和第四开关管为PMOS晶体管。

本申请第二方面提供了一种液晶显示面板的驱动控制电路，该驱动控制电路包括：

电平转换模块，用于将输入电压转化为多个控制信号；

时钟信号生成模块，连接电平转换模块，时钟信号生成模块包括多个如上述的时钟信号生成电路，基于多个控制信号输出对应的电平信号；

栅极驱动模块，连接时钟信号生成模块，以基于对应的电平信号导通，开启液晶显示面板。

可选地，时钟信号生成模块包括第一时钟信号生成电路和第二时钟信号生成电路，第一时钟信号生成电路的开关电路所接收的第一控制信号为第二时钟信号生成电路的输出电路所接收的第二控制信号。

可选地，第一时钟信号生成电路与第二时钟信号生成电路相邻设置或者间隔多个时钟信号生成电路设置。

本申请第三方面提供了一种液晶显示面板的驱动控制方法，应用于如上述的驱动控制电路，该驱动控制方法包括：

接收第一控制信号与第二控制信号；

基于第一控制信号与第二控制信号的电平，输出相应的电平信号；

基于电平信号控制栅极驱动模块导通，以开启液晶显示面板。

可选地，基于第一控制信号与第二控制信号的电平，输出相应的电平信号，包括：

在一个驱动周期的第一时间段，基于第一控制信号为低电平，且第二控制信号为低电平，输出第三电平信号；

在驱动周期的第二时间段，基于第一控制信号为低电平，且第二控制信号为高电平，输出第二电平信号；

在驱动周期的第三时间段，基于第一控制信号为高电平，且第二控制信号为高电平，输出第一电平信号；

在驱动周期的第四时间段，基于第一控制信号为高电平，且第二控制信号为低电平，输出第三电平信号。

本申请的有益效果是：区别于现有技术，本申请通过时钟信号生成电路基于第一控制信号与第二控制信号，依次输出第三电平信号、第二电平信号、第一电平信号以及第三电平信号至栅极驱动模块，由于第二电平信号的电压值大于第一电平信号的电压值，第一电平信号的电压值大于第三电平信号的电压值。即，本申请时钟信号生成电路基于第一控制信号与第二控制信号，在第一时间输出一个具有较大电压值的第二电平信号，使得栅极驱动模块的薄膜晶体管的开启电压急速提高，并在提高到一定程度时回调时钟信号生成电路输出的驱动电压，输出电压值小于第二电平信号的第一电平信号，使得栅极驱动模块的薄膜晶体管的开启电压持续提高。本申请能够实现栅极驱动模块的薄膜晶体管的开启电压的快速升压以达到薄膜晶体管的导通电压，增强栅极驱动模块的驱动能力，避免液晶显示屏无法正常开启，并且无需保持长时间的高压驱动，能够进一步降低提高电压所造成的功耗以及改善热损耗增大的问题。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本申请。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请时钟信号生成电路一实施例的结构示意图；

图2是本申请时钟信号生成电路另一实施例的结构示意图；

图3是本申请液晶显示面板的驱动控制电路一实施例的结构示意图；

图4是本申请液晶显示面板的驱动控制电路一实施例的另一结构示意图；

图5是本申请液晶显示面板的驱动控制电路的工作原理图；

图6是本申请液晶显示面板的驱动控制方法一实施例的流程示意图；

图7是图6中步骤S12的一实施例的具体流程示意图。

附图标记：时钟信号生成电路-10，开关电路-11，输入电路-12，输出电路-13，第一开关管-T1，第二开关管-T2，第三开关管-T3，第四开关管-T4，第五开关管-T5，电阻R，驱动控制电路-20，电平转换模块-21，时钟信号生成模块22，栅极驱动模块-23。

具体实施方式

为使本领域的技术人员更好地理解本申请的技术方案，下面结合附图和具体实施方式对本申请所提供的时钟信号生成电路及液晶显示面板的驱动控制电路、方法。做进一步详细描述。可以理解的是，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。

本申请提供一种时钟信号生成电路，连接液晶面板的栅极驱动模块，用于在液晶面板需要开启时，为栅极驱动模块的薄膜晶体管提供驱动电压，以解决现有技术中栅极驱动电路的TFT晶体管的开启电压难以达到导通电压，导致液晶显示屏无法正常开启，以及降低提高VGH电压时导致液晶显示面板的功耗和改善热损耗增大的问题。

请参阅图1，图1是本申请时钟信号生成电路一实施例的结构示意图。如图1所示，时钟信号生成电路10包括开关电路11、输入电路12以及输出电路13。其中，开关电路11连接输入电路12，输入电路12连接输出电路13，输出电路13输出驱动电压至栅极驱动模块。

具体地，开关电路11连接于第一电平信号VGH1与地电平之间，接收第一控制信号CK1，以基于第一控制信号CK1输出第一开关信号。

输入电路12接收第二电平信号VGH2和第一电平信号VGH1，基于开关电路11输出的第一开关信号输出第一电平信号VGH1或第二电平信号VGH2，以形成输入电路12输出的第一输出电平信号。

输出电路13接收第二控制信号CK2、输入电路12输出的第一输出电平信号以及第三电平信号VGL，并基于第二控制信号CK2输出第一输出电平信号或第三电平信号VGL，即第一电平信号VGH1、第二电平信号VGH2或第三电平信号VGL。

其中，第二电平信号VGH2的电压值大于第一电平信号VGH1的电压值，第一电平信号VGH1的电压值大于第三电平信号VGL的电压值。可选地，第一电平信号VGH1为常规栅极驱动电路的TFT晶体管的正常开启电压。

结合图1，进一步参阅图2，图2是本申请时钟信号生成电路另一实施例的结构示意图。如图2所示，输入电路12包括第一开关管T1与第二开关管T2，输出电路13包括第三开关管T3与第四开关管T4，开关电路11包括第五开关管T5与电阻R。

具体地，电阻R的一端接收第一电平信号VGH1，电阻R的另一端连接第五开关管T5的第一通路端，以形成开关电路11的输出端；第五开关管T5的第二通路端连接地电平，第五开关管T5的控制端接收第一控制信号CK1。

第一开关管T1的第一通路端接收第二电平信号VGH2，第二开关管T2的第一通路端接收第一电平信号VGH1，第一开关管T1的控制端连接第二开关管T2的控制端与开关电路11的输出端，即连接电阻R的另一端、第五开关管T5的第一通路端以及第二开关管T2的控制端。第一开关管T1的第二通路端连接第二开关管T2的第二通路端，以形成输入电路12的输出端。

第三开关管T3的第一通路端连接输入电路12的输出端，即连接第一开关管T1的第二通路端和第二开关管T2的第二通路端。第三开关管T3的控制端连接第四开关管T4的控制端，以接收第二控制信号CK2，第四开关管T4的第二通路端接收第三电平信号VGL；第三开关管T3的第二通路端连接第四开关管T4的第一通路端，以形成输出电路13的输出端，以输出驱动电压CK1_F。

可选地，本实施例第一开关管T1、第三开关管T3以及第五开关管T5为NMOS晶体管，第二开关管T2和第四开关管T4为PMOS晶体管。具体地，NMOS晶体管为高电平导通，PMOS晶体管为低电平导通。

其中，本实施例时钟信号生成电路10的电路工作原理具体如下：

当第一控制信号CK1与第二控制信号CK2均为低电平时，第五开关管T5和第三开关管T3截止，且第四开关管T4导通，此时输出电路13通过第四开关管T4接收第三电平信号VGL，则时钟信号生成电路10输出的驱动电压CK1_F具体为第三电平信号VGL。

当第一控制信号CK1为低电平，且第二控制信号CK2为高电平时，第四开关管T4和第五开关管T5截止，且第三开关管T3导通，此时第一开关管T1和第二开关管T2的控制端通过电阻R接收到第一电平信号VGH1，由于第一电平信号VGH1为高电平，则第一开关管T1导通，且第二开关管T2截止。即，第一开关管T1导通和第三开关管T3导通，则第二电平信号VGH2通过输入电路12的第一开关管T1传输至输出电路13，使得时钟信号生成电路10输出的驱动电压CK1_F具体为第二电平信号VGH2。

当第一控制信号CK1和第二控制信号CK2均为高电平时，第四开关管T4截止，且第五开关管T5和第三开关管T3导通，此时第一开关管T1和第二开关管T2的控制端通过第五开关管T5连接至地电平，则第一开关管T1截止，且第二开关管T2导通。即，第二开关管T2导通和第三开关管T3导通，则第一电平信号VGH1通过输入电路12的第二开关管T2传输至输出电路13，使得时钟信号生成电路10输出的驱动电压CK1_F具体为第一电平信号VGH1。

当第一控制信号CK1为高电平，且第二控制信号CK2为低电平时，第三开关管T3截止，且第五开关管T5和第四开关管T4导通，此时输出电路13通过第四开关管T4接收第三电平信号VGL，则时钟信号生成电路10输出的驱动电压CK1_F具体为第三电平信号VGL。

本申请时钟信号生成电路10基于第一控制信号CK1与第二控制信号CK2，以一定的时序关系依次输出第三电平信号VGL、第二电平信号VGH2、第一电平信号VGH1以及第三电平信号VGL至栅极驱动模块。具体地，在第一时间输出一个具有较大电压值的第二电平信号VGH2，使得栅极驱动模块的薄膜晶体管的开启电压急速提高，并在提高到一定程度时回调时钟信号生成电路10输出的驱动电压CK1_F，输出电压值小于第二电平信号VGH2的第一电平信号VGH1，使得栅极驱动模块的薄膜晶体管的开启电压持续提高，能够实现栅极驱动模块的薄膜晶体管的开启电压的快速升压以达到薄膜晶体管的导通电压，增强栅极驱动模块的驱动能力，避免液晶显示屏无法正常开启。同时，第二电平信号VGH2的输出仅占驱动周期的部分时间，使得时钟信号生成电路10无需保持长时间的高压驱动，能够进一步降低提高驱动电压所造成应用该时钟信号生成电路10的液晶面板的功耗以及改善热损耗增大的问题。

本申请还提供一种液晶显示面板的驱动控制电路，请参阅图3和图4，图3是本申请液晶显示面板的驱动控制电路一实施例的结构示意图，图4是本申请液晶显示面板的驱动控制电路一实施例的另一结构示意图。

如图3和图4所示，驱动控制电路20包括电平转换模块21、时钟信号生成模块22以及栅极驱动模块23。其中，时钟信号生成模块22包括多个如上述的时钟信号生成电路10，在此不再赘述。

具体地，电平转换模块21用于将液晶显示面板的输入电压CK_In转化为多个控制信号CK_O，例如CK1_O、CK2_O、CKn_O等等，具体与栅极驱动模块23所包含的薄膜晶体管的数量相关。

时钟信号生成模块22连接电平转换模块21，基于电平转换模块21输出的多个控制信号CK_O输出对应的电平信号CK_F。

栅极驱动模块23连接时钟信号生成模块22，具体分别与时钟信号生成模块22中对应的时钟信号生成电路10连接，以基于对应的电平信号CK_F导通对应的薄膜晶体管，产生栅极驱动信号以开启液晶显示面板。

可选地，在本实施例中，时钟信号生成模块22包括第一时钟信号生成电路和第二时钟信号生成电路，第一时钟信号生成电路的开关电路所接收的第一控制信号CK1为第二时钟信号生成电路的输出电路所接收的第二控制信号CK2。

具体可参阅图4，如图4所示，第一个时钟信号生成电路10所接收的第一控制信号CK1和第二控制信号CK2具体为CK2_O和CK1_O，而第二个时钟信号生成电路10所接收的第一控制信号CK1和第二控制信号CK2具体为CK3_O和CK2_O，则第一个时钟信号生成电路10和第二个时钟信号生成电路10即为一组第一时钟信号生成电路和第二时钟信号生成电路。同理，第二个时钟信号生成电路10和第三个时钟信号生成电路10、......、第n个时钟信号生成电路10和第n+1个时钟信号生成电路10均可分别为一组第一时钟信号生成电路和第二时钟信号生成电路。

其中，本实施例中的第一时钟信号生成电路与第二时钟信号生成电路可相邻设置或者间隔多个时钟信号生成电路10设置。如图4所示，当本实施例中的第一时钟信号生成电路与第二时钟信号生成电路为第一个时钟信号生成电路10和第二个时钟信号生成电路10时，则第一时钟信号生成电路与第二时钟信号生成电路为相邻设置；当本实施例中的第一时钟信号生成电路与第二时钟信号生成电路为第一个时钟信号生成电路10和最后一个时钟信号生成电路10时，则第一时钟信号生成电路与第二时钟信号生成电路间隔多个时钟信号生成电路10设置。

其中，本实施例驱动控制电路20的电路工作原理还可参阅图5，图5是本申请液晶显示面板的驱动控制电路的工作原理图。如图5所示，驱动控制电路20接收多个间隔相同时间的输入电压CK_In(时钟信号)，电平转换模块21将输入的多个输入电压CK_In进行电平转换，提高输入电压CK_In的波形的高低电平幅值，以得到多个间隔相同时间的控制信号CK_O，并输出至时钟信号生成模块22，此时控制信号CK_O的高电平为第一电平信号VGH1，控制信号CK_O的低电平为第三电平信号VGL。

时钟信号生成模块22进一步将控制信号CK_O的高电平的前半段继续拉高至第二电平信号VGH2，并在高电平的后半段降低电平，使其恢复到原来的高电平，以得到多个控制信号CK_O对应的电平信号CK_F，并将电平信号CK_F输出至栅极驱动模块23，控制栅极驱动模块23中对应的薄膜晶体管开启。

可选地，本实施例时钟信号生成模块22拉高高电平的时间可占整个高电平的一半。可选地，在其他实施例中，可根据薄膜晶体管的开启电压的电压值或升压速度设置第二电平信号VGH2的电压值以及占整个高电平周期的占空比。

本申请还提供一种液晶显示面板的驱动控制方法，具体可如图6所示，图6是本申请液晶显示面板的驱动控制方法一实施例的流程示意图。其中，本申请驱动控制方法的执行主体可以为上述的驱动控制电路20。

具体而言，如图6所示，本公开实施例的液晶显示面板的驱动控制方法可以包括以下步骤：

步骤S11：接收第一控制信号与第二控制信号。

其中，本实施例驱动控制电路20通过电平转换模块21将输入电压CK_In进行电平转换，以得到多个控制信号CK_O，并将多个控制信号CK_O两两组合，形成多组第一控制信号CK1与第二控制信号CK2，并对应输出至时钟信号生成模块22。

步骤S12：基于第一控制信号与第二控制信号的电平，输出相应的电平信号。

其中，本实施例时钟信号生成模块22基于所接收的第一控制信号CK1与第二控制信号CK2的电平的不同变化，输出相应的电平信号，具体工作原理如时钟信号生成电路10的电路工作原理，在此不再赘述。

可选地，具体基于第一控制信号CK1与第二控制信号CK2的电平，输出相应的电平信号的步骤还可如图7所示，图7是图6中步骤S12的一实施例的具体流程示意图。具体而言，包括以下步骤：

步骤S121：在一个驱动周期的第一时间段，基于第一控制信号为低电平，且第二控制信号为低电平，输出第三电平信号。

其中，由于控制信号CK_O为时钟信号，并且由图5可知控制信号CK_O为多个周期持续的时钟信号，因此将时钟信号的一个周期定义为一个驱动周期，将驱动周期划分为四个连续的时间段，第一时间段为持续保持低电平至控制信号CK_O变化为高电平之前的时间段。在第一时间段，当时钟信号生成电路10接收的第一控制信号CK1和第二控制信号CK2均为低电平，此时时钟信号生成电路10输出第三电平信号VGL。

步骤S122：在驱动周期的第二时间段，基于第一控制信号为低电平，且第二控制信号为高电平，输出第二电平信号。

其中，第二时间段为控制信号CK_O变化为高电平的前半段的时间段。在第二时间段，当时钟信号生成电路10接收的第一控制信号CK1为低电平，且第二控制信号CK2为高电平，此时时钟信号生成电路10输出第二电平信号VGH2。

步骤S123：在驱动周期的第三时间段，基于第一控制信号为高电平，且第二控制信号为高电平，输出第一电平信号。

其中，第三时间段为控制信号CK_O变化为高电平的后半段的时间段。在第三时间段，当时钟信号生成电路10接收的第一控制信号CK1和第二控制信号CK2均为高电平，此时时钟信号生成电路10输出第一电平信号VGH1。

步骤S124：在驱动周期的第四时间段，基于第一控制信号为高电平，且第二控制信号为低电平，输出第三电平信号。

其中，第四时间段为控制信号CK_O由高电平变化为低电平，且持续保持低电平的时间段。在第四时间段，当时钟信号生成电路10接收的第一控制信号CK1为高电平，且第二控制信号CK2为低电平，此时时钟信号生成电路10输出第三电平信号VGL。

进一步地，时钟信号生成电路10根据接收到的周期持续变化的控制信号CK_O，循环执行步骤S121-步骤S124。

步骤S13：基于电平信号控制栅极驱动模块导通，以开启液晶显示面板。

其中，本实施例时钟信号生成模块22根据步骤S12输出相应的电平信号至与不同时钟信号生成电路10对应连接的薄膜晶体管，使薄膜晶体管的开启电压达到薄膜晶体管的导通电压，使得薄膜晶体管导通，进而实现开启液晶显示面板。

以上仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种时钟信号生成电路，其特征在于，包括：

开关电路，连接于第一电平信号与地电平之间，接收第一控制信号，以基于所述第一控制信号输出第一开关信号；

输入电路，连接所述开关电路，接收第二电平信号和所述第一电平信号，基于所述第一开关信号输出所述第一电平信号或所述第二电平信号，以形成所述输入电路输出的第一输出电平信号；

输出电路，连接于所述输入电路与第三电平信号之间，接收第二控制信号以及所述第一输出电平信号，基于所述第二控制信号输出第一输出电平信号或所述第三电平信号；其中，所述第二电平信号的电压值大于所述第一电平信号的电压值，所述第一电平信号的电压值大于所述第三电平信号的电压值；

其中，所述时钟信号生成电路基于所述第一控制信号与所述第二控制信号，依次输出所述第三电平信号、所述第二电平信号、所述第一电平信号以及所述第三电平信号。

2.根据权利要求1所述的时钟信号生成电路，其特征在于，所述输入电路包括第一开关管与第二开关管；

其中，所述第一开关管的第一通路端接收所述第二电平信号，所述第二开关管的第一通路端接收所述第一电平信号，所述第一开关管的控制端连接所述第二开关管的控制端与所述开关电路的输出端，所述第一开关管的第二通路端连接所述第二开关管的第二通路端，以形成所述输入电路的输出端。

3.根据权利要求2所述的时钟信号生成电路，其特征在于，所述输出电路包括第三开关管与第四开关管；

其中，所述第三开关管的第一通路端连接所述输入电路的输出端，所述第三开关管的控制端连接所述第四开关管的控制端，以接收所述第二控制信号，所述第四开关管的第二通路端接收所述第三电平信号；所述第三开关管的第二通路端连接所述第四开关管的第一通路端，以形成所述输出电路的输出端。

4.根据权利要求3所述的时钟信号生成电路，其特征在于，所述开关电路包括第五开关管与电阻；

其中，所述电阻的一端接收所述第一电平信号，所述电阻的另一端连接所述第五开关管的第一通路端，以形成所述开关电路的输出端；所述第五开关管的第二通路端连接所述地电平，所述第五开关管的控制端接收所述第一控制信号。

5.根据权利要求4所述的时钟信号生成电路，其特征在于，所述第一开关管、所述第三开关管以及所述第五开关管为NMOS晶体管，所述第二开关管和所述第四开关管为PMOS晶体管。

6.一种液晶显示面板的驱动控制电路，其特征在于，包括：

电平转换模块，用于将输入电压转化为多个控制信号；

时钟信号生成模块，连接所述电平转换模块，所述时钟信号生成模块包括多个如权利要求1-5任一项所述的时钟信号生成电路，基于所述多个控制信号输出对应的电平信号；

栅极驱动模块，连接所述时钟信号生成模块，以基于所述对应的电平信号导通，开启所述液晶显示面板。

7.根据权利要求6所述的驱动控制电路，其特征在于，所述时钟信号生成模块包括第一时钟信号生成电路和第二时钟信号生成电路，所述第一时钟信号生成电路的开关电路所接收的第一控制信号为所述第二时钟信号生成电路的输出电路所接收的第二控制信号。

8.根据权利要求7所述的驱动控制电路，其特征在于，所述第一时钟信号生成电路与所述第二时钟信号生成电路相邻设置或者间隔多个所述时钟信号生成电路设置。

9.一种液晶显示面板的驱动控制方法，应用于如权利要求6-8任一项所述的驱动控制电路，其特征在于，包括：

接收第一控制信号与第二控制信号；

基于所述第一控制信号与所述第二控制信号的电平，输出相应的电平信号；

基于所述电平信号控制栅极驱动模块导通，以开启所述液晶显示面板。

10.根据权利要求9所述的驱动控制方法，其特征在于，所述基于所述第一控制信号与所述第二控制信号的电平，输出相应的电平信号，包括：

在一个驱动周期的第一时间段，基于所述第一控制信号为低电平，且所述第二控制信号为低电平，输出第三电平信号；

在所述驱动周期的第二时间段，基于所述第一控制信号为低电平，且所述第二控制信号为高电平，输出第二电平信号；

在所述驱动周期的第三时间段，基于所述第一控制信号为高电平，且所述第二控制信号为高电平，输出第一电平信号；

在所述驱动周期的第四时间段，基于所述第一控制信号为高电平，且所述第二控制信号为低电平，输出所述第三电平信号。

Images