CN113016062A - 适形膜的逐层生长方法 - Google Patents

适形膜的逐层生长方法 Download PDF

Info

Publication number
CN113016062A
CN113016062A CN201980074265.7A CN201980074265A CN113016062A CN 113016062 A CN113016062 A CN 113016062A CN 201980074265 A CN201980074265 A CN 201980074265A CN 113016062 A CN113016062 A CN 113016062A
Authority
CN
China
Prior art keywords
film
acid
polymer
sam
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980074265.7A
Other languages
English (en)
Other versions
CN113016062B (zh
Inventor
约迪·格热希科维亚克
安东·德维利耶
丹尼尔·富尔福德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN113016062A publication Critical patent/CN113016062A/zh
Application granted granted Critical
Publication of CN113016062B publication Critical patent/CN113016062B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G73/00—Macromolecular compounds obtained by reactions forming a linkage containing nitrogen with or without oxygen or carbon in the main chain of the macromolecule, not provided for in groups C08G12/00 - C08G71/00
    • C08G73/06—Polycondensates having nitrogen-containing heterocyclic rings in the main chain of the macromolecule
    • C08G73/10—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • C08G73/1067—Wholly aromatic polyimides, i.e. having both tetracarboxylic and diamino moieties aromatically bound
    • C08G73/1071—Wholly aromatic polyimides containing oxygen in the form of ether bonds in the main chain
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D179/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing nitrogen, with or without oxygen, or carbon only, not provided for in groups C09D161/00 - C09D177/00
    • C09D179/04—Polycondensates having nitrogen-containing heterocyclic rings in the main chain; Polyhydrazides; Polyamide acids or similar polyimide precursors
    • C09D179/08—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/165—Monolayers, e.g. Langmuir-Blodgett
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本文的技术包括在包括半导体晶圆的衬底上形成适形膜的方法。常规的成膜技术可能是缓慢且昂贵的。本文的方法包括在该衬底上沉积自组装单层(SAM)膜。该SAM膜可以包括被配置为响应于预定刺激而产生酸的酸产生剂。在该SAM膜上沉积聚合物膜。该聚合物膜可溶于预定显影剂并且被配置为响应于暴露于该酸而改变溶解度。该酸产生剂被刺激并产生酸。将该酸扩散到该聚合物膜中。用该预定显影剂对该聚合物膜进行显影，以去除该聚合物膜的未被保护免于该预定显影剂的部分。可以将这些方法步骤重复希望的次数，以逐层生长聚集膜。

Description

适形膜的逐层生长方法
援引并入
本披露要求于2018年11月13日提交的美国临时申请号62/760607的权益，该美国临时申请通过援引以其全文并入本文。
技术领域
本披露涉及一种在晶圆上沉积材料以用于半导体的处理和微制造的方法。
背景技术
本文提供的背景描述是为了一般地呈现本披露的上下文。当前发明人的工作在本背景部分中所描述的程度上、以及在提交时间时可能不被认定为现有技术的本说明的方面，既没有明确地也没有隐含地承认是针对本披露的现有技术。
适形涂层提供了一种遵循衬底的形貌的膜，该膜在所有表面上通常具有均匀的厚度。常规的适形涂层是通过原子层沉积(ALD)或化学气相沉积(CVD)进行沉积的。然而，ALD和CVD可能是缓慢且昂贵的—特别是在希望相对较厚的膜时。
希望适形涂层用于微制造中的许多应用。这些应用中的一些包括多色(多材料)图案化和用于硅通孔(TSV)互连的衬垫。使用涂布器-显影系统可以实现具有不同组成的适形膜的逐层生长。与ALD相比，此类技术逐层生长更快。然而，将相对厚的膜(一至几微米)用于一些应用，并且希望提供足够快的生长速率以适应希望的产量的技术。
发明内容
本披露涉及一种处理衬底的方法，该方法包括：提供衬底；在该衬底上沉积自组装单层(SAM)的第一膜，该SAM的第一膜包括被配置为响应于预定刺激而产生酸的酸产生剂；在该SAM的第一膜上沉积聚合物的第一膜，该聚合物的第一膜可溶于预定显影剂并且被配置为响应于暴露于该酸而改变溶解度；刺激该酸产生剂；将该酸从该酸产生剂扩散到该聚合物的第一膜中；并且用该预定显影剂对该聚合物的第一膜进行显影，以去除该聚合物的第一膜的未被保护免于该预定显影剂的部分。
本披露另外涉及一种处理衬底的方法，该方法包括：提供衬底；在该衬底上沉积自组装单层(SAM)的第一膜，该SAM的结构包括头基、尾部、和官能团，该尾部将该头基连接到该官能团，该头基附接到该衬底的表面，该官能团包括胺官能团；在该SAM的第一膜上沉积二酐的第一膜，该二酐的第一膜包括二酐分子；使该胺官能团与这些二酐分子的酸酐末端反应，以形成酰亚胺键；并且从该衬底中去除没有与该胺官能团反应的剩余二酐分子。
应注意的是，本发明内容部分并未指明本披露或要求保护的发明的所有实施例和/或递增的新颖方面。相反，本发明内容仅提供了对不同实施例以及新颖性对应点的初步讨论。对于本发明和实施例的附加细节和/或可能的观点而言，读者应查阅如以下进一步讨论的本披露的具体实施方式部分和相应附图。
附图说明
将参考以下附图详细描述作为实例提出的本披露的各种实施例，其中，相同的附图标记指代相同的元件，并且在附图中：
图1A是展示根据本披露的实施例的SAM分子的基本结构的示意图。
图1B是示出根据本披露的实施例的SAM分子可以如何附接到衬底上的示意图。
图2A是展示根据本披露的实施例的布置在形成沟槽的衬底表面上的结构的横截面衬底段。
图2B是展示根据本披露的实施例的移接到衬底上的SAM的第一膜的横截面衬底段。
图2C是展示根据本披露的实施例的涂覆在SAM的第一膜上方的聚合物的第一膜的横截面衬底段。
图2D是展示根据本披露的实施例的在显影以去除任何未反应的聚合物之后的聚合物的横截面衬底段。
图2E是展示根据本披露的实施例的适形地沉积在聚合物的第一膜上的SAM的第二膜的横截面衬底段。
图2F是展示根据本披露的实施例的在SAM的第二膜上方形成的聚合物的第二膜的横截面衬底段。
图3是示出根据本披露的实施例的聚酰亚胺反应的结构式。
图4是示出根据本披露的实施例的具有选择的官能团的SAM实例的示意图。
图5是示出根据本披露的实施例的聚酰亚胺膜如何逐层重复生长的示意图。
图6是示出根据本披露的实施例的调节间隔物CD的方法的流程图。
图7是示出根据本披露的实施例的用二酐处理衬底的方法的流程图。
具体实施方式
以下披露提供了用于实施所提供的主题的不同特征的许多不同的实施例或实例。以下描述了部件和布置的特定实例以简化本披露。当然，这些仅是实例，并且不旨在进行限制。例如，以下描述中的在第二特征之上形成第一特征可以包括第一特征和第二特征直接接触形成的实施例，并且还可以包括可以在第一特征与第二特征之间形成附加特征使得第一特征和第二特征可以不直接接触的实施例。另外，本披露可能会在各个实例中重复使用附图标记和/或字母。该重复是出于简单和清楚的目的，并且其本身并不指示所讨论的各个实施例和/或配置之间的关系。进一步地，为了便于描述，在本文中可以使用诸如“顶部”、“底部”、“之下”、“下方”、“下部”、“上方”、“上部”等空间相关的术语来描述如附图中所展示的一个元素或特征与一个或多个其他元素或特征的关系。除了在附图中所描绘的取向之外，空间相关的术语还旨在涵盖器件在使用或操作中的不同取向。可以以其他方式定向该装置(旋转90度或处于其他取向)，并且相应地可以以同样的方式解释本文使用的空间相关的描述符。
为了清楚起见，已经提出了本文所述的不同步骤的讨论顺序。通常，这些步骤可以以任何合适的顺序执行。另外，尽管可能在本披露的不同地方讨论了本文中的每个不同特征、技术、构造等，但是旨在每个概念可以彼此独立地或彼此组合地执行。因此，可以以许多不同的方式来实施和查看本发明。
本文的技术包括用于通过逐层流动生长膜的方法。本文中有多种方法来实现这种膜的生长。在一个实施例中，一种方法包括酸扩散促进的方法。在一个实施例中，一种方法包括基于酰亚胺化学物的技术。每种方法包括使用自组装单层(SAM)膜锚定到衬底并引发膜适形。
图1A展示了根据本披露的实施例的用于SAM 125中的分子的基本结构。图1B示出了根据本披露的实施例的SAM 125分子可以如何附接到衬底120。衬底120的材料可以是例如硅、玻璃、氧化铟锡、石英等。在实施例中，衬底120可以包括在其上提供的结构。SAM 125分子可包括三个一般部分：头基105、尾部110和官能团115。头基105可参与与衬底120的附接化学过程。尾部110可以连接头基105和官能团115。官能团115可产生酸，连接到其他分子，具有光活性或改变衬底的表面能。在实施例中，当头基105附接到衬底120的表面时，官能团115可以远离衬底120定位并形成准备好与后续材料接触的层。
在一个实例中，官能团115可以是热酸产生剂(TAG)，其被配置为响应于热而产生酸。在另一个实例中，官能团115可以是光酸产生剂(PAG)，其被配置为响应于接收预定波长的光的辐射而产生酸。可以选择TAG、PAG或其他酸产生剂以使在预定聚合物中发生脱保护反应或交联反应，其中预定聚合物可以涂覆在SAM 125上方。预定聚合物内的这种脱保护反应或交联反应可导致预定聚合物的溶解度转变。即，将酸从官能团115扩散到预定聚合物中可以形成适形地遵循SAM 125的聚合物膜。
图2A-2F示出根据本披露的实施例的基于酸扩散的膜生长。图2A示出根据本披露的实施例的具有布置在形成沟槽的衬底120的表面上的结构的衬底120。图2B示出根据本披露的实施例的移接到衬底120上的SAM 125的第一膜。图2C示出根据本披露的实施例的涂覆在SAM 125的第一膜上方的聚合物130的第一膜。衬底120可以暴露于热以使SAM 125产生酸并驱动酸扩散到聚合物130中。酸可以从SAM 125扩散相等的距离，这可以产生聚合物130的适形地遵循SAM 125的不溶性部分。图2D示出根据本披露的实施例的在显影以去除任何未反应的聚合物130之后的聚合物130。在酸产生不溶性部分之后对聚合物130进行显影，可以在适形地沉积的SAM 125上产生聚合物130的适形膜。例如，预定显影剂可以溶解并去除剩余的可溶性聚合物130。
在实施例中，可以重复该过程以产生适形地涂覆在衬底120和结构上的SAM 125和聚合物130的附加层。图2E示出根据本披露的实施例的适形地沉积在聚合物130的第一膜上的SAM 125的第二膜。SAM 125的第二膜可以类似地是单层的SAM 125分子，其遵循下面的层表面的形貌。图2F示出根据本披露的实施例的在SAM 125的第二膜上方形成的聚合物130的第二膜。这可以类似于第一层聚合物130形成，其中可以将聚合物130涂覆在SAM 125的第二膜上，暴露于热以使SAM 125的第二膜产生酸，驱动酸扩散到聚合物130中，并产生聚合物130的第二膜的不溶性部分，并显影以去除聚合物130的第二膜中的可溶性部分。基于SAM125和聚合物130的折射率和厚度(例如，布拉格反射器结构)，具有SAM 125和聚合物130的重复组可以例如，导致薄膜干涉效应。
有利地，聚合物130(不溶性部分)的厚度可以基于多种因素变化，这些因素包括例如酸的分子量、烘烤时间、烘烤温度、和酸的扩散长度(酸移动的距离)。因此，可基于其分子量来选择与本文技术一起使用的聚合物以产生具有各种预定厚度的膜，这也可以由烘烤时间和温度来改变或控制。可以多次重复涂覆SAM 125然后涂覆聚合物130、酸扩散并显影的该过程，以获得希望的膜厚度。此外，每次重复可以具有不同的膜厚度。例如，可以将第一聚合物膜烘烤短的烘烤时间以产生较薄的聚合物130膜，而可以将第二聚合物膜烘烤长的烘烤时间以产生较厚的聚合物130膜。例如，聚合物
在实施例中，基于希望的堆叠结构，对于每一层的聚合物130，聚合物130可以不同。
虽然聚酰亚胺膜可以通过化学气相沉积(CVD)工艺生长，但可能导致在深沟槽中膜的适形性差。在其他实施例中，不同的官能团115可以与SAM 125一起使用。例如，与点击化学过程类似，可以选择官能团115以参与与其他分子的直接键形成以构建膜。图3示出根据本披露的实施例的聚酰亚胺反应。例如，聚酰亚胺反应可以使用胺和酸酐一起反应形成酰亚胺键。可以生长聚酰亚胺膜用于硅通孔(TSV)衬垫应用。
本文中的技术可以利用SAM 125的形成来将反应化学物质锚定到表面，从而控制适形性。图4示出了根据本披露的实施例的具有所选择的官能团115(胺)的实例SAM 125。具有胺基的SAM 125可以最初沉积在衬底120上。可替代地，可以在沉积SAM 125之后产生胺基。例如，可以沉积最初具有硝基作为官能团115的SAM 125。然后，在暴露于光化辐射(如暴露于EUV辐射或高能电子束)后，硝基被交联并转化为胺基。可替代地，可以通过与旋涂材料的化学反应或气相暴露将硝基转化为胺基。这种转化可以增加可用于微制造工艺的SAM125膜的热稳定性。
在带有胺官能团115的SAM 125适形地形成在衬底120上之后，可以形成后续的膜层。二酐可以涂覆在SAM 125上方。二酐分子的酸酐末端之一可以与SAM 125上的胺基反应以形成酰亚胺键。可以通过加热SAM 125和二酐来引发反应。这之后可以涂覆二胺，其将以类似方式反应并与未反应的酸酐形成键，以在加热时形成另一个酰亚胺键。循环重复该过程将产生聚酰亚胺膜。可以通过改变二酐和二胺的分子长度调整该过程的生长速率。该膜产生如前一实施例的适形膜。图5示出根据本披露的实施例，该过程如何能够继续逐层生长聚酰亚胺膜。应注意的是，在本实施例中适形膜厚度的增长受到所用分子长度的限制。与iCVD(初始CVD)沉积方法相比，使用涂布器-显影剂工具来构建此类聚酰亚胺膜可以显著提高产量。
如下描述头基105、尾部110、和官能团115的化学家族的实例。头基105的化学家族可以包括：-SH(硫醇)、-SR(硫化物)、-SO3H(磺酸)、-OH(醇)、-COOH(羧酸)、-SiCl3(硅烷)、-Si(OR)3、-PO3H2(膦酸)、-CONH2(酰胺)、-NH2(胺)、和-CN(腈)。尾部110的化学家族可以包括：-(CH2)-(脂肪族)、-(CF2)(碳氟化合物)、-(C6H4)(芳香族)、-(OCH2CH2O)-(环氧聚合物)、或其任何组合。官能团115的化学家族可以包括：封端体(-CH3、-CF3、-C6H5等)、PAG(类似于聚合物结合的PAG，离子或非离子的两者)、TAG(非离子的，如-CH2-O-SO2-C6H4-CF3，或离子的)、或另一种反应性基团，如头基的实例。
图6示出根据本披露的实施例的用于处理衬底的方法。在步骤S601中，提供衬底120。在步骤S603中，在衬底120上沉积SAM 125的第一膜，该SAM 125的第一膜包括酸产生剂，其被配置为响应于预定刺激而产生酸。在步骤S605中，将聚合物130的第一膜沉积在SAM125的第一膜上方。在步骤S607中，刺激酸产生剂以产生酸。在步骤S609中，酸从SAM 125的第一膜扩散到聚合物130的第一膜中。在步骤S611中，使用预定显影剂对聚合物130的第一膜进行显影，以去除聚合物130的第一膜的可溶性部分。
图7示出根据本披露的实施例的用于处理衬底的方法。在步骤S701中，提供衬底120。在步骤S703中，沉积SAM 125的第一膜，该SAM 125的结构包括头基105、尾部110和官能团115，尾部110将头基105连接到官能团115，头基105附接到衬底120的表面，官能团115包括胺官能团。在步骤S705中，将二酐的第一膜沉积在SAM 125的第一膜上方，该二酐的第一膜包括二酐分子。在步骤S707中，将该胺官能团与这些二酐分子的酸酐末端反应，以形成酰亚胺键。在步骤S709中，从该衬底中去除没有与该胺官能团反应的剩余二酐分子。
本文的技术还可以包括区域选择性成膜。例如，直写投影可以用于包括TAG的SAM125的空间定向加热。这可以提供空间可变的暴露强度。更具体地，红外辐射可以被导向衬底上的特定区域或点，以产生局部加热，这在这些特定区域产生不溶性。当冲洗和/或显影衬底时，未接收局部加热的区域无法形成键，并且这些区域中的聚合物130或二酐可以从衬底120中去除。在另一个实例中，直写投影可以用于包括PAG的SAM 125的空间定向辐射暴露。更具体地，X射线、极紫外(EUV)或可见光辐射可以被导向衬底上的特定区域或点，以产生PAG的局部光活化，这在这些特定区域产生不溶性。当冲洗和/或显影衬底时，未接收局部辐射的区域无法形成键，并且这些区域中的聚合物130或二酐可以从衬底120中去除。
一个实施例包括处理衬底120的方法。衬底120可以在处理模块中接收，该处理模块被配置为在衬底120的表面上沉积液体。处理模块可以是轨道工具的涂布器-显影剂模块或清洁模块等。处理模块可被配置为完全沿单个轨道执行SAM 125沉积、聚合物130沉积、酸产生和扩散、以及聚合物130的显影，而不从该处理模块去除该衬底120，其包括清洁所得膜并通过计量和其他后处理步骤确定膜的适形性。衬底120可以包括具有非平面形貌的结构。例如，衬底120可以是半导体晶圆，在其上形成器件或在其上形成掩模图案，或沟槽、线、通孔等的其他形貌。
SAM 125可以沉积在衬底120上。SAM 125的第一膜可以在衬底120上形成。SAM 125的第一膜可以包括附接到衬底120的表面上的头基105、连接到头基105上的尾部110、和连接到尾部110上的官能团115。因此，SAM 125的第一膜可以以垂直于衬底120的表面的取向附接到衬底120，其中官能团115远离衬底120的表面。官能团115可以包括酸产生剂化合物，如TAG或PAG。SAM 125的第一膜可以通过液相沉积或气相沉积进行沉积。液相沉积可以通过例如旋涂机轨道来进行，并且气相沉积可以在例如真空室或大气室中进行(类似于六甲基二硅氮烷(HMDS)沉积)。
聚合物130的第一膜可以沉积在衬底120上。聚合物130的第一膜可以是非适形的并且可溶于预定显影剂。例如，聚合物130的第一膜可以通过旋涂沉积来沉积。聚合物130可以填充衬底120上的结构之间的沟槽并形成基本上平坦的表面。可以选择与所使用的给定酸产生剂化合物相容的各种聚合物130中的任何一种。
随着聚合物130的第一膜沉积，可以由酸产生剂化合物产生酸并扩散到聚合物130中的酸扩散长度。酸扩散长度限定聚合物130的第一膜的酸扩散区域。酸可以垂直扩散到SAM 125的第一膜的表面。扩散的酸使酸扩散区域变得不溶于预定显影剂。酸扩散长度可以确定酸从SAM 125(官能团115)的表面移动到聚合物130中的距离。应注意的是，取决于所选择的材料，扩散的酸可以导致在聚合物130的第一膜内发生脱保护反应或交联反应。因此，负色调显影剂或正色调显影剂可用于去除聚合物130的可溶性部分。
将第一聚合物层用预定溶剂显影(在酸扩散之后)，以去除第一聚合物层的可溶性部分，产生第二适形膜。当酸或多或少地垂直于SAM 125与聚合物之间的SAM 125界面扩散时，酸扩散区域变成遵循SAM 125形貌的适形膜。
沉积SAM 125、沉积聚合物130、将酸扩散到聚合物130的不溶性部分、以及使聚合物130的可溶性部分显影的这些步骤都可以重复一次或多次，直到获得具有希望厚度的膜。这种膜是SAM 125和聚合物130的交替层的组合膜或分层膜。取决于所选择的材料以及烘烤时间，在4-5个层对(SAM 125和聚合物130)之后可以形成1微米厚的膜(交替层的总厚度)。有利地，与CVD的长沉积时间相比，该过程可以在小于约10-20分钟内完成，这取决于配置为使用的特定轨道工具。给定层对可以具有最高达例如500nm的适形厚度，这取决于所使用的特定聚合物130。在一些实施例中，可以为较短的扩散长度和相应地较平滑的适形表面选择较短的烘烤时间。
在其他实施例中，可使用光酸产生剂。在聚合物130沉积之后，可以使用辐射来产生酸，并且然后可以使用烘烤步骤来驱动酸扩散到聚合物130中。
另一个实施例包括处理衬底120的方法。衬底120可以在处理模块中接收，该处理模块被配置成在衬底的表面上沉积液体。SAM 125的第一膜可以沉积在衬底120上。SAM 125的第一膜可以是衬底120上的适形膜。SAM 125的第一膜可以包括附接到衬底120的表面上的头基105、连接到头基105上的尾部110、和连接到尾部110上的官能团115。例如，官能团115可以包括胺作为官能团115。将第一二酐层沉积在衬底120上，如通过液体材料的旋涂沉积。第一二酐层是非适形的并且包含二酐分子。胺官能团115与足以形成酰亚胺键的二酐分子的酸酐末端反应。可通过加热衬底120来引发反应。可以从未与胺官能团115反应的衬底120上去除剩余的二酐分子，从而在SAM 125上方形成第二适形膜。
沉积SAM 125、沉积二酐层、使酸酐末端与胺官能团115反应、以及去除剩余二酐分子的步骤都可以重复以构建聚酰亚胺膜的层。可以重复该过程直到达到希望的厚度。
本文的膜生长方法可以通过从SAM 125到衬底120的初始结合以及层(例如SAM125、聚合物130等)到后续涂层的溶剂相容性来限定。当使用TAG时，可以通过酸分子量调节、聚合物组成改变以及烘烤时间和温度优化来调整节生长速率。当使用PAG时，可以通过辐射波长、酸分子量调节、聚合物组成改变以及烘烤时间和温度优化来调节生长速率。对于聚酰亚胺成膜，可以通过二酐和二胺物质的分子长度来调节生长速率。这两种技术都可以在不使用CVD或原子层沉积(ALD)的情况下执行，这可能包括长的处理时间。
有利地，本文的技术提供比ALD或CVD更快的生长速率、更高的生产量、更广泛的可用化学物质、和更低的处理成本。与ALD相比，可以获得更厚的膜，并且与CVD相比，可以获得更好的适形性。因此，使用本文讨论的方法的膜可以快速、经济且更一致地适形形成。
一个实施例涉及一种处理衬底的方法，该方法包括：提供衬底；在该衬底上沉积自组装单层(SAM)的第一膜，该SAM的第一膜包括被配置为响应于预定刺激而产生酸的酸产生剂；在该SAM的第一膜上沉积聚合物的第一膜，该聚合物的第一膜可溶于预定显影剂并且被配置为响应于暴露于该酸而改变溶解度；刺激该酸产生剂；将该酸从该酸产生剂扩散到该聚合物的第一膜中；并且用该预定显影剂对该聚合物的第一膜进行显影，以去除该聚合物的第一膜的未被保护免于该预定显影剂的部分。该方法可以包括确定刺激暴露的第一模式，该刺激暴露的第一模式在整个该衬底的表面上具有空间可变的暴露强度，并且基于该刺激暴露的第一模式刺激该酸产生剂。
一个实施例涉及一种处理衬底的方法，该方法包括：提供衬底；在该衬底上沉积自组装单层(SAM)的第一膜，该SAM的结构包括头基、尾部、和官能团，该尾部将该头基连接到该官能团，该头基附接到该衬底的表面，该官能团包括胺官能团；在该SAM的第一膜上沉积二酐的第一膜，该二酐的第一膜包括二酐分子；使该胺官能团与这些二酐分子的酸酐末端反应，以形成酰亚胺键；并且从该衬底中去除没有与该胺官能团反应的剩余二酐分子。
在前面的描述中，已经阐明了具体细节，如处理系统的特定几何形状以及对其中使用的各种部件和工艺的描述。然而，应当理解，本文的技术可以在脱离这些具体细节的其他实施例中实践，并且这些细节是出于解释而非限制的目的。已经参考附图描述了本文披露的实施例。类似地，出于解释的目的，已经提出了具体的数字、材料和配置以便提供透彻的理解。然而，可以在没有这些具体细节的情况下实践实施例。具有基本相同的功能结构的部件由相似的附图标记表示，并且因此可以省略任何多余的描述。
已经将各种技术描述为多个独立的操作以帮助理解各种实施例。描述的顺序不应当解释为意味着这些操作一定是依赖于顺序的。实际上，这些操作无需按照呈现的顺序执行。可以以与所描述的实施例不同的顺序来执行所描述的操作。在附加实施例中，可以执行各种附加操作和/或可以省略所描述的操作。
如本文所使用的，“衬底”或“目标衬底”通常是指根据本发明被处理的对象。衬底可以包括器件(特别是半导体器件或其他电子器件)的任何材料部分或结构，并且可以例如是基础衬底结构(诸如，半导体晶圆、掩膜版)、或基础衬底结构之上或上覆的层(诸如，薄膜)。因此，衬底不限于图案化或未图案化的任何特定基础结构、下层或上覆层，而是设想为包括任何这种层或基础结构、以及层和/或基础结构的任何组合。该描述可以参考特定类型的衬底，但这仅出于说明目的。
本领域技术人员还将理解，在仍然实现本发明的相同目的的同时，可以对上述技术的操作做出许多改变。本披露的范围旨在涵盖这些改变。因此，本发明的实施例的前述描述不旨在是限制性的。相反，对本发明实施例的任何限制在所附权利要求中进行了呈现。

Claims (20)

1.一种处理衬底的方法，该方法包括：
提供衬底；
在该衬底上沉积自组装单层(SAM)的第一膜，该SAM的第一膜包括被配置为响应于预定刺激而产生酸的酸产生剂；
在该SAM的第一膜上沉积聚合物的第一膜，该聚合物的第一膜可溶于预定显影剂并且被配置为响应于暴露于该酸而改变溶解度；
刺激该酸产生剂；
将该酸从该酸产生剂扩散到该聚合物的第一膜中；并且
用该预定显影剂对该聚合物的第一膜进行显影，以去除该聚合物的第一膜的未被保护免于该预定显影剂的部分。
2.如权利要求1所述的方法，该方法进一步包括：
在该聚合物的第一膜上沉积该SAM的第二膜，该SAM的第二膜包括被配置为响应于该预定刺激而产生酸的该酸产生剂；
在该SAM的第二膜上沉积该聚合物的第二膜，该聚合物的第二膜可溶于该预定显影剂并且被配置为响应于暴露于该酸而改变溶解度；
刺激该酸产生剂；
将该酸从该酸产生剂扩散到该聚合物的第二膜中；并且
用该预定显影剂对该聚合物的第二膜进行显影，以去除该聚合物的第二膜的未被保护免于该预定显影剂的部分。
3.如权利要求2所述的方法，该方法进一步包括：
重复沉积该SAM的给定膜、沉积该聚合物的给定膜、刺激该酸产生剂、扩散该酸并用该预定显影剂将该聚合物的给定膜显影的至少一次迭代。
4.如权利要求3所述的方法，其中，进行该重复直到达到这些SAM膜和这些聚合物膜的组合厚度的预定厚度。
5.如权利要求1所述的方法，其中，当被扩散到该聚合物中时，该酸引发交联反应，以保护该聚合物免于该预定显影剂。
6.如权利要求1所述的方法，其中，该聚合物的第一膜的厚度是基于到该聚合物的第一膜中的该酸的酸扩散长度。
7.如权利要求6所述的方法，其中，该酸的酸扩散长度由烘烤时间、烘烤温度和该酸的分子量中的至少一项决定。
8.如权利要求7所述的方法，其中，该酸扩散长度由该烘烤温度和该烘烤时间决定。
9.如权利要求1所述的方法，其中，该衬底包括布置在该衬底表面上的结构。
10.如权利要求1所述的方法，其中，该SAM的结构包括头基、尾部、和官能团，该尾部将该头基连接到该官能团，该头基附接到该衬底的表面，并且该官能团被配置为响应于该预定刺激而产生该酸。
11.如权利要求1所述的方法，其中，该酸产生剂响应于高于预定温度阈值的加热而产生酸。
12.如权利要求1所述的方法，其中，该酸产生剂响应于暴露于具有预定波长的辐射而产生酸。
13.如权利要求1所述的方法，其中，该SAM的第一膜通过旋涂沉积进行沉积。
14.如权利要求1所述的方法，其中，该方法在基于轨道的处理模块中执行。
15.如权利要求1所述的方法，该方法进一步包括：
确定刺激暴露的第一模式，该刺激暴露的第一模式在整个该衬底的表面上具有空间可变的暴露强度，其中，
基于该刺激暴露的第一模式刺激该酸产生剂。
16.如权利要求15所述的方法，其中，刺激该酸产生剂是基于通过直写投影工具对该SAM进行的空间定向加热。
17.如权利要求15所述的方法，其中，刺激该酸产生剂是基于通过直写投影工具，用具有预定波长的辐射对该SAM进行的空间定向照射。
18.如权利要求17所述的方法，其中，该预定波长的范围是300nm至750nm。
19.一种处理衬底的方法，该方法包括：
提供衬底；
在该衬底上沉积自组装单层(SAM)的第一膜，该SAM的结构包括头基、尾部、和官能团，该尾部将该头基连接到该官能团，该头基附接到该衬底的表面，该官能团包括胺官能团；
在该SAM的第一膜上沉积二酐的第一膜，该二酐的第一膜包括二酐分子；
使该胺官能团与这些二酐分子的酸酐末端反应，以形成酰亚胺键；并且
从该衬底中去除没有与该胺官能团反应的剩余二酐分子。
20.如权利要求19所述的方法，其中，在沉积该二酐的第一膜之前，沉积该官能团为硝基的该SAM的第一膜，并且使用辐射将该硝基转化为胺基。
CN201980074265.7A 2018-11-13 2019-11-12 适形膜的逐层生长方法 Active CN113016062B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862760607P 2018-11-13 2018-11-13
US62/760,607 2018-11-13
PCT/US2019/060878 WO2020102168A1 (en) 2018-11-13 2019-11-12 Method for layer by layer growth of conformal films

Publications (2)

Publication Number Publication Date
CN113016062A true CN113016062A (zh) 2021-06-22
CN113016062B CN113016062B (zh) 2024-08-23

Family

ID=70551807

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980074265.7A Active CN113016062B (zh) 2018-11-13 2019-11-12 适形膜的逐层生长方法

Country Status (6)

Country Link
US (1) US11201051B2 (zh)
JP (1) JP7402395B2 (zh)
KR (1) KR20210076158A (zh)
CN (1) CN113016062B (zh)
TW (1) TWI810401B (zh)
WO (1) WO2020102168A1 (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003073164A2 (en) * 2002-02-27 2003-09-04 Brewer Science, Inc. Novel planarization method for multi-layer lithography processing
CN1940721A (zh) * 2005-09-30 2007-04-04 台湾积体电路制造股份有限公司 用于浸润式微影的光阻材料及浸润式微影方法
US20090098490A1 (en) * 2007-10-16 2009-04-16 Victor Pham Radiation-Sensitive, Wet Developable Bottom Antireflective Coating Compositions and Their Applications in Semiconductor Manufacturing
CN101572226A (zh) * 2008-05-02 2009-11-04 三星电子株式会社 形成半导体器件的精细图案的方法
US20160377982A1 (en) * 2015-06-24 2016-12-29 Tokyo Electron Limited Methods of Forming a Mask for Substrate Patterning
WO2017170134A1 (ja) * 2016-03-31 2017-10-05 東京応化工業株式会社 レジスト組成物及びレジストパターン形成方法
CN107660277A (zh) * 2015-04-13 2018-02-02 东京毅力科创株式会社 用于对衬底进行平坦化的系统和方法
US10074559B1 (en) * 2017-03-07 2018-09-11 Applied Materials, Inc. Selective poreseal deposition prevention and residue removal using SAM
WO2018194899A1 (en) * 2017-04-21 2018-10-25 Applied Materials, Inc. Low temperature selective epitaxial silicon deposition

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8323868B2 (en) * 2009-11-06 2012-12-04 International Business Machines Corporation Bilayer systems including a polydimethylglutarimide-based bottom layer and compositions thereof
JP5820676B2 (ja) * 2010-10-04 2015-11-24 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ 下層組成物および下層を像形成する方法
JP5642731B2 (ja) * 2012-04-27 2014-12-17 信越化学工業株式会社 パターン形成方法
US8956808B2 (en) 2012-12-04 2015-02-17 Globalfoundries Inc. Asymmetric templates for forming non-periodic patterns using directed self-assembly materials
US10508181B2 (en) * 2012-12-18 2019-12-17 Nissan Chemical Industries, Ltd. Bottom layer film-formation composition of self-organizing film containing polycyclic organic vinyl compound
JP6263378B2 (ja) 2013-02-20 2018-01-17 東京応化工業株式会社 下地剤及びパターン形成方法
US8980538B2 (en) * 2013-03-14 2015-03-17 Tokyo Electron Limited Chemi-epitaxy in directed self-assembly applications using photo-decomposable agents
US9093263B2 (en) * 2013-09-27 2015-07-28 Az Electronic Materials (Luxembourg) S.A.R.L. Underlayer composition for promoting self assembly and method of making and using
KR102432661B1 (ko) 2015-07-07 2022-08-17 삼성전자주식회사 극자외선용 포토레지스트 조성물 및 이를 이용하는 포토레지스트 패턴의 형성 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003073164A2 (en) * 2002-02-27 2003-09-04 Brewer Science, Inc. Novel planarization method for multi-layer lithography processing
CN1940721A (zh) * 2005-09-30 2007-04-04 台湾积体电路制造股份有限公司 用于浸润式微影的光阻材料及浸润式微影方法
US20090098490A1 (en) * 2007-10-16 2009-04-16 Victor Pham Radiation-Sensitive, Wet Developable Bottom Antireflective Coating Compositions and Their Applications in Semiconductor Manufacturing
CN101572226A (zh) * 2008-05-02 2009-11-04 三星电子株式会社 形成半导体器件的精细图案的方法
CN107660277A (zh) * 2015-04-13 2018-02-02 东京毅力科创株式会社 用于对衬底进行平坦化的系统和方法
US20160377982A1 (en) * 2015-06-24 2016-12-29 Tokyo Electron Limited Methods of Forming a Mask for Substrate Patterning
WO2017170134A1 (ja) * 2016-03-31 2017-10-05 東京応化工業株式会社 レジスト組成物及びレジストパターン形成方法
US10074559B1 (en) * 2017-03-07 2018-09-11 Applied Materials, Inc. Selective poreseal deposition prevention and residue removal using SAM
WO2018194899A1 (en) * 2017-04-21 2018-10-25 Applied Materials, Inc. Low temperature selective epitaxial silicon deposition

Also Published As

Publication number Publication date
TW202035518A (zh) 2020-10-01
JP7402395B2 (ja) 2023-12-21
US20200152448A1 (en) 2020-05-14
US11201051B2 (en) 2021-12-14
CN113016062B (zh) 2024-08-23
TWI810401B (zh) 2023-08-01
JP2022507257A (ja) 2022-01-18
KR20210076158A (ko) 2021-06-23
WO2020102168A1 (en) 2020-05-22

Similar Documents

Publication Publication Date Title
Zyulkov et al. Area-selective ALD of Ru on nanometer-scale Cu lines through dimerization of amino-functionalized alkoxy silane passivation films
TWI541599B (zh) 具有氟系添加劑之含矽光阻下層膜形成組成物
TWI814881B (zh) 表面改質
TWI751171B (zh) 富矽之矽倍半氧烷樹脂
JPS60173842A (ja) パタ−ン形成方法
KR101296889B1 (ko) 리버스 패터닝 방법 및 재료
KR20170033265A (ko) 할로겐화설포닐알킬기를 가지는 실리콘 함유 레지스트 하층막 형성 조성물
TWI624732B (zh) 半導體裝置用基板之製造方法
TWI588610B (zh) 用於裝置製造的可光圖案化及可顯影之倍半矽氧烷樹脂
US7335461B2 (en) Method of structuring of a subtrate
TWI802622B (zh) 乙炔衍生之複合物，包含其之組成物，製造使用其之塗層的方法，及製造包含該塗層之裝置的方法
JP7389910B2 (ja) 基板をナノ構造化するための方法
CN113016062B (zh) 适形膜的逐层生长方法
TW201931025A (zh) 圖案形成方法、電晶體之製作方法及圖案形成用之構件
JP2023517748A (ja) 平坦化有機膜
CN111133380B (zh) 在氮化硅上的光致抗蚀剂图案化
CN108231547B (zh) 半导体装置的形成方法
US11567407B2 (en) Method for globally adjusting spacer critical dimension using photo-active self-assembled monolayer
JPH08306605A (ja) レジストパターンの形成方法
JPH01243025A (ja) パターン化された高分子膜を用いる液晶配向膜およびその製法
JPS61289345A (ja) リソグラフイ用レジスト
TW202131106A (zh) 改良的微影方法
NL2024506A (en) Improved lithography methods
JPH0374436A (ja) ポリシロキサン超薄膜
JPS61250056A (ja) 感光性耐熱樹脂組成物

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant