JP7402395B2 - コンフォーマル膜の交互積層成長のための方法 - Google Patents

コンフォーマル膜の交互積層成長のための方法 Download PDF

Info

Publication number
JP7402395B2
JP7402395B2 JP2021525735A JP2021525735A JP7402395B2 JP 7402395 B2 JP7402395 B2 JP 7402395B2 JP 2021525735 A JP2021525735 A JP 2021525735A JP 2021525735 A JP2021525735 A JP 2021525735A JP 7402395 B2 JP7402395 B2 JP 7402395B2
Authority
JP
Japan
Prior art keywords
film
acid
polymer
sam
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021525735A
Other languages
English (en)
Other versions
JP2022507257A (ja
Inventor
グルゼスコヴィアク，ジョディ
デヴィリアーズ，アントン
フルフォード，ダニエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2022507257A publication Critical patent/JP2022507257A/ja
Application granted granted Critical
Publication of JP7402395B2 publication Critical patent/JP7402395B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G73/00—Macromolecular compounds obtained by reactions forming a linkage containing nitrogen with or without oxygen or carbon in the main chain of the macromolecule, not provided for in groups C08G12/00 - C08G71/00
    • C08G73/06—Polycondensates having nitrogen-containing heterocyclic rings in the main chain of the macromolecule
    • C08G73/10—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • C08G73/1067—Wholly aromatic polyimides, i.e. having both tetracarboxylic and diamino moieties aromatically bound
    • C08G73/1071—Wholly aromatic polyimides containing oxygen in the form of ether bonds in the main chain
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/165—Monolayers, e.g. Langmuir-Blodgett
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D179/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing nitrogen, with or without oxygen, or carbon only, not provided for in groups C09D161/00 - C09D177/00
    • C09D179/04—Polycondensates having nitrogen-containing heterocyclic rings in the main chain; Polyhydrazides; Polyamide acids or similar polyimide precursors
    • C09D179/08—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

関連出願の相互参照
本開示は、２０１８年１１月１３日に出願された米国仮特許出願第６２／７６０６０７号の利益を主張するものであり、その全体が参照により本明細書に組み込まれる。
本開示は、半導体の加工処理及び微細加工のためにウエハ上で材料を堆積させる方法に関するものである。
本明細書に記載する背景技術の説明は、本開示の状況を一般的に示すためのものである。この背景技術の項で説明される範囲における本発明者の研究及び出願時に先行技術として認定されていないであろう記載の態様は、本発明に対する先行技術として明示的にも暗示的にも認められない。
コンフォーマルコーティングによって、一般に全ての表面で均一な厚さを有する基材のトポグラフィに従う膜が提供される。従来のコンフォーマルコーティングは、原子層堆積（ＡＬＤ）又は化学蒸着（ＣＶＤ）によって堆積される。しかしながら、ＡＬＤ及びＣＶＤは、特に比較的厚い膜が望ましい場合、遅くなり、且つ高価になる可能性がある。
コンフォーマルコーティングは、微細加工における多くの用途に関して望ましい。これらの用途のいくつかには、シリコン貫通ビア（ＴＳＶ）内部連結のための多色（多材料）パターニング及びライナーを含む。コーター－デベロップシステムを使用して、様々な組成のコンフォーマル膜の交互積層（ｌａｙｅｒ－ｂｙ－ｌａｙｅｒ）成長を達成することができる。そのような技術は、ＡＬＤと比較して、より急速な交互積層成長である。さらに、いくつかの用途に関しては、比較的厚い膜（１～数ミクロン）が使用され、そして所望のスループットに適合するように十分速い成長速度をもたらす技術が望まれている。
本開示は、基材の加工処理方法であって、基材を提供することと；予め定められた刺激に応じて酸を発生するように構成される酸発生剤を含む自己集合単層（ＳＡＭ）の第１の膜を基材上に堆積させることと；予め定められた現像剤に対して可溶性であり、且つ酸への曝露に応じて溶解度を変化させるように構成されるポリマーの第１の膜をＳＡＭの第１の膜上に堆積させることと；酸発生剤を刺激することと；酸発生剤からポリマーの第１の膜中に酸を拡散することと；予め定められた現像剤によってポリマーの第１の膜を現像させ、予め定められた現像剤から保護されていないポリマーの第１の膜の部分を除去することと、を含む方法に関する。
本開示は、さらに、基材の加工処理方法であって、基材を提供することと；自己集合単層（ＳＡＭ）の構造がヘッド基、テール及び官能基を含み、テールによってヘッド基が官能基に連結され、ヘッド基が基材の表面に付加し、官能基がアミン官能基を含む、ＳＡＭの第１の膜を基材上に堆積させることと；二無水物分子を含む二無水物の第１の膜をＳＡＭの第１の膜上に堆積させることと；アミン官能基を二無水物分子の無水物末端と反応させて、イミド結合を形成することと；アミン官能基と反応しなかった残留二無水物分子を基材から除去することとを含む方法に関する。
本発明の概要の項は、本開示又は特許請求の範囲に記載される本発明の全ての実施形態、及び／又は段階的に新規な態様を明記するものではないことに留意されたい。その代わりに、本発明の概要は、異なる実施形態及び、新規性に関する対応点についての、予備的な考察のみを提供する。本発明及び実施形態のさらなる詳細及び／又は考えられる観点について、読者は、以下にさらに記述される、本開示の発明を実施するための形態の項及び対応する図面を参照されたい。
例として提案する本開示の様々な実施形態を、同様の番号が同様の要素を参照する以下の図を参照して詳細に記述する。
本開示の実施形態による、ＳＡＭ分子の基本構造を示す概略図である。 本開示の実施形態による、ＳＡＭ分子がどのように基材に付加することが可能であるかを示す概略図である。 本開示の実施形態による、トレンチを形成する基材の表面上に配置される構造を示す断面基材セグメントである。 本開示の実施形態による、基材にグラフト化されるＳＡＭの第１の膜を示す断面基材セグメントである。 本開示の実施形態による、ＳＡＭの第１の膜上にコーティングされるポリマーの第１の膜を示す断面基材セグメントである。 本開示の実施形態による、いずれの未反応のポリマーも除去するように現像された後のポリマーを示す断面基材セグメントである。 本開示の実施形態による、ポリマーの第１の膜上で整合的に堆積されるＳＡＭの第２の膜を示す断面基材セグメントである。 本開示の実施形態による、ＳＡＭの第２の膜上に形成されるポリマーの第２の膜を示す断面基材セグメントである。 本開示の実施形態による、ポリイミド反応を示す構造式である。 本開示の実施形態による、選択された官能基を有する例示的なＳＡＭを示す概略図である。 本開示の実施形態による、ポリイミド膜交互積層の繰り返しの成長がどの程度であるのか、を示す概略図である。 本開示の実施形態による、スペーサーＣＤの調整方法を示すフローチャートである。 本開示の実施形態による、二無水物による基材の加工処理方法を示すフローチャートである。
以下の開示は、提供される主題の異なる特徴を実施するための多くの異なる実施形態又は実施例を提供する。本開示を単純にするために、構成要素及び構成の特定の例について以下に説明する。当然のことながら、これらは、単なる例に過ぎず、限定することを意図するものではない。例えば、以下に続く説明における第２の特徴の上方又は上での第１の特徴の形成は、第１の特徴と第２の特徴とが直接接触して形成される実施形態を含んでもよく、また、第１の特徴と第２の特徴とが直接接触し得ないように、第１の特徴と第２の特徴との間に追加の特徴が形成され得る実施形態を含んでもよい。加えて、本開示は、様々な例において参照番号及び／又は文字を繰り返すことがある。この繰り返しは、簡略化及び明確化を目的とするものであり、それ自体、考察される様々な実施形態及び／又は構成間の関係を決定付けるものではない。さらに、本明細書では、「上部」、「下部」、「下」、「下方」、「より下」、「上方」、「より上」などの空間的に相対的な用語を、説明を簡単にするために使用して、図に示すような１つの要素又は特徴の、別の要素又は特徴に対する関係を説明することがある。空間的に相対的な用語は、図に示されている向きに加えて、使用中又は動作中のデバイスの異なる向きを包含することを意図している。装置は、それ以外に方向付けられ（９０度回転されるか他の向きにある）てもよく、本明細書で使用される空間的に相対的な記述子もそれに応じて解釈することができる。
本明細書に記載する様々な工程の説明の順序は、分かりやすくするために示されているものである。一般に、これらの工程は、任意の適切な順序で実施することができる。加えて、本明細書における異なる特徴、技法、構成などがそれぞれ、本開示の異なる箇所に記述される場合があるが、その概念はそれぞれ、互いに独立して又は互いに組み合わせて実行され得るものとされる。したがって、本発明は、多くの異なる手法で具現化及び考察することができる。
本明細書の技術は、交互積層フローによって膜を成長させる方法を含む。本明細書中、そのような膜成長を可能にする複数の方法がある。一実施形態において、方法は、酸拡散促進プロセスを含む。一実施形態において、方法は、イミド化学ベースの技術を含む。それぞれの方法は、基材に固定されて、膜整合を開始する自己集合単層（ＳＡＭ）膜を使用することを含む。
図１Ａは、本開示の実施形態による、ＳＡＭ１２５において使用するための分子の基本構造を示す。図１Ｂは、本開示の実施形態による、ＳＡＭ１２５分子がどのように基材１２０に付加することが可能であるかを示す。基材１２０の材料は、例えば、シリコン、ガラス、酸化インジウムスズ、石英等であることが可能である。一実施形態において、基材１２０は、その上に提供される構造を含むことができる。ＳＡＭ１２５分子は、３つの一般的な部分：ヘッド基１０５、テール１１０及び官能基１１５を含むことができる。ヘッド基１０５は、基材１２０との付加化学的性質に関与することができる。テール１１０は、ヘッド基１０５及び官能基１１５を連結することができる。官能基１１５は、酸を発生させることができるか、他の分子に連結することができるか、光活性であることが可能であるか、又は基材の表面エネルギーを変化させることができる。一実施形態において、ヘッド基１０５が基材１２０の表面に付加すると、官能基１１５は、基材１２０から離れて配置されることが可能であり、その後の材料との接触が容易な層の形成が可能である。
一例において、官能基１１５は、熱に応じて酸を発生するように構成される熱酸発生剤（ＴＡＧ）であることが可能である。別の例において、官能基１１５は、予め定められた光の波長の放射線を受けることに応じて酸を発生するように構成される光酸発生剤（ＰＡＧ）であることが可能である。ＴＡＧ、ＰＡＧ、又は他の酸発生剤は、予め定められたポリマーで脱保護反応又は架橋反応を生じさせるように選択されることが可能である。予め定められたポリマーは、ＳＡＭ１２５上にコーティングされることが可能である。予め定められたポリマー内のこの脱保護反応又は架橋反応は、予め定められたポリマーの溶解度スイッチをもたらすことが可能である。すなわち、官能基１１５から予め定められたポリマー中に酸を拡散することによって、ＳＡＭ１２５に整合的に従うポリマー膜を形成することができる。
本開示の実施形態によると、図２Ａ～２Ｆは、酸拡散ベースの膜成長を示す。図２Ａは、本開示の実施形態による、トレンチを形成する基材１２０の表面上に配置される構造を有する基材１２０を示す。図２Ｂは、本開示の実施形態による、基材１２０にグラフト化されるＳＡＭ１２５の第１の膜を示す。図２Ｃは、本開示の実施形態による、ＳＡＭ１２５の第１の膜上にコーティングされるポリマー１３０の第１の膜を示す。基材１２０を熱に暴露して、ＳＡＭ１２５が酸を発生し、そしてポリマー１３０中への酸の拡散を促進することを引き起こすことができる。酸は、ＳＡＭ１２５から等しい距離で拡散することが可能であり、それによって、ＳＡＭ１２５に整合的に従うポリマー１３０の不溶性部分を生じることが可能である。図２Ｄは、本開示の実施形態による、いずれの未反応のポリマー１３０も除去するように現像された後のポリマー１３０を示す。酸が不溶性部分を生じた後にポリマー１３０を現像させることによって、整合的に堆積したＳＡＭ１２５上にポリマー１３０のコンフォーマル膜を作成することができる。例えば、予め定められた現像剤によって、残留する可溶性ポリマー１３０を溶解して、除去することができる。
一実施形態において、基材１２０及び構造上に整合的にコーティングされるＳＡＭ１２５及びポリマー１３０の追加的な層を作成するために、プロセスを繰り返すことができる。図２Ｅは、本開示の実施形態による、ポリマー１３０の第１の膜上で整合的に堆積されるＳＡＭ１２５の第２の膜を示す。ＳＡＭ１２５の第２の膜は、同様に、下層表面のトポグラフィに従うＳＡＭ１２５分子の単層であることが可能である。図２Ｆは、本開示の実施形態による、ＳＡＭ１２５の第２の膜上に形成されるポリマー１３０の第２の膜を示す。これは、ポリマー１３０の第１の層と同様に形成されることが可能であり、ポリマー１３０は、ＳＡＭ１２５の第２の膜上にコーティングされることが可能であり、ＳＡＭ１２５の第２の膜が、酸を生成すること、ポリマー１３０中に酸の拡散を促進すること、及びポリマー１３０の第２の膜の不溶性部分を生じることを引き起こすために、熱に暴露されることが可能であり、そして現像して、ポリマー１３０の第２の膜の可溶性部分を除去することが可能である。ＳＡＭ１２５及びポリマー１３０の重複組を有することによって、例えば、ＳＡＭ１２５及びポリマー１３０の屈折率及び厚さに基づく薄膜干渉効果を導くことができる（例えばブラッグ反射器構造）。
有利には、ポリマー１３０の厚さ（不溶性部分）は、例えば、酸の分子量、焼成時間、焼成温度及び酸の拡散長さ（酸によって移動した距離）を含む無数の因子に基づいて変化可能である。したがって、本明細書の技術によって使用されるポリマーは、種々の予め定められた厚さの膜をもたらすように、それらの分子量に基づいて選択されることが可能であり、これは焼成時間及び温度によって変更又は制御可能でもある。ポリマー１３０のコーティング、酸拡散及び現像に続いて、ＳＡＭ１２５をコーティングするこのプロセスは、望ましい膜厚を達成するために複数回繰り返すことができる。さらに、それぞれの繰り返しは、別に膜厚を有することが可能である。例えば、第１のポリマー膜を短い焼成時間で焼成して、より薄いポリマー１３０膜を得ることができるが、第２のポリマー膜をより長い焼成時間で焼成して、より厚いポリマー１３０膜を製造することができる。例えば、ポリマー
一実施形態において、ポリマー１３０は、所望の積層構造に基づき、ポリマー１３０のそれぞれの層に関して異なっていてもよい。
ポリイミド膜は、化学蒸着（ＣＶＤ）プロセスによって成長させることが可能であるが、深いトレンチにおいて膜の不十分な整合が生じる可能性がある。他の実施形態において、ＳＡＭ１２５によって異なる官能基１１５を使用することができる。例えば、官能基１１５は、クリック化学プロセスと類似して、膜を構築するための他の分子との直接結合形成に関与するように選択されることができる。図３は、本開示の実施形態によるポリイミド反応を示す。例えば、ポリイミド反応は、一緒に反応してイミド結合を形成するアミン及び無水物を使用することができる。ポリイミド膜は、シリコン貫通ビア（ＴＳＶ）ライナー用途のために成長させることができる。
本明細書の技術は、表面に対する反応化学を固定し、それによって整合を支配するために、ＳＡＭ１２５の形成を導入することができる。図４は、本開示の実施形態によると、選択された官能基１１５（アミン）による例示的なＳＡＭ１２５を示す。最初にアミン基を有するＳＡＭ１２５を基材１２０上に堆積することができる。或いは、ＳＡＭ１２５の堆積後にアミン基を作成することができる。例えば、最初に官能基１１５としてニトロ基を有するＳＡＭ１２５を堆積することができる。次いで、ＥＵＶ放射線又は高エネルギー電子ビームへの曝露などの化学線への曝露によって、ニトロ基を架橋し、アミン基に変換する。或いは、スピンオン材料への化学反応又は気相曝露によって、ニトロ基をアミン基に変換することができる。そのような変換によって、微細加工プロセスに関して有用となる可能性のあるＳＡＭ１２５膜の熱安定性を増加させることができる。
アミン官能基１１５を有するＳＡＭ１２５を基材１２０上で整合的に形成した後、その後の膜層を形成することができる。二無水物をＳＡＭ１２５上にコーティングすることができる。二無水物分子の無水物末端の１つは、ＳＡＭ１２５上のアミン基と反応して、イミド結合を形成することができる。この反応は、ＳＡＭ１２５及び二無水物を加熱することによって開始させることができる。これに続いて、ジアミンのコーティングを行うことが可能であり、これは同様の様式で反応して、未反応の無水物との結合を形成し、加熱時に別のイミド結合を形成するであろう。周期的にこのプロセスを繰り返すことによって、ポリイミド膜が製造される。このプロセスの成長速度は、二無水物及びジアミン分子の長さの変更によって調整することができる。この膜は、以前の実施形態としてのコンフォーマル膜をもたらす。図５は、本開示の実施形態による、ポリイミド膜交互積層を成長させるためにこのプロセスをどの程度続けることが可能であるかを示す。本実施形態によるコンフォーマル膜厚成長は、使用される分子の長さによって制限されることに注目されたい。そのようなポリイミド膜を構築するためにコーター－デベロッパーツールを使用することは、ｉＣＶＤ（潜在性ＣＶＤ）堆積方法と比較して、有意なスループット改善をもたらすことが可能である。
ヘッド基１０５、テール１１０及び官能基１１５に関する化学系統群の例を以下に記載する。ヘッド基１０５に関する化学系統群としては、－ＳＨ（チオール）、－ＳＲ（スルフィド）、－ＳＯ３Ｈ（スルホン酸）、－ＯＨ（アルコール）、－ＣＯＯＨ（カルボン酸）、－ＳｉＣｌ３（シラン）、－Ｓｉ（ＯＲ）３、－ＰＯ３Ｈ２（ホスホン酸）、－ＣＯＮＨ２（アミド）、－ＮＨ２（アミン）及び－ＣＮ（ニトリル）を含むことが可能である。テール１１０に関する化学系統群としては、－（ＣＨ２）－（脂肪族）、－（ＣＦ２）（フルオロカーボン）、－（Ｃ６Ｈ４）（芳香族）、－（ＯＣＨ２ＣＨ２Ｏ）－（エポキシポリマー）又はその任意の組合せを含むことが可能である。官能基１１５に関する化学系統群としては、末端体（－ＣＨ３、－ＣＦ３、－Ｃ６Ｈ５など）、ＰＡＧ（イオン性又は非イオン性の両方のポリマー結合ＰＡＧと類似のもの）、ＴＡＧ（－ＣＨ２－Ｏ－ＳＯ２－Ｃ６Ｈ４－ＣＦ３などの非イオン性又はイオン性）、或いはヘッド基に関する例などの別の反応性基を含むことが可能である。
図６は、本開示の実施形態による、基材の加工処理法を示す。ステップＳ６０１において、基材１２０を提供する。ステップＳ６０３において、ＳＡＭ１２５の第１の膜を基材１２０上に堆積させる。ＳＡＭ１２５の第１の膜は、予め定められた刺激に応じて酸を生成するように構成される酸発生剤を含む。ステップＳ６０５において、ポリマー１３０の第１の膜をＳＡＭの第１の膜上に堆積させる。ステップＳ６０７において、酸発生剤を刺激し、酸を発生させる。ステップＳ６０９において、ＳＡＭ１２５の第１の膜からポリマー１３０の第１の膜中に酸を拡散する。ステップＳ６１１において、予め定められた現像剤を使用してポリマー１３０の第１の膜を現像させ、ポリマー１３０の第１の膜の可溶性部分を除去する。
図７は、本開示の実施形態による、基材の加工処理法を示す。ステップＳ７０１において、基材１２０を提供する。ステップＳ７０３において、ＳＡＭ１２５の構造がヘッド基１０５、テール１１０及び官能基１１５を含み、テール１１０によってヘッド基１０５が官能基１１５に連結され、ヘッド基１０５が基材１２０の表面に付加し、官能基１１５がアミン官能基を含む、ＳＡＭ１２５の第１の膜を堆積させる。ステップＳ７０５において、二無水物分子を含む二無水物の第１の膜をＳＡＭ１２５の第１の膜上に堆積させる。ステップＳ７０７において、アミン官能基を二無水物分子の無水物末端と反応させて、イミド結合を形成する。ステップＳ７０９において、アミン官能基と反応しなかった残留二無水物分子を基材から除去する。
本明細書の技術は、領域選択的膜形成を含むこともできる。例えば、ＴＡＧを含むＳＡＭ１２５の空間的標的加熱のために、直接書き込み投射を使用することができる。これによって、空間的に多様な曝露強度を提供することができる。さらに特に、局所的な加熱を生じるために、赤外線放射線を基材上の特定の領域又は点に向けることが可能であり、これによって、これらの特定の領域において不溶性が生じる。基材のすすぎ及び／又は現像時に、局所的な加熱を受けなかった領域は結合を作成しなかったため、これらの領域のポリマー１３０又は二無水物を基材１２０から除去することができる。別の例においては、ＰＡＧを含むＳＡＭ１２５の空間的標的放射線暴露のために、直接書き込み投射を使用することができる。さらに特に、ＰＡＧの局所的な光活性化を生じるために、Ｘ線、極紫外線（ＥＵＶ）又は可視光放射を基材上の特定の領域又は点に向けることが可能であり、これによって、これらの特定の領域において不溶性が生じる。基材のすすぎ及び／又は現像時に、局所的な放射線を受けなかった領域は結合を作成しなかったため、これらの領域のポリマー１３０又は二無水物を基材１２０から除去することができる。
一実施形態は、基材１２０の加工処理法を含む。基材１２０の表面上に液体を堆積させるように構成される加工処理モジュールにおいて、基材１２０を受け取ることができる。加工処理モジュールは、トラックツールのコーター－デベロッパーモジュール、又はクリーニングモジュールなどであることが可能である。加工処理モジュールは、ＳＡＭ１２５堆積、ポリマー１３０堆積、酸発生及び拡散、並びに得られた膜のクリーニング及びを含む加工処理モジュールからの基材１２０の除去、計測学による膜整合の決定及び他の後処理ステップを行うことなく、単一トラックに沿って完全にポリマー１３０の現像を実行するように構成されることができる。基材１２０は、非平面トポグラフィを有する構造を含むことができる。例えば、基材１２０は、その上に形成されたデバイス、又はその上に形成されたマスクパターン、又はトレンチ、ライン、ビアなどの他のトポグラフィを有する半導体ウエハであることが可能である。
ＳＡＭ１２５を基材１２０上に堆積することができる。ＳＡＭ１２５の第１の膜を基材１２０上に形成することができる。ＳＡＭ１２５の第１の膜は、基材１２０の表面に付加されるヘッド基１０５、ヘッド基１０５に連結するテール１１０及びテール１１０に連結する官能基１１５を含むことができる。したがって、ＳＡＭ１２５の第１の膜は、基材の表面から離れて存在する官能基１１５を有する基材１２０の表面に対して垂直である配置で、基材１２０に付加することができる。官能基１１５は、ＴＡＧ又はＰＡＧなどの酸発生剤化合物を含むことができる。ＳＡＭ１２５の第１の膜は、液相又は気相堆積のいずれによっても堆積が可能である。液相堆積は、例えばスピンコータートラックによって実行可能であり、そして気相堆積は、例えば真空チェンバー又は大気庄チェンバー中で実行可能である（ヘキサメチルジシラザン（ＨＭＤＳ）堆積と同様）。
ポリマー１３０の第１の膜を基材１２０上に堆積することができる。ポリマー１３０の第１の膜は、予め定められた現像剤に非コンフォーマルであり、可溶性であることが可能である。例えば、ポリマー１３０の第１の膜をスピンオン堆積によって堆積することができる。ポリマー１３０は、基材１２０上の構造間のトレンチを充填することができ、そして実質的に平面表面を形成することができる。使用された所与の酸発生剤化合物と適合性である任意の種々のポリマー１３０を選択することができる。
堆積されたポリマー１３０の第１の膜によって、酸発生剤化合物から酸を発生させることができ、ポリマー１３０中に酸拡散長さまで拡散されることができる。酸拡散長さは、ポリマー１３０の第１の膜の酸拡散領域を定義する。酸は、ＳＡＭ１２５の第１の膜の表面に対して垂直に拡散することができる。拡散された酸によって、酸拡散された領域は、予め定められた現像剤に不溶性になる。酸拡散長さによって、ＳＡＭ１２５の表面（官能基１１５）からポリマー１３０中まで酸がどの程度移動するかを決定することができる。選択される材料次第で、拡散された酸は、ポリマー１３０の第１の膜の範囲内で脱保護反応又は架橋反応を引き起こすことが可能であることに留意されたい。したがって、ポリマー１３０の可溶性部分を除去するために、ネガ型現像剤又はポジ型現像剤を使用することができる。
第１のポリマー層を（酸拡散後に）予め定められた溶媒で現像し、第１のポリマー層の可溶性部分を除去し、第２のコンフォーマル膜が得られる。酸は、ＳＡＭ１２５及びポリマーの間のＳＡＭ１２５界面に対して多かれ少なかれ垂直に拡散するため、酸拡散領域は、ＳＡＭ１２５のトポグラフィに従ってコンフォーマル膜になる。
これらのＳＡＭ１２５を堆積させるステップ、ポリマー１３０を堆積させるステップ、ポリマー１３０の部分を不溶化するために酸を拡散するステップ、及びポリマー１３０の可溶性部分を現像させるステップは、望ましい厚さの膜が達成されるまで、全て１回又は複数回繰り返すことが可能である。そのような膜は、ＳＡＭ１２５及びポリマー１３０の交互層の組み合わせられたか、又は層状膜である。選択される材料次第で、焼成時間と同様に、（ＳＡＭ１２５及びポリマー１３０の）４～５層の対の後、１ミクロン厚膜（交互層の凝結体厚さ）を製造することができる。有利には、ＣＶＤの長い堆積時間と比較して、このプロセスは、使用のために構成される特定のトラックツール次第で、約１０～２０分未満で完成することができる。所与の層の対は、使用される特定のポリマー１３０次第で、例えば５００ｎｍまでのコンフォーマル厚さを有することができる。いくつかの実施形態において、より短い拡散長及び対応してより平滑なコンフォーマル表面のために、より短い焼成時間を選択することができる。
他の実施形態において、光酸発生剤を使用することができる。ポリマー１３０の堆積後、放射線を使用して酸を発生させ、次いで、焼成ステップを使用して、ポリマー１３０中への酸の拡散を促進することができる。
別の実施形態は、基材１２０の加工処理方法を含む。基材の表面上に液体を堆積させるように構成される加工処理モジュールにおいて、基材１２０を受け取ることができる。ＳＡＭ１２５の第１の膜を基材１２０上に堆積することができる。ＳＡＭ１２５の第１の膜は基材１２０上のコンフォーマル膜であることが可能である。ＳＡＭ１２５の第１の膜は、基材１２０の表面に付加されるヘッド基１０５、ヘッド基１０５に連結するテール１１０及びテール１１０に連結する官能基１１５を含むことができる。例えば、官能基１１５は、官能基１１５としてアミンを含むことができる。例えば液体材料のスピンオン堆積によって、第１の二無水物層を基材１２０上に堆積する。第１の二無水物層は非コンフォーマルであり、二無水物分子を含む。アミン官能基１１５は、イミド結合を形成するために十分な二無水物分子の無水物末端と反応する。基材１２０を加熱することによって反応を開始することができる。アミン官能基１１５と反応しなかった残留する二無水物分子を基材１２０から除去することができ、ＳＡＭ１２５上に第２のコンフォーマル膜が得られる。
ＳＡＭ１２５を堆積させるステップ、二無水物層を堆積させるステップ、アミン官能基１１５と無水物末端を反応させるステップ、及び残留する二無水物分子を除去するステップは、ポリイミド膜の層を構築するために、全て繰り返すことができる。望ましい厚さに達するまでプロセスを繰り返すことができる。
本明細書の膜成長方法は、ＳＡＭ１２５から基材１２０への初期の結合、及びその後のコーティングに対する層（例えばＳＡＭ１２５、ポリマー１３０など）の溶媒親和性によって定義されることができる。ＴＡＧを使用する場合、酸分子量調整、ポリマー組成変性、並びに焼成時間及び温度の最適化によって成長速度を調整することができる。ＰＡＧを使用する場合、放射線波長、酸分子量調整、ポリマー組成変性、並びに焼成時間及び温度の最適化によって成長速度を調整することができる。ポリイミド膜形成に関して、成長速度は、二無水物及びジアミン種の分子の長さによって調整することができる。両技術は、長い加工処理時間を含む可能性のあるＣＶＤ又は原子層堆積（ＡＬＤ）を使用することなく実行することができる。
有利には、本明細書の技術は、ＡＬＤ又はＣＶＤよりも急速な成長速度、高いスループット、幅広い利用可能な化学作用、低い加工処理費用をもたらす。ＡＬＤと比較して、より厚い膜を達成可能であり、そしてＣＶＤと比較して、より良好な整合性を達成可能である。したがって、本明細書で議論される方法を使用する膜は、急速に、経済的に形成されることが可能であり、且つより一貫してコンフォーマルであることが可能である。
一実施形態は、基材を加工処理する方法であって、基材を提供することと；予め定められた刺激に応じて酸を発生するように構成される酸発生剤を含む自己集合単層（ＳＡＭ）の第１の膜を基材上に堆積させることと；予め定められた現像剤に対して可溶性であり、且つ酸への曝露に応じて溶解度を変化させるように構成されるポリマーの第１の膜をＳＡＭの第１の膜上に堆積させることと；酸発生剤を刺激することと；酸発生剤からポリマーの第１の膜中に酸を拡散することと；予め定められた現像剤によってポリマーの第１の膜を現像させ、予め定められた現像剤から保護されていないポリマーの第１の膜の部分を除去することと、を含む方法に関する。これは、基材の表面全体で空間的に多様な曝露強度を有する刺激曝露の第１のパターンを決定することを含むことが可能であり、そして酸発生剤は刺激曝露の第１のパターンに基づいて刺激される。
一実施形態は、基材を加工処理する方法であって、基材を提供することと；自己集合単層（ＳＡＭ）の構造がヘッド基、テール及び官能基を含み、テールによってヘッド基が官能基に連結され、ヘッド基が基材の表面に付加し、官能基がアミン官能基を含む、ＳＡＭの第１の膜を基材上に堆積させることと；二無水物分子を含む二無水物の第１の膜をＳＡＭの第１の膜上に堆積させることと；アミン官能基を二無水物分子の無水物末端と反応させて、イミド結合を形成することと；アミン官能基と反応しなかった残留二無水物分子を基材から除去することとを含む方法に関する。
前述の説明では、処理システムの特定の形状並びにそこで使用される様々な構成要素及びプロセスの説明など、特定の詳細について説明してきた。しかしながら、本明細書における技術は、これらの特定の詳細から逸脱する他の実施形態で実施することができ、そのような詳細は、説明のためのものであり、限定のためのものではないことを理解されたい。本明細書で開示される実施形態について、添付の図面を参照して記載してきた。同様に、説明の目的で、詳細な理解を提供するために特定の数字、材料、及び構成について述べてきた。それにもかかわらず、そのような具体的な詳細なしで実施形態が実施されてもよい。実質的に同じ機能的構成を有する構成要素は、同様の参照記号によって示され、したがって、冗長な説明は省略されている場合がある。
様々な実施形態の理解を支援するために、様々な技術を複数の個別の動作として説明してきた。説明の順序は、これらの動作が必ず順序に依存することを意味すると解釈されるべきではない。実際に、これらの動作は、提示した順序で実行される必要はない。説明された動作は、説明された実施形態と異なる順序で実行され得る。追加の実施形態では、様々な追加の動作を実行することができ、且つ／又は説明した動作を省略することができる。
本明細書で使用される「基板」又は「ターゲット基板」は、本発明に従って処理される物体を総称して指す。基板は、デバイス、特に半導体又は他の電子デバイスの任意の材料部分又は構造を含むことがあり、例えば半導体ウエハ、レチクルなどのベース基板構造又は薄膜などのベース基板構造上の若しくはそれに重なる層であり得る。したがって、基板は、いかなる特定のベース構造、下層又は上層、パターン付き又はパターンなしにも限定されず、むしろ任意のそのような層若しくはベース構造並びに層及び／又はベース構造の任意の組合せを含むことが企図されている。説明は、特定の種類の基板を参照し得るが、これは、例示のみを目的とするものである。
また、当業者であれば、本発明の同じ目的を達成しながら、上記で説明した技術の動作に対してなされる多くの変形形態が存在し得ることを理解するであろう。そのような変形形態は、本開示の範囲に包含されることが意図されている。したがって、本発明の実施形態の前述の説明は、限定することを意図したものではない。むしろ、本発明の実施形態に対するいかなる限定も以下の特許請求の範囲に提示されている。

Claims (18)

  1. 基板の加工処理方法であって、
    基材を提供することと；
    予め定められた刺激に応じて酸を発生するように構成される酸発生剤を含む自己集合単層（ＳＡＭ）の第１の膜を前記基材上に堆積させることと；
    予め定められた現像剤に対して可溶性であり、且つ前記酸への曝露に応じて溶解度を変化させるように構成されるポリマーの第１の膜を前記ＳＡＭの前記第１の膜上に堆積させることと；
    前記酸発生剤を刺激することと；
    前記酸発生剤から前記ポリマーの前記第１の膜中に前記酸を拡散することと；
    前記予め定められた現像剤によって前記ポリマーの前記第１の膜を現像させ、前記予め定められた現像剤から保護されていない前記ポリマーの前記第１の膜の部分を除去することと
    を含む方法。
  2. 前記予め定められた刺激に応じて酸を発生するように構成される前記酸発生剤を含む前記ＳＡＭの第２の膜を前記ポリマーの前記第１の膜上に堆積させることと；
    前記予め定められた現像剤に対して可溶性であり、且つ前記酸への曝露に応じて溶解度を変化させるように構成される前記ポリマーの第２の膜を前記ＳＡＭの前記第２の膜上に堆積させることと；
    前記酸発生剤を刺激することと；
    前記酸発生剤から前記ポリマーの前記第２の膜中に前記酸を拡散することと；
    前記予め定められた現像剤によって前記ポリマーの前記第２の膜を現像させ、前記予め定められた現像剤から保護されていない前記ポリマーの前記第２の膜の部分を除去することと
    をさらに含む、請求項１に記載の方法。
  3. 前記ＳＡＭの所与の膜の堆積、前記ポリマーの所与の膜の堆積、前記酸発生剤の刺激、前記酸の拡散、及び前記予め定められた現像剤による前記ポリマーの前記所与の膜の現像の少なくとも１つの繰り返しを繰り返すことをさらに含む、請求項２に記載の方法。
  4. 前記ＳＡＭの膜及び前記ポリマーの膜の厚さの合計の予め定められた厚さが達成されるまで、前記繰り返しが実行される、請求項３に記載の方法。
  5. 前記酸が、前記ポリマー中に拡散される時、前記予め定められた現像剤から前記ポリマーを保護するために架橋反応を開始する、請求項１に記載の方法。
  6. 前記ポリマーの前記第１の膜の厚さが、前記ポリマーの前記第１の膜中への前記酸の酸拡散長さに基づく、請求項１に記載の方法。
  7. 前記酸の前記酸拡散長さが、前記酸の焼成時間、焼成温度及び分子量の少なくとも１つによって決定される、請求項６に記載の方法。
  8. 前記酸拡散長さが、前記焼成温度及び前記焼成時間によって決定される、請求項７に記載の方法。
  9. 前記基材が、前記基材の表面上に配置される構造を含む、請求項１に記載の方法。
  10. 前記ＳＡＭの構造が、ヘッド基、テール及び官能基を含み、前記テールによって前記ヘッド基が前記官能基に連結され、前記ヘッド基が前記基材の表面に付加し、前記官能基が、前記予め定められた刺激に応じて前記酸を発生するように構成される、請求項１に記載の方法。
  11. 前記酸発生剤が、加熱に応じて酸を発生する、請求項１に記載の方法。
  12. 前記酸発生剤が、予め定められた波長を有する放射線への曝露に応じて酸を発生する、請求項１に記載の方法。
  13. 前記ＳＡＭの前記第１の膜がスピンオン堆積によって堆積される、請求項１に記載の方法。
  14. トラックベース加工処理モジュールにおいて実行される、請求項１に記載の方法。
  15. 前記酸発生剤を刺激することが、直接書き込み投射ツールによって実行される前記ＳＡＭの空間的標的加熱に基づく、請求項１に記載の方法。
  16. 前記酸発生剤を刺激することが、直接書き込み投射ツールによって実行される予め定められた波長を有する放射線で前記ＳＡＭの空間的標的照射に基づく、請求項１に記載の方法。
  17. 基板の加工処理方法であって、
    基材を提供することと；
    自己集合単層（ＳＡＭ）の構造がヘッド基、テール及び官能基を含み、前記テールによって前記ヘッド基が前記官能基に連結され、前記ヘッド基が前記基材の表面に付加し、前記官能基がアミン官能基を含む、前記ＳＡＭの第１の膜を前記基材上に堆積させることと；
    二無水物分子を含む二無水物の第１の膜を前記ＳＡＭの前記第１の膜上に堆積させることと；
    前記アミン官能基を前記二無水物分子の無水物末端と反応させて、イミド結合を形成することと；
    前記アミン官能基と反応しなかった残留二無水物分子を前記基材から除去することと
    を含む方法。
  18. 前記官能基がニトロ基である前記ＳＡＭの前記第１の膜を堆積させ、且つ前記二無水物の前記第１の膜を堆積させる前に、放射線を使用して、前記ニトロ基がアミン基に変換される、請求項１７に記載の方法。
JP2021525735A 2018-11-13 2019-11-12 コンフォーマル膜の交互積層成長のための方法 Active JP7402395B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862760607P 2018-11-13 2018-11-13
US62/760,607 2018-11-13
PCT/US2019/060878 WO2020102168A1 (en) 2018-11-13 2019-11-12 Method for layer by layer growth of conformal films

Publications (2)

Publication Number Publication Date
JP2022507257A JP2022507257A (ja) 2022-01-18
JP7402395B2 true JP7402395B2 (ja) 2023-12-21

Family

ID=70551807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021525735A Active JP7402395B2 (ja) 2018-11-13 2019-11-12 コンフォーマル膜の交互積層成長のための方法

Country Status (6)

Country Link
US (1) US11201051B2 (ja)
JP (1) JP7402395B2 (ja)
KR (1) KR20210076158A (ja)
CN (1) CN113016062A (ja)
TW (1) TWI810401B (ja)
WO (1) WO2020102168A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110111339A1 (en) 2009-11-06 2011-05-12 International Business Machines Corporation Bilayer systems including a polydimethylglutarimide-based bottom layer and compositions thereof
JP2012078830A (ja) 2010-10-04 2012-04-19 Rohm & Haas Electronic Materials Llc 下層組成物および下層を像形成する方法
JP2013230428A (ja) 2012-04-27 2013-11-14 Shin-Etsu Chemical Co Ltd パターン形成方法
US20140154630A1 (en) 2012-12-04 2014-06-05 Globalfoundries Inc. Asymmetric templates for forming non-periodic patterns using directes self-assembly materials
JP2014185318A (ja) 2013-02-20 2014-10-02 Tokyo Ohka Kogyo Co Ltd 下地剤及びパターン形成方法
US20150322219A1 (en) 2012-12-18 2015-11-12 Nissan Chemical Industries, Ltd. Bottom layer film-formation composition of self-organizing film containing polycyclic organic vinyl compound
JP2016517538A (ja) 2013-03-14 2016-06-16 東京エレクトロン株式会社 光分解性剤を用いることによって自己組織化材料を含む層構造を有する基板を形成する方法
US20170010531A1 (en) 2015-07-07 2017-01-12 Samsung Electronics Co., Ltd. Photoresist composition for extreme ultraviolet and method of forming photoresist pattern using the same
JP2018516385A (ja) 2015-04-13 2018-06-21 東京エレクトロン株式会社 基板を平坦化するためのシステム及び方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7455955B2 (en) * 2002-02-27 2008-11-25 Brewer Science Inc. Planarization method for multi-layer lithography processing
US7993808B2 (en) * 2005-09-30 2011-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. TARC material for immersion watermark reduction
US20090098490A1 (en) * 2007-10-16 2009-04-16 Victor Pham Radiation-Sensitive, Wet Developable Bottom Antireflective Coating Compositions and Their Applications in Semiconductor Manufacturing
KR101439394B1 (ko) * 2008-05-02 2014-09-15 삼성전자주식회사 산 확산을 이용하는 더블 패터닝 공정에 의한 반도체소자의 미세 패턴 형성 방법
US9093263B2 (en) * 2013-09-27 2015-07-28 Az Electronic Materials (Luxembourg) S.A.R.L. Underlayer composition for promoting self assembly and method of making and using
US10061199B2 (en) * 2015-06-24 2018-08-28 Tokyo Electron Limited Methods of forming a mask for substrate patterning
US20190064663A1 (en) * 2016-03-31 2019-02-28 Tokyo Ohka Kogyo Co., Ltd. Resist composition and method of forming resist pattern
US10074559B1 (en) * 2017-03-07 2018-09-11 Applied Materials, Inc. Selective poreseal deposition prevention and residue removal using SAM
WO2018194899A1 (en) * 2017-04-21 2018-10-25 Applied Materials, Inc. Low temperature selective epitaxial silicon deposition

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110111339A1 (en) 2009-11-06 2011-05-12 International Business Machines Corporation Bilayer systems including a polydimethylglutarimide-based bottom layer and compositions thereof
JP2012078830A (ja) 2010-10-04 2012-04-19 Rohm & Haas Electronic Materials Llc 下層組成物および下層を像形成する方法
JP2013230428A (ja) 2012-04-27 2013-11-14 Shin-Etsu Chemical Co Ltd パターン形成方法
US20140154630A1 (en) 2012-12-04 2014-06-05 Globalfoundries Inc. Asymmetric templates for forming non-periodic patterns using directes self-assembly materials
US20150322219A1 (en) 2012-12-18 2015-11-12 Nissan Chemical Industries, Ltd. Bottom layer film-formation composition of self-organizing film containing polycyclic organic vinyl compound
JP2014185318A (ja) 2013-02-20 2014-10-02 Tokyo Ohka Kogyo Co Ltd 下地剤及びパターン形成方法
JP2016517538A (ja) 2013-03-14 2016-06-16 東京エレクトロン株式会社 光分解性剤を用いることによって自己組織化材料を含む層構造を有する基板を形成する方法
JP2018516385A (ja) 2015-04-13 2018-06-21 東京エレクトロン株式会社 基板を平坦化するためのシステム及び方法
US20170010531A1 (en) 2015-07-07 2017-01-12 Samsung Electronics Co., Ltd. Photoresist composition for extreme ultraviolet and method of forming photoresist pattern using the same

Also Published As

Publication number Publication date
WO2020102168A1 (en) 2020-05-22
TW202035518A (zh) 2020-10-01
US20200152448A1 (en) 2020-05-14
CN113016062A (zh) 2021-06-22
TWI810401B (zh) 2023-08-01
KR20210076158A (ko) 2021-06-23
US11201051B2 (en) 2021-12-14
JP2022507257A (ja) 2022-01-18

Similar Documents

Publication Publication Date Title
US10538859B2 (en) Methods for providing patterned orientation templates for self-assemblable polymers for use in device lithography
US9182673B2 (en) Method for providing a template for a self-assemblable polymer for use in device lithography
JP4658227B2 (ja) 単一位相流体インプリント・リソグラフィ法
KR101295858B1 (ko) 더블 패터닝 방법 및 물질
WO2005118160A2 (en) Droplet dispensing in imprint lithography
US7122079B2 (en) Composition for an etching mask comprising a silicon-containing material
JP2005532576A (ja) 多層リソグラフィープロセスに関する新規な平坦化方法
JP2011514658A (ja) 単一位相流体インプリント・リソグラフィ法
JPS60173842A (ja) パタ−ン形成方法
KR100374915B1 (ko) 반도체장치를제조하기위한표면평탄화방법
TWI624732B (zh) 半導體裝置用基板之製造方法
US7018748B2 (en) Process for producing hard masks
JP7402395B2 (ja) コンフォーマル膜の交互積層成長のための方法
US20210294148A1 (en) Planarizing Organic Films
CN108231547B (zh) 半导体装置的形成方法
US20230012890A1 (en) Method for nanostructuring a substrate
US11567407B2 (en) Method for globally adjusting spacer critical dimension using photo-active self-assembled monolayer
KR920004176B1 (ko) 레지스트 패턴 형성 공정
JP2000031001A (ja) 半導体素子の製造装備、これを利用した半導体素子のパタ―ン形成方法及びこれを適用した半導体素子製造用フォトレジスト
TWI770724B (zh) 保護基板固持器之方法及用於製造器件之裝置
JPS60153124A (ja) 塗膜形成方法
JP2005521556A (ja) 高い拡散率の浸透剤を用いての膜の性能を向上させるプロセス
JPH0349102B2 (ja)
JPH04253319A (ja) 感光性耐熱樹脂組成物およびパターン形成方法ならびにこれを用いた半導体装置
JPH10172892A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231017

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20231024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231024

R150 Certificate of patent or registration of utility model

Ref document number: 7402395

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150