CN112956018B - 半导体器件结构及其制造方法 - Google Patents

半导体器件结构及其制造方法 Download PDF

Info

Publication number
CN112956018B
CN112956018B CN202180000644.9A CN202180000644A CN112956018B CN 112956018 B CN112956018 B CN 112956018B CN 202180000644 A CN202180000644 A CN 202180000644A CN 112956018 B CN112956018 B CN 112956018B
Authority
CN
China
Prior art keywords
electronic component
nitride semiconductor
semiconductor layer
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202180000644.9A
Other languages
English (en)
Other versions
CN112956018A (zh
Inventor
沈竞宇
赵起越
周春华
杨超
高吴昊
石瑜
魏宝利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Semiconductor Co Ltd
Original Assignee
Innoscience Suzhou Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Semiconductor Co Ltd filed Critical Innoscience Suzhou Semiconductor Co Ltd
Priority to CN202210583863.0A priority Critical patent/CN114975322A/zh
Publication of CN112956018A publication Critical patent/CN112956018A/zh
Application granted granted Critical
Publication of CN112956018B publication Critical patent/CN112956018B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本揭露提供了半导体器件结构及其制造方法。半导体器件结构包括衬底、第一氮化物半导体层、第二氮化物半导体层、栅极电极、第一电极、第一通孔和第二通孔。衬底具有第一表面和第二表面。第一氮化物半导体层设置在衬底的第一表面上。第二氮化物半导体层设置在第一氮化物半导体层上，且具有的带隙超过第一氮化物半导体层的带隙。栅极电极和第一电极设置在第二氮化物半导体层上。第一通孔从第二表面延伸并电连接到第一电极。第二通孔从第二表面延伸。第一通孔的深度不同于第二通孔的深度。

Description

半导体器件结构及其制造方法
技术领域
本揭露涉及一种半导体器件结构，且更具体地，涉及一种具有连接不同电子组件的通孔的半导体器件结构。
背景技术
包括直接带隙半导体的组件，例如，包括III-V族材料或III-V族化合物(类别：III-V化合物)的半导体组件可以在各种条件下或在各种环境中(例如，在不同的电压和频率下)工作或工作。
半导体组件可包括异质结双极晶体管(heterojunction bipolar transistor，HBT)、异质结场效应晶体管(heterojunction field effect transistor，HFET)、高电子迁移率晶体管(high-electron-mobility transistor,HEMT)、已调制掺杂的FET(modulation-doped FET,MODFET)等。
发明内容
根据本揭露的一些实施例，半导体器件结构包括衬底、第一氮化物半导体层、第二氮化物半导体层、栅极电极、第一电极、第一通孔和第二通孔。衬底具有第一表面与第一表面相对的第二表面。第一氮化物半导体层设置在衬底的第一表面上。第二氮化物半导体层设置在第一氮化物半导体层上，并且具有大于第一氮化物半导体层的带隙。栅极电极设置在第二氮化物半导体层上。第一电极设置在第二氮化物半导体层上。第一通孔从第二表面延伸，并且与第一电极电性连接。第二通孔从第二表面延伸。第一通孔的深度与第二通孔的深度不同。
根据本揭露的一些实施例，半导体器件结构包括第一电子组件和第二电子组件。第一电子组件具有主动表面和与主动表面相对的背面。第二电子组件与第一电子组件电性连接，并且具有面向第一电子组件的背面的主动表面。第一电子组件包括衬底、第一氮化物半导体层、第二氮化物半导体层、栅极电极、第一电极和第一通孔。衬底与第一电子组件的背面相邻。第一氮化物半导体层设置在衬底上。第二氮化物半导体层设置在第一氮化物半导体层上并且具有大于第一氮化物半导体层的带隙。栅极电极设置在第二氮化物半导体层上。第一电极设置在第二氮化物半导体层上。第一通孔从第一电子组件的背面延伸并电性连接第一电极和第二电子组件。
根据本揭露的一些实施例，制造半导体器件结构的方法包括提供具有主动表面和与主动表面相对的背面的第一电子组件。第一电子组件包括衬底、第一氮化物半导体层、第二氮化物半导体层、栅极电极和第一电极。衬底与第一电子组件的背面相邻。第一氮化物半导体层设置在衬底上。第二氮化物半导体层设置在第一氮化物半导体层上，并且具有的带隙大于第一氮化物半导体层的带隙。栅极电极设置在第二氮化物半导体层上。第一电极设置在第二氮化物半导体层上。所述方法还包括形成在背面与第一电子组件的第一电极之间的第一通孔。所述方法还包括将第二电子组件与第一电子组件接合。第二电子组件通过第一通孔电性连接到第一电极。
附图说明
当结合附图阅读时，从以下具体实施方式能容易地理解本揭露内容的各方面。应注意的是，各个特征可以不按比例绘制。实际上，为了便于论述，可任意增大或减小各种特征的尺寸。
图1是根据本揭露的一些实施例的半导体器件结构的横截面图；
图2是图1的半导体器件结构的电路图；
图3是图1的半导体器件结构的放大图；
图4是根据本揭露的一些实施例的半导体器件结构的部分横截面图；
图5是根据本揭露的一些实施例的半导体器件结构的部分横截面图；
图6、图7、图8、图9、图10、图11和图12示出了根据本揭露的一些实施例的用于制造半导体器件结构的方法的各个阶段。
于全部的附图和详细说明中，将使用相同的参考符号来表示相同或相似的部件。借由以下结合附图的详细描述，将可容易理解本揭露内容的实施方式。
具体实施方式
以下公开内容提供实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例。当然，这些只是实例，且并非旨在是限制性的。在本揭露中，在以下描述中对第一特征在第二特征上方或在第二特征上形成或安置的提及可包含其中第一特征和第二特征直接接触地形成或安置的实施例，且还可包含其中额外特征可形成或安置在第一特征与第二特征之间以使得第一特征和第二特征可能不直接接触的实施例。另外，本揭露可在各种实例中重复参考数字和/或字母。这种重复是出于简化和清楚的目的，且本身并不规定所论述的各种实施例和/或配置之间的关系。
下面详细讨论本揭露的实施例。然而，应当理解的是，本揭露提供了许多可应用的概念，这些概念可以体现在各种各样的特定上下文中。所讨论的具体实施例仅仅是说明性的，并不限制本揭露的范围。
本揭露提供了一种包括两个电子组件的半导体器件结构。这两个电子组件可以通过从其中一个电子组件的背面延伸的通孔彼此电性连接。所述电子组件还可以包括用于将另一电子组件电性连接到电路板的另一通孔。因此，这两个电子组件和电路板可以垂直堆叠，这可以减小半导体封装结构的总体尺寸。
图1是根据本揭露的一些实施例的半导体器件结构1a的横截面图。半导体器件结构1a可以包括电子组件10、电子组件20和电路板30、端子41和端子42。
电子组件10可包括表面10s1和表面10s2。表面10s1(或主动表面)可以与电路板30相邻。表面10s2(或背面)可以与表面10s1相对。表面10s2可以与电子组件20相邻。在本揭露中，主动表面可定义为比背面更靠近金属层(例如M1层(第一金属层)或M2层(第二金属层))的表面。或者，可将主动表面定义为比背面更远离衬底的表面。
电子组件10可以是HEMT装置。电子组件10可包括衬底101、氮化物半导体层102、氮化物半导体层103、栅极电极104、电极105、电极106、介电层107、通孔(via)108、通孔109和通孔110。
衬底101可以与电子组件10的表面10s2相邻。衬底101可包括但不限于硅(Si)、掺杂硅、碳化硅(SiC)、锗硅化物(SiGe)、砷化镓(GaAs)或其它半导体材料。衬底101可包括但不限于蓝宝石、绝缘体上硅(silicon on insulator,SOI)或其它合适材料。
衬底101可以包括表面101s1和表面101s2。表面101s1可邻近氮化物半导体层102。表面101s2可以与表面101s1相对。表面101s2也可以被定义为电子组件10的表面10s2。
半导体器件结构1a还可以包括缓冲层(未示出)。缓冲层可以设置在衬底101的表面101s1上。缓冲层可被配置为减少由衬底101和氮化物半导体层102之间的错位引起的缺陷。缓冲层可包括但不限于，氮化物，例如氮化铝(AlN)、氮化铝镓(AlGaN)或其类似物。
氮化物半导体层102可设置在衬底101上。氮化物半导体层102可设置在衬底101的表面101s1上。氮化物半导体层102可包括III-V族层。氮化物半导体层102可包括但不限于III族氮化物，例如化合物InaAlbGa1-a-bN，其中a+b≤1。III族氮化物还包括但不限于，例如化合物AlaGa(1-a)N，其中a≤1。氮化物半导体层102可包括氮化镓(GaN)层。GaN的带隙约为3.4ev。氮化物半导体层102的厚度可在约0.1μm到约1μm的范围内，但不限于此。
氮化物半导体层103可设置在氮化物半导体层102上。氮化物半导体层103可包括Ⅲ-V族层。氮化物半导体层103可包括但不限于Ⅲ族氮化物，例如，化合物InaAlbGa1-a-bN，其中a+b≤1。III族氮化物还可包括但不限于，例如化合物AlaGa(1-a)N，其中a≤1。氮化物半导体层103具有的带隙超过氮化物半导体层102的带隙。氮化物半导体层103可包括氮化铝(AlGaN)层。AlGaN的带隙约为4.0ev。氮化物半导体层103的厚度范围(但不限于)从约10nm到约100nm。
在氮化物半导体层103和氮化物半导体层102之间形成异质结，并且异质结的偏振在较小带隙层(如氮化物半导体层102)中形成二维电子气(2DEG)区域。
栅极电极104可设置在氮化物半导体层103上。栅极电极104可包括栅极金属。栅极金属可包括钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)及其化合物(例如但不限于氮化钛(TiN)、氮化钽(TaN)、其他导电氮化物或导电氧化物)，金属合金(如铝铜合金(Al-Cu))或其他合适的材料。
栅极电极104可包括氮化物半导体层1041(或耗尽层)。氮化物半导体层1041可设置在氮化物半导体层103上。氮化物半导体层1041可以与氮化物半导体层103直接接触。氮化物半导体层1041可掺杂杂质。氮化物半导体层1041可包括p型杂质。经审慎考虑设想的是氮化物半导体层1041可包括p掺杂GaN层、p掺杂AlGaN层、p掺杂AlN层或其他合适的Ⅲ-V族层。p型杂质可包括镁(Mg)、铍(Be)、锌(Zn)和镉(Cd)。氮化物半导体层1041可配置为控制氮化物半导体层102中2DEG的浓度。氮化物半导体层1041可用于直接在氮化物半导体层1041下消耗2DEG。
电极105(或源电极或源结构)可设置在氮化物半导体层103上。电极105可与氮化物半导体层103接触。电极105可例如包括，但不限于，导电材料。导电材料可包括金属、合金、掺杂半导体材料(例如，掺杂晶体硅)或其它合适的导电材料，例如钛(Ti)、铝(Al)、镍(Ni)、铜(Cu)、金(Au)、铂(Pt)、钯(Pd)、钨(W)、氮化钛(TiN)或其它合适的材料。
电极106(或漏极或漏极结构)可设置在氮化物半导体层103上。电极106可与氮化物半导体层103接触。电极106可例如包括，但不限于，导电材料。导电材料可包括金属、合金、掺杂半导体材料(例如，掺杂晶体硅)或其它合适的导电材料，例如钛(Ti)、铝(Al)、镍(Ni)、铜(Cu)、金(Au)、铂(Pt)、钯(Pd)、钨(W)、氮化钛(TiN)或其它合适的材料。
电极105和电极106可设置在栅极电极104的两个相对侧上。尽管在图1中电极105和电极106设置在栅极104的两个相对侧上，但是由于设计要求，在本揭露的其他实施例中，电极105、电极106和栅极104可以具有不同的配置。
尽管图1中没有说明，但是，可以设想在主体应用的一些其他实施例中可以改变或改变电极105的结构。然而，尽管图1中没有说明，但是，经审慎考虑设想的是在主体应用的一些其他实施例中可以改变或改变电极106的结构。例如，电极105的一部分可以位于或延伸到氮化物半导体层102中。电极106的一部分可以位于或延伸到氮化物半导体层102中。电极105可以设置在氮化物半导体层102上。电极106可以设置在氮化物半导体层102上。电极105可以穿透氮化物半导体层103以接触氮化物半导体层102。电极106可以穿透氮化物半导体层103以接触氮化物半导体层102。
介电层107可设置在氮化物半导体层103上。介电层107可以覆盖栅极电极104。介电层107可以覆盖电极105。介电层107可以覆盖电极106。介电层107可包括低k材料。介电层107可包括高k材料。介电层107可包括氧化物、氮化物、氮氧化物或其它合适材料。
通孔108可从电子组件10的表面10s2延伸。通孔108可以从衬底101的表面101s2延伸。通孔108可以在衬底101的表面101s2和电极105之间延伸。通孔108可以电性连接到电极105。通孔108可以将电子组件20和电子组件10电性连接。通孔108可以将电子组件20电性连接到电子组件10的主动组件。通孔108可以将电子组件20和电极105电性连接。通孔108可以穿透衬底101。通孔108可以穿透氮化物半导体层102。通孔108可以穿透氮化物半导体层103。通孔108不能穿透介电层107。通孔108可以与介电层107隔开。通孔108可以垂直对准电子组件10的主动组件。通孔108可以垂直对准电极105。通孔108可以从端子41中的一个垂直且连续地延伸到电极105。通孔108的材料可包括钛(Ti)、铜(Cu)、铝(Al)或其他适当材料。
通孔109可从电子组件10的表面10s2延伸。通孔109可以从衬底101的表面101s2延伸。通孔109可以在电子组件10的表面10s2和电子组件10的表面10s1之间延伸。通孔109可以电性连接电子组件20和电路板30。通孔109可以与电子组件10的主动组件(例如栅极电极104、电极105和电极106)隔开。通孔109可以在垂直方向上不与主动组件(例如栅极电极104、电极105和电极106)重叠。通孔109的深度可以不同于通孔108的深度。通孔109的深度可以大于通孔108的深度。通孔109沿垂直方向(或称垂直轴，由表面10s1到表面10s2所定义)的长度可以不同于通孔108的长度。通孔109沿垂直方向的长度可以大于通孔108的长度。通孔109可穿透衬底101。通孔109可穿透氮化物半导体层102。通孔109可穿透氮化物半导体层103。通孔109可穿透介电层107。通孔109的材料可以包括铝(Al)、铜(Cu)或其他合适的材料。通孔109的材料可以不同于通孔108的材料。
通孔110可从电子组件10的表面10s2延伸。通孔110可以从衬底101的表面101s2延伸。通孔110可以在电子组件10的表面10s2和电子组件10的表面10s1之间延伸。通孔110可以电性连接电子组件20和电路板30。通孔110可以与电子组件10的主动组件(例如栅极电极104、电极105和电极106)隔开。通孔110可以在垂直方向上不与主动组件(例如栅极电极104、电极105和电极106)重叠。通孔110的深度可以与通孔109的深度基本相同。通孔110可穿透衬底101。通孔110可穿透氮化物半导体层102。通孔110可穿透氮化物半导体层103。通孔110可穿透介电层107。通孔110的材料可以包括铝(Al)、铜(Cu)或其他合适的材料。通孔110的材料可以与通孔109的材料相同。
经审慎考虑设想的是半导体器件结构1a可包括接垫115。接垫115可设置在衬底101的表面101s2上。接垫115可以设置在通孔108和端子41之间。接垫115可以设置在通孔109和端子41之间。从顶视图看，接垫115的面积可以大于通孔108的面积。
电子组件10还可包括导电层111。电子组件10还可以包括穿孔112(through-via)。导电层111可以包括M1层(或第一金属层)、设置在M1层上的M2层(或第二金属层)。导电层111可包括更多金属层。通过穿孔112可以设置在两个相邻导电层111之间。导电层111和穿孔112可以嵌入到介电层107中。栅极电极104可以通过导电层111和穿孔112电性连接到电路板30。电极105可以通过导电层111和通孔112电性连接到电路板30。电极106可以通过导电层111和穿孔112电性连接到电路板30。导电层111可以与通孔109分离。导电层111可以与通孔110分离。
电子组件10还可以包括钝化层113。钝化层113可以设置在介电层107上。钝化层113可包括介电材料。
电子组件10还可以包括接垫114。接垫114可穿透钝化层113。接垫114可用作凸块下金属层(Under Bump Metallurgy,UBM)。接垫114可以电性连接至通孔109。接垫114可以电性连接至通孔110。接垫114可电性连接到导电层111和穿孔112。
电子组件20可堆放在电子组件10上。电子组件20可以具有表面20s1(或主动表面)和表面20s2(或背面)。表面20s1可与表面10s2相邻。电子组件20的表面20s1可面对电子组件10的表面10s2。表面20s2可与表面10s2较远。电子组件20可以小于电子组件10。例如，沿电子组件20的水平方向(或水平轴，其垂直于垂直方向)的长度可以小于电子组件10的长度。电子组件20可以是HEMT装置。
电子组件20可包括衬底201、氮化物半导体层202、氮化物半导体层203、栅极204、电极205、电极206和介电层207。
衬底201可与电子组件20的表面20s2相邻。衬底201可包括但不限于硅(Si)、掺杂硅、碳化硅(SiC)、锗硅化物(SiGe)、砷化镓(GaAs)或其它半导体材料。衬底201可包括但不限于蓝宝石、绝缘体上硅(SOI)或其它合适材料。
氮化物半导体层202可设置在衬底201上。氮化物半导体层202可包括III-V族层。氮化物半导体层202可包括但不限于III族氮化物，例如a+b≤1的化合物InaAlbGa1-a-bN。III族氮化物还包括但不限于例如化合物AlaGa(1-a)N，其中a≤1。氮化物半导体层202可包括GaN层。氮化物半导体层202的厚度可在约0.1μm到约1μm的范围内，但不限于此。
氮化物半导体层203可设置在氮化物半导体层202上。氮化物半导体层203可包括Ⅲ-V族层。氮化物半导体层203可包括但不限于Ⅲ族氮化物，例如，化合物InaAlbGa1-a-bN，其中a+b≤1。III族氮化物可进一步包括但不限于例如化合物AlaGa(1-a)N，其中a≤1。氮化物半导体层203可以具有比氮化物半导体层202的带隙更大的带隙。氮化物半导体层203可包括AlGaN层。氮化物半导体层203的厚度可以在10nm至100nm之间范围内，但不以此为限。
在氮化物半导体层203和氮化物半导体层202之间形成异质结，并且异质结的偏振在具有较小带隙的层中形成2DEG区域，例如氮化物半导体层202。
栅极电极204可设置在氮化物半导体层203上。栅极电极204可以通过通孔109电性连接到电路板30。氮化物半导体层203可包括栅极金属，例如钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)及其化合物(例如但不限于，氮化钛(TiN)、氮化钽(TaN)、其他导电氮化物，或导电氧化物)、金属合金(例如铝铜合金(Al-Cu))或其他合适的材料。
栅极电极204可包括氮化物半导体层2041(或耗尽层)。氮化物半导体层2041可设置在氮化物半导体层203上。氮化物半导体层2041可与氮化物半导体层203直接接触。氮化物半导体层2041的材料可以与氮化物半导体层1041的材料相同。
电极205(或源电极或源结构)可设置在氮化物半导体层203上。电极205可例如包括，但不限于，导电材料。导电材料可包括金属、合金、掺杂半导体材料(例如，掺杂晶体硅)或其它合适的导电材料，例如钛(Ti)、铝(Al)、镍(Ni)、铜(Cu)、金(Au)、铂(Pt)、钯(Pd)、钨(W)、氮化钛(TiN)或其它合适的材料。电极205可以通过通孔110电性连接到电路板30。电极205可以电性连接到地。电极205可以电性连接到虚拟地。电极205可以电性连接到实际接地。
电极206(或漏极或漏极结构)可设置在氮化物半导体层203上。电极206可以包括例如，但不限于，导电材料。导电材料可包括金属、合金、掺杂半导体材料(例如，掺杂晶体硅)或其它合适的导电材料，例如钛(Ti)、铝(Al)、镍(Ni)、铜(Cu)、金(Au)、铂(Pt)、钯(Pd)、钨(W)、氮化钛(TiN)或其它合适的材料。电极206比栅极电极204更水平地靠近电子组件10的主动组件，例如电极105、电极106、栅极电极104。电极206比电极205更水平地靠近电子组件10的主动组件，例如电极105、电极106、栅极电极104。电极206可以通过通孔108电性连接到电极105。
介电层207可设置在氮化物半导体层203上。介电层207可包括低k材料。介电层207可包括高k材料。介电层207可包括氧化物、氮化物、氮氧化物或其它合适材料。
电子组件20还可包括导电层208。电子组件20还可以包括通孔209。导电层208可以包括M1层、M2层或更多金属层。通孔209可配置为电性连接两个相邻导电层209。
电子组件20还可以包括钝化层210。钝化层210可设置在介电层207上。钝化层210可包括介电材料。
电子组件20还可以包括接垫211。接垫211可穿透钝化层210。接垫211可用作凸块下金属层(UBM)。
端子41可设置在接垫211上。端子41可以设置在电子组件10和电子组件20之间。端子41可以包括例如焊球、焊块或其他导电凸块。端子41中的一个可以垂直对准电极105。端子41中的一个可以垂直对准通孔108。
端子42可设置在接垫114上。端子42可以设置在电子组件10和电路板30之间。端子42可包括例如焊球、焊块或其它导电凸块。
电路板30可设置在电子组件10的表面10s1附近。电路板30可包括印刷电路板(printed circuit board,PCB)、柔性印制电路板(flexible printed circuit board,FPCB)或其他适当的电路板。电路板30可包括电极31。电路板30可包括电极32。电路板30可包括电极33。电路板30可包括电极34。电路板30可包括电极35。电路板30可以通过通孔109电性连接到电子组件20。电路板30可以通过通孔110电性连接到电子组件20。
电极31可与电子组件10的电极106电性连接。电极32可以电性连接到电子组件10的栅极电极104。电极33可以电性连接到电子组件10的电极105。电极33可以电性连接到电子组件20的电极206。电极34可以电性连接到电子组件20的栅极电极204。电极35可以电性连接到电子组件20的电极204。
图2示出了图1的半导体器件结构1a的电路图。
电极31可用作电源，在电极106上提供电压。栅极电极104可以接通从电极106到电极105的电流。栅极电极104可用作电压转换器。例如，栅极电极104可以将来自电极31的电压转换为进入电极33的较低电压。电极33可以电性连接到附加电子组件(未示出)。例如，当电极33接收到足够的电压时，电极33可以用作开关以接通附加电子组件。栅极电极204可以被配置成稳定施加在电极33上的电压。例如，当电极33接收到超过的电压时，栅极电极204可以接通从电极206到电极205的路径，使得电流可以发散，并且从电极105进一步流过电极206和电极205，流向电极35，电极35可以用作接地电极，从而稳定施加在电极33上的电压。如图2所示，电极105可以通过节点N1电性连接到电极33。电极105可以通过节点N1电性连接到电极206。
如图1所示，电子组件10、电子组件20和电路板30可以彼此垂直对齐，这可以减小半导体器件结构1a的整体尺寸。通孔108用于电性连接电子组件10和电子组件20。与使用引线键合连接电子组件10和电子组件20相比，使用通孔108可以减少寄生电容。然而，由于难以控制用于形成通孔108的穿孔的蚀刻深度(例如，电极105的厚度相对较小，并且容易过度蚀刻)，因此使用重分布结构(redistribution structure)来连接电子组件10和20。与使用重分布结构相比，由于通孔108的路径相对较短，使用通孔108可以减少电极206和电极105之间的电阻。
图3是图1的半导体器件结构1a的放大图。
通孔108可在电极105处终止。通孔108可终止在电极105的上表面。通孔108的下表面可以与氮化物半导体层103的下表面基本上共平面。
图4是根据本揭露的一些实施例的半导体器件结构1b的部分横截面图。
氮化物半导体层103可包括部分1031和部分1032。部分1031可位于电极105和通孔108之间。部分1032可以与部分1031相邻。部分1032可位于电极105和衬底101之间。部分1032可位于介电层107与衬底101之间。部分1032可位于栅极电极104(如图1所示)和衬底101之间。部分1031的厚度T1可以不同于部分1032的厚度T2。T1可能小于T2。
通孔108可终止于氮化物半导体层103处。通孔108可终止于氮化物半导体层103的部分1031处。通孔108可终止于氮化物半导体层103的上表面。通孔108可与氮化物半导体层103接触。通孔108可由氮化物半导体层103与电极105隔开。通孔108可穿透氮化物半导体层103的一部分。通孔108不能完全穿透氮化物半导体层103。通孔108的下表面可以不与电极105的上表面共平面。通孔108的下表面可以不与氮化物半导体层103的下表面共平面。通孔108的下表面的高度可以高于电极105的上表面。通孔108的下表面可具有高于氮化物半导体层103的下表面的高度。
通孔108可以包括层1081、层1082和层1083。层1081可与氮化物半导体层103的部分1031接触。层1081可包括可减少由氮化物半导体层103引起的势垒的材料。层1081可包括氮化硅(SiN)、氮化铝(AlN)或其它合适材料。层1082可以设置在层1081上。层1082可通过层1081与氮化物半导体层103隔开。层1082可包括可减少由氮化物半导体层103引起的势垒的材料。层1082可用作防止层1083中的原子进入层1081的防扩散层。例如，层1082可包括钛、氮化钛或其它合适材料。层1083可设置在层1082上。层1083可包括诸如铜(Cu)或其它合适材料。层1083可以通过层1081和层1082与氮化物半导体层103隔开。由于氮化物半导体层103的一部分用作残余物并且设置在电极105和通孔108之间，氮化物半导体层103可引发阻挡通孔108和电极105之间的电性连接的势垒，并且不利于形成欧姆接触。在本实施例中，层1081可以减小由部分1031引起的势垒。层1081可有助于增加氮化物半导体层103中的电子浓度，从而降低欧姆接触的势垒。在本实施例中，层1082可以减小由部分1031引起的势垒。层1082可有助于增加氮化物半导体层103中的电子浓度，从而降低欧姆接触的势垒。经审慎考虑设想的是，通孔108可以包括层1081和氮化物半导体层103之间的附加层。
图5是根据本揭露的一些实施例的半导体器件结构1c的部分横截面图。
通孔108可在电极105处终止。通孔108可以穿透电极105的一部分。通孔108的下表面可以不与电极105的上表面共平面。通孔108的下表面可以低于电极105的上表面。通孔108的下表面可以不与氮化物半导体层103的下表面共平面。通孔108的下表面可以低于氮化物半导体层103的下表面。氮化物半导体层103的上表面可以凹入。氮化物半导体层103可以具有凹表面。
图6、图7、图8、图9、图10、图11和图12示出了根据本揭露的一些实施例的用于制造半导体器件结构的方法的各个阶段。
参考图6，提供衬底101。氮化物半导体层102、氮化物半导体层103、栅极电极104、氮化物半导体层1041、电极105、电极106、介电层107、导电层111、通孔112、钝化层113可以形成在衬底101的表面101s1上。
参考图7，可以在钝化层113上形成接垫114，并且可以形成开口O1和开口O2。开口O1和开口O2可以通过蚀刻技术形成，例如干蚀刻或湿蚀刻。开口O1和O2可从衬底101的表面101s2延伸。开口O1可穿透衬底101、氮化物半导体层102、氮化物半导体层103及介电层107。开口O2可穿透衬底101、氮化物半导体层102、氮化物半导体层103及介电层107。
参照图8，可以形成开口O3，使得电极105的上表面由此暴露。开口O3可穿透衬底101、氮化物半导体层102及氮化物半导体层103。开口O3可在电极105处终止。开口O3可以是盲孔，在电极105处具有封闭端。开口O3可由蚀刻技术形成，例如干蚀刻或湿蚀刻。开口O3可通过等离子体蚀刻技术形成。形成开口O3和开口O2的步骤可以不同。
参考图9，可以形成通孔108。导电材料，例如钛(Ti)、铜(Cu)、铝(Al)或其他合适的材料，可以填充在开口O3中，从而形成通孔108。例如，可以形成钛层，然后可以在钛层上沉积铜铝合金(Al-Cu)，填充开口O3，从而形成通孔108。
参考图10，可以形成通孔109和通孔110以构成电子组件10。导电材料，例如铜(Cu)、铝(Al)或其他合适的材料，可以填充在开口O1和开口O2中，从而形成通孔109和通孔110。
参照图11，电子组件20可以形成在电子组件10的表面10s2上。电子组件20可以通过端子41安装在电子组件10上。
参考图12，电路板30可以形成在电子组件10的表面10s1上。电路板30可以通过端子42安装在电子组件10上，以形成与图1中描述和图示的半导体器件结构1a相同或类似的半导体器件结构。
可以设想，在图8的阶段中，如果开口O3没有完全穿透氮化物半导体层103(例如，蚀刻氮化物半导体层103相对较短的时间)，则随后可以形成层1081、层1082和层1083(如图4所示)以填充开口O3。因此，与图4所示和描述的半导体器件结构1b相同或类似的半导体器件结构可以通过参考图9、图10、图11和图12所示和描述的后续操作来形成。
可以设想，在图8的阶段中，如果氮化物半导体层103被过度蚀刻(例如，蚀刻氮化物半导体层103相对较长的时间)，则电极105可以通过开口O3暴露，与图5所示和描述的半导体器件结构1c相同或类似的半导体器件结构可以通过参考图9、图10、图11和图12所示和描述的后续操作来形成。
如本文中所使用，可在本文中为易于描述使用例如“下方”、“下面”、“上方”、“上部”、“下部”、“左侧”、“右侧”等空间相对术语描述如图所示一个组件或特征与另一组件或特征的关系。除附图中所描绘的定向以外，空间相对术语意图涵盖器件在使用或操作中的不同定向。装置可以按其它方式定向(旋转80度或处于其它定向)，且本文中所使用的空间相对描述词因此可以同样地进行解释。应理解，当组件被称为“连接到”或“耦合到”另一组件时，其可直接连接或耦合到另一组件，或可存在介入组件。
如本文中所使用，术语“大约”、“基本上”、“基本”和“约”用于描述和考虑较小变化。当与事件或情况结合使用时，所述术语可指事件或情况精确发生的例子以及事件或情况极近似地发生的例子。如在本文中相对于给定值或范围所使用，术语“约”通常意指在给定值或范围的±10％、±5％、±1％或±0.5％内。在本文中，范围可表达为从一个端点到另一端点或在两个端点之间。除非另外指定，否则本文中所公开的所有范围都包括端点。术语“基本上共平面”可指在数微米(μm)内沿同一平面定位的两个表面，例如在10μm内、5μm内、1μm内或0.5μm内沿着同一平面定位。当参考“基本上”相同的数值或特征时，术语可指处于所述值的平均值的±10％、±5％、±1％或±0.5％内的值。
前文概述本揭露的若干实施例及细节方面的特征。本揭露中描述的实施例可容易地用作用于设计或修改其它过程的基础以及用于执行相同或相似目的和/或获得引入本文中的实施例的相同或相似优点的结构。此类等效构造不脱离本揭露的精神和范围，并且可在不脱离本揭露的精神和范围的情况下作出各种改变、替代和变化。

Claims (16)

1.一种半导体器件结构，其特征在于，包括：
衬底，具有第一表面及与所述第一表面相对的第二表面；
第一氮化物半导体层，设置在所述衬底的所述第一表面上；
第二氮化物半导体层，设置在所述第一氮化物半导体层上且其带隙大于所述第一氮化物半导体层的带隙；
栅极电极，设置在所述第二氮化物半导体层上；
第一电极，设置在所述第二氮化物半导体层上；
第一通孔，从所述第二表面延伸并电性连接到所述第一电极；以及
第二通孔，从所述第二表面延伸，其中所述第一通孔的深度小于所述第二通孔的深度。
2.如权利要求1所述的半导体器件结构，其特征在于，还包括：
介电层，设置在所述第二氮化物半导体层上并覆盖所述栅极电极，其中所述第二通孔穿透所述介电层。
3.根据权利要求1所述的半导体器件结构，其特征在于，其中所述第二通孔的材料不同于所述第一通孔的材料。
4.根据权利要求1所述的半导体器件结构，其特征在于，其中所述第二氮化物半导体层包括在所述第一电极和所述第一通孔之间的第一部分。
5.根据权利要求4所述的半导体器件结构，其特征在于，其中所述第二氮化物半导体层包括在所述栅极电极和所述衬底之间的第二部分，且所述第一部分的第一厚度小于所述第二部分的第二厚度。
6.根据权利要求4所述的半导体器件结构，其特征在于，其中所述第一通孔包括与所述第二氮化物半导体层的所述第一部分接触的第一势垒调整层。
7.根据权利要求6之半导体器件结构，其特征在于，其中所述第一势垒调整层包含氮化硅或氮化铝。
8.根据权利要求7所述的半导体器件结构，其特征在于，其中所述第一通孔包括在所述第一势垒调整层上的第二势垒调整层。
9.根据权利要求8之半导体器件结构，其特征在于，其中所述第二势垒调整层包含钛或氮化钛。
10.一种半导体器件结构，其特征在于，包括：
第一电子组件，其具有主动表面和与所述主动表面相对的背面；
第二电子组件，电性连接到所述第一电子组件，且具有面向所述第一电子组件的所述背面的主动表面，其中，所述第一电子组件包括：
衬底，相邻于所述第一电子组件的所述背面；
第一氮化物半导体层，设置在所述衬底上；
第二氮化物半导体层，设置在所述第一氮化物半导体层上且其带隙大于所述第一氮化物半导体层的带隙；
栅极电极，设置在所述第二氮化物半导体层上；
第一电极，设置在所述第二氮化物半导体层上；以及
第一通孔，从所述第一电子组件的所述背面延伸并电性连接到所述第一电子组件的所述第一电极和所述第二电子组件；以及
电路板，设置在所述第一电子组件的所述主动表面上，其中所述第一电子组件包括从所述背面向所述第一电子组件的所述主动表面延伸的第二通孔，且所述第二电子组件通过所述第二通孔电性连接到所述电路板，其中所述第一电子组件包括所述背面向所述第一电子组件的所述主动表面延伸的第三通孔，所述第二电子组件包括栅极电极、第一电极和第二电极，其中所述第二电子组件的所述栅极电极通过所述第二通孔与所述电路板电性连接，所述第二电子组件的所述第一电极通过所述第三通孔与所述电路板电性连接，所述第二电子组件的所述第二电极通过所述第一通孔电性连接到所述第一电子组件的所述第一电极。
11.根据权利要求10所述的半导体器件结构，其特征在于，还包括：
第一端子，设置在所述第一电子组件和所述第二电子组件之间。
12.根据权利要求11所述的半导体器件结构，其特征在于，其中所述第一端子与所述第一通孔垂直地对齐。
13.根据权利要求10所述的半导体器件结构，其特征在于，其中所述第一通孔终止于所述第二氮化物半导体层的表面。
14.根据权利要求10所述的半导体器件结构，其特征在于，其中所述第一通孔终止于所述第一电极的表面。
15.一种制造半导体器件结构的方法，其特征在于，包括：
提供第一电子组件，其具有主动表面和与所述主动表面相对的背面，所述第一电子组件包括：
与所述第一电子组件的所述背面相邻的衬底；
设置在所述衬底上的第一氮化物半导体层；
设置在所述第一氮化物半导体层上的第二氮化物半导体层，其带隙大于所述第一氮化物半导体层的带隙；
设置在所述第二氮化物半导体层上的栅极电极；
设置在所述第二氮化物半导体层上的第一电极；以及
形成在所述第一电子组件的所述背面和所述第一电极之间延伸的第一通孔；
在所述第一电子组件上安装第二电子组件，其中所述第二电子组件通过所述第一通孔电性连接到所述第一电极；
形成从所述背面延伸到所述第一电子组件的所述主动表面的第二通孔；以及
安装电路板在所述第一电子组件的所述主动表面上，其中所述第二电子组件通过所述第二通孔电性连接到所述电路板。
16.根据权利要求15所述的方法，其特征在于，其中形成所述第一通孔包括：形成在所述背面和所述第一电子组件的所述第二氮化物半导体层之间延伸的盲孔；形成第一势垒调整层在所述第二氮化物半导体层上；形成第二势垒调整层在所述第一势垒调整层上；以及形成导电材料在所述第二势垒调整层上以形成所述第一通孔。
CN202180000644.9A 2021-01-27 2021-01-27 半导体器件结构及其制造方法 Active CN112956018B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210583863.0A CN114975322A (zh) 2021-01-27 2021-01-27 半导体器件结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/073929 WO2022160116A1 (en) 2021-01-27 2021-01-27 Semiconductor device structures and methods of manufacturing the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210583863.0A Division CN114975322A (zh) 2021-01-27 2021-01-27 半导体器件结构

Publications (2)

Publication Number Publication Date
CN112956018A CN112956018A (zh) 2021-06-11
CN112956018B true CN112956018B (zh) 2022-06-21

Family

ID=76233929

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210583863.0A Pending CN114975322A (zh) 2021-01-27 2021-01-27 半导体器件结构
CN202180000644.9A Active CN112956018B (zh) 2021-01-27 2021-01-27 半导体器件结构及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210583863.0A Pending CN114975322A (zh) 2021-01-27 2021-01-27 半导体器件结构

Country Status (3)

Country Link
US (1) US20220384628A1 (zh)
CN (2) CN114975322A (zh)
WO (1) WO2022160116A1 (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345231A (zh) * 2007-07-12 2009-01-14 东部高科股份有限公司 半导体芯片器件及其制造方法和包括其的堆叠封装
JP2009212103A (ja) * 2008-02-29 2009-09-17 Fujitsu Ltd 半導体装置及びその製造方法
CN103000571A (zh) * 2011-09-19 2013-03-27 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
CN104428887A (zh) * 2012-07-09 2015-03-18 高通股份有限公司 从集成电路的晶片背侧层集成穿板通孔
CN105993078A (zh) * 2013-12-02 2016-10-05 Lg伊诺特有限公司 半导体器件和包括该器件的半导体电路
CN107230718A (zh) * 2016-03-25 2017-10-03 北京大学 半导体器件及制造方法
CN109545850A (zh) * 2017-09-22 2019-03-29 新唐科技股份有限公司 半导体元件及其制造方法
CN110970498A (zh) * 2018-09-29 2020-04-07 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
CN111682860A (zh) * 2019-07-25 2020-09-18 深圳市汇芯通信技术有限公司 集成器件制造方法及相关产品

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100066970A (ko) * 2008-12-10 2010-06-18 주식회사 동부하이텍 반도체 소자 및 이를 포함하는 시스템 인 패키지, 반도체 소자를 제조하는 방법
US7915645B2 (en) * 2009-05-28 2011-03-29 International Rectifier Corporation Monolithic vertically integrated composite group III-V and group IV semiconductor device and method for fabricating same
KR101920715B1 (ko) * 2012-03-06 2018-11-21 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조방법
US9196703B2 (en) * 2013-08-22 2015-11-24 Northrop Grumman Systems Corporation Selective deposition of diamond in thermal vias
KR102094473B1 (ko) * 2013-10-15 2020-03-27 삼성전자주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
CN109659366A (zh) * 2018-12-21 2019-04-19 英诺赛科（珠海）科技有限公司 高电子迁移率晶体管及其制造方法
US11342248B2 (en) * 2020-07-14 2022-05-24 Gan Systems Inc. Embedded die packaging for power semiconductor devices

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345231A (zh) * 2007-07-12 2009-01-14 东部高科股份有限公司 半导体芯片器件及其制造方法和包括其的堆叠封装
JP2009212103A (ja) * 2008-02-29 2009-09-17 Fujitsu Ltd 半導体装置及びその製造方法
CN103000571A (zh) * 2011-09-19 2013-03-27 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
CN104428887A (zh) * 2012-07-09 2015-03-18 高通股份有限公司 从集成电路的晶片背侧层集成穿板通孔
CN105993078A (zh) * 2013-12-02 2016-10-05 Lg伊诺特有限公司 半导体器件和包括该器件的半导体电路
CN107230718A (zh) * 2016-03-25 2017-10-03 北京大学 半导体器件及制造方法
CN109545850A (zh) * 2017-09-22 2019-03-29 新唐科技股份有限公司 半导体元件及其制造方法
CN110970498A (zh) * 2018-09-29 2020-04-07 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
CN111682860A (zh) * 2019-07-25 2020-09-18 深圳市汇芯通信技术有限公司 集成器件制造方法及相关产品

Also Published As

Publication number Publication date
WO2022160116A1 (en) 2022-08-04
US20220384628A1 (en) 2022-12-01
CN114975322A (zh) 2022-08-30
CN112956018A (zh) 2021-06-11

Similar Documents

Publication Publication Date Title
KR102199173B1 (ko) 고 전자 이동도 트랜지스터
JP5433175B2 (ja) 半導体装置
US20150206768A1 (en) Method and system for co-packaging gallium nitride electronics
JPWO2015049852A1 (ja) 半導体装置
JP2014060358A (ja) 半導体装置
US20220399444A1 (en) Semiconductor device and fabrication method thereof
CN112956018B (zh) 半导体器件结构及其制造方法
CN112913031A (zh) 具有减小的导通电阻的横向功率器件
US10068780B2 (en) Lead frame connected with heterojunction semiconductor body
US20220376097A1 (en) Semiconductor device structures and methods of manufacturing the same
JP2019145667A (ja) 半導体装置および半導体装置の製造方法
CN112768419A (zh) 一种半导体装置封装
US20210384338A1 (en) Semiconductor component and manufacturing method thereof
CN115360161B (zh) 一种半导体装置及其形成方法
CN215496684U (zh) 一种半导体装置封装
WO2024087083A1 (en) Semiconductor packaged device and method for manufacturing the same
CN111293174A (zh) 半导体器件及其制造方法
WO2024103247A1 (en) Semiconductor device structure and method of manufacturing the same
WO2024040563A1 (en) Semiconductor device structures and methods of manufacturing the same
US20210384342A1 (en) Semiconductor device and manufacturing method thereof
JP7379301B2 (ja) 半導体装置
CN115732555B (zh) 氮化物半导体器件、互连结构及其制造方法
US20240136434A1 (en) Nitride semiconductor element and nitride semiconductor device
WO2022000269A1 (en) Semiconductor device and fabrication method thereof
JP2008177475A (ja) 電子部品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant