CN1129183C - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1129183C
CN1129183C CN 99122186 CN99122186A CN1129183C CN 1129183 C CN1129183 C CN 1129183C CN 99122186 CN99122186 CN 99122186 CN 99122186 A CN99122186 A CN 99122186A CN 1129183 C CN1129183 C CN 1129183C
Authority
CN
China
Prior art keywords
base plate
wafer
installation base
semiconductor device
circuit trace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 99122186
Other languages
English (en)
Other versions
CN1294413A (zh
Inventor
沈明东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN 99122186 priority Critical patent/CN1129183C/zh
Publication of CN1294413A publication Critical patent/CN1294413A/zh
Application granted granted Critical
Publication of CN1129183C publication Critical patent/CN1129183C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Wire Bonding (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

一种半导体装置，包括：一安装基板，其具有一布设电路轨迹的第一表面及一与第一表面相对的第二表面，安装基板形成有一贯穿第一和二表面的容置贯孔；一支撑基板由金属材料制成，其上设有与安装基板的容置贯孔相配合的容置贯孔，支撑基板放置在安装基板的容置贯孔内，支撑基板两表面处形成有至少一个晶片容置空间；晶片粘置在晶片容置空间内，其上设有数个粘接垫；数个电连接组件连接在各粘接垫与安装基板表面上对应的电路轨迹之间。

Description

半导体装置
技术领域
本发明涉及一种半导体装置，特别是一种方便制造的半导体装置。
背景技术
目前，结合基板的半导体装置是非常普遍的，然而，在基板单一表面上结合晶片与在基板的两表面上结合晶片时基板的制作便会有所不同，因而需要准备不同的基板作以满足不同的需要，这样，需准备更多材料，而导致增加库存成本。
发明内容
本发明的目的在于提供一种便于制造及库存成本低的半导体装置。
为达到上述目的本发明采取如下措施：
本发明的半导体装置，包括：安装基板及晶片，其特征在于，还包括：一支撑基板及电连接组件；
安装基板具有一布设有预定电路轨迹的第一表面及一与第一表面相对的第二表面，安装基板形成有一贯穿第一和第二表面的容置贯孔；
支撑基板由金属材料制成，其形状与安装基板的容置贯孔相配合，支撑基板放置在安装基板的容置贯孔内，以在安装基板的容置贯孔的孔壁与支撑基板之间形成有至少一个晶片容置空间；
晶片粘置在晶片容置空间内，其具有一粘接垫安装表面，该表面设置有数个粘接垫；
数个用以使各个粘接垫与安装基板的第一表面上对应的电路轨迹电连接的电连接组件。
其中，还可包括：一覆盖基板，覆盖基板的形状与所述支撑基板相同，且放置在所述晶片容置空间内并位于晶片上；覆盖基板具有用于暴露晶片粘接垫的窗孔，覆盖基板的暴露在所述安装基板外的表面上布设有预定的电路轨迹，该电路轨迹与所述安装基板的第一表面上对应的电路轨迹电连接；
所述电连接组件连接在晶片的各个粘接垫与覆盖基板表面上对应的电路轨迹之间。
其中，所述安装基板的第一表面上设置有导电锡球，导电锡球与所述第一表面上对应的电路轨迹电连接。
其中，所述安装基板上设有电镀通孔，各电镀通孔的孔壁电镀有与安装基板对应的电路轨迹电连接的导电材料，所述第一与第二表面中的一个表面上设有导电锡球，导电锡球与对应的电镀通孔对准并与电镀通孔的导电材料电连接。
其中，所述安装基板的容置贯孔大致呈矩形，各容置贯孔的各角附近形成有与容置贯孔连通的卡制穿孔，所述支撑基板的四角部分延伸至安装基板的对应的卡制穿孔。
其中，所述安装基板各卡制穿孔内注有与所述支撑基板连接的胶质材料，以防止支撑基板相对于安装基板相对移动。
其中，还包括设在所述安装基板表面上的覆盖晶片与电连接组件的包封层。
其中，所述安装基板的第二表面上布设有预定的电路轨迹，所述支撑基板放置在安装基板的容置贯孔内，容置贯孔的孔壁与支撑基板的一表面之间形成有一容置所述晶片的第一晶片容置空间，在容置贯孔的孔壁与支撑基板的另一表面之间形成有一第二晶片容置空间；
一第二晶片粘置在第二晶片容置空间内，第二晶片具有一设置有数个粘接垫的粘接垫安装表面；
数个第二电连接组件连接在第二晶片的各个粘接垫与安装基板的第二表面上对应的电路轨迹之间。
结合附图及实施例对本发明的具体结构特征详细说明如下。
附图说明
图1为本发明半导体装置的第一实施例的剖面图；
图2为本发明第一实施例中安装基板的平面示意图；
图3为本发明第一实施例中支撑基板的平面示意图；
图4为本发明第二实施例的剖面图；
图5为本发明第三实施例的剖面图；
图6为本发明第三实施例的覆盖基板的平面示意图；
图7为本发明第三实施例粘胶层的平面示意图；
图8为本发明第四实施例的剖面图；
图9为本发明第五实施例的剖面图。
具体实施方式
如图1及2所示，本发明的半导体装置的第一实施例包括一安装基板1、一支撑基板2、一晶片3及数个电连接组件4。
安装基板1具有一布设有电路轨迹14的第一表面10和一与第一表面10相对的第二表面11。安装基板1形成有一贯穿第一和第二表面10、11的容置贯孔12及数个电镀通孔13。各电镀通孔13的孔壁电镀有与安装基板1对应的电路轨迹14电连接的导电材料。安装基板1更设置有数个导电锡球15。导电锡球15被安装在安装基板1的其中一个表面10、11上，且与对应的电镀通孔12对准并与电镀通孔13的导电材料电连接。在本实施例中，容置贯孔12大致呈矩形而且安装基板1在容置贯孔12的各角落附近形成有一与容置贯孔12连通的卡制穿孔16。
支撑基板2由金属材料制成而且其形状配合安装基板1的容置贯孔12及卡制穿孔16，如图3所示。支撑基板2以压迫配合方式放置在安装基板1的容置贯孔12内，且四个角落部分20延伸至安装基板1的对应的卡制穿孔16以进一步定位。在安装基板1的容置贯孔12的孔壁与支撑基板2之间形成有一晶片容置空间。
应要注意的是，在安装基板1的各个卡制穿孔16内可注入适量的与支撑基板2连接的胶质材料21，如环氧树脂，以进一步防止支撑基板2相对于安装基板1的相对移动。
晶片3具有一设置有数个粘接垫31的粘接垫安装表面30且被置于晶片容置空间内。晶片3由一置于晶片3与支撑基板2之间的粘胶层32，予以固定。
电连接组件4用以连接晶片3的各个粘接垫31与安装基板1的第一表面10上对应的电路轨迹。在本实施例中，这些电连接组件4为导电金属线。
为了保护晶片3和电连接组件4，一用于覆盖晶片3与电连接组件4的包封层5可设在安装基板1的第一表面10上。
应要注意的是，第一实施例中的锡球15及晶片3的数目及晶片3的粘接垫31的排列方式可因需要而任意作出变化。另一方面，安装基板1的容置贯孔12及支撑基板2的形状不限于图中所示的实施例。此外，在支撑基板2暴露于安装基板1外的表面可涂布一层绝缘材料，然后再在该层绝缘材料上布设电路轨迹。
图4表示为本半导体装置的第二实施例。第二实施例包括一安装基板1、一支撑基板2、一第一晶片3、一第二晶片3’、数个第一电连接组件4及数个第二电连接组件4’。
安装基板1具有相对的布设有如图2所示的电路轨迹的第一和第二表面10、11，且形成有一贯穿第一和第二表面10、11的容置贯孔12及数个电镀通孔13。各电镀通孔13的孔壁电镀有与安装基板1对应的电路轨迹电连接的导电材料。安装基板1更设置有数个导电锡球15。导电锡球15安装在安装基板1中一个表面10、11上，且与对应的电镀通孔12对准并与电镀通孔13的导电材料电连接。在本实施例中，容置贯孔12大致呈矩形，而且安装基板1在容置贯孔12的各个角落附近形成有一与容置贯孔12连通的卡制穿孔16。
与第一实施例相同，支撑基板2由金属材料制成，而且其形状配合安装基板1的容置贯孔12及卡制穿孔16。支撑基板2以压迫配合方式放置在安装基板1的容置贯孔12内且其中四个角落部分20延伸至安装基板1对应的卡制穿孔16以进一步定位。与第一实施例不同处是支撑基板2被设置在安装基板1的容置贯孔12内以致在安装基板1的容置贯孔12的孔壁与支撑基板2的一表面之间形成有一第一晶片容置空间及在安装基板1的容置贯孔12的孔壁与支撑基板2的另一表面之间形成有一第二晶片容置空间。
第一晶片3具有一设置有数个粘接垫31的粘接垫安装表面30且被置于第一晶片容置空间内。第一晶片3由一置在第一晶片3与支撑基板2之间的第一粘胶层32予以固定。
第一电连接组件4连接在第一晶片3的各个粘接垫31与安装基板1的第一表面10上对应的电路轨迹之间。
为了保护第一晶片3和第一电连接组件4，一用于覆盖第一晶片3与第一电连接组件4的第一包封层5可设在安装基板1的第一表面10上。
第二晶片3’具有一设置有数个粘接垫31的粘接垫安装表面30’，且被置于第二晶片容置空间内。第二晶片3’由一置于第二晶片3’与支撑基板2之间的第二粘胶层32’予以固定。
这些第二电连接组件4’用以使第二晶片3’的各个粘接垫31’与安装基板1的第二表面11上的对应电路轨迹电连接。
为了保护第二晶片3’和第二电连接组件4’，一用于覆盖第二晶片3’与第二电连接组件4’的第二包封层5’可设于安装基板1的第二表面11上。
如上所述，本实施例第一与第二实施例虽然在结构上有所变化，但所使用的安装基板1和支撑基板2皆相同，因此在库存成本方向能大大降低。
图5表示本发明的半导体装置的第三实施例。第三实施例包括一安装基板1、一支撑基板2、一晶片3、一覆盖基板6及数个电连接组件4。
安装基板1及支撑基板2与上述实施例相同，不再赘述。
晶片3具有一设置有数个粘接垫31的粘接垫安装表面30且被置于晶片容置空间内。晶片3利用一置于晶片3与支撑基板2之间的粘胶层32予以固定。在本实施例中，晶片3的粘接垫31大致位于粘接垫安装表面30的中央。
请配合参阅图6及图7所示，覆盖基板6的形状与支撑基板2相同，且被放置在晶片容置空间内并位于晶片3上。除了压迫配合之外，覆盖基板6由一位于覆盖基板6与晶片3之间的粘胶层64予以进一步固定。覆盖基板6与粘胶层64皆具有用于暴露晶片3的粘接垫31的窗孔63和65。此外，在覆盖基板6的暴露在安装基板1外的表面60上是布设有预定的电路轨迹62。覆盖基板6的电路轨迹62是经由布设在覆盖基板6的表面60与安装基板1的第一表面10上的导电胶7与安装基板1的第一表面10上对应的电路轨迹电连接。
一用于覆盖覆盖基板6与电连接组件4的包封层5设在安装基板1的第一表面10上，以起保护作用。
请参阅图8所示，本实施例的半导体装置的第四实施例中包括一安装基板1、一支撑基板2、一第一晶片3、一第一覆盖基板6、数个第一电连接组件4、一第二晶片3’、一第二覆盖基板6’及数个第二电连接组件4’。安装基板1与第二实施例相同，不再赘述。
支撑基板2与上述实施例相同，不再赘述。然而，与第一和第三实施例不同处是支撑基板2被设置在安装基板1的容置贯孔12内，在安装基板1的容置贯孔12的孔壁与支撑基板2的一表面之间形成有一第一晶片容置空间，在安装基板1的容置贯孔12的孔壁与支撑基板2的另一表面之间形成有一第二晶片容置空间。
第一晶片3具有一设置有数个粘接垫31的粘接垫安装表面30且被设在第一晶片容置空间内。第一晶片3由一置于第一晶片3与支撑基板2之间的第一粘胶层32予以固定。
与第三实施例的相同之处在于第一覆盖基板6被放置在第一晶片容置空间内并位于第一晶片3上。除了压迫配合之外，第一覆盖基板6由一位于第一覆盖基板6与第一晶片3之间的粘胶层64予以进一步固定。第一覆盖基板6与粘胶层64皆具有用于暴露晶片3的粘接垫31的窗孔63和65。此外，在第一覆盖基板6的暴露在安装基板1外的表面60上布设有预定的电路轨迹。第一覆盖基板6的电路轨迹经由布设在覆盖基板6表面60与安装基板1的第一表面10上的导电胶7与安装基板1的第一表面10上的对应电路轨迹电连接。
这些第一电连接组件4用以将第一晶片3的各个粘接垫31与第一覆盖基板6表面60上的对应电路轨迹电连接。
为了保护第一覆盖基板6和第一电连接组件4，一第一包封层5覆盖在第一覆盖基板6与第一电连接组件4上。
第二晶片3’具有一设置有数个粘接垫31’的粘接垫安装表面30’且被置于第二晶片容置空间内。第二晶片3’由一置于第二晶片3’与支撑基板2之间的第二粘胶层32’予以固定。
与第一覆盖基板6相同之处，第二覆盖基板6’放置在第二晶片容置空间内并位于第二晶片3’上。除了压迫配合之外，第二覆盖基板6’由一位于第二覆盖基板6’与第二晶片3’之间的粘胶层64’予以进一步固定。第二覆盖基板6’与粘胶层64’皆具有使二晶片3’的粘接垫31’露出的窗孔63’和65’。此外，在第二覆盖基板6’的暴露在安装基板1外的表面60’上布设有预定的电路轨迹。第二覆盖基板6’的电路轨迹经由布设于第二覆盖基板6’的表面60’与安装基板1的第二表面11上的导电胶7’与第二表面11上对应的电路轨迹电连接。
第二电连接组件4’用以使第二晶片3’的各个粘接垫31’与第二覆盖基板6’表面60’上的对应电路轨迹电连接。
为了保护第二覆盖基板6’和第二电连接组件4’，一第二包封层5’覆盖在第二覆盖基板6’与第二电连接组件4’上。
如图9所示，本发明的半导体装置的第五实施例，包括一安装基板1、一支撑基板2、一第一晶片3、一覆盖基板6、数个第一电连接组件4、一第二晶片件3’及数个第二电连接组件4’。
安装基板1及支撑基板2与第二和第四实施例相同，不再赘述。
第一晶片3具有一设置有数个粘接垫31的粘接垫安装表面30，且放置在第一晶片容置空间内。第一晶片3由一置于第一晶片3与支撑基板2之间的第一粘胶层32予以固定。
与第三和第四实施例的相同之处，第一覆盖基板6放置在第一晶片容置空间内并位于第一晶片3上。除了压迫配合之外，第一覆盖基板6由一位于第一覆盖基板6与第一晶片3之间的粘胶层64来予以进一步固定。第一覆盖基板6与粘胶层64皆具有用于暴晶片3的粘接垫31的窗孔63和65。此外，在第一覆盖基板6暴露在安装基板1外的表面60上布设有预定的电路轨迹。第一覆盖基板6的电路轨迹经由布设于覆盖基板6的表面60与安装基板1的第一表面10上的导电胶7来与安装基板1的第一表面10上对应的电路轨迹电连接。
第一电连接组件4用以使第一晶片3的各个粘接垫31与第一覆盖基板6的表面60上对应的电路轨迹电连接。
为了保护第一覆盖基板6和第一电连接组件4，一用于覆盖第一覆盖基板6与第一电连接组件4的第一包封层5可设在安装基板1的第一表面10上。
第二晶片3’具有一设置有数个粘接垫31’的粘接垫安装表面30’且被置于第二晶片容置空间内。第二晶片3’由一置于第二晶片3’与支撑基板2之间的第二粘胶层32’予以固定。
第二电连接组件4’用以使第二晶片3’的各个粘接垫31’与安装基板1的第二表面11上对应的电路轨迹电连接。
为了保护第二晶片3’和第二电连接组件4’，一第二包封层5’覆盖在第二晶片3’与第二电连接组件4’上，其位于安装基板1的第二表面11上。
与现有技术相比，本发明具有如下效果：
由于本发明的各实施例中的支撑基板及安装基板都相同，特别是支撑基板，不论是在支撑基板的单一表面上结合晶片还是在其两表面上结合晶片时，支撑基板的结构都相同，所以可以降低库存成本，简化制作工艺；本发明的半导体装置制造方便。
以上叙述是借实施例来说明本发明的结构特征，并非用于限制本发明的保护范围。

Claims (20)

1、一种半导体装置，包括：安装基板及晶片，其特征在于，还包括：一支撑基板及电连接组件；
安装基板具有一布设有预定电路轨迹的第一表面及一与第一表面相对的第二表面，安装基板形成有一贯穿第一和第二表面的容置贯孔；
支撑基板由金属材料制成，其形状与安装基板的容置贯孔相配合，支撑基板放置在安装基板的容置贯孔内，以在安装基板的容置贯孔的孔壁与支撑基板之间形成有至少一个晶片容置空间；
晶片粘置在晶片容置空间内，其具有一粘接垫安装表面，该表面设置有数个粘接垫；
数个用以使各个粘接垫与安装基板的第一表面上对应的电路轨迹电连接的电连接组件。
2、根据权利要求1所述的半导体装置，其特征在于，还包括：一覆盖基板，覆盖基板的形状与所述支撑基板相同，且放置在所述晶片容置空间内并位于晶片上；覆盖基板具有用于暴露晶片粘接垫的窗孔，覆盖基板的暴露在所述安装基板外的表面上布设有预定的电路轨迹，该电路轨迹与所述安装基板的第一表面上对应的电路轨迹电连接；
所述电连接组件连接在晶片的各个粘接垫与覆盖基板表面上对应的电路轨迹之间。
3、根据权利要求1或2所述的半导体装置，其特征在于，所述安装基板的第一表面上设置有导电锡球，导电锡球与所述第一表面上对应的电路轨迹电连接。
4、根据权利要求1或2所述的半导体装置，其特征在于，所述安装基板上设有电镀通孔，各电镀通孔的孔壁电镀有与安装基板对应的电路轨迹电连接的导电材料，所述第一与第二表面中的一个表面上设有导电锡球，导电锡球与对应的电镀通孔对准并与电镀通孔的导电材料电连接。
5、根据权利要求1或2所述的半导体装置，其特征在于，所述安装基板的容置贯孔大致呈矩形，各容置贯孔的各角附近形成有与容置贯孔连通的卡制穿孔，所述支撑基板的四角部分延伸至安装基板的对应的卡制穿孔。
6、根据权利要求5所述的半导体装置，其特征在于，所述安装基板各卡制穿孔内注有与所述支撑基板连接的胶质材料，以防止支撑基板相对于安装基板相对移动。
7、根据权利要求1所述的半导体装置，其特征在于，还包括一设在所述安装基板第一表面上的覆盖晶片与电连接组件的包封层。
8、根据权利要求1或2所述的半导体装置，其特征在于，所述晶片是由一置在晶片与支撑基板之间的粘胶层予以固定。
9、根据权利要求1或2所述的半导体装置，其特征在于，所述支撑基板暴露在所述安装基板外的表面上涂布有一层绝缘材料，绝缘材料上布设有电路轨迹。
10、根据权利要求1所述的半导体装置，其特征在于，所述安装基板的第二表面上布设有预定的电路轨迹，所述支撑基板放置在安装基板的容置贯孔内，容置贯孔的孔壁与支撑基板的一表面之间形成有一容置所述晶片的第一晶片容置空间，在容置贯孔的孔壁与支撑基板的另一表面之间形成有一第二晶片容置空间；
一第二晶片粘置在第二晶片容置空间内，第二晶片具有一设置有数个粘接垫的粘接垫安装表面；
数个第二电连接组件连接在第二晶片的各个粘接垫与安装基板的第二表面上对应的电路轨迹之间。
11、根据权利要求10所述的半导体装置，其特征在于，还包括一设在所述安装基板第二表面上用于覆盖晶片与电连接组件的包封层。
12、根据权利要求1或2所述的半导体装置，其特征在于，所述第二电连接组件为导电金属线。
13、根据权利要求2所述的半导体装置，其特征在于，还包括：一被设于所述安装基板的第一表面上用于覆盖所述覆盖基板与所述电连接组件的包封层。
14、根据权利要求2所述的半导体装置，其特征在于，所述覆盖基板由一位于所述覆盖基板与晶片之间的粘胶层予以固定，粘胶层具有与覆盖基板的窗孔对应用于暴露晶片的粘接垫的窗孔。
15、根据权利要求2所述的半导体装置，其特征在于，还包括第二晶片、第二覆盖基板及第二电连接组件；所述安装基板的第二表面上布设有预定的电路轨迹，所述支撑基板放置在安装基板的容置贯孔内，该容置贯孔的孔壁与支撑基板的一表面之间形成有一第二晶片容置空间；
第二晶片粘置在第二晶片容置空间内，第二晶片具有一设置有粘接垫的粘接垫安装表面；
第二覆盖基板放置在第二晶片容置空间内并位于第二晶片上，第二覆盖基板具有用于暴露第二晶片的粘接垫的窗孔，在第二覆盖基板暴露在安装基板外的表面上设有预定的电路轨迹，第二覆盖基板的电路轨迹与安装基板第二表面上对应的电路轨迹电连接；
第二电连接组件连接在第二晶片的各个粘接垫与第二覆盖基板表面上对应的电路轨迹之间。
16、根据权利要求15所述的半导体装置，其特征在于，还包括一设在所述安装基板的第二表面上用于覆盖第二覆盖基板与第二电连接组件的包封层。
17、根据权利要求15所述的半导体装置，其特征在于，所述第二电连接组件为导电金属线。
18、根据权利要求15所述的半导体装置，其特征在于，所述第二覆盖基板由一位于第二覆盖基板与第二晶片之间的粘胶层予以固定，粘胶层具有与第二覆盖基板的窗孔对应的用于暴露所述第二晶片的粘接垫的窗孔。
19、根据权利要求2所述的半导体装置，其特征在于，所述覆盖基板的电路轨迹经由导电胶与所述安装基板的第一表面上对应的电路轨迹电连接。
20、根据权利要求15所述的半导体装置，其特征在于，所述第二覆盖基板的电路轨迹经由导电胶与所述安装基板的第二表面上对应的电路轨迹电连接。
CN 99122186 1999-11-01 1999-11-01 半导体装置 Expired - Fee Related CN1129183C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 99122186 CN1129183C (zh) 1999-11-01 1999-11-01 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 99122186 CN1129183C (zh) 1999-11-01 1999-11-01 半导体装置

Publications (2)

Publication Number Publication Date
CN1294413A CN1294413A (zh) 2001-05-09
CN1129183C true CN1129183C (zh) 2003-11-26

Family

ID=5282343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 99122186 Expired - Fee Related CN1129183C (zh) 1999-11-01 1999-11-01 半导体装置

Country Status (1)

Country Link
CN (1) CN1129183C (zh)

Also Published As

Publication number Publication date
CN1294413A (zh) 2001-05-09

Similar Documents

Publication Publication Date Title
CN1143373C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1063579C (zh) 半导体装置
CN1946271A (zh) 印刷电路板及其制造方法
CN1235275C (zh) 半导体模块及制造半导体模块的方法
CN1832154A (zh) 散热器及使用该散热器的封装体
CN1908745A (zh) 具有各向异性导电胶膜的显示设备
CN1230894C (zh) 半导体封装及其制造方法
CN1655349A (zh) 半导体器件及其制造方法
CN1575096A (zh) 电子电路装置及其制造方法
CN1199927A (zh) 封装集成电路元件及其制造方法
CN1326312A (zh) 印刷电路板以及使用该电路板的电子设备
CN1543674A (zh) 带有埋设电感器的无引线芯片承载器的制造结构和方法
CN1925722A (zh) 包括嵌入的陶瓷电容器的布线板结构
CN1783461A (zh) 覆晶球形矩阵封装组件及具散热功能的电子装置
CN1873967A (zh) 布线基板、半导体装置及显示模块
CN1279157A (zh) 多层基板
CN1638120A (zh) 半导体组装体及其制造方法
CN1700850A (zh) 半导体器件、噪声减小方法以及屏蔽盖
CN1375867A (zh) 集成电路(ic)的散热结构
CN1279821A (zh) 应力衰减型电子元器件、布线板及其安装体
CN1941364A (zh) 半导体器件
CN1221310A (zh) 载带自动键合膜
CN1129183C (zh) 半导体装置
CN1705085A (zh) 电路装置的制造方法
CN1324668C (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
BB1A Publication of application
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee