CN112885396B - 移位寄存器、运算单元以及芯片 - Google Patents

移位寄存器、运算单元以及芯片 Download PDF

Info

Publication number
CN112885396B
CN112885396B CN202110093345.6A CN202110093345A CN112885396B CN 112885396 B CN112885396 B CN 112885396B CN 202110093345 A CN202110093345 A CN 202110093345A CN 112885396 B CN112885396 B CN 112885396B
Authority
CN
China
Prior art keywords
data
latch
shift register
path parallel
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110093345.6A
Other languages
English (en)
Other versions
CN112885396A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Yuanhe Technology Co ltd
Original Assignee
Beijing Yuanqi Advanced Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Yuanqi Advanced Microelectronics Co ltd filed Critical Beijing Yuanqi Advanced Microelectronics Co ltd
Priority to CN202110093345.6A priority Critical patent/CN112885396B/zh
Publication of CN112885396A publication Critical patent/CN112885396A/zh
Application granted granted Critical
Publication of CN112885396B publication Critical patent/CN112885396B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Shift Register Type Memory (AREA)

Abstract

本发明实施例提供了一种移位寄存器、运算单元以及芯片，移位寄存器包括：输入端，用于输入数据；多个时钟信号端，用于提供多组时钟信号；多个多路并联锁存器，多个多路并联锁存器依次串联，用于在多组时钟信号的控制下对输入端输入的数据进行移位寄存；其中，相邻两个多路并联锁存器中，后一个多路并联锁存器对应的时钟信号的数据写入脉冲开启时间早于前一个多路并联锁存器对应的时钟信号的数据写入脉冲开启时间；输出端，与多个多路并联锁存器中远离输入端的多路并联锁存器连接，用于从多个多路并联锁存器读出数据。本发明实施例中的移位寄存器可以避免数据寄存失效问题的发生。

Description

移位寄存器、运算单元以及芯片
技术领域
本发明实施例涉及半导体器件技术领域，尤其涉及一种移位寄存器、数据运算单元以及芯片。
背景技术
移位寄存器不仅能寄存数据，而且在时钟信号的作用下，可以将数据依次左移或者右移。具体的：数据以并行或串行的方式输入到移位寄存器中，之后，每个时钟周期依次向左或右移动一个比特，之后在输出端输出。
移位寄存器中，前一级寄存单元与后一级寄存单元直连，即：前一级寄存单元的输出直接作为后一级寄存单元的输入。传统的移位寄存器，就相邻两级寄存单元而言，时钟信号之间的时间延迟无法满足后一级寄存单元的保持时间，易发生数据寄存失效的问题，即：在后一级寄存单元的保持时间未结束时，前一级寄存单元已输出了新的数据，这样，会导致相邻两级寄存单元输出的数据相同的问题。
发明内容
本发明的目的在于提出一种移位寄存器、数据运算单元以及芯片，用于解决移位寄存器数据寄存失效的问题。
本发明实施例的第一方面，提供了一种移位寄存器，包括：
输入端，用于输入数据；
多个时钟信号端，用于提供多组时钟信号；
多个多路并联锁存器，所述多个多路并联锁存器依次串联，用于在所述多组时钟信号的控制下对所述输入端输入的数据进行移位寄存；每个多路并联锁存器对应一组时钟信号；其中，相邻两个多路并联锁存器中，后一个多路并联锁存器对应的时钟信号的数据写入脉冲开启时间早于前一个多路并联锁存器对应的时钟信号的数据写入脉冲开启时间；
输出端，与所述多个多路并联锁存器中远离所述输入端的多路并联锁存器连接，用于从所述多个多路并联锁存器读出数据。
可选地，每个所述多路并联锁存器由多个锁存器并联而成；
每个所述锁存器包括：锁存单元、反相单元以及保持电容；
所述锁存单元，用于在所述时钟信号的控制下锁存输入至所述锁存器的数据；所述反相单元与所述锁存单元连接，用于对所述锁存单元输出的数据进行反相操作；所述反相单元与所述锁存单元之间存在一数据存储节点；
所述保持电容，与所述数据存储节点连接，当所述锁存单元在所述时钟信号的控制下处于高阻状态时，所述保持电容用于存储所述数据存储节点处的数据。
可选地，所述锁存单元包括：反相器和第一传输门；所述反相器，用于对输入至所述锁存器的数据进行反相操作；所述第一传输门与所述反相器连接，用于传输经所述反相器反相后的数据；所述保持电容电性连接至一地。
可选地，所述锁存单元包括：反相器和第一传输门；所述反相器，用于对输入至所述锁存器的数据进行反相操作；所述第一传输门与所述反相器连接，用于传输经所述反相器反相后的数据；所述保持电容为基于所述反相单元形成的寄生电容。
可选地，所述锁存单元包括：第二传输门；所述保持电容电性连接至一地。
可选地，所述锁存单元包括：第二传输门；所述保持电容为基于所述反相单元形成的寄生电容。
可选地，所述锁存单元包括：三态反相器；所述保持电容电性连接至一地，或者，所述保持电容为基于所述反相单元形成的寄生电容。
可选地，所述三态反相器包括：第二PMOS晶体管、第三PMOS晶体管、第二NMOS晶体管以及第三NMOS晶体管；所述第二PMOS晶体管、所述第三PMOS晶体管、所述第二NMOS晶体管以及所述第三NMOS晶体管依次串联在电源、地之间。
本发明实施例的第二方面，提供了一种数据运算单元，所述数据运算单元包括：至少一个上述第一方面所述的移位寄存器。
本发明实施例的第三方面，提供了一种芯片，所述芯片包括：至少一个上述第二方面所述的数据运算单元。
根据本发明实施例提供的移位寄存器、数据运算单元以及芯片，其中，移位寄存器包括：输入端，用于输入数据；多个时钟信号端，用于提供多组时钟信号；多个多路并联锁存器，所述多个多路并联锁存器依次串联，用于在所述多组时钟信号的控制下对所述输入端输入的数据进行移位寄存；每个多路并联锁存器对应一组时钟信号；其中，相邻两个多路并联锁存器中，后一个多路并联锁存器对应的时钟信号的数据写入脉冲开启时间早于前一个多路并联锁存器对应的时钟信号的数据写入脉冲开启时间；输出端，与所述多个多路并联锁存器中远离所述输入端的多路并联锁存器连接，用于从所述多个多路并联锁存器读出数据。
本发明实施例的移位寄存器中，每个多路并联锁存器对应一组时钟信号，且对于相邻的两个多路并联锁存器而言，后一个多路并联锁存器对应的时钟信号的数据写入脉冲开启时间早于前一个多路并联锁存器对应的时钟信号的数据写入脉冲开启时间。这样，当后一个多路并联锁存器的时钟信号数据写入脉冲开启时间到来时，后一个多路并联锁存器开始进行数据锁存，此时由于前一个多路并联锁存器的时钟信号的数据写入脉冲开启时间还未到，因此在后一个多路并联锁存器的保持时间（从开始锁存数据到数据锁存完成）内，前一个多路并联锁存器并无新的数据输出，因此，本发明实施例中的移位寄存器可以避免数据寄存失效问题的发生。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1为本发明实施例一中移位寄存器的电路结构图；
图2为本发明实施例二中移位寄存器的电路结构图；
图3为本发明实施例三中移位寄存器的电路结构图；
图4为本发明实施例四中数据运算单元的结构示意图；
图5为本发明实施例五中芯片的结构示意图。
标号说明
D0、Dn：移位寄存器的输入端；CLKP、CLKN：时钟信号；10：多路并联锁存器； 101：锁存器；1011：锁存单元；1012：反相单元； S：数据存储节点；X：前一个多路并联锁存器的输出端； Q0、Qn：移位寄存器的输出端；
1013：补偿电容；1012P1、1012N1：反相单元中的晶体管；
1011P1、1011P2、1011P3、1011N1、1011N2、1011N3：锁存单元中的晶体管；
400：数据运算单元； 401：数据运算单元中的控制电路；
402：数据运算单元中的运算电路； 403：移位寄存器；
500：芯片； 501：芯片的控制单元。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅配置为解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
参见图1，图1为本发明实施例一中移位寄存器的电路结构图。该移位寄存器包括：输入端：D0-Dn，用于输入数据，其中，n可以为大于或等于0的任意整数；多个时钟信号端，用于提供多组时钟信号，具体的，例如图1所示的互为反相信号的时钟信号组CLKP1、CLKN1，以及CLKP2、CLKN2；多个多路并联锁存器10，多个多路并联锁存器10依次串联，用于在多组时钟信号的控制下对输入端输入的数据进行移位寄存；每个多路并联锁存器10对应一组时钟信号，其中，相邻两个多路并联锁存器10中，后一个多路并联锁存器10对应的时钟信号的数据写入脉冲开启时间早于前一个多路并联锁存器10对应的时钟信号的数据写入脉冲开启时间；输出端：Q0-Qn，与多个多路并联锁存器10中远离输入端的多路并联锁存器10连接，用于从多个多路并联锁存器10读出数据。
本申请实施例中，多路并联锁存器10的数量与时钟信号的组数相同，且可以为任意的大于或等于0的整数，图1中仅以2个多路并联锁存器10串联作为示例，并不作为对本申请的限制。
进一步地，如图1所示，每个多路并联锁存器10由多个锁存器101并联而成；每个锁存器101包括：锁存单元1011、反相单元1012以及保持电容1013。
锁存单元1011，用于在时钟信号的控制下锁存输入至锁存器101的数据；反相单元1012与锁存单元1011连接，用于对锁存单元1011输出的数据进行反相操作；反相单元1012与锁存单元1011之间存在一数据存储节点S。
保持电容1013，与数据存储节点S连接，当锁存单元1011在时钟信号的控制下处于高阻状态时，保持电容1013用于存储数据存储节点S处的数据。
进一步地，参见图1，锁存单元1011可以包括：反相器和第一传输门；反相器，用于对输入至锁存器101的数据进行反相操作；第一传输门与反相器连接，用于传输经反相器反相后的数据；保持电容1013电性连接至一地。在本实施例中，保持电容1013为单独存在的电容，即不同于基于反相单元1012形成的寄生电容。
具体的，以图1中与输入端直接连接的多路并联锁存器10为例，对其锁存单元1011的具体连接关系进行详细说明：
时钟信号CLKP1、CLKN1分别与该多路并联锁存器10中各锁存器101的锁存单元1011中第一传输门连接，用于控制锁存单元1011的状态，锁存单元1011的状态包括：高阻状态或导通状态。
参见图1，锁存单元1011中的反相器由PMOS晶体管1011P1和NMOS晶体管1011N1串联而成，PMOS晶体管1011P1的源极接电源，NMOS晶体管1011N1的源极接地，PMOS晶体管1011P1和NMOS晶体管1011N1的漏极连接，形成反相器的输出端，PMOS晶体管1011P1和NMOS晶体管1011N1的栅极连接，形成反相器的输入端，也是整个锁存器101的输入端。
进一步地，本发明实施例中，对于每个锁存器101而言，可以选择使用抗漏电器件作为锁存单元1011中的第一传输门，当锁存单元1011处于高阻状态时，第一传输门可以延缓数据存储节点S处漏电的速度。具体的，抗漏电器件可以为阈值电压较大的低漏电器件，或者也可以为栅长较长的器件等。
本发明实施例一提供的移位寄存器中，多个多路并联锁存器10串联连接，且对于相邻的两个多路并联锁存器10而言，后一个多路并联锁存器10对应的时钟信号的数据写入脉冲开启时间早于前一个多路并联锁存器10对应的时钟信号的数据写入脉冲开启时间。这样，当后一个多路并联锁存器10的时钟信号数据写入脉冲开启时间到来时，后一个多路并联锁存器10开始进行数据锁存，此时由于前一个多路并联锁存器10的时钟信号的数据写入脉冲开启时间还未到，因此在后一个多路并联锁存器10的保持时间（从开始锁存数据到数据锁存完成）内，前一个多路并联锁存器10并无新的数据输出，因此，本发明实施例中的移位寄存器可以避免数据寄存失效问题的发生。
下面结合图1，对移位寄存器中数据的移位寄存过程进行解释说明：
参见图1，2个多路并联锁存器10串联连接，且后一个多路并联锁存器10对应的时钟信号CLKP2、CLKN2的数据写入脉冲开启时间早于前一个多路并联锁存器10对应的时钟信号CLKP1、CLKN1的数据写入脉冲开启时间。假设图1中，每个多路并联锁存器10中仅包括1个锁存器101，待寄存的外部数据为包括前后两级的二进制数据：A1A2，其中，A1、A2分别表示一级二进制数据。
第一个时钟周期开始前，移位寄存器的两个多路并联锁存器10中均未寄存数据。
针对第一个时钟周期而言，由于时钟信号CLKP2、CLKN2的数据写入脉冲开启时间早于时钟信号CLKP1、CLKN1的数据写入脉冲开启时间，以CLKP的上升沿作为数据写入脉冲开启时间为例，也就是说，时钟信号CLKP2的上升沿先到，而时钟信号CLKP1的上升沿还未到，因此，在CLKP2上升沿到来时刻，后一个多路并联锁存器10开始进行数据锁存（锁存的数据为空），此时由于CLKP1的上升沿还未到，因此在后一个多路并联锁存器10的保持时间内，前一个多路并联锁存器10输出数据不变，仍为空；此后，当时钟信号CLKP1的上升沿到来时，外部二进制数据A1被锁存至前一个多路并联锁存器10内，此时，虽然前一个多路并联锁存器10的输出端X输出的数据变为A1，但是，由于后一个多路并联锁存器10已处于锁存状态，因此，A1不会被输入至后一个多路并联锁存器10内。也就是说，在第一个时钟周期结束时，前一个多路并联锁存器10中存储的二进制外部数据为A1，而后一个多路并联锁存器10中未存储外部数据。
针对第二个时钟周期而言，在CLKP2上升沿到来时刻，后一个多路并联锁存器10开始进行数据锁存，具体的，对前一个多路并联锁存器10输出端X输出的数据A1进行锁存，此时由于CLKP1的上升沿还未到，因此在后一个多路并联锁存器10的保持时间内，前一个多路并联锁存器10输出端X输出的数据仍为A1；此后，当时钟信号CLKP1的上升沿到来时，外部二进制数据A2被锁存至前一个多路并联锁存器10内，此时，虽然前一个多路并联锁存器10的输出端X输出的数据变为A2，但是，由于后一个多路并联锁存器10已处于锁存状态，因此，A2不会被输入至后一个多路并联锁存器10内。也就是说，在第二个时钟周期结束时，前一个多路并联锁存器10中存储的二进制外部数据为A2，而后一个多路并联锁存器10中存储的二进制外部数据为A1。
通过上述内容可知，图1所示的移位寄存器中，外部数据从输入端输入之后，经过2个时钟周期从输出端输出，并且可以保证输出数据相对于外部输入的数据不会发生变化，即不会发生数据寄存失效问题。第一个时钟周期，移位寄存器将外部数据存储进前一个多路并联锁存器10；第二个时钟周期，移位寄存器将前一个多路并联锁存器10中存储的数据转移到后一个多路并联锁存器10中进行存储，因此，本发明实施例中的移位寄存器，可以将数据移位存储，可用于：无需对数据进行逻辑操作而直接存储的场景。另外，也常用于同步时钟系统中，以实现数据的对齐等待，例如：两条时钟链路中，第一条链路的数据经过5个时钟周期之后可以达到输出端，而第二条链路中的数据则需要经过7个时钟周期之后才可以到达输出端，此种情况下，为实现两条链路中数据的握手或其他操作，可以采用本发明实施例中的移位寄存器对第一条链路中的数据进行移位寄存，以实现数据的对齐等待。
基于图1所示实施例提供的移位寄存器，在本发明的另一实施例提供的移位寄存器中，针对多路并联锁存器10中的单个锁存器101而言，也可以无需额外增加一个用于存储数据存储节点S处数据的保持电容，而是采用基于反向单元1012形成的寄生电容（即：栅电容）来进行数据存储节点S处数据的存储。该实施例中，对于单个锁存器101而言，其他部分的连接关系与图1所示多路并联锁存器10中单个锁存器101相同，并且能够获得与图1所示实施例相同的有益效果，此处不再赘述。另外，由于寄生电容的电容值较小，因此，该实施例提供的移位寄存器可以应用于如下场景中：数据寄存时间较短的场景，或者，数据使用一次之后无需再次使用的场景，或者，较短固定周期地数据读取的场景。
参见图2，图2为本发明实施例二中移位寄存器的电路结构图。该移位寄存器包括：输入端：D0-Dn，用于输入数据，其中，n可以为大于或等于0的任意整数；多个时钟信号端，用于提供多组时钟信号，具体的，例如图2所示的互为反相信号的时钟信号组 CLKP1、CLKN1，以及CLKP2、CLKN2；多个多路并联锁存器10，多个多路并联锁存器10依次串联，用于在多组时钟信号的控制下对输入端输入的数据进行移位寄存；每个多路并联锁存器10对应一组时钟信号，其中，相邻两个多路并联锁存器10中，后一个多路并联锁存器10对应的时钟信号的数据写入脉冲开启时间早于前一个多路并联锁存器10对应的时钟信号的数据写入脉冲开启时间；输出端：Q0-Qn，与多个多路并联锁存器10中远离输入端的多路并联锁存器10连接，用于从多个多路并联锁存器10读出数据。
本申请实施例中，多路并联锁存器10的数量与时钟信号的组数相同，且可以为任意的大于或等于0的整数，图2中仅以2个多路并联锁存器10串联作为示例，并不作为对本申请的限制。
进一步地，如图2所示，每个多路并联锁存器10由多个锁存器101并联而成；每个锁存器101包括：锁存单元1011、反相单元1012以及保持电容1013。
锁存单元1011，用于在时钟信号的控制下锁存输入至锁存器101的数据；反相单元1012与锁存单元1011连接，用于对锁存单元1011输出的数据进行反相操作；反相单元1012与锁存单元1011之间存在一数据存储节点S。
保持电容1013，与数据存储节点S连接，当锁存单元1011在时钟信号的控制下处于高阻状态时，保持电容1013用于存储数据存储节点S处的数据。
进一步地，参见图2，锁存单元1011可以包括：第二传输门；保持电容电性连接至一地。在本实施例中，保持电容1013为单独存在的电容，即不同于基于反相单元1012形成的寄生电容。
本发明实施例二提供的移位寄存器中，多个多路并联锁存器10串联连接，且对于相邻的两个多路并联锁存器10而言，后一个多路并联锁存器10对应的时钟信号的数据写入脉冲开启时间早于前一个多路并联锁存器10对应的时钟信号的数据写入脉冲开启时间。这样，当后一个多路并联锁存器10的时钟信号数据写入脉冲开启时间到来时，后一个多路并联锁存器10开始进行数据锁存，此时由于前一个多路并联锁存器10的时钟信号数据写入脉冲开启时间还未到，因此在后一个多路并联锁存器10的保持时间（从开始锁存数据到数据锁存完成）内，前一个多路并联锁存器10并无新的数据输出，因此，本发明实施例中的移位寄存器可以避免数据寄存失效问题的发生。
下面结合图2，对移位寄存器中数据的移位寄存过程进行解释说明：
参见图2，2个多路并联锁存器10串联连接，且后一个多路并联锁存器10对应的时钟信号CLKP2、CLKN2的数据写入脉冲开启时间早于前一个多路并联锁存器10对应的时钟信号CLKP1、CLKN1的数据写入脉冲开启时间。假设图2中，每个多路并联锁存器10中仅包括1个锁存器101，待寄存的外部数据为包括前后两级的二进制数据：A1A2，其中，A1、A2分别表示一级二进制数据。
第一个时钟周期开始前，移位寄存器的两个多路并联锁存器10中均未寄存数据。
针对第一个时钟周期而言，由于时钟信号CLKP2、CLKN2的数据写入脉冲开启时间早于时钟信号CLKP1、CLKN1的数据写入脉冲开启时间，以CLKP的上升沿作为数据写入脉冲开启时间为例，也就是说，时钟信号CLKP2的上升沿先到，而时钟信号CLKP1的上升沿还未到，因此，在CLKP2上升沿到来时刻，后一个多路并联锁存器10开始进行数据锁存（锁存的数据为空），此时由于CLKP1的上升沿还未到，因此在后一个多路并联锁存器10的保持时间内，前一个多路并联锁存器10输出数据不变，仍为空；此后，当时钟信号CLKP1的上升沿到来时，外部二进制数据A1被锁存至前一个多路并联锁存器10内，此时，虽然前一个多路并联锁存器10的输出端X输出的数据已改变（变为对A1反相之后的数据，例如：若为1，则输出端X输出的数据为0；若为0，则输出端X输出的数据为1），但是，由于后一个多路并联锁存器10已处于锁存状态，因此，对A1反相之后的数据不会被输入至后一个多路并联锁存器10内。也就是说，在第一个时钟周期结束时，前一个多路并联锁存器10中存储的二进制外部数据为A1，而后一个多路并联锁存器10中未存储外部数据。
针对第二个时钟周期而言，在CLKP2上升沿到来时刻，后一个多路并联锁存器10开始进行数据锁存，具体的，对前一个多路并联锁存器10输出端X输出的数据（对A1反相之后的数据）进行锁存，此时由于CLKP1的上升沿还未到，因此在后一个多路并联锁存器10的保持时间内，前一个多路并联锁存器10输出端X输出的数据仍为对A1反相之后的数据；此后，当时钟信号CLKP1的上升沿到来时，外部二进制数据A2被锁存至前一个多路并联锁存器10内，此时，虽然前一个多路并联锁存器10的输出端X输出的数据变为对A2反相之后的数据，但是，由于后一个多路并联锁存器10已处于锁存状态，因此，对A2反相之后的数据不会被输入至后一个多路并联锁存器10内。也就是说，在第二个时钟周期结束时，前一个多路并联锁存器10中存储的二进制外部数据为A2，而后一个多路并联锁存器10中存储的二进制外部数据为对A1反相之后的数据。
通过上述内容可知，图2所示的移位寄存器中，外部数据从输入端输入之后，经过2个时钟周期从输出端输出，并且可以保证不会发生数据寄存失效问题。第一个时钟周期，移位寄存器将外部数据存储进前一个多路并联锁存器10；第二个时钟周期，移位寄存器将前一个多路并联锁存器10中存储的数据反相之后，转移到后一个多路并联锁存器10中进行存储，因此，本发明实施例中的移位寄存器，可以将数据移位存储，可用于：无需对数据进行逻辑操作而直接存储的场景。另外，也常用于同步时钟系统中，以实现数据的对齐等待，例如：两条时钟链路中，第一条链路的数据经过5个时钟周期之后可以达到输出端，而第二条链路中的数据则需要经过7个时钟周期之后才可以到达输出端，此种情况下，为实现两条链路中数据的握手或其他操作，可以采用本发明实施例中的移位寄存器对第一条链路中的数据进行移位寄存，以实现数据的对齐等待。
基于图2所示实施例提供的移位寄存器，在本发明的另一实施例提供的移位寄存器中，针对多路并联锁存器10中的单个锁存器101而言，也可以无需额外增加一个用于存储数据存储节点S处数据的保持电容，而是采用基于反向单元1012形成的寄生电容（即：栅电容）来进行数据存储节点S处数据的存储。该实施例中，对于单个锁存器101而言，其他部分的连接关系与图2所示多路并联锁存器10中单个锁存器101相同，并且能够获得与图2所示实施例相同的有益效果，此处不再赘述。另外，由于寄生电容的电容值较小，因此，该实施例提供的移位寄存器可以应用于如下场景中：数据寄存时间较短的场景，或者，数据使用一次之后无需再次使用的场景，或者，较短固定周期地数据读取的场景。
参见图3，图3为本发明实施例三中移位寄存器的电路结构图。该移位寄存器包括：输入端：D0-Dn，用于输入数据，其中，n可以为大于或等于0的任意整数；多个时钟信号端，用于提供多组时钟信号，具体的，例如图1所示的互为反相信号的时钟信号组 CLKP1、CLKN1，以及CLKP2、CLKN2；多个多路并联锁存器10，多个多路并联锁存器10依次串联，用于在多组时钟信号的控制下对输入端输入的数据进行移位寄存；每个多路并联锁存器10对应一组时钟信号，其中，相邻两个多路并联锁存器10中，后一个多路并联锁存器10对应的时钟信号的数据写入脉冲开启时间早于前一个多路并联锁存器10对应的时钟信号的数据写入脉冲开启时间；输出端：Q0-Qn，与多个多路并联锁存器10中远离输入端的多路并联锁存器10连接，用于从多个多路并联锁存器10读出数据。
本申请实施例中，多路并联锁存器10的数量与时钟信号的组数相同，且可以为任意的大于或等于0的整数，图3中仅以2个多路并联锁存器10串联作为示例，并不作为对本申请的限制。
进一步地，如图3所示，每个多路并联锁存器10由多个锁存器101并联而成；每个锁存器101包括：锁存单元1011、反相单元1012以及保持电容1013。
锁存单元1011，用于在时钟信号的控制下锁存输入至锁存器101的数据；反相单元1012与锁存单元1011连接，用于对锁存单元1011输出的数据进行反相操作；反相单元1012与锁存单元1011之间存在一数据存储节点S。
保持电容1013，与数据存储节点S连接，当锁存单元1011在时钟信号的控制下处于高阻状态时，保持电容1013用于存储数据存储节点S处的数据。
进一步地，参见图3，锁存单元1011可以包括：三态反相器；保持电容1013电性连接至一地。在本实施例中，保持电容1013为单独存在的电容，即不同于基于反相单元1012形成的寄生电容。
具体的，以图3中与输入端直接连接的多路并联锁存器10为例，对其锁存单元1011的具体连接关系进行详细说明：
三态反相器包括：第二PMOS晶体管1011P2、第三PMOS晶体管1011P3、第二NMOS晶体管1011N2以及第三NMOS晶体管1011N3；第二PMOS晶体管1011P2、第三PMOS晶体管1011P3、第二NMOS晶体管1011N2以及第三NMOS晶体管1011N3依次串联在电源、地之间。
参见图3，时钟信号CLKP1、CLKN1分别与第三PMOS晶体管1011P3的栅极以及第二NMOS晶体管1011N2的栅极连接，用于控制锁存单元1011的状态，其中，锁存单元1011的状态包括：高阻状态或导通状态；输入端分别与第二PMOS晶体管1011P2的栅极以及第三NMOS晶体管1011N3的栅极连接，用于将输入端输入的数据传输至锁存单元1011。
本发明实施例三提供的移位寄存器中，多个多路并联锁存器10串联连接，且对于相邻的两个多路并联锁存器10而言，后一个多路并联锁存器10对应的时钟信号的数据写入脉冲开启时间早于前一个多路并联锁存器10对应的时钟信号的数据写入脉冲开启时间。这样，当后一个多路并联锁存器10的时钟信号数据写入脉冲开启时间到来时，后一个多路并联锁存器10开始进行数据锁存，此时由于前一个多路并联锁存器10的时钟信号数据写入脉冲开启时间还未到，因此在后一个多路并联锁存器10的保持时间（从开始锁存数据到数据锁存完成）内，前一个多路并联锁存器10并无新的数据输出，因此，本发明实施例中的移位寄存器可以避免数据寄存失效问题的发生。
下面结合图3，对移位寄存器中数据的移位寄存过程进行解释说明：
参见图3，2个多路并联锁存器10串联连接，且后一个多路并联锁存器10对应的时钟信号CLKP2、CLKN2的数据写入脉冲开启时间早于前一个多路并联锁存器10对应的时钟信号CLKP1、CLKN1的数据写入脉冲开启时间。假设图3中，每个多路并联锁存器10中仅包括1个锁存器101，待寄存的外部数据为包括前后两级的二进制数据：A1A2，其中，A1、A2分别表示一级二进制数据。
第一个时钟周期开始前，移位寄存器的两个多路并联锁存器10中均未寄存数据。
针对第一个时钟周期而言，由于时钟信号CLKP2、CLKN2的数据写入脉冲开启时间早于时钟信号CLKP1、CLKN1的数据写入脉冲开启时间，以CLKP的上升沿作为数据写入脉冲开启时间为例，也就是说，时钟信号CLKP2的上升沿先到，而时钟信号CLKP1的上升沿还未到，因此，在CLKP2上升沿到来时刻，后一个多路并联锁存器10开始进行数据锁存（锁存的数据为空），此时由于CLKP1的上升沿还未到，因此在后一个多路并联锁存器10的保持时间内，前一个多路并联锁存器10输出数据不变，仍为空；此后，当时钟信号CLKP1的上升沿到来时，外部二进制数据A1被锁存至前一个多路并联锁存器10内，此时，虽然前一个多路并联锁存器10的输出端X输出的数据变为A1，但是，由于后一个多路并联锁存器10已处于锁存状态，因此，A1不会被输入至后一个多路并联锁存器10内。也就是说，在第一个时钟周期结束时，前一个多路并联锁存器10中存储的二进制外部数据为A1，而后一个多路并联锁存器10中未存储外部数据。
针对第二个时钟周期而言，在CLKP2上升沿到来时刻，后一个多路并联锁存器10开始进行数据锁存，具体的，对前一个多路并联锁存器10输出端X输出的数据A1进行锁存，此时由于CLKP1的上升沿还未到，因此在后一个多路并联锁存器10的保持时间内，前一个多路并联锁存器10输出端X输出的数据仍为A1；此后，当时钟信号CLKP1的上升沿到来时，外部二进制数据A2被锁存至前一个多路并联锁存器10内，此时，虽然前一个多路并联锁存器10的输出端X输出的数据变为A2，但是，由于后一个多路并联锁存器10已处于锁存状态，因此，A2不会被输入至后一个多路并联锁存器10内。也就是说，在第二个时钟周期结束时，前一个多路并联锁存器10中存储的二进制外部数据为A2，而后一个多路并联锁存器10中存储的二进制外部数据为A1。
通过上述内容可知，图3所示的移位寄存器中，外部数据从输入端输入之后，经过2个时钟周期从输出端输出，并且可以保证输出数据相对于外部输入的数据不会发生变化，即不会发生数据寄存失效问题。第一个时钟周期，移位寄存器将外部数据存储进前一个多路并联锁存器10；第二个时钟周期，移位寄存器将前一个多路并联锁存器10中存储的数据转移到后一个多路并联锁存器10中进行存储，因此，本发明实施例中的移位寄存器，可以将数据移位存储，可用于：无需对数据进行逻辑操作而直接存储的场景。另外，也常用于同步时钟系统中，以实现数据的对齐等待，例如：两条时钟链路中，第一条链路的数据经过5个时钟周期之后可以达到输出端，而第二条链路中的数据则需要经过7个时钟周期之后才可以到达输出端，此种情况下，为实现两条链路中数据的握手或其他操作，可以采用本发明实施例中的移位寄存器对第一条链路中的数据进行移位寄存，以实现数据的对齐等待。
基于图3所示实施例提供的移位寄存器，在本发明的另一实施例提供的移位寄存器中，针对多路并联锁存器10中的单个锁存器101而言，也可以无需额外增加一个用于存储数据存储节点S处数据的保持电容，而是采用基于反向单元1012形成的寄生电容（即：栅电容）来进行数据存储节点S处数据的存储。该实施例中，对于单个锁存器101而言，其他部分的连接关系与图3所示多路并联锁存器10中单个锁存器101相同，并且能够获得与图3所示实施例相同的有益效果，此处不再赘述。另外，由于寄生电容的电容值较小，因此，该实施例提供的移位寄存器可以应用于如下场景中：数据寄存时间较短的场景，或者，数据使用一次之后无需再次使用的场景，或者，较短固定周期地数据读取的场景。
本发明实施例中提供的移位寄存器，可作为一种定制化的标准单元，在通用计算场景中实现数据的移位寄存。例如：可以作为CPU/CPU中的计算核心单元，用于超大规模计算场景下的数据移位寄存；也可以作为AI（Artificial Intelligence，人工智能）芯片中的计算处理单元，用于高密度计算场景下的数据移位寄存；还可以作为SOC（System on Chip，系统级芯片）/FPGA（Field Programmable Gate Array，现场可编程门阵列）等系统级的计算单元，用于低功耗计算等场景下的数据移位寄存。
本发明实施例还提供一种数据运算单元，图4为本发明实施例四中数据运算单元的结构示意图。如图4所示，数据运算单元400包括控制电路401、运算电路402以及多个移位寄存器403。控制电路401对移位寄存器403中的数据进行刷新并从移位寄存器403中读取数据，运算电路402对读取的数据进行运算，再由控制电路401将运算结果输出。其中，移位寄存器403为上述实施例一至实施例三中任一的移位寄存器。
本发明实施例还提供一种芯片，图5为本发明实施例五中芯片的结构示意图。如图5所示，芯片500包括控制单元501，以及一个或多个数据运算单元400。控制单元501向数据运算单元400输入数据并将数据运算单元400输出的数据进行处理。
在本公开的各种实施方式中所使用的表述“第一”、“第二”、“第一”或“第二”可修饰各种部件而与顺序和/或重要性无关，但是这些表述不限制相应部件。以上表述仅配置为将元件与其它元件区分开的目的。例如，第一用户设备和第二用户设备表示不同的用户设备，虽然两者均是用户设备。例如，在不背离本公开的范围的前提下，第一元件可称作第二元件，类似地，第二元件可称作第一元件。
当一个元件(例如，第一元件)称为与另一元件(例如，第二元件)“(可操作地或可通信地)联接”或“(可操作地或可通信地)联接至”另一元件(例如，第二元件)或“连接至”另一元件(例如，第二元件)时，应理解为该一个元件直接连接至该另一元件或者该一个元件经由又一个元件(例如，第三元件)间接连接至该另一个元件。相反，可理解，当元件(例如，第一元件)称为“直接连接”或“直接联接”至另一元件(第二元件)时，则没有元件(例如，第三元件)插入在这两者之间。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离上述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的（但不限于）具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (10)

1.一种移位寄存器，其特征在于，包括：
输入端，用于输入数据；
多个时钟信号端，用于提供多组时钟信号，所述多组时钟信号包括多个互为反相信号的时钟信号组；
多个多路并联锁存器，所述多个多路并联锁存器依次串联，用于在所述多组时钟信号的控制下对所述输入端输入的数据进行移位寄存；每个多路并联锁存器对应一组时钟信号；其中，相邻两个多路并联锁存器中，后一个多路并联锁存器对应的时钟信号的数据写入脉冲开启时间早于前一个多路并联锁存器对应的时钟信号的数据写入脉冲开启时间；
输出端，与所述多个多路并联锁存器中远离所述输入端的多路并联锁存器连接，用于从所述多个多路并联锁存器读出数据。
2.根据权利要求1所述的移位寄存器，其特征在于，
每个所述多路并联锁存器由多个锁存器并联而成；
每个所述锁存器包括：锁存单元、反相单元以及保持电容；
所述锁存单元，用于在所述时钟信号的控制下锁存输入至所述锁存器的数据；所述反相单元与所述锁存单元连接，用于对所述锁存单元输出的数据进行反相操作；所述反相单元与所述锁存单元之间存在一数据存储节点；
所述保持电容，与所述数据存储节点连接，当所述锁存单元在所述时钟信号的控制下处于高阻状态时，所述保持电容用于存储所述数据存储节点处的数据。
3.根据权利要求2所述的移位寄存器，其特征在于，所述锁存单元包括：反相器和第一传输门；所述反相器，用于对输入至所述锁存器的数据进行反相操作；所述第一传输门与所述反相器连接，用于传输经所述反相器反相后的数据；所述保持电容电性连接至一地。
4.根据权利要求2所述的移位寄存器，其特征在于，所述锁存单元包括：反相器和第一传输门；所述反相器，用于对输入至所述锁存器的数据进行反相操作；所述第一传输门与所述反相器连接，用于传输经所述反相器反相后的数据；所述保持电容为基于所述反相单元形成的寄生电容。
5.根据权利要求2所述的移位寄存器，其特征在于，所述锁存单元包括：第二传输门；所述保持电容电性连接至一地。
6.根据权利要求2所述的移位寄存器，其特征在于，所述锁存单元包括：第二传输门；所述保持电容为基于所述反相单元形成的寄生电容。
7.根据权利要求2所述的移位寄存器，其特征在于，所述锁存单元包括：三态反相器；所述保持电容电性连接至一地，或者，所述保持电容为基于所述反相单元形成的寄生电容。
8.根据权利要求7所述的移位寄存器，其特征在于，所述三态反相器包括：第二PMOS晶体管、第三PMOS晶体管、第二NMOS晶体管以及第三NMOS晶体管；所述第二PMOS晶体管、所述第三PMOS晶体管、所述第二NMOS晶体管以及所述第三NMOS晶体管依次串联在电源、地之间。
9.一种数据运算单元，包括互联连接的控制电路、运算电路、多个移位寄存器，所述移位寄存器为权利要求1-8任一项所述的移位寄存器。
10.一种芯片，其特征在于，包括至少一个如权利要求9所述的数据运算单元。
CN202110093345.6A 2021-01-21 2021-01-21 移位寄存器、运算单元以及芯片 Active CN112885396B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110093345.6A CN112885396B (zh) 2021-01-21 2021-01-21 移位寄存器、运算单元以及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110093345.6A CN112885396B (zh) 2021-01-21 2021-01-21 移位寄存器、运算单元以及芯片

Publications (2)

Publication Number Publication Date
CN112885396A CN112885396A (zh) 2021-06-01
CN112885396B true CN112885396B (zh) 2021-10-15

Family

ID=76050705

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110093345.6A Active CN112885396B (zh) 2021-01-21 2021-01-21 移位寄存器、运算单元以及芯片

Country Status (1)

Country Link
CN (1) CN112885396B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115118253A (zh) * 2022-07-14 2022-09-27 上海嘉楠捷思信息技术有限公司 动态锁存器、动态d触发器、数据运算单元、芯片、算力板及计算设备
CN115083496B (zh) * 2022-07-21 2022-11-08 浙江力积存储科技有限公司 一种数据打散移位寄存结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN210865632U (zh) * 2019-09-30 2020-06-26 杭州嘉楠耘智信息科技有限公司 动态寄存器、数据运算单元、芯片、算力板及计算设备
CN214068353U (zh) * 2021-01-21 2021-08-27 北京源启先进微电子有限公司 移位寄存器、运算单元以及芯片

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001184889A (ja) * 1999-12-24 2001-07-06 Matsushita Electric Ind Co Ltd シフトレジスタ回路
JP2005323295A (ja) * 2004-05-11 2005-11-17 Asahi Kasei Microsystems Kk ラッチ回路及びフリップフロップ回路
TWI233125B (en) * 2004-06-24 2005-05-21 Toppoly Optoelectronics Corp Shift register and a shift register
US7593497B2 (en) * 2005-10-31 2009-09-22 Teradyne, Inc. Method and apparatus for adjustment of synchronous clock signals
JP5246726B2 (ja) * 2006-10-05 2013-07-24 株式会社ジャパンディスプレイウェスト シフトレジスタ回路および表示装置
KR20160054793A (ko) * 2014-11-07 2016-05-17 에스케이하이닉스 주식회사 쉬프트 레지스터 회로 및 이를 포함하는 메모리 장치
JP2016201623A (ja) * 2015-04-08 2016-12-01 株式会社ソシオネクスト フリップフロップ回路および半導体集積回路装置
US10964702B2 (en) * 2018-10-17 2021-03-30 Micron Technology, Inc. Semiconductor device with first-in-first-out circuit
CN110675909A (zh) * 2019-09-30 2020-01-10 杭州嘉楠耘智信息科技有限公司 动态寄存器、数据运算单元、芯片、算力板及计算设备

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN210865632U (zh) * 2019-09-30 2020-06-26 杭州嘉楠耘智信息科技有限公司 动态寄存器、数据运算单元、芯片、算力板及计算设备
CN214068353U (zh) * 2021-01-21 2021-08-27 北京源启先进微电子有限公司 移位寄存器、运算单元以及芯片

Also Published As

Publication number Publication date
CN112885396A (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
CN112885396B (zh) 移位寄存器、运算单元以及芯片
US7353441B2 (en) Flip flop circuit and apparatus using a flip flop circuit
JP5058503B2 (ja) スキャンテスト用回路を備える電子回路、集積回路及び該集積回路に用いられる消費電力低減方法
CN212726968U (zh) 反相输出动态d触发器、多路并联寄存器及比特币挖矿算法的装置
WO2021258824A1 (zh) 反相输出动态d触发器
CN107437945B (zh) 并串转换电路
US9692419B2 (en) Compact logic evaluation gates using null convention
CN112929018A (zh) 锁存器、数据运算单元以及芯片
EP1296221A1 (en) Control structure for a high-speed asynchronous pipeline
CN214068353U (zh) 移位寄存器、运算单元以及芯片
TWI518697B (zh) 記憶體頁緩衝器
US9071238B2 (en) Contention-free level converting flip-flops for low-swing clocking
JPH04232699A (ja) 遅延試験能力を有する走査可能なレジスタ
TWI445012B (zh) 記憶體電路
JP2007504734A (ja) スタティックラッチ
US7940087B1 (en) Clockless return to state domino logic gate
KR20230154171A (ko) 멀티플렉서 기능을 가지는 d 플립-플롭
CN113299327A (zh) 锁存器、数据运算单元以及芯片
US6859070B2 (en) Semiconductor integrated circuit device having flip-flops that can be reset easily
CN214228229U (zh) 多路并联锁存器、运算单元以及芯片
US4020362A (en) Counter using an inverter and shift registers
CN214228220U (zh) 锁存器、数据运算单元以及芯片
US7936185B1 (en) Clockless return to state domino logic gate
US7990181B1 (en) Clockless return to state domino logic gate
KR100551898B1 (ko) 시프트 레지스터 및 ｄ플립플롭

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240308

Address after: No. 519, 2nd Street, Baiyang Street, Qiantang New District, Hangzhou City, Zhejiang Province, China, 4-1301

Patentee after: Hangzhou Yuanhe Technology Co.,Ltd.

Country or region after: China

Address before: 100176 room 606c, 6 / F, block B, building 1, yard 19, Ronghua Middle Road, economic development zone, Daxing District, Beijing

Patentee before: Beijing Yuanqi Advanced Microelectronics Co.,Ltd.

Country or region before: China