CN112867251A - 一种多层线路板的制作方法 - Google Patents

一种多层线路板的制作方法 Download PDF

Info

Publication number
CN112867251A
CN112867251A CN202011611340.XA CN202011611340A CN112867251A CN 112867251 A CN112867251 A CN 112867251A CN 202011611340 A CN202011611340 A CN 202011611340A CN 112867251 A CN112867251 A CN 112867251A
Authority
CN
China
Prior art keywords
layer
copper foil
manufacturing
positioning area
sequentially
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011611340.XA
Other languages
English (en)
Other versions
CN112867251B (zh
Inventor
张友华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gultech Suzhou Electronics Co ltd
Original Assignee
Gultech Suzhou Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gultech Suzhou Electronics Co ltd filed Critical Gultech Suzhou Electronics Co ltd
Priority to CN202011611340.XA priority Critical patent/CN112867251B/zh
Publication of CN112867251A publication Critical patent/CN112867251A/zh
Application granted granted Critical
Publication of CN112867251B publication Critical patent/CN112867251B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提出的一种多层线路板的制作方法，在芯板的内层图形制作时，在顶层铜箔层的定位区域覆盖铜箔，而取消底层铜箔层的定位区域的铜箔，可降低铜屑造成的内短，减少不必要的报废，提高了良率，且避免了5mil以下芯板的绝缘层在ATP冲孔和RBM叠板时，出现破孔而导致的孔径偏大，保证了叠板冲压时的对位精度。

Description

一种多层线路板的制作方法
技术领域
本发明涉及PCB板加工领域，尤其是涉及一种多层线路板的制作方法。
背景技术
多层线路板是将两层或者更多的内层芯板彼此堆叠在一起制造而成，多层线路板的生产流程通常包括底板设计→内层图形转移→内层蚀刻→冲孔→前处理→铆合→叠板→压合→铣边→钻孔等。其中，压合是指将铜箔、半固化片和已制作图形的芯板(覆铜板)等按照一定的顺序叠合，然后再利用高温高压条件下半固化片中的树脂熔融流动填充芯板图形而将各层粘结在一起，要求多层内层芯板的网络精准的叠合，尤其是对于6层以及以上的多层板，通常采用ATP冲孔以及压合RBM融合来达成。
但ATP冲孔是通过模具经物理冲击来达到冲孔的目的，导致得到的孔有毛刺存在，这些毛刺可能会脱落，不仅会污染隔板、棕化线以及RBM机台，更可能粘附在线路板上，从而导致内短不良的缺陷。
发明内容
为解决上述问题，本发明提出了一种多层线路板的制作方法，避免了因毛刺脱落而带来的内短的问题，提高了线路板的良率。
本发明的主要内容包括：
一种多层线路板的制作方法，包括如下步骤：
S1.准备所需数量的芯板，所述芯板由上到下包括顶层铜箔层、绝缘层以及底层铜箔层；
S2.对上述芯板经曝光、显影以及蚀刻后制作内层图形并冲孔，其中，所述内层图形包括线路区域以及定位区域，所述定位区域用于钻定位孔；其中，所述顶层铜箔层上的内层图形的定位区域覆盖有铜箔，所述底层铜箔层的内层图形的定位区域无覆盖铜箔；
S3.叠板压合：将完成内层图形制作的芯片依次叠放，得到主体板，在所述主体板上方由下到上依次铺设第一介质层和第一导电层，在所述主体板下方由上到下依次铺设第二介质层和第二导电层；
S4防焊、镀金处理、成型、电测及目检后得到多层线路板。
优选的，S2中采用ATP冲床进行冲孔。
优选的，压合前，在所述第一导电层上方由下到上依次叠合离心膜、缓冲垫以及上铜箔层；在所述第二导电层下方由上到下依次叠合离心膜、缓冲垫以及下铜箔层。
优选的，采用Adara压合机进行压合。
本发明的有益效果在于：本发明提出的一种多层线路板的制作方法，在芯板的顶层铜箔层的定位区域覆盖铜箔，而取消底层铜箔层的定位区域的铜箔，不仅降低了铜屑造成的内短，降低了不必要的报废，提高了良率，且避免了5mil以下芯板的绝缘层在ATP冲孔和RBM叠板时，出现破孔而导致的孔径偏大，保证了叠板冲压时的对位精度。
具体实施方式
以下将对本发明所保护的技术方案做具体说明。
本发明公开了一种多层线路板的制作方法，包括如下步骤：
S1.准备所需数量的芯板，所述芯板由上到下包括顶层铜箔层、绝缘层以及底层铜箔层，其中，所述绝缘层的厚度在1-5mil；
S2.内层图形制作，分别对每块芯板进行曝光、显影以及蚀刻制作内层图形，并进行冲孔；其中，所述内层图形包括线路区域以及定位区域，所述定位区域用于钻定位孔；其中，所述顶层铜箔层上的内层图形的定位区域覆盖有铜箔，所述底层铜箔层的内层图形的定位区域无覆盖铜箔。
具体地，在其中一个实施例中，在底片设计阶段，将底层铜箔层的待ATP冲孔区域设计为一个大小为12.5mm*10mm的矩形，在底片资料中设计为黑色；随后将绘制好的底片，通过内层曝光把图形转移到芯板上，底片中的黑色图形区域挡住曝光机紫外线，对应区域铜箔层上的油墨未固化，而底片白色区域的油墨固化；曝光后图形的铜箔经过显影，将未固化的油墨显影开窗，最后显影开窗的铜箔经蚀刻后，底片黑色区域的覆铜经过蚀刻药水将铜全部蚀刻掉，使得该层ATP冲孔区域无铜；而顶层铜箔层依照现有的底片进行曝光、显影、蚀刻，其相应的ATP冲孔区域覆盖有铜。
随后，采用ATP冲床进行冲孔。
S3.叠板压合：将完成内层图形制作的芯片依次叠放，得到主体板，在所述主体板上方由下到上依次铺设第一介质层和第一导电层，在所述主体板下方由上到下依次铺设第二介质层和第二导电层；同时，在所述第一导电层上方由下到上依次叠合离心膜、缓冲垫以及上铜箔层；在所述第二导电层下方由上到下依次叠合离心膜、缓冲垫以及下铜箔层。采用Adara压合机进行压合。
S4.防焊、镀金处理、成型、电测及目检后得到多层线路板。
由于芯板的绝缘层厚度小于等于5mil，采用本发明的鸳鸯设计(一面有铜，一面无铜)，既保证了RBM支撑力也保证了毛刺无铜屑，可解决薄芯板毛刺造成内短缺陷。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (4)

1.一种多层线路板的制作方法，其特征在于，包括如下步骤：
S1.准备所需数量的芯板，所述芯板由上到下包括顶层铜箔层、绝缘层以及底层铜箔层；
S2.对上述芯板经曝光、显影以及蚀刻后制作内层图形并冲孔，其中，所述内层图形包括线路区域以及定位区域，所述定位区域用于钻定位孔；其中，所述顶层铜箔层上的内层图形的定位区域覆盖有铜箔，所述底层铜箔层的内层图形的定位区域无覆盖铜箔；
S3.叠板压合：将完成内层图形制作的芯片依次叠放，得到主体板，在所述主体板上方由下到上依次铺设第一介质层和第一导电层，在所述主体板下方由上到下依次铺设第二介质层和第二导电层；
S4防焊、镀金处理、成型、电测及目检后得到多层线路板。
2.根据权利要求1所述的一种多层线路板的制作方法，包括其特征在于，S2中采用ATP冲床进行冲孔。
3.根据权利要求1所述的一种多层线路板的制作方法，包括其特征在于，压合前，在所述第一导电层上方由下到上依次叠合离心膜、缓冲垫以及上铜箔层；在所述第二导电层下方由上到下依次叠合离心膜、缓冲垫以及下铜箔层。
4.根据权利要求3所述的一种多层线路板的制作方法，包括其特征在于，采用Adara压合机进行压合。
CN202011611340.XA 2020-12-30 2020-12-30 一种多层线路板的制作方法 Active CN112867251B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011611340.XA CN112867251B (zh) 2020-12-30 2020-12-30 一种多层线路板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011611340.XA CN112867251B (zh) 2020-12-30 2020-12-30 一种多层线路板的制作方法

Publications (2)

Publication Number Publication Date
CN112867251A true CN112867251A (zh) 2021-05-28
CN112867251B CN112867251B (zh) 2022-06-10

Family

ID=75998612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011611340.XA Active CN112867251B (zh) 2020-12-30 2020-12-30 一种多层线路板的制作方法

Country Status (1)

Country Link
CN (1) CN112867251B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2307352A (en) * 1995-11-16 1997-05-21 Marconi Gec Ltd Manufacture of multi-layer printed circuit boards
JPH09246728A (ja) * 1996-03-06 1997-09-19 Hitachi Chem Co Ltd 多層配線板用材料、その製造方法およびそれを用いた多層配線板の製造方法
TW484350B (en) * 1999-12-03 2002-04-21 Muraki Kk Multi-layer printed circuit board and measuring method of inter-layer dislocation
CN1722930A (zh) * 2004-05-28 2006-01-18 日本梅克特隆株式会社 柔性电路基板
CN106102348A (zh) * 2016-07-01 2016-11-09 双鸿电子(惠州)有限公司 柔性线路板导通孔成型方法
CN109922612A (zh) * 2019-03-22 2019-06-21 深圳明阳电路科技股份有限公司 一种hdi板制作方法和hdi板
CN110113899A (zh) * 2019-06-11 2019-08-09 博敏电子股份有限公司 一种多层芯板靶标制作方法
CN110519944A (zh) * 2019-08-09 2019-11-29 深圳市迅捷兴科技股份有限公司 复合铜厚基板制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2307352A (en) * 1995-11-16 1997-05-21 Marconi Gec Ltd Manufacture of multi-layer printed circuit boards
JPH09246728A (ja) * 1996-03-06 1997-09-19 Hitachi Chem Co Ltd 多層配線板用材料、その製造方法およびそれを用いた多層配線板の製造方法
TW484350B (en) * 1999-12-03 2002-04-21 Muraki Kk Multi-layer printed circuit board and measuring method of inter-layer dislocation
CN1722930A (zh) * 2004-05-28 2006-01-18 日本梅克特隆株式会社 柔性电路基板
CN106102348A (zh) * 2016-07-01 2016-11-09 双鸿电子(惠州)有限公司 柔性线路板导通孔成型方法
CN109922612A (zh) * 2019-03-22 2019-06-21 深圳明阳电路科技股份有限公司 一种hdi板制作方法和hdi板
CN110113899A (zh) * 2019-06-11 2019-08-09 博敏电子股份有限公司 一种多层芯板靶标制作方法
CN110519944A (zh) * 2019-08-09 2019-11-29 深圳市迅捷兴科技股份有限公司 复合铜厚基板制作方法

Also Published As

Publication number Publication date
CN112867251B (zh) 2022-06-10

Similar Documents

Publication Publication Date Title
US8893380B2 (en) Method of manufacturing a chip embedded printed circuit board
JP2006165494A (ja) プリント基板の製造方法および薄型プリント基板
US20150041191A1 (en) Printed circuit board and preparation method thereof
US20140036465A1 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
CN104378931B (zh) 一种pcb中金属化沉孔的制作方法
CN107592735A (zh) 一种高精度余厚要求的阶梯板制作方法
JP2006148038A (ja) 高密度プリント基板の製造方法
CN110708859A (zh) 一种埋铜块及增强埋入式铜块结合力的制作方法
TW201410097A (zh) 柔性多層電路板及其製作方法
CN110602900A (zh) 一种多层多阶hdi板制作方法及装置
CN110621123A (zh) 一种导热pcb的制作方法及pcb
CN109219276B (zh) 一种提高多层印制电路板层压工艺的方法
CN106455370B (zh) 一种改善填孔不饱满的盲孔开窗制作方法
CN105357893B (zh) 一种碳油板的制作方法
CN112770540B (zh) 一种台阶位置含邦定结构的厚铜pcb板的加工方法
CN112867251B (zh) 一种多层线路板的制作方法
KR20110131049A (ko) 인쇄회로기판 및 그 제조방법
CN105517373B (zh) 一种pcb背板外层线路图形的制作方法
CN105555040B (zh) 一种可提高外层图形及钻孔位置精度的pcb的制作方法
CN116156791A (zh) 一种在芯板层及增层均埋入元器件的pcb板结构及其制作方法
CN115066112A (zh) 一种耐高压平面变压器的pcb板制作方法
KR101046255B1 (ko) 반도체 패키지 제조용 인쇄회로기판의 패턴 형성 방법
KR20100097913A (ko) 매립형 패턴을 이용한 인쇄회로기판 및 그 제조방법
CN115315076A (zh) 一种内埋散热管道的多层pcb制作方法
TW201417663A (zh) 承載板的製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant