CN110113899A - 一种多层芯板靶标制作方法 - Google Patents

一种多层芯板靶标制作方法 Download PDF

Info

Publication number
CN110113899A
CN110113899A CN201910502852.3A CN201910502852A CN110113899A CN 110113899 A CN110113899 A CN 110113899A CN 201910502852 A CN201910502852 A CN 201910502852A CN 110113899 A CN110113899 A CN 110113899A
Authority
CN
China
Prior art keywords
core plate
layer
group
alignment target
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910502852.3A
Other languages
English (en)
Other versions
CN110113899B (zh
Inventor
常选委
陈世金
许伟廉
郭茂桂
李云萍
王守绪
陈苑明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOMIN ELECTRONIC Co Ltd
Original Assignee
BOMIN ELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOMIN ELECTRONIC Co Ltd filed Critical BOMIN ELECTRONIC Co Ltd
Priority to CN201910502852.3A priority Critical patent/CN110113899B/zh
Publication of CN110113899A publication Critical patent/CN110113899A/zh
Application granted granted Critical
Publication of CN110113899B publication Critical patent/CN110113899B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开了一种多层芯板靶标制作方法，属于电路板技术领域，主要解决的是目前超高多层、超厚板X‑RAY无法识别或识别偏位的技术问题，所述方法包括步骤如下，S1、将多层芯板自上而下分成N组芯板；S2、在同一组芯板制作位置一致的对位靶标且各组芯板之间的对位靶标位置不同，相邻两组芯板的衔接处设有过渡靶标；S3、在各层芯板与各组芯板对位靶标对应的位置进行去除铜箔处理；S4、将各层芯板经过线路图形制作后进行压合；S5、对内层各组芯板的对位靶标进行X‑RAY打靶检测。本发明能有效解决超高多层、超厚板X‑RAY无法识别或识别偏位的问题。

Description

一种多层芯板靶标制作方法
技术领域
本发明涉及电路板技术领域，更具体地说，它涉及一种多层芯板靶标制作方法。
背景技术
在印制电路板行业中，电路板制作逐渐向超高多层、超厚板生产趋势，广泛应用于系统、服务器板生产，在超高多层、超厚板生产中，由于芯板数量多、厚度超厚，会出现压合后X-RAY识别阴影或无法识别，从而导致X-RAY打靶偏位使电路板报废。对于这个问题，目前通常采取的措施是调整X-RAY打靶设备射相头角度，或者根据一次打靶偏位度算出误差再进行二次X-RAY打靶，虽有改善效果，但改善效果不理想，电路板报废率高，生产精度差。
发明内容
本发明要解决的技术问题是针对现有技术的上述不足，本发明的目的是提供一种能有效解决超高多层、超厚板X-RAY无法识别或识别偏位的问题的多层芯板靶标制作方法。
本发明的技术方案是：一种多层芯板对位靶标制作方法，包括步骤如下，
S1、将多层芯板自上而下分成N组芯板；
S2、在同一组芯板制作位置一致的对位靶标且各组芯板之间的对位靶标位置不同，相邻两组芯板的衔接处设有过渡靶标；
S3、在各层芯板与各组芯板对位靶标对应的位置进行去除铜箔处理；
S4、将各层芯板经过线路图形制作后进行压合；
S5、对内层各组芯板的对位靶标进行X-RAY打靶检测。
作为进一步地改进，在所述步骤S1中，N的值为2～4。
进一步地，在所述步骤S2中，所述过渡靶标设于较高一组芯板的最底层芯板，所述过渡靶标与较低一组芯板的对位靶标位置对应且形状一致。
进一步地，顶面一组芯板的数量等于底面一组芯板的数量。
进一步地，相邻两组芯板的对位靶标之间的水平间隔为2～5mm。
进一步地，内层各组芯板的数量为2～20层。
进一步地，各层芯板去除铜箔的直径大于与该去除铜箔对应的对位靶标的直径。
进一步地，各层芯板去除铜箔的直径比与该去除铜箔对应的对位靶标的直径大1～3mm。
有益效果
本发明与现有技术相比，具有的优点为：本发明通过将多层芯板分成N组芯板，每一组芯板各自制作位置一致的对位靶标，各组芯板之间的对位靶标位置不同，各层芯板与各组芯板对位靶标对应的位置进行去除铜箔处理，相邻两组芯板通过过渡靶标进行定位，根据各对位靶标进行X-RAY打靶，能有效解决超高多层、超厚板X-RAY无法识别或识别偏位的问题，从而提高电路板的生产精度和降低电路板报废率高。
附图说明
图1为本发明制作靶标的结构图。
具体实施方式
下面结合附图中的具体实施例对本发明做进一步的说明。
参阅图1，一种多层芯板对位靶标制作方法，包括步骤如下，
S1、将多层芯板自上而下分成N组芯板；
S2、在同一组芯板制作位置一致的对位靶标且各组芯板之间的对位靶标位置不同，同一组芯板内各芯板的对位靶标相同，不同组芯板的对位靶标可以相同，也可以不同，相邻两组芯板的衔接处设有过渡靶标，过渡靶标设于较高一组芯板的最底层芯板，过渡靶标与较低一组芯板的对位靶标位置对应且形状一致，当然，过渡靶标也可以设于较低一组芯板的最顶层芯板，过渡靶标与较高一组芯板的对位靶标位置对应且形状一致；
S3、在各层芯板与各组芯板对位靶标对应的位置进行去除铜箔处理，防止铜箔影响X-RAY打靶；
S4、将各层芯板经过线路图形制作后进行压合；
S5、对内层各组芯板的对位靶标进行X-RAY打靶检测，保证多层芯板压合准确。
作为优选，在步骤S1中，N的值为2～4。顶面一组芯板的数量等于底面一组芯板的数量，相邻两组芯板的对位靶标之间的水平间隔为2～5mm，内层各组芯板的数量为2～20层。
各层芯板去除铜箔的直径大于与该去除铜箔对应的对位靶标的直径，作为优选，各层芯板去除铜箔的直径比与该去除铜箔对应的对位靶标的直径大1～3mm，保证X-RAY可以有效打靶。
如图1所示，在本实施例中，多层芯板包括第一层芯板L1、第二层芯板L2、第三层芯板L3、第四层芯板L4、第五层芯板L5、第一层绝缘层PP1、第二层绝缘层PP2、第三层绝缘层PP3、第四层绝缘层PP4，第一层绝缘层PP1～第四层绝缘层PP4将第一层芯板L1～第五层芯板L5分隔开，各层芯板的上下两面均设置有铜箔1。将多层芯板分成3组，分别为第一组芯板N1、第二组芯板N2、第三组芯板N3，第一组芯板N1包括第一层芯板L1、第二层芯板L2，第二组芯板N2包括第三层芯板L3、第四层芯板L4，第三组芯板N3为第五层芯板L5。在第一组芯板N1制作第一对位靶标2，在第二组芯板制作第二对位靶标5，在第三组芯板制作第三对位靶标6，第一对位靶标2、第二对位靶标3、第三对位靶标6之间的间距为1mm。在第一组芯板N1的第二层芯板L2制作第一过渡靶标3，第一过渡靶标3与第二对位靶标5位置一致且形状相同。在第二组芯板N2的第四层芯板L4制作第二过渡靶标4，第二过渡靶标4与第三对位靶标6位置一致且形状相同。在第二组芯板N2、第三组芯板N3与第一对位靶标2对应的位置进行去除铜箔1处理，去除铜箔1的直径比第一对位靶标2的直径大2mm。在第一组芯板N1、第三组芯板N3与第二对位靶标5对应的位置进行去除铜箔1处理，去除铜箔1的直径比第二对位靶标5的直径大2mm。在第一组芯板N1、第二组芯板N2与第三对位靶标6对应的位置进行去除铜箔1处理，去除铜箔1的直径比第三对位靶标6的直径大2mm。将第一层芯板L1～第五层芯板L5压合后对第二对位靶标5进行X-RAY打靶检测。
本发明通过将多层芯板分成N组芯板，每一组芯板各自制作位置一致的对位靶标，各组芯板之间的对位靶标位置不同，各层芯板与各组芯板对位靶标对应的位置进行去除铜箔处理，相邻两组芯板通过过渡靶标进行定位，根据各对位靶标进行X-RAY打靶，能有效解决超高多层、超厚板X-RAY无法识别或识别偏位的问题，从而提高电路板的生产精度和降低电路板报废率高。
以上仅是本发明的优选实施方式，应当指出对于本领域的技术人员来说，在不脱离本发明结构的前提下，还可以作出若干变形和改进，这些都不会影响本发明实施的效果和专利的实用性。

Claims (8)

1.一种多层芯板对位靶标制作方法，其特征在于：包括步骤如下，
S1、将多层芯板自上而下分成N组芯板；
S2、在同一组芯板制作位置一致的对位靶标且各组芯板之间的对位靶标位置不同，相邻两组芯板的衔接处设有过渡靶标；
S3、在各层芯板与各组芯板对位靶标对应的位置进行去除铜箔处理；
S4、将各层芯板经过线路图形制作后进行压合；
S5、对内层各组芯板的对位靶标进行X-RAY打靶检测。
2.根据权利要求1所述的一种多层芯板对位靶标制作方法，其特征在于：在所述步骤S1中，N的值为2～4。
3.根据权利要求1所述的一种多层芯板对位靶标制作方法，其特征在于：在所述步骤S2中，所述过渡靶标设于较高一组芯板的最底层芯板，所述过渡靶标与较低一组芯板的对位靶标位置对应且形状一致。
4.根据权利要求1所述的一种多层芯板对位靶标制作方法，其特征在于：顶面一组芯板的数量等于底面一组芯板的数量。
5.根据权利要求1所述的一种多层芯板对位靶标制作方法，其特征在于：相邻两组芯板的对位靶标之间的水平间隔为2～5mm。
6.根据权利要求1所述的一种多层芯板对位靶标制作方法，其特征在于：内层各组芯板的数量为2～20层。
7.根据权利要求1-6任意一项所述的一种多层芯板对位靶标制作方法，其特征在于：各层芯板去除铜箔的直径大于与该去除铜箔对应的对位靶标的直径。
8.根据权利要求7所述的一种多层芯板对位靶标制作方法，其特征在于：各层芯板去除铜箔的直径比与该去除铜箔对应的对位靶标的直径大1～3mm。
CN201910502852.3A 2019-06-11 2019-06-11 一种多层芯板靶标制作方法 Active CN110113899B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910502852.3A CN110113899B (zh) 2019-06-11 2019-06-11 一种多层芯板靶标制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910502852.3A CN110113899B (zh) 2019-06-11 2019-06-11 一种多层芯板靶标制作方法

Publications (2)

Publication Number Publication Date
CN110113899A true CN110113899A (zh) 2019-08-09
CN110113899B CN110113899B (zh) 2021-07-23

Family

ID=67494633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910502852.3A Active CN110113899B (zh) 2019-06-11 2019-06-11 一种多层芯板靶标制作方法

Country Status (1)

Country Link
CN (1) CN110113899B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112165779A (zh) * 2020-10-20 2021-01-01 江西强达电路科技有限公司 一种多层pcb高精度内层压合方法
CN112512216A (zh) * 2020-11-06 2021-03-16 龙南骏亚电子科技有限公司 一种电路板层间对准度控制方法
CN112867251A (zh) * 2020-12-30 2021-05-28 高德(苏州)电子有限公司 一种多层线路板的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000097677A (ja) * 1998-09-21 2000-04-07 Matsushita Electric Ind Co Ltd 画像認識方法
CN102036511A (zh) * 2010-12-01 2011-04-27 株洲南车时代电气股份有限公司 一种多层电路板制造芯板尺寸非线性变化分类补偿方法
JP2011107348A (ja) * 2009-11-16 2011-06-02 Fujifilm Corp マーク認識装置
TWM484350U (zh) * 2014-03-17 2014-08-21 Ru-Yang Jiang 立體透氣涼蓆
CN105916315A (zh) * 2016-07-06 2016-08-31 四川海英电子科技有限公司 一种hdi印刷电路板的制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000097677A (ja) * 1998-09-21 2000-04-07 Matsushita Electric Ind Co Ltd 画像認識方法
JP2011107348A (ja) * 2009-11-16 2011-06-02 Fujifilm Corp マーク認識装置
CN102036511A (zh) * 2010-12-01 2011-04-27 株洲南车时代电气股份有限公司 一种多层电路板制造芯板尺寸非线性变化分类补偿方法
TWM484350U (zh) * 2014-03-17 2014-08-21 Ru-Yang Jiang 立體透氣涼蓆
CN105916315A (zh) * 2016-07-06 2016-08-31 四川海英电子科技有限公司 一种hdi印刷电路板的制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112165779A (zh) * 2020-10-20 2021-01-01 江西强达电路科技有限公司 一种多层pcb高精度内层压合方法
CN112165779B (zh) * 2020-10-20 2021-08-31 江西强达电路科技有限公司 一种多层pcb高精度内层压合方法
CN112512216A (zh) * 2020-11-06 2021-03-16 龙南骏亚电子科技有限公司 一种电路板层间对准度控制方法
CN112867251A (zh) * 2020-12-30 2021-05-28 高德(苏州)电子有限公司 一种多层线路板的制作方法

Also Published As

Publication number Publication date
CN110113899B (zh) 2021-07-23

Similar Documents

Publication Publication Date Title
CN110113899A (zh) 一种多层芯板靶标制作方法
CN108718480B (zh) 一种内外层6oz超厚铜pcb板及其制作方法
CN110996531B (zh) 一种pcb成型的加工制作方法
CN100596253C (zh) 一种检测多层挠性印制线路板层间位置偏移的方法
CN103687347B (zh) 一种局部混压印制电路板的制作方法
CN104470265B (zh) 一种多层线路板的制作方法
CN110519912B (zh) 一种内嵌导热体的pcb制作方法及pcb
CN108040430B (zh) 一种埋铜线路板槽孔的制作方法
KR20140055400A (ko) 적층 세라믹 캐패시터 및 이를 포함하는 인쇄회로기판
CN102917554B (zh) 双铜芯多层板制作方法
CN109068491B (zh) 一种铝基板加工工艺
CN107708316A (zh) 一种超精细线路的制作方法
CN103533741A (zh) 一种双面厚铜板及其制作方法
CN105764270A (zh) 一种具有整板电金及金手指表面处理的pcb的制作方法
CN110545616A (zh) 一种便于监测层偏的pcb板及其制作方法
CN105101619B (zh) 一种pcb板以及其深度铣捞方法
CN102361539A (zh) 凹槽类印制线路板的制作方法
CN104519681A (zh) 高层数超大尺寸高对准度线卡类印制线路板的制作方法
CN105530771A (zh) 一种埋磁芯多层印制电路板制作工艺
CN113133226B (zh) 一种线路板高精度背钻方法及线路板
CN110708873A (zh) 一种实现埋入式铜块定位的制作方法
CN104105354A (zh) 一种高孔径比细密线路板的制作方法
CN110708893A (zh) 一种多层pcb板内层图形的制作方法
CN112504183B (zh) 一种孔偏检测方法
CN108012465A (zh) 一种设有台阶槽的pcb的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant