KR20100097913A - 매립형 패턴을 이용한 인쇄회로기판 및 그 제조방법 - Google Patents

Abstract

본 발명은 매립형 패턴을 이용한 인쇄회로기판 및 그 제조 방법에 관한 것으로, 절연층의 일면에 동박층이 형성된 구조를 갖는 두 장의 동박적층필름을 마련하는 단계와, 상기 동박적층필름의 절연층 표면에 점착성 이형제를 형성하고, 상기 두 장의 동박적층필름의 각 절연층이 서로 마주보도록 점착시켜 더블 코어(Double Core) 구조를 갖는 CCL(Copper Clad Laminated) 결합체를 형성하는 단계와, 상기 CCL 결합체의 양면에 형성된 상기 각 동박층 상부에 도금층을 이용한 회로패턴을 형성하는 단계와, 상기 이형제가 형성된 면을 분리면으로 하여 상기 회로패턴이 형성된 두 장의 동박적층필름을 서로 분리시키고, 상기 각 절연층의 표면에 잔류하는 상기 이형제를 제거하는 단계와, 상기 두 장의 동박적층필름의 각 회로패턴이 서로 마주 보도록 정렬시킨 상태에서 상기 두 장의 동박적층필름 사이의 영역에 프리프레그(Prepreg) 기판을 삽입하고 열 압착(Hot Press)하여 상기 회로패턴을 상기 프리프레그 기판의 양면에 각각 매립시키는 단계 및 상기 프리프레그 기판의 양면에 상기 회로패턴이 매립된 형태로 잔류되도록 상기 절연층 및 상기 동박층을 순차적으로 제거하는 단계를 포함하는 인쇄회로기판 제조 방법을 제공함으로써, 고밀도 회로 패턴을 갖는 박형의 인쇄회로기판을 용이하게 제조할 수 있도록 하는 발명에 관한 것이다.

Description

매립형 패턴을 이용한 인쇄회로기판 및 그 제조방법{PRINTED-CIRCUIT-BOARD INCLUDING BURIED PATTERN AND METHOD FOR FABRICATING THE SAME}

본 발명은 매립형 패턴을 이용한 인쇄회로기판 및 그 제조 방법에 관한 것으로, 보다 구체적으로 SAP(Semi-Additive Process) 또는 MSAP(Modified Semi-Additive Process)와 같은 특수 공법을 사용하지 않고도 고밀도 회로 패턴을 갖는 박형의 인쇄회로기판을 용이하게 제조할 수 있도록 하는 기술에 관한 것이다.

전자산업의 발달에 따라 전자 부품이 고기능화, 소형화 되고 있다. 특히 휴대단말기의 두께를 줄이기 위하여 탑재되는 부품의 두께를 감소해야 하는 요구가 증가하고 있는 상황이다.

이러한 상황에서 휴대폰의 부품 중에서 패키지(PKG)의 높이를 낮추어야 하는 것도 중요한 문제중의 하나가 되었다.

반면에, 이동통신 부문이 다양한 서비스가 늘어남에 따라서 휴대폰에 탑재되는 부품 수가 늘어나게 됨에 따라서, PKG의 높이를 감소시키는 것이 더욱더 어려워 지고 있는 상황이다.

한편, 휴대폰의 크기를 감소 시키는 것이 최종사용자의 중요한 요구사항 중의 하나이기 때문에 결국에는 하나의 중간 매개체(Interposer) 상에 여러개의 칩(Chip)을 실장시키는 추세로 전향되고 있는 상태이다.

특히 IC의 중간 매개체(Interposer)로 사용되는 기판인 CSP(Chip Scale Package)가 휴대폰에 채용되는 수가 증가하기 시작하여 현재는 거의 모든 PKG가 CSP기판을 사용하고 있으며 대부분의 IC 스택이 이루어지고 있는 분야가 CSP기판이 되고 있다.

하지만 IC 스택을 하나라도 더 실장하는 데는 제한된 전체 PKG의 높이에 맞추어야 하는 한계가 있다. 이를 위해서 2가지 방향으로 대안이 제시되고 있다.

이 2가지 방향은 IC 자체의 두께를 감소시키는 방향과 중간 매개체(Interposer)의 두께를 감소시키는 방향이다.

IC의 두께는 현재는 50 ~ 75㎛까지 가능하며 실장업체에서도 상당한 수준까지의 기술력을 확보하고 있다. 하지만 그 이하의 두께에 대해서는 현재 다양한 연구를 하고 있는 상태이며 현재 기준으로는 한계치까지 도달해 있다고 보고 있다.

다음으로, 중간 매개체(Interposer)의 두께 또한 상당히 얇은 상태까지 접근해 있는 상태이다. 현재 기술의 한계치라고 보고 있으므로 이를 더 얇게 하기 위해서는 중간 매개체(Interposer)의 구성성분들에 대한 하한값으로 접근하여 전체 두께를 감소시키는 방향으로 접근하고 있는 상황이다.

한편, 종래의 인쇄회로기판 제작공정 중에 회로형성을 위한 방법으로는 텐팅 에치(Tenting-etch)공법과 세미애디티브프로세스(Semi-Additive Process; 이하 SAP)공법으로 나누어 진다.

텐팅 공법은 동박적층판에 일정한 두께로 형성되어 있는 동박 상에 에칭 레지스트 패턴을 형성하고, 기판을 에칭액에 담금으로써 회로가 아닌 부분을 식각하여 회로패턴을 형성하는 방법이다.

다음으로, 최근에 널리 사용되는 SAP공법은 동박적층판에 도금 레지스트 패턴을 형성하고, 회로가 될 부분만 도금에 의해 형성한 다음 도금 레지스트를 제거하여 회로 패턴을 구현하는 방법이다.

텐팅공법은 제조비용이 낮은 대신 미세 회로패턴(fine pattern)을 형성하는데 그 한계점을 가지고 있으며, 그 한계점을 해결하기 위한 방법으로 등장한 방법이 SAP공법이다.

SAP공법은 동박을 하프 에칭 등으로 얇게 만들거나 처음부터 얇은 동박을 사용해 홀(기계식, 레이저)을 가공한 후 화학동도금을 좀 두껍게 올리고, 드라이 필름을 밀착한 후 현상, 패턴 도금, 박리, 그리고 플래시 에칭을 통해 스페이스(space) 부분에 남은 화학동도금 구리(copper)를 제거하는 과정을 밟는다.

이때, 베이스 기재에 따라서 SAP 와 MSAP로 구분되고 있지만 기본적인 구성은 거의 동일하다.

MSAP 공법은 상대적으로 얇은 동박을 사용하기 때문에 SAP 공법에서 발생하는 화학동도금간 밀착력 문제가 생길 가능성이 적고, 대부분의 기존장비를 활용하는 것이 가능하기에 일반적인 CSP를 제조할 수준이면 큰 투자 없이 적용할 수 있는 장점이 있다.

도 1a 내지 도 1i는 종래 기술에 따른 MSAP 공법을 도시한 단면도들이다.

도 1a를 참조하면, 베이스 기재 필름(20)의 양면에 상부 동박층(30) 및 하부 동박층(10)을 형성한다. 이때, 베이스 기재필름(20)은 일반적으로 에폭시(Epoxy)를 사용한다.

도 1b를 참조하면, 드릴 공정으로 상부 동박층(30) 및 하부 동박층(10)의 회로 도통을 위해 필요한 관통홀(40)을 형성한다.

도 1c를 참조하면, 상부 동박층(30) 및 하부 동박층(10)의 회로 도통에 필요한 홀속 도금을 위한 예비과정으로 패턴도금에 필요한 베이스 도금층(50)을 형성한다.

도 1d를 참조하면, 베이스 도금층(50)의 상부 및 하부에 각각 정면-라미네이션, 노광 및 현상 공정을 수행하여 패턴도금에 필요한 레지스트 드라이 필름 패턴(60)를 형성한다.

도 1e를 참조하면, 패턴도금을 이용하여 회로 패턴(70)를 형성한다.

도 1f를 참조하면, 박리공정으로 레지스트 드라이 필름 패턴(60)을 제거한다.

도 1g를 참조하면, 회로간 쇼트를 방지하고, 원활한 전기적 도통을 위해 레지스트 드라이 필름 패턴(60)이 형성되었던 영역 하부의 베이스 도금층(50) 및 상부 동박층(30) 을 플레쉬 에칭으로 제거하여 베이스 도금층 패턴(55) 및 상부 동박 패턴(35)을 형성하고, 디자인상 원하는 회로 패턴을 형성한다.

이때, 플레쉬 에칭으로 베이스 도금층(50)을 제거 하는 동안 형성하고자 하는 회로의 편측으로 에칭이 되는 문제가 발생할 수 있다. 특히, 미세(fine) 패턴의 경우 기존 MSAP공법에서 문제가 심각하게 나타나고 있다.

통상적으로 플레쉬 에칭은 기존 상부 동박층(30) 3㎛, 베이스 도금층(50) 2㎛, PPG조도 사이에 낀 동박까지 제거하기 위해 7㎛정도 플레쉬 에칭을 진행하기 때문에 형성하고자 하는 회로도 편측 회로가 단일 편측에 7㎛, 양측 총 14㎛정도 회로가 감소하여 기존 MSAP공법으로는 미세 패턴을 형성하는데 큰 어려움이 발생하는 것이다.

상술한 문제들로 인하여, MSAP, SAP공법으로는 고밀도의 회로 패턴을 형성하는것이 어려우며, 인쇄회로 기판의 최종두께를 감소시키는 것 또한 어려워지는 문제가 있다.

본 발명은 더블 코어 공정(Double Core Process) 와 매립 패턴(Buried Pattern)을 이용함으로써, 종래의 SAP(Semi-Additive Process) 또는 MSAP(Modified Semi-Additive Process)와 같은 특수 공법을 사용하지 않고도 고밀도 회로 패턴을 갖는 박형의 인쇄회로기판을 용이하게 제조할 수 있도록 하는 매립형 패턴을 이용한 인쇄회로기판 및 그 제조 방법을 제공하는 것을 목적으로 한다.

본 발명에 따른 매립형 패턴을 이용한 인쇄회로기판 제조 방법은 절연층의 일면에 동박층이 형성된 구조를 갖는 두 장의 동박적층필름을 마련하는 단계와, 상기 동박적층필름의 절연층 표면에 점착성 이형제를 형성하고, 상기 두 장의 동박적층필름의 각 절연층이 서로 마주보도록 점착시켜 더블 코어(Double Core) 구조를 갖는 CCL(Copper Clad Laminated) 결합체를 형성하는 단계와, 상기 CCL 결합체의 양면에 형성된 상기 각 동박층 상부에 도금층을 이용한 회로패턴을 형성하는 단계와, 상기 이형제가 형성된 면을 분리면으로 하여 상기 회로패턴이 형성된 두 장의 동박적층필름을 서로 분리시키고, 상기 각 절연층의 표면에 잔류하는 상기 이형제를 제거하는 단계와, 상기 두 장의 동박적층필름의 각 회로패턴이 서로 마주 보도록 정렬시킨 상태에서 상기 두 장의 동박적층필름 사이의 영역에 프리프레그(Prepreg) 기판을 삽입하고 열 압착(Hot Press)하여 상기 회로패턴을 상기 프리 프레그 기판의 양면에 각각 매립시키는 단계 및 상기 프리프레그 기판의 양면에 상기 회로패턴이 매립된 형태로 잔류되도록 상기 절연층 및 상기 동박층을 순차적으로 제거하는 단계를 포함하는 것을 특징으로 한다.

아울러, 본 발명에 따른 매립형 패턴을 이용한 인쇄회로기판은 상술한 제조 방법으로 형성된 것을 특징으로 한다.

본 발명은 매립 패턴(Buried Pattern)을 이용함으로써, 종래의 SAP(Semi-Additive Process) 또는 MSAP(Modified Semi-Additive Process)와 같은 특수 공법을 사용하지 않고도 고밀도 회로 패턴을 갖는 박형의 인쇄회로기판을 용이하게 제조할 수 있도록 한다. 또한, 인쇄회로기판 제조를 위하여 더블 코어 공정(Double Core Process)을 이용함으로써, 생산성을 향상 및 제조 원가 절감 효과를 제공한다.

본 발명은 회로 패턴을 별도의 동박적층필름에 따로 형성한 후 인쇄회로기판이 되는 프리프레그(Prepreg) 기판에 열 압착 방식으로 매립하는 방법을 사용함으로써, 인쇄회로기판의 박형화가 이루어질 수 있도록 한다. 이때, 특히 양면 인쇄회로기판을 위해서 별도의 동박적층필름을 더블 코어 공정(Double Core Process)을 이용하여 제조가 용이해질 수 있도록 한다.

이하에서는, 본 발명의 상술한 목적에 근거하여 매립형 패턴을 이용한 인쇄회로기판 및 그 제조 방법에 대하여 상세히 설명하는 것으로 한다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 상세하게 후술되어 있는 실시예들 및 도면을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

도 2a 내지 도 2l은 본 발명에 따른 매립형 패턴을 이용한 인쇄회로기판 제조 방법을 도시한 단면도들이다.

도 2a를 참조하면, 매립형 회로 패턴을 제조하기 위하여 제 1 절연층(100) 상부에 제 1 동박층(140)을 형성하고, 제 2 절연층(110) 하부에 제 2 동박층(150)을 형성한다. 이때, 제 1 절연층(100) 및 제 2 절연층(110)은 이형제(105)에 의해 서로 접합되고, 후속 공정에서 이형제(105)와 분리되어야 한다.

하기 도 2f에서와 같이 분리하기 위해 제 1 절연층(100) 및 제 1 동박층(140) 사이에 제 3 동박층(120)을 형성하고, 제 2 절연층(110) 및 제 2 동박층(150) 사이에 제 4 동박층(130)을 형성한다. 여기서, ‘상부’ 및 ‘하부’는 도 시된 형태를 기준으로 부여한 것이므로, 항상 이에 제한되는 것은 아니다.

본 발명에서는 상술한 바와 같이 제 1 절연층(100), 제 3 동박층(120) 및 제 1 동박층(140)으로 이루어지는 제 1 동박적층필름과, 제 2 절연층(110), 제 4 동박층 (130) 및 제 2 동박층(150)으로 이루어지는 제 2 동박적층필름이 접합된 더블 코어(Double Core) 구조를 갖는 CCL 결합체를 이용하여 매립형 회로 패턴을 형성한다.

여기서, 제 1 동박층(140) 및 제 2 동박층(150)은 3㎛의 두께로 형성하는 것이 바람직하다. 이형제(105)는 1 ~ 10㎛의 표면거칠기 및 5 ~ 40%의 광택도를 갖는 폴리프로피렌을 사용하는 것이 바람직하며, 50 ~ 100㎛의 두께로 형성한다.

이형제(105)가 50㎛ 미만의 두께로 형성될 경우 제 1 절연층(100)과 제 2 절연층(110)이 잘 점착되지 않고, 100㎛ 초과의 두께로 형성될 경우 후속 공정에서 제 1 절연층(100)과 제 2 절연층(110)의 분리가 어려워지고, 이형제(105) 제거가 제대로 수행되지 않는다. 이형제(105)로 사용되는 폴리프로필렌의 경우 표면거칠기 10㎛ 이하, 두께 100㎛ 이하, 광택도 5% 이상을 제한하는데, 이것은 이형제를 제거할때의 절연층 분리가 용이하게 이루어지는 것을 기준으로 한 것이다. 반대로, 이형제의 입수가 용이하게 이루어지는 것을 기준으로 하면, 표면거칠가 1㎛ 이상, 두께가 50㎛ 이상, 광택도가 40% 이하인 것이 바람직하다.

한편, 이형제로 폴리에스테르를 사용할 수 있다. 이때, 폴리에스테르는 접착성이 더 강하기 때문에 완전밀착을 방지하기 위해 절연층과 이형제 사이에 접착방지제(Anti-adhesive)를 더 형성한다. 여기서, 접착방지제는 반드시 폴리에스테르의 경우에만 한정되는 것은 아니며, 주성분은 Si이고 25 ~ 28㎛의 두께로 형성하는 것이 바람직하다.

아울러, 이형제(105)는 제 1 및 제 2 절연층(100, 110) 표면에 모두 형성되거나, 두 절연층 중 선택된 일면에만 형성될 수 있다.

도 2b를 참조하면, 제 1 동박층(140) 및 제 2 동박층(150)의 상부에 도금층을 이용하역 각각 제 1 회로 패턴(160) 및 제 2 회로 패턴(170)을 형성한다. 이때, 제 1 회로 패턴(160) 및 제 2 회로 패턴(170)는 인쇄회로 기판으로 형성하기 위해서 라인/스페이스 패턴으로 형성하는 것이 바람직하다.

제 1 및 제 2 회로 패턴(160, 170)은 제 1 및 제 2 동박층(140, 150) 상부에 각각 회로 패턴 형성용 레지스트 패턴을 형성한 후 도금 공정을 이용하게 된다. 이때, 레지스트 패턴 형성 및 제거를 위해 여러 번의 식각 공정이 수행된다. 이러한 식각 공정은 기판에 손상을 줄 수 있으므로, 본 발명에서와 같은 더블 코어 구조가 아닌 단일 동박적층필름 상태에서는 뒤틀림 현상등의 문제가 발생할 수 이다. 아울러, 2장의 동박적층필름을 각각 따로 가공할 경우 제조 비용 및 시간 또한 증가하게 된다.

본 발명은 더블 코어 구조를 갖는 CCL 결합체를 형성함으로써, 상기 문제들을 간단하게 해결할 수 있고, 매립형 회로 패턴 제조 공정을 용이하게 수행할 수 있게 된다.

도 2c를 참조하면, 이형제(105)로부터 제 1 절연층(100) 및 제 2 절연층(110)을 분리시키고, 절연층 표면의 이형제(105)를 제거하여 제 1 회로 패턴(160)을 포함하는 제 1 동박적층필름(180) 및 제 2 회로 패턴(170)을 포함하는 제 2 동박적층필름(190)을 제조한다.

도 2d를 참조하면, 제 1 회로 패턴(160) 및 제 2 회로 패턴(170)이 서로 마주보도록 제 1 동박적층필름(180)과 제 2 동박적층필름(190)을 정렬시킨 후 각 회로 패턴 사이의 영역에 프리프레그(Prepreg) 기판(200)을 위치시킨다. 이때, 프리프레그(Prepreg) 기판(200)은 일반적인 에폭시 물질을 사용하는 것이 바람직하다. 이와 같은 일반적 에폭시 물질은 종래의 PCB 공정에서 충분히 안정성이 검증되어 있기 때문에 우수한 양산성을 얻을 수 있다. 또한, 회로 패턴 매립을 위한 열 압착 공정이 용이하게 수행될 수 있도록 하면서 회로 패턴들 사이의 절연이 이루어지도록 한다. 아울러, 프리프레그(Prepreg) 기판(200)의 두께는 30 ~ 60㎛로 형성하는 것이 바람직하다. 30㎛ 미만으로 형성할 경우 양면에 매립되는 회로 패턴들이 단락될 위험이 있으며, 60㎛를 초과하는 두께로 형성할 경우 최종 인쇄회로기판의 박형화에 저해가 될 수 있다.

도 2e를 참조하면, 열 압착(Hot Press) 공정을 이용하여, 제 1 회로 패턴(160) 및 제 2 회로 패턴(170)이 프리프레그 기판(200)의 양면에 완전히 매립되는 형태가 되도록 제 1 동박적층필름(180) 및 제 2 동박적층필름(190)을 프리프레그 기판(200)에 접착시킨다.

이때, Hot press에 의한 열압착을 이용하는 것이 바람직하며, 제 1 절연 층(100) 및 제 2 절연층(110)이 완충작용을 하는 버퍼층으로 작용하여 회로 패턴이 손상되는 것을 방지할 수 있다.

도 2f를 참조하면, 프리프레그 기판(200)의 양 면에 형성된 제 1 절연층(100), 제 2 절연층(110), 제 3 동박층(120) 및 제 4 동박층(130)을 제거한다.

도 2g를 참조하면, 플레쉬 에칭(Flash etching) 공정을 수행하여 제 1 동박층(140) 및 제 2 동박층(150)을 제거하여, 회로 패턴들이 프리프레그 기판(200)의 양면에 매립된 형태의 인쇄회로기판을 완성한다.

도 2h를 참조하면, 레이저 드릴 공정을 수행하여 제 1 회로 패턴(160) 및 제 2 회로 패턴(170)을 연결시키기 위한 비아홀(220)을 형성한다.

도 2i를 참조하면, 동도금 공정을 수행하여 프리프레그 기판(200) 전면에 판넬 비아필 도금 공정으로 동도금층(240)을 형성하면서, 비아홀(220)이 매립되도록 한다.

도 2j를 참조하면, 플레쉬 에칭(Flash etching) 공정을 수행하여 동도금층(240)을 제거하고, 제 1 회로 패턴(160) 및 제 2 회로 패턴(170)을 연결시키는 비아콘택(245)을 완성한다.

도 2k를 참조하면, 프리프레그 기판(200) 전면에 제 1 회로 패턴(160) 일부를 노출시키는 솔더레지스트(250)를 형성한다.

도 2l을 참조하면, 노출된 회로 패턴에 무전해 또는 전해도금처리 공정을 수행하여 Au 도금층(260)을 형성한다.

그 다음에는, 마무리 공정으로 라우팅(Routing) 및 펀치(Punch) 공정을 수행 한다.

도 3은 본 발명에 따른 인쇄회로기판을 도시한 단면도이다.

도 3을 참조하면, 프리프레그 기판(300)의 양면에 제 1 회로 패턴(310) 및 제 2 회로 패턴(320)이 매립된다. 여기서, 제 1 회로 패턴(310) 및 제 2 회로 패턴(320)은 상술한 더블코어 CCL 결합체에 의해 인쇄회로기판으로 형성된 것이며, 프리프레그 기판(300)의 표면에 형성된 층은 솔더레지스트(340)이고, 솔더레지스트(340)에 의해 노출되는 회로 패턴 상부에는 Au 도금층(350)이 형성된다.

여기서, 제 1 회로 패턴(310) 및 제 2 회로 패턴(320)을 매립하기 위한 열 압착 공정에 주입되는 프리프레그 기판(300)의 최초 두께에 따라서 최종 인쇄회로기판의 두께를 자유롭게 조절할 수 있다.

최초 두께가 60㎛ 인 것을 사용한 경우를 실시예1이라하고, 40㎛ 인 것을 사용한 경우를 실시예2라하고, 30㎛ 인 것을 사용한 경우를 실시예3이라하고 최종 완성된 인쇄회로기판의 두께를 측정한다. 이때, 회로 패턴의 두께는 16㎛로 형성하였으며, 솔더레지스트의 두께는 20㎛, Au 도금층의 두께는 0.5㎛로 형성하였다.

그 결과 형성된 최종 기판의 두께를 ‘T’라하고 제 1 회로 패턴 및 제 2 회로 패턴이 양면에 매립된 상태의 프리프레그 기판 두께를 ‘A’라 하고, 제 1 회로 패턴 및 제 2 회로 패턴 사이의 거리를 ‘B’라 하고 각각의 두께를 측정하였으며, 그 결과는 하기 표 1에 나타내었다. 여기서, ‘A’의 두께가 최초 프리프레그 기판의 두께와 동일하게 나타나지 않는 이유는 동박층이 완전히 제거되지 못한 상태에 서 측정하였기 때문이다. 이는 실제 공정을 적용한 결과에 따른 것이므로 이로 인하여 본 발명의 범위가 제한되는 것은 아니다.

아울러, 상술한 도 1a 내지 도 1i의 종래 기술에 따른 MSAP 공법에 의해 형성한 보드온칩용 양면 인쇄회로기판의 최종 두께를 측정하였다. 최초 베이스기재 필름의 두께가 60㎛ 인 것을 사용한 경우를 비교예1이라하고, 40㎛ 인 것을 사용한 경우를 비교예2라하고, 30㎛ 인 것을 사용한 경우를 비교예3이라 하고 최종 완성된 인쇄회로기판의 두께를 측정하였으며, 그 결과는 하기 표 2에 나타내었다.

[표 1]

	프리프레그 기판 두께(㎛)	최종 완성된 인쇄회로기판 두께(㎛)
		T	A	B
실시예 1	60	123	81	40
실시예 2	40	86	64	28
실시예 3	30	73	52	17

[표 2]

	베이스기재 필름의 두께(㎛)	최종 완성된 인쇄회로기판 두께T'(㎛)	T'- T(㎛)
비교예 1	60	140	17
비교예 2	40	110	24
비교예 3	30	90	17

상기 표 1 및 표 2를 비교하면, 본 발명에 따른 실시예1의 인쇄회로 기판 최종 두께가 123㎛인데 반하여, 종래 기술에 따른 비교예1의 인쇄회로기판 최종 두께 는 140㎛로 17㎛나 차이가 남을 알 수 있다. 즉, 본 발명에 따른 인쇄회로 기판이 초박형으로 형성하기에 더 유리하다는 것을 확인할 수 있는 것이다.

상기 결과들을 종합해 보면 결과적으로는 본 발명에 따른 인쇄회로 기판과 종래기술에 따른 인쇄회로기판의 최종 두께차이가 17 ~ 24㎛로 나타나는 것을 알 수 있다.

이와 같이 본 발명에 따른 더블 코어 공정을 이용하여 양면 회로 패턴을 동시에 형성하고, 열 압착하는 방법으로 프리프래그 기판에 매립형 패턴을 형성하는 경우 두께 조절이 용이하고, 이 경우 최종적으로 형성되는 솔더레지스트 및 Au 도금층의 평편도 및 접착특성을 향상시킬 수 있다. 또한, 본 발명은 인쇄회로기판을 위한 40 피치 이하의 고밀도 패턴 형성에도 유리한 장점을 나타내고 있다.

도 4 내지 도 6은 본 발명에 따른 인쇄회로기판의 단면을 나타낸 사진들이다.

도 4는 40 ㎛피치(Pitch)로 회로 패턴을 형성한 경우 라인/스페이스 크기폭를 측정한 단면 사진이고, 도 5는 50 ㎛피치일 경우, 도 6은 60 ㎛피치일 경우를 각각 나타낸 것이다.

도 4의 40 ㎛피치일 경우 구현 가능한 디자인 패턴 폭은 30㎛/10㎛이고, MSAP 공법의 경우 12㎛/28㎛로 나타나는데 반하여, 본 발명에서는 (20.94~22.51)㎛/(17.80~19.37)㎛ 로 양호하게 나타나는 것을 알 수 있다.

도 5의 50 ㎛피치일 경우는 구현 가능한 디자인 패턴 폭은 35㎛/15㎛ 이고, MSAP 공법의 경우 18㎛/32㎛로 나타나는데 반하여, 본 발명에서는 (27.22~28.27)㎛/(21.47~24.08)㎛ 로 양호하게 나타나는 것을 알 수 있다.

도 6의 60 ㎛피치일 경우는 구현 가능한 디자인 패턴 폭은 40㎛/20㎛ 이고, MSAP 공법의 경우 23㎛/37㎛로 나타나는데 반하여, 본 발명에서는 (27.22~28.27)㎛/(21.47~24.08)㎛ 로 양호하게 나타나는 것을 알 수 있다. 여기서 구현 가능한 디자인 패턴 폭은 예시이며, 상기 내용에 한정된 것이 아니라 다양하게 구현 될 수 있다.

상기 결과들은 하기 표 3에서 간략하게 정리하는 것으로 한다. 아울러, 상술한 본 발명에 따른 보드온칩용 양면 인쇄회로기판 제조 방법의 공정능력 수치값(Critical To Quality, CpK)을 측정하면 최소 2.62 이상으로 높게 나타나는 것을 알 수 있다.

도 7 내지 도 9는 본 발명에 따른 보드온칩용 양면 인쇄회로기판의 Cpk을 나타낸 그래프들이다.

도 7의 40 ㎛피치(Pitch)일 경우 3.99로 나타나고 있고, 도 8의 50 ㎛피치일 경우 3.65로 나타나고 있고, 도 9의 60 ㎛피치일 경우 2.62로 나타나고 있다. 일반적으로 공정능력 수치값은 1을 기준으로 그 이상이 되면 안정적인 공정을 뜻하므로 본 발명에 따른 인쇄회로기판 제조 방법은 매우 우수한 특성을 나타내고 있음을 알 수 있다.

[표 3]

	40 ㎛ Pitch	50 ㎛ Pitch	60 ㎛ Pitch
목표치수	30/10	35/15	40/20
최종결과	21/19	27/23	30/28
Cpk	3.99	3.65	2.62
MSAP(종래)	12/28	18/32	23/37

상술한 바와 같이, 본 발명에 따른 매립형 패턴을 이용한 양면 인쇄회로기판은 SAP 또는 MSAP 와 같은 특수 공법을 적용하지 않고도 40㎛ Pitch 이하의 고밀도 패턴을 용이하게 형성할 수 있다.

아울러, 프리프레그 기판의 두께 조절로 최종 인쇄회로기판의 두께 조절이 용이하고, 회로 패턴 형성하면서 발생하는 오정렬(Misalignment) 문제에 대한 위험성도 적다. 또한, 프리프레그 기판을 신뢰성이 충분히 검증된 에폭시 물질을 사용하므로 양산성을 향상시킬 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 변형될 수 있으며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

도 1a 내지 도 1i는 종래 기술에 따른 MSAP 공정을 도시한 단면도들.

도 2a 내지 도 2l은 본 발명에 따른 매립형 패턴을 이용한 인쇄회로기판 제조 방법을 도시한 단면도들.

도 3은 본 발명에 따른 인쇄회로기판을 도시한 단면도.

도 4 내지 도 6은 본 발명에 따른 인쇄회로기판의 단면을 나타낸 사진들.

도 7 내지 도 9는 본 발명에 따른 인쇄회로기판의 Cpk을 나타낸 그래프들.

Claims (11)

1. 절연층의 일면에 동박층이 형성된 구조를 갖는 두 장의 동박적층필름을 마련하는 단계;

   상기 동박적층필름의 절연층 표면에 점착성 이형제를 형성하고, 상기 두 장의 동박적층필름의 각 절연층이 서로 마주보도록 점착시켜 더블 코어(Double Core) 구조를 갖는 CCL(Copper Clad Laminated) 결합체를 형성하는 단계;

   상기 CCL 결합체의 양면에 형성된 상기 각 동박층 상부에 도금층을 이용한 회로패턴을 형성하는 단계;

   상기 이형제가 형성된 면을 분리면으로 하여 상기 회로패턴이 형성된 두 장의 동박적층필름을 서로 분리시키고, 상기 각 절연층의 표면에 잔류하는 상기 이형제를 제거하는 단계;

   상기 두 장의 동박적층필름의 각 회로패턴이 서로 마주 보도록 정렬시킨 상태에서 상기 두 장의 동박적층필름 사이의 영역에 프리프레그(Prepreg) 기판을 삽입하고 열 압착(Hot Press)하여 상기 회로패턴을 상기 프리프레그 기판의 양면에 각각 매립시키는 단계; 및

   상기 프리프레그 기판의 양면에 상기 회로패턴이 매립된 형태로 잔류되도록 상기 절연층 및 상기 동박층을 순차적으로 제거하는 단계를 포함하는 것을 특징으로 하는 매립형 패턴을 이용한 인쇄회로기판 제조 방법.
2. 제 1 항에 있어서,

   상기 절연층은 상기 동박층 형성을 위한 제 1 절연층 및 상기 이형제와의 접착을 위한 제 2 절연층이 결합된 2층 구조로 형성하는 것을 특징으로 하는 매립형 패턴을 이용한 인쇄회로기판 제조 방법.
3. 제 1 항에 있어서,

   상기 이형제는 폴리프로피렌 또는 폴리에스테르를 주성분으로 하는 것을 특징으로 하는 매립형 패턴을 이용한 인쇄회로기판 제조 방법.
4. 제 1 항에 있어서,

   상기 이형제는 1 ~ 10㎛의 표면거칠기를 갖는 물질을 사용하는 것을 특징으로 하는 매립형 패턴을 이용한 보드온칩용 양면 인쇄회로기판 제조 방법.
5. 제 1 항에 있어서,

   상기 이형제는 50 ~ 100㎛의 두께로 형성되는 것을 특징으로 하는 매립형 패턴을 이용한 인쇄회로기판 제조 방법.
6. 제 1 항에 있어서,

   상기 이형제 및 상기 절연층의 사이에는 접착방지제(Anti-adhesive)를 더 형성하는 것을 특징으로 하는 매립형 패턴을 이용한 인쇄회로기판 제조 방법.
7. 제 6 항에 있어서,

   상기 접착방지제(Anti-adhesive)는 Si을 주성분으로 하고 25 ~ 28㎛의 두께로 형성되는 것을 특징으로 하는 매립형 패턴을 이용한 인쇄회로기판 제조 방법.
8. 제 1 항에 있어서,

   상기 프리프레그(Prepreg) 기판의 두께는 30 ~ 60㎛인 것을 특징으로 하는 매립형 패턴을 이용한 인쇄회로기판 제조 방법.
9. 제 1 항에 있어서,

   상기 동박층은 플레쉬 에칭(Flash etching) 공정으로 제거하는 것을 특징으로 하는 매립형 패턴을 이용한 인쇄회로기판 제조 방법.
10. 제 1 항에 있어서,

    상기 프리프레그 기판 양면의 동박층을 제거하는 단계 이후에

    상기 프리프레그 기판의 양면에 형성된 상기 회로패턴을 연결하기 위한 비아(Via)홀을 형성하는 단계;

    판넬 비아필 도금 공정으로 상기 비아홀을 연결한 후, 플레쉬 에칭공정으로 상기 판넬 비아필에 의해 형성된 도금층 표면을 정리하는 단계;

    상기 프리프레그 기판의 양면에 상기 회로패턴 중 일부를 노출시키는 솔더레지스트(Solder Resist)를 형성하는 단계;

    상기 솔더레지스트에 의해 노출된 상기 회로패턴 상부에 Au 도금층을 형성하는 단계; 및

    상기 프리프레그 기판에 라우팅(Routing) 및 펀치(Punch) 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 매립형 패턴을 이용한 인쇄회로기판 제조 방법.
11. 청구항 제 1 항에 기재된 인쇄회로 기판 제조 방법을 이용하여 형성된 것을 특징으로 하는 매립형 패턴을 이용한 인쇄회로기판.

Images