CN112840669A - 声源分离装置、半导体装置及电子设备 - Google Patents

声源分离装置、半导体装置及电子设备 Download PDF

Info

Publication number
CN112840669A
CN112840669A CN201980066949.2A CN201980066949A CN112840669A CN 112840669 A CN112840669 A CN 112840669A CN 201980066949 A CN201980066949 A CN 201980066949A CN 112840669 A CN112840669 A CN 112840669A
Authority
CN
China
Prior art keywords
oxide
insulator
transistor
conductor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980066949.2A
Other languages
English (en)
Other versions
CN112840669B (zh
Inventor
广濑丈也
池田隆之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN112840669A publication Critical patent/CN112840669A/zh
Application granted granted Critical
Publication of CN112840669B publication Critical patent/CN112840669B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R1/00—Details of transducers, loudspeakers or microphones
    • H04R1/20—Arrangements for obtaining desired frequency or directional characteristics
    • H04R1/32—Arrangements for obtaining desired frequency or directional characteristics for obtaining desired directional characteristic only
    • H04R1/40—Arrangements for obtaining desired frequency or directional characteristics for obtaining desired directional characteristic only by combining a number of identical transducers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R1/00—Details of transducers, loudspeakers or microphones
    • H04R1/20—Arrangements for obtaining desired frequency or directional characteristics
    • H04R1/32—Arrangements for obtaining desired frequency or directional characteristics for obtaining desired directional characteristic only
    • H04R1/40—Arrangements for obtaining desired frequency or directional characteristics for obtaining desired directional characteristic only by combining a number of identical transducers
    • H04R1/406—Arrangements for obtaining desired frequency or directional characteristics for obtaining desired directional characteristic only by combining a number of identical transducers microphones
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R1/00—Details of transducers, loudspeakers or microphones
    • H04R1/02—Casings; Cabinets ; Supports therefor; Mountings therein
    • H04R1/04—Structural association of microphone with electric circuitry therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R1/00—Details of transducers, loudspeakers or microphones
    • H04R1/20—Arrangements for obtaining desired frequency or directional characteristics
    • H04R1/22—Arrangements for obtaining desired frequency or directional characteristics for obtaining desired frequency characteristic only 
    • H04R1/26—Spatial arrangements of separate transducers responsive to two or more frequency ranges
    • H04R1/265—Spatial arrangements of separate transducers responsive to two or more frequency ranges of microphones
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H04R3/005—Circuits for transducers, loudspeakers or microphones for combining the signals of two or more microphones
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2201/00—Details of transducers, loudspeakers or microphones covered by H04R1/00 but not provided for in any of its subgroups
    • H04R2201/40—Details of arrangements for obtaining desired directional characteristic by combining a number of identical transducers covered by H04R1/40 but not provided for in any of its subgroups
    • H04R2201/401—2D or 3D arrays of transducers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Otolaryngology (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electronic Switches (AREA)
  • Circuit For Audible Band Transducer (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Obtaining Desirable Characteristics In Audible-Bandwidth Transducers (AREA)

Abstract

提供一种能够使用模拟信号进行声源分離而无需A/D转换电路的半导体装置。半导体装置包括多个麦克风、多个延时电路以及信号处理电路。多个麦克风分别与延时电路电连接，多个延时电路的输出信号输入到信号处理电路。延时电路包括多个能够保持模拟电位的信号保持电路，并具有将麦克风所输出的电信号作为离散模拟信号保持在信号保持电路中以在与麦克风所输出的时间不同的时间输出信号的功能。信号处理电路具有合并多个延时电路的输出信号的功能。

Description

声源分离装置、半导体装置及电子设备
技术领域
本发明一个方式涉及一种声源分离装置，该声源分离装置分离从特定方向发射的声音。
此外，本发明的一个方式涉及一种半导体装置。注意，在本说明书等中，半导体装置是指能够利用半导体特性而工作的所有装置。例如，集成电路、具备集成电路的芯片、在其封装中容纳有芯片的电子构件、具备集成电路的电子设备都是半导体装置的例子。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的技术领域涉及一种物体、方法或制造方法。此外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或组合物(composition of matter)。
背景技术
作为声源分离装置，已知有使用多个麦克风(也称为麦克风阵列)强调从特定方向发出的声音的波束成形器(beamformer)。波束成形器能够利用声波从声源传播到各麦克风的时间差异将各麦克风所输出的电信号分别拖延并合并，以强调从目标方向发出的声音。此外，可以减少从目标方向以外的方向发出的声音。
通过使用波束成形器，例如可以在利用智能手机等便携式信息终端、对话型机器人、汽车导航、视频会议等时强调使用者的声音而减少周围的噪声、反响等的影响(例如，参照专利文献1)。
另一方面，近年来在沟道形成区域中包含金属氧化物的晶体管(也称为氧化物半导体晶体管或OS晶体管)受到关注。氧化物半导体晶体管在关闭状态下的漏极电流(也称为关态电流)非常小，由此可以在用于例如动态随机存取存储器(DRAM)的存储单元时长时间保持积存在电容器中的电荷。其结果是，可以制造刷新频率低且功耗低的存储装置(也称为半导体装置或存储器)(例如，专利文献2)。
此外，专利文献3公开将OS晶体管及OS晶体管以外的晶体管(例如，Si晶体管)用于增益单元型存储单元的例子。在本说明书等中，将包括使用OS晶体管的增益单元型存储单元的存储装置称为NOSRAM(注册商标，Nonvolatile Oxide Semiconductor Random AccessMemory)。NOSRAM例如能够对所储存的信息(也称为数据)进行非破坏读出(nondestructiveread)。
作为氧化物半导体(也称为Oxide Semiconductor)，例如除了如氧化铟、氧化锌等单元金属氧化物之外，还已知多元金属氧化物。在多元金属氧化物中，有关In-Ga-Zn氧化物(也称为IGZO)的研究尤为火热。
通过对IGZO的研究，发现了氧化物半导体具有既不是单晶也不是非晶的CAAC(c-axis aligned crystalline：c轴取向结晶)结构及nc(nanocrystalline：纳米晶)结构(参照非专利文献1至非专利文献3)。
非专利文献1及非专利文献2公开了使用具有CAAC结构的氧化物半导体制造晶体管的技术。此外，非专利文献4及非专利文献5公开了结晶性比CAAC结构及nc结构低的氧化物半导体也具有微小的结晶。
非专利文献6报告了使用氧化物半导体的晶体管的关态电流非常小，非专利文献7及非专利文献8报告了利用关态电流非常小的特性的大规模集成电路(LSI)及显示器。
[先行技术文献]
[专利文献]
[专利文献1]PCT国际申请日文译文第2011-515897号公报
[专利文献2]日本专利申请公开第2012-256820号公报
[专利文献3]日本专利申请公开第2012-256400号公报
[非专利文献]
[非专利文献1]S.Yamazaki et al.,“SID Symposium Digest of TechnicalPapers”,2012,volume 43,issue 1,p.183-186
[非专利文献2]S.Yamazaki et al.,“Japanese Journal of Applied Physics”,2014,volume 53,Number 4S,p.04ED18-1-04ED18-10
[非专利文献3]S.Ito et al.,“The Proceedings of AM-FPD’13Digest ofTechnical Papers”,2013,p.151-154
[非专利文献4]S.Yamazaki et al.,“ECS Journal of Solid State Scienceand Technology”,2014,volume 3,issue 9,p.Q3012-Q3022
[非专利文献5]S.Yamazaki,“ECS Transactions”,2014,volume 64,issue 10,p.155-164
[非专利文献6]K.Kato et al.,“Japanese Journal of Applied Physics”,2012,volume 51,p.021201-1-021201-7
[非专利文献7]S.Matsuda et al.,“2015Symposium on VLSI TechnologyDigest of Technical Papers”,2015,p.T216-T217
[非专利文献8]S.Amano et al.,“SID Symposium Digest of TechnicalPapers”,2010,volume 41,issue 1,p.626-629
发明内容
发明所要解决的技术问题
在上述波束成形器中，例如，各麦克风将被输入的声音转换成电信号来输出，该电信号通过模拟数字(A/D)转换电路被转换成数字信号，该数字信号分别通过信号处理电路适当地被拖延。通过合并如此被拖延后的信号，可以生成强调了从目标方向发出的声音的信号。
此外，虽然波束成形器的麦克风个数越多角分辨率越高，强调从目标方向发出的声音的能力也很高，但是麦克风个数越多处理信号个数越多，导致对A/D转换电路及信号处理电路要求高处理能力且功耗也增高的问题。尤其是在被要求小而轻且使用电池时的连续运行时间长的便携式信息终端等中，存在着上述问题。
本发明的一个方式的目的是提供一种能够使用模拟信号进行声源分離而无需A/D转换电路的半导体装置。此外，本发明的一个方式的目的是提供一种能够以低功耗进行声源分離的半导体装置。此外，本发明的一个方式的目的是提供一种新颖的半导体装置等。
注意，本发明的一个方式并不需要实现所有上述目的，只要可以实现至少一个目的即可。此外，上述目的的记载不妨碍其他目的的存在。上述以外的目的自可从说明书、权利要求书、附图等的记载显而易见，且可以从说明书、权利要求书、附图等的记载中抽出上述以外的目的。
解决技术问题的手段
本发明的一个方式是包括第一选择电路、多个信号保持电路及第二选择电路的半导体装置。半导体装置被输入模拟信号，第一选择电路具有在不同时间对模拟信号采样多次的功能，并将采样而取得的模拟电位输出到信号保持电路。信号保持电路具有保持模拟电位的功能，第二选择电路在与对模拟信号采样的时间不同的时间输出信号保持电路所保持的模拟电位。
此外，在上述方式中，信号保持电路包括晶体管及电容器，晶体管在沟道形成区域中包含金属氧化物。
此外，本发明的一个方式是包括第一麦克风至第N麦克风(N为2以上的自然数)、第一延时电路至第N延时电路及信号处理电路的半导体装置。第K麦克风(K为1以上且N以下的自然数)与第K延时电路电连接，第K麦克风将第K声源信号输出到第K延时电路。第K延时电路包括第一选择电路、多个信号保持电路及第二选择电路，第K延时电路所包括的第一选择电路具有在不同时间对第K声源信号采样的功能，第K延时电路所包括的第一选择电路将采样而取得的模拟电位输出到第K延时电路所包括的信号保持电路。第K延时电路所包括的信号保持电路具有保持模拟电位的功能，第K延时电路所包括的第二选择电路具有在与对模拟电位采样的时间不同的时间读出第K延时电路所包括的信号保持电路所保持的模拟电位的功能，第K延时电路所包括的第二选择电路将读出模拟电位而取得的第K输出信号输出到信号处理电路。信号处理电路合并第一输出信号至第K输出信号。
此外，在上述方式中，信号保持电路包括晶体管及电容器，并且晶体管在沟道形成区域中包含金属氧化物。
此外，本发明的一个方式是包括第一麦克风至第N麦克风(N为2以上的自然数)、第一延时电路至第N-1延时电路及信号处理电路的半导体装置。第K麦克风(K为1以上且N-1以下的自然数)与第K延时电路电连接，第K麦克风将第K声源信号输出到第K延时电路，第N麦克风将第N声源信号输出到信号处理电路。第K延时电路包括第一选择电路、多个信号保持电路及第二选择电路，第K延时电路所包括的第一选择电路具有在不同时间对第K声源信号采样的功能，第K延时电路所包括的第一选择电路将采样而取得的模拟电位输出到第K延时电路所包括的信号保持电路。第K延时电路所包括的信号保持电路具有保持模拟电位的功能，第K延时电路所包括的第二选择电路具有在与对模拟电位采样的时间不同的时间读出第K延时电路所包括的信号保持电路所保持的模拟电位的功能，第K延时电路所包括的第二选择电路将读出模拟电位而取得的第K输出信号输出到信号处理电路。信号处理电路合并第一输出信号至第K输出信号、第N声源信号。
此外，在上述方式中，信号保持电路包括晶体管及电容器，并且晶体管在沟道形成区域中包含金属氧化物。
发明效果
根据本发明的一个方式，可以提供一种能够使用模拟信号进行声源分離而无需A/D转换电路的半导体装置。此外，根据本发明的一个方式，可以提供一种能够以低功耗进行声源分離的半导体装置。此外，根据本发明的一个方式，可以提供一种新颖的半导体装置等。
注意，这些效果的记载不妨碍其他效果的存在。此外，本发明的一个方式并不需要具有所有上述效果。上述以外的效果自可从说明书、权利要求书、附图等的记载显而易见，且可以从说明书、权利要求书、附图等的记载中抽出上述以外的效果。
附图简要说明
图1是示出半导体装置的结构例子的方框图。
图2是说明延时电路的结构例子的电路图。
图3A及图3B是说明信号处理电路的结构例子的电路图。
图4是延时电路的时序图。
图5是延时电路的时序图。
图6是延时电路的时序图。
图7A及图7B是示出智能手机的结构例子的立体示意图，图7C是声音及信号的示意图。
图8是示出半导体装置的结构例子的截面图。
图9A、图9B及图9C是示出晶体管的结构例子的截面图。
图10A是示出晶体管的结构例子的俯视图，图10B及图10C是示出晶体管的结构例子的截面图。
图11A是示出晶体管的结构例子的俯视图，图11B及图11C是示出晶体管的结构例子的截面图。
图12A是示出晶体管的结构例子的俯视图，图12B及图12C是示出晶体管的结构例子的截面图。
图13A是示出晶体管的结构例子的俯视图，图13B及图13C是示出晶体管的结构例子的截面图。
图14A是示出晶体管的结构例子的俯视图，图14B及图14C是示出晶体管的结构例子的截面图。
图15A是示出晶体管的结构例子的俯视图，图15B及图15C是示出晶体管的结构例子的截面图。
图16A是示出晶体管的结构例子的俯视图，图16B是示出晶体管的结构例子的立体图。
图17A及图17B是示出晶体管的结构例子的截面图。
图18A及图18C是晶体管的截面图，图18B及图18D是示出晶体管的电特性的图。
实施发明的方式
下面，参照附图对实施方式进行说明。注意，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
下面所示的多个实施方式可以适当地组合。此外，当在一个实施方式中示出多个结构例子时，可以适当地相互组合这些结构例子。
本说明书的方框图示出在独立的方框中根据其功能进行分类的构成要素，但是，实际的构成要素难以根据功能被清楚地划分，一个构成要素有时具有多个功能。
在附图等中，为了方便起见，有时夸大表示大小、层的厚度或区域。因此，本发明并不局限于附图中的尺寸。在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。
在附图等中，有时使用同一符号表示同一构成要素、具有相同功能的构成要素、由同一材料形成的构成要素或者同时形成的构成要素等，并且有时省略重复说明。
在本说明书等中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”调换为“导电膜”。此外，有时可以将“绝缘膜”调换为“绝缘层”。
在本说明书等中，“上”或“下”等表达配置的词句不局限于构成要素的位置关系为“直接在…之上”或“直接在…之下”。例如，“栅极绝缘层上的栅电极”包括在栅极绝缘层和栅电极之间包含另一构成要素的情况。
此外，本说明书等中的“第一”、“第二”、“第三”等的序数词是为了避免构成要素的混淆而附记的，而不是用于在数目方面上进行限制。
在本说明书等中，“电连接”包括通过“具有某种电作用的元件”连接的情况。这里，“具有某种电作用的元件”只要可以进行连接对象间的电信号的授受，就对其没有特别的限制。例如，“具有某种电作用的元件”不仅包括电极和布线，而且还包括晶体管等的开关元件、电阻器、电感器、电容器、其他具有各种功能的元件等。
注意，在本说明书等中，“电压”大多是指某个电位与基准电位(例如接地电位)之间的电位差。因此，电压和电位差的词语可以互相调换。
在本说明书等中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏区或漏电极)与源极(源极端子、源区或源电极)之间具有沟道形成区域，并且电流能够通过沟道形成区域流过漏极与源极之间。注意，在本说明书等中，沟道形成区域是指电流主要流过的区域。
此外，在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等下，源极及漏极的功能有时互相调换。因此，在本说明书等中，源极和漏极的词语可以相互调换。
此外，在本说明书等中，在没有特别的说明的情况下，关态电流是指晶体管处于关闭状态(也称为非导通状态、遮断状态)时的漏极电流。在没有特别的说明的情况下，在n沟道型晶体管中，关闭状态是指对于源极的栅极的电压Vgs低于阈值电压Vth的状态，在p沟道型晶体管中，关闭状态是指对于源极的栅极的电压Vgs高于阈值电压Vth的状态。也就是说，n沟道型晶体管的关态电流有时是指对于源极的栅极的电压Vgs低于阈值电压Vth时的漏极电流。
在上述关态电流的说明中，可以将漏极称为源极。也就是说，关态电流有时是指晶体管处于关闭状态时的源极电流。此外，泄漏电流有时是指与关态电流相同的意思。在本说明书等中，关态电流例如有时是指在晶体管处于关闭状态时流在源极与漏极间的电流。
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体等。
例如，在将金属氧化物用于晶体管的沟道形成区域的情况下，有时将该金属氧化物称为氧化物半导体。换言之，在金属氧化物具有放大作用、整流作用和开关作用中的至少一个的情况下，可以将该金属氧化物称为金属氧化物半导体(metal oxidesemiconductor)。也就是说，可以将在沟道形成区域中包含金属氧化物的晶体管称为“氧化物半导体晶体管”、“OS晶体管”。同样地，上述“使用氧化物半导体的晶体管”也是在沟道形成区域中包含金属氧化物的晶体管。
此外，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metaloxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。将在后面说明金属氧化物的详细内容。
(实施方式1)
在本实施方式中，说明本发明的一个方式的半导体装置的结构例子。本发明的一个方式的半导体装置起到声源分离装置的作用，其包括多个麦克风，将各麦克风所输出的电信号拖延来合并，以强调从目标方向发出的声音。通过利用声源和各麦克风的距离的差异可以被转换成声音的飞行时间(Time of Flight：ToF)的差异的特征，可以强调并分离从目标方向发出的声音。
<半导体装置的结构例子>
图1所示的半导体装置100包括麦克风10_1至麦克风10_N(N为2以上的自然数)、延时电路20_1至延时电路20_N以及信号处理电路30。麦克风10_1至麦克风10_N也被统称为“麦克风阵列”。
此外，当指麦克风10_1至麦克风10_N中的任意麦克风时，使用“麦克风10”这个符号进行说明，当指定一个麦克风时，使用“麦克风10_1”、“麦克风10_2”等符号进行说明。其他构成要素也同样，为了区别多个构成要素，使用“_1”或“[_2]”等符号。在本说明书等所说明的附图中，以箭头或线示出主要的信号的流动，有时省略电源线等。
麦克风10_1至麦克风10_N具有将被输入的声音转换成电信号来输出的功能。在本说明书等中，麦克风10_1至麦克风10_N所输出的电信号被称为声源信号，假设为麦克风10_1至麦克风10_N分别输出声源信号D_1至声源信号D_N的情况来记载或图示。
对每个麦克风10分别设置延时电路20_1至延时电路20_N。延时电路20_1至延时电路20_N分别被输入声源信号D_1至声源信号D_N，延时电路20_1至延时电路20_N分别具有生成拖延了声源信号D_1至声源信号D_N的信号的功能。延时电路20_1至延时电路20_N都包括选择电路21、多个信号保持电路22、选择电路23。
<延时电路的说明>
选择电路21(也称为第一选择电路)被用作将声源信号D_1至声源信号D_N中的任一个，例如声源信号D_1分配到多个信号保持电路22的解复用器。选择电路21具有开关的功能，根据选择信号W控制开启(也称为导通状态)或关闭(也称为非导通状态)。例如，可以将选择信号W设定为以高电平或低电平表示的数字信号，使用n沟道型晶体管构成选择电路21。在此情况下，选择电路21所具有的晶体管在选择信号W为高电平时开启，并在选择信号W为低电平时关闭。
多个信号保持电路22具有保持与声源信号对应的模拟电位并输出与该模拟电位对应的电位的功能。通过在规定时间使选择电路21所具有的开关开启并对声源信号采样，将模拟电位写入到信号保持电路22。也就是说，通过将选择信号W设定为高电平，将模拟电位写入到信号保持电路22，通过将选择信号W设定为低电平，在信号保持电路22中保持模拟电位。
此外，在多个信号保持电路22中，分别保持采样后的不同时间的声源信号。也就是说，通过相继进行声源信号的采样，多个信号保持电路22可以保持从麦克风10输出的声源信号的离散值。
此外，多个信号保持电路22具有放大所保持的模拟电位来输出的功能。例如，多个信号保持电路22都包括源极跟随器电路，并具有通过该源极跟随器电路输出与所保持的模拟电位对应的电位的功能。
选择电路23(也称为第二选择电路)被用作选择多个信号保持电路22所保持的模拟电位中的任一个并在不同时间输出该电位的复用器。选择电路23具有开关的功能，根据选择信号S控制开启或关闭。例如，可以将选择信号S设定为以高电平或低电平表示的数字信号，使用n沟道型晶体管构成选择电路23。在此情况下，选择电路23所具有的晶体管在选择信号S为高电平时开启，并在选择信号S为低电平时关闭。
选择电路23分别设置在延时电路20_1至延时电路20_N中，并输出输出信号Q_1至输出信号Q_N。输出信号Q_1是与声源信号D_1对应的信号，也就是将延时电路20_1所具有的多个信号保持电路22所保持的模拟电位依次输出而取得的离散信号。
同样，输出信号Q_2至输出信号Q_N是分别与声源信号D_2至声源信号D_N对应的信号，也就是将延时电路20_2至延时电路20_N所具有的信号保持电路22所保持的模拟电位依次输出而取得的离散信号。
输出信号Q_1相当于将声源信号D_1拖延了规定时间的信号。同样，输出信号Q_2至输出信号Q_N分别相当于将声源信号D_2至声源信号D_N拖延了规定时间的信号。也就是说，通过选择电路23使选择信号S以与选择信号W相比拖延了规定时间的方式成为高电平，可以输出将声源信号D_1至声源信号D_N分别拖延了规定时间的输出信号Q_1至输出信号Q_N。
<延时电路的结构例子>
接着，说明延时电路20的电路结构例子。图2示出代表延时电路20的延时电路20_1的电路结构例子。
图2所示的延时电路20_1包括m个(m为2以上的自然数)信号保持电路22。图2示出：构成选择电路21的晶体管101；构成信号保持电路22的晶体管101至晶体管103及电容器C11；以及构成选择电路23的晶体管104。晶体管101至晶体管104是n沟道型晶体管。此外，晶体管101及晶体管104被用作在选择信号W或选择信号S为高电平时开启并在选择信号W或选择信号S为低电平时关闭的开关。
图2示出选择信号W_1至选择信号W_m作为选择电路21的选择信号W。选择信号W_1至选择信号W_m是用来在不同时间对声源信号D_1的模拟电位采样的信号。节点F11至节点F1m保持被选择电路21采样了的模拟电位。
图2示出晶体管102及晶体管103构成源极跟随器电路且节点F11至节点F1m与作为源极跟随器电路的输入端子的晶体管102的栅极连接的结构。晶体管103的栅极被施加源极跟随器电路的偏压电位VB，并且作为源极跟随器电路的输出端子的节点O11至节点O1m的电位相当于节点F11至节点F1m的模拟电位。虽然可以借助源极跟随器电路提高为后级的选择电路23供应电流的能力，但是源极跟随器电路并不是必需的。此外，在此示出节点F11至节点F1m与电容器C11连接的结构，但是在晶体管102的栅极电容充分大等的情况下可以省略电容器C11。
图2示出选择信号S_11至选择信号S_1m作为选择电路23的选择信号S。选择电路23可以通过选择并输出相当于采样后的模拟电位的节点O11至节点O1m的电位来生成将声源信号D_1拖延了规定时间的输出信号Q_1。
以上说明了延时电路20_1的电路结构例子，但是延时电路20_2至延时电路20_N也与此同样。也就是说，延时电路20_1至延时电路20_N分别具有对声源信号D_1至声源信号D_N的模拟电位采样的功能、保持采样后的模拟电位的功能及将所保持的模拟电位拖延规定时间来输出的功能。延时电路20能够将声源信号拖延规定时间而无需将声源信号转换成数字信号。
<构成延时电路的晶体管>
此外，构成延时电路20的各晶体管优选使用在沟道形成区域中包含金属氧化物的晶体管(OS晶体管)。在本发明的一个方式的结构中，通过利用OS晶体管的关态电流非常小的性质，可以将对声源信号采样而取得的模拟电位保持在延时电路20所具有的信号保持电路22中。也就是说，使用OS晶体管的信号保持电路22在拖延了规定时间的情况下也可以准确输出所保持的模拟电位。此外，可以减小电容器C11并安装很多信号保持电路22。
在此，关态电流是指晶体管处于关闭状态时的漏极电流。因为氧化物半导体的带隙为2.5eV以上，优选为3.0eV以上，所以OS晶体管具有因热激发而产生的泄漏电流小且关态电流也极小的特征。在OS晶体管中，例如，每沟道宽度1μm的关态电流可以为100zA/μm以下、10zA/μm以下、1zA/μm以下或10yA/μm以下。
此外，OS晶体管具有在高温下关态电流也不容易增加且在高温下通态电流(on-state current)与关态电流的比例大的特征。例如，OS晶体管在125℃以上且150℃以下的高温下也可以进行良好的开关工作，并且使用OS晶体管的延时电路20在高温下的可靠性高。
用于OS晶体管的沟道形成区域的金属氧化物优选是包含铟(In)及锌(Zn)中至少一个的氧化物半导体。这种氧化物半导体的典型例子是In-M-Zn氧化物(元素M例如为Al、Ga、Y或Sn)。通过减少用作电子给体(施体)的水分或氢等杂质且减少氧空位，能够使氧化物半导体成为i型(本征)或实质上i型。可以将该氧化物半导体称为被高纯度化了的氧化物半导体。关于OS晶体管的详细内容，将在实施方式2及实施方式3中进行说明。
在使用OS晶体管的信号保持电路22中，通过电荷的充电或放电，可以写入模拟电位，由此由此实质上能够无限地进行模拟电位的改写。使用OS晶体管的信号保持电路22因为不像磁存储器或阻变式存储器等那样引起原子级的结构变化，所以具有良好的改写耐性。此外，使用OS晶体管的信号保持电路22像闪存那样即使进行反复改写工作也没有起因于电子俘获中心的增加而导致的不稳定性。
此外，OS晶体管是薄膜晶体管，由此可以层叠而设置。例如，可以在使用形成于单晶硅衬底的Si晶体管形成的电路等上设置OS晶体管。因此，即使包括多个延时电路20也可以容易进行集成化。
此外，作为构成延时电路20的各晶体管，只要是关态电流低的晶体管，就可以使用OS晶体管以外的晶体管。例如，也可以使用在沟道形成区域中包含宽带隙半导体的晶体管。宽带隙半导体有时是指带隙为2.2eV以上的半导体，例如，碳化硅、氮化镓、金刚石等。
<信号处理电路的结构例子>
信号处理电路30具有将延时电路20_1至延时电路20_N所输出的输出信号Q_1至输出信号Q_N加上(合并)来输出的功能。图3A示出信号处理电路30的电路结构例子。图3A所示的信号处理电路30是使用运算放大器的电路结构例子。
信号处理电路30包括运算放大器110、电阻器R11、电阻器R21至电阻器R2N及电容器C21至电容器C2N。电容器C21至电容器C2N的一个端子分别被输入输出信号Q_1至输出信号Q_N,电容器C21至电容器C2N的另一个端子分别与电阻器R21至电阻器R2N的一个端子电连接。
电阻器R21至电阻器R2N的另一个端子与运算放大器110的非反相输入端子(在图3A中以“+”表示)电连接，运算放大器110的非反相输入端子与运算放大器110的输出端子通过电阻器R11电连接。从运算放大器110的输出端子输出输出信号D_OUT。
此外，在将输出信号Q_1至输出信号Q_N等效合并等的情况下，也可以将电阻器R21至电阻器R2N设定为同一电阻器R20并将电容器C21至电容器C2N设定为同一电容器C20(参照图3B)。
<延时电路的工作例子1>
图4是用来说明延时电路20_1对声源信号D_1的模拟电位采样的工作的时序图。
图4是延时电路20_1包括三个(m＝3)信号保持电路22的情况下的时序图。也就是说，在图4所示的时序图中，延时电路20_1分别在不同的三个时间对声源信号D_1的模拟电位采样。
在图4中，示出声源信号D_1的波形，同时示出选择信号W_1至选择信号W_3及输入到节点F11至节点F13的电位在时间T11至时间T13的工作。此外，在时序图中，以阴影线示出的期间呈现不稳定状态。
在时间T11，通过将选择信号W_1设定为高电平，将声源信号D_1的电位V1写入到节点F11，来对声源信号D_1采样。在隔期间DT的时间T12，通过将选择信号W_2设定为高电平，将声源信号D_1的电位V2写入到节点F12，来对声源信号D_1采样。
此外，准确地说，当选择信号W从高电平变成低电平时，对声源信号D_1的电位采样。此外，期间DT越短越好。通过增加声源信号的采样次数，可以抑制由对声源信号的离散值的采样导致的音质劣化。
同样，在时间T13，通过将选择信号W_3设定为高电平，将声源信号D_1的电位V3写入到节点F13，来对声源信号D_1采样。通过将选择信号W_1至选择信号W_3设定为低电平，可以保持储存在节点F11至节点F13中的电位V1至电位V3。当使所保持的电位初始化时，例如，像时间T14那样，在供应了具有恒定电位的声源信号的状态下将选择信号W_1设定为高电平即可。
<延时电路的工作例子2>
图5是用来说明延时电路20_1及延时电路20_2分别对声源信号D_1、声源信号D_2的模拟电位采样来生成拖延了规定时间的输出信号Q_1及输出信号Q_2的工作的时序图。
在图5中，延时电路20_1生成将声源信号D_1拖延了期间DT_1的输出信号Q_1，延时电路20_2生成将声源信号D_2拖延了期间DT_2的输出信号Q_2。此外，延时电路20_1及延时电路20_2分别具有三个(m＝3)信号保持电路22。
在图5中，示出选择信号W_1至选择信号W_3、选择信号S_11至选择信号S_13、选择信号S_21至选择信号S_23、写入到节点F11至节点F13的电位及写入到节点F21至节点F23的电位在时间T21至时间T27的工作。与图4同样，以阴影线示出的期间呈现不稳定状态。
在时间T21，通过将选择信号W_1设定为高电平，将声源信号D_1的电位V_11写入到节点F11并将声源信号D_2的电位V_21写入到节点F21。同样，在时间T22，通过将选择信号W_2设定为高电平，将声源信号D_1的电位V_12写入到节点F12并将声源信号D_2的电位V_22写入到节点F22。在时间T23，通过将选择信号W_3设定为高电平，将声源信号D_1的电位V_13写入到节点F13并将声源信号D_2的电位V_23写入到节点F23。
在图5中，在时间T23，通过将选择信号S_11设定为高电平，将保持在节点F11中的电位V_11作为输出信号Q_1输出。同样，在时间T24，通过将选择信号S_12设定为高电平，将保持在节点F12中的电位V_12作为输出信号Q_1输出。在时间T25，通过将选择信号S_13设定为高电平，将保持在节点F13中的电位V_13作为输出信号Q_1输出。
也就是说，延时电路20_1将声源信号D_1拖延了从时间T23减去时间T21的时间。该从时间T23减去时间T21的时间相当于期间DT_1。此外，准确地说，当选择信号W从高电平变成低电平时，保持电位V_11至电位V_13，由此上述相当于期间DT_1的时间包括误差在内。
此外，在时间T24，通过将选择信号S_21设定为高电平，将保持在节点F21中的电位V_21作为输出信号Q_2输出。同样，在时间T25，通过将选择信号S_22设定为高电平，将保持在节点F22中的电位V_22作为输出信号Q_2输出。在时间T26，通过将选择信号S_23设定为高电平，将保持在节点F23中的电位V_23作为输出信号Q_2输出。
延时电路20_2将声源信号D_2拖延了从时间T24减去时间T21的时间。该从时间T24减去时间T21的时间相当于期间DT_2。此外，准确地说，当选择信号W从高电平变成低电平时，保持电位V_21至电位V_23，由此上述相当于期间DT_2的时间包括误差在内。
<延时电路的工作例子3>
实际上，为了对连续的声源信号的模拟电位采样，延时电路20所具有的信号保持电路22的个数需要足以能够保持模拟电位保持比所希望的声源信号的拖延时间长的时间。
例如，在图5中，当延时电路20_2将声源信号D_2拖延了期间DT_2时，在时间T24将保持在节点F21中的电位V_21作为输出信号Q_2输出，但是因为节点F21至节点F23在时间T21至时间T23分别写入了电位V_21至电位V_23，所以不能在时间T24写入声源信号D_2的电位。
于是，图6是用来说明延时电路20_1对连续的声源信号的模拟电位采样的工作的时序图。图6是从图5的时序图抽出有关延时电路20_1的部分并放大的图。
在图6中，与图5同样，在时间T21至时间T23将电位V_11至电位V_13分别写入到节点F11至节点F13，并在时间T23至时间T25将电位V_11至电位V_13依次作为输出信号Q_1输出。
在图6中，在时间T24，通过将选择信号W_1再次设定为高电平，将声源信号D_1在时间T24的电位V_14写入到节点F11。延时电路20_1因已在时间T23将保持在节点F11中的电位V_11作为输出信号Q_1输出而能够改写保持在节点F11中的电位V_11。
同样，在时间T25，通过将选择信号W_2设定为高电平，将声源信号D_1在时间T25的电位V_15写入到节点F12。在时间T26，通过将选择信号W_3设定为高电平，将声源信号D_1在时间T26的电位V_16写入到节点F13，在时间T27，通过将选择信号W_1设定为高电平，将声源信号D_1在时间T27的电位V_17写入到节点F11。
同样，在时间T26，通过将选择信号S_11再次设定为高电平，将保持在节点F11中的电位V_14作为输出信号Q_1输出，在时间T27，通过将选择信号S_12设定为高电平，将保持在节点F12中的电位V_15作为输出信号Q_1输出。
如此，延时电路20_1能够在生成将声源信号D_1拖延了期间DT_1的输出信号Q_1的同时继续进行对声源信号D_1的模拟电位采样的工作。
在图5中，为了延时电路20_2在生成将声源信号D_2拖延了期间DT_2的输出信号Q_2的同时继续进行对声源信号D_2的模拟电位采样的工作，延时电路20_2包括四个(m＝4)信号保持电路22即可。
通过延时电路20具有其个数足以能够保持模拟电位保持比所希望的声源信号的拖延时间长的时间的信号保持电路22，可以对连续的声源信号的模拟电位采样，来将声源信号拖延规定时间。此外，“其个数足以能够保持模拟电位保持比所希望的声源信号的拖延时间长的时间的信号保持电路22”是可以从所希望的声源信号的拖延时间及声源信号的采样间隔(图4所示的期间DT)计算出的。
<半导体装置的应用例子>
接着，说明将上述半导体装置100安装在电子设备上的例子。在本实施方式中，作为一个例子，说明将半导体装置100安装在智能手机(便携式信息终端)上的情况。
图7A是安装有半导体装置100的智能手机120的立体示意图。智能手机120包括外壳121、显示部122、操作按钮123、扬声器124及麦克风10_1至麦克风10_4。麦克风10_1至麦克风10_4如图7A所示那样设置在智能手机120的四角。此外，显示部122包括作为输入接口的触摸面板。
在图7A中，假设为如下情况：智能手机120的使用者用右手拿智能手机120，使扬声器124靠近右耳(或者右耳附近)来使用，离麦克风10_1沿着显示部122的法线方向有100mm左右的地方存在着声源125(使用者的嘴)的情况。在此情况下，例如，使用麦克风10_1至麦克风10_3，将其分别输出的声源信号适当地拖延来合并，由此可以强调声源125附近的声音。
图7B是示出智能手机120中的麦克风10_1至麦克风10_3的每一个与声源125的距离及智能手机120的尺寸的一个例子的图。此外，图7B改变角度来示出图7A所示的智能手机120，并省略了符号。
在图7B中，位于智能手机120的长边方向的麦克风10_1与麦克风10_3的距离为140mm，位于短边方向的麦克风10_1与麦克风10_2的距离为70mm，麦克风10_1与声源125的距离为100mm。在此情况下，麦克风10_2与声源125的距离大约为122mm，麦克风10_3与声源125的距离大约为172mm。
当将音速估计为340m/s时，声源125所发出的声音传播到麦克风10_1的时间被计算为大约294μs，传播到麦克风10_2的时间被计算为大约359μs，传播到麦克风10_3的时间被计算为大约506μs。
也就是说，通过对麦克风10_3的声源信号加上将麦克风10_1的声源信号拖延了212μs的信号及将麦克风10_2的声源信号拖延了147μs的信号，可以强调声源125附近的声音。
图7C是示出声源125所发出的声音传播到麦克风10_1至麦克风10_3的样子及延时电路20_1至延时电路20_3分别拖延声源信号D_1至声源信号D_3的样子的示意图。
在图7C中，声源125所发出的声音首先到达离声源125最近的麦克风10_1(在图7C的中段示出)。然后，到达麦克风10_2(在图7C的上段示出)，其时间与到达麦克风10_1的时间的差异t1大约为65μs。最后，到达麦克风10_3(在图7C的下段示出)，其时间与到达麦克风10_2的时间的差异t2大约为147μs。
延时电路20_1将声源信号D_1拖延差异t1加差异t2的212μs，延时电路20_2将声源信号D_2拖延相当于差异t2的147μs，延时电路20_3不拖延声源信号D_3(拖延0μs)来输出。也就是说，与波形不整齐的声源信号D_1至声源信号D_3不同，可以生成波形整齐(也就是相位一致)的输出信号Q_1至输出信号Q_3。
此外，在预先知道声源125所发出的声音最后到达的麦克风的情况下(在图7A至图7C的例子中，相当于麦克风10_3)，半导体装置100也可以不设置延时电路20_3。
此外，考虑到智能手机120的使用者用左手拿智能手机120的情况，智能手机120优选为了对待不同的声源而具备使用麦克风10_1、麦克风10_2及麦克风10_4的设定等各种设定。智能手机120的使用者可以根据状况而切换上述设定来使用。
在图7A至图7C所示的例子中，半导体装置100可以使用三个麦克风10、三个延时电路20及信号处理电路30强调声源125附近的声音。因为延时电路20可以将作为模拟信号的声源信号拖延来输出，所以半导体装置100不需要用来将模拟信号转换为数字信号的A/D转换电路，由此可以缩小电路规模。此外，可以以低功耗进行声源分離。尤其是，在麦克风10及延时电路20的个数多的情况下或者在被要求小而轻且使用电池时的连续运行时间长的便携式信息终端等中,优选使用半导体装置100。
本实施方式可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式2)
在本实施方式中，对可应用于上述半导体装置100的OS晶体管的结构例子进行说明。OS晶体管是薄膜晶体管，由此可以层叠而设置。因此在本实施方式中，说明在形成于单晶硅衬底的Si晶体管上方设置OS晶体管的半导体装置的结构例子。
〈半导体装置的结构例子〉
图8所示的半导体装置包括晶体管300、晶体管500及电容器600。图9A是晶体管500的沟道长度方向上的截面图，图9B是晶体管500的沟道宽度方向上的截面图，图9C是晶体管300的沟道宽度方向上的截面图。
晶体管500是在沟道形成区域中包含金属氧化物的晶体管(OS晶体管)。由于晶体管500的关态电流小，所以在上述实施方式中通过将该OS晶体管用于延时电路20所具有的信号保持电路22，可以使信号保持电路22准确输出所保持的模拟电位。此外，可以减小电容器C11。
如图8所示，在本实施方式中说明的半导体装置包括晶体管300、晶体管500及电容器600。晶体管500设置在晶体管300的上方，电容器600设置在晶体管300及晶体管500的上方。
晶体管300设置在衬底311上，并包括：导电体316、绝缘体315、由衬底311的一部分构成的半导体区域313；以及被用作源区或漏区的低电阻区域314a及低电阻区域314b。
如图9C所示，在晶体管300中，导电体316隔着绝缘体315覆盖半导体区域313的顶面及沟道宽度方向的侧面。如此，通过使晶体管300具有Fin型结构，实效上的沟道宽度增加，所以可以改善晶体管300的通态特性。此外，由于可以增加栅电极的电场的影响，所以可以改善晶体管300的关态特性。
此外，晶体管300可以为p沟道晶体管或n沟道晶体管。
半导体区域313的沟道形成区域或其附近的区域、被用作源区或漏区的低电阻区域314a及低电阻区域314b等优选包含硅类半导体等半导体，更优选包含单晶硅。此外，也可以使用包含Ge(锗)、SiGe(硅锗)、GaAs(砷化镓)、GaAlAs(镓铝砷)等的材料形成。可以使用通过产生晶格应力，改变晶面间距而控制有效质量的硅。此外，晶体管300也可以是使用GaAs和GaAlAs等的HEMT(High Electron Mobility Transistor：高电子迁移率晶体管)。
在低电阻区域314a及低电阻区域314b中，除了应用于半导体区域313的半导体材料之外，还包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素。
作为被用作栅电极的导电体316，可以使用包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素的硅等半导体材料、金属材料、合金材料或金属氧化物材料等导电材料。
此外，由于功函数取决于导电体的材料，所以通过改变导电体的材料，可以调整Vth。具体而言，作为导电体优选使用氮化钛或氮化钽等材料。为了兼具导电性和嵌入性，作为导电体优选使用钨或铝等金属材料的叠层，尤其在耐热性方面上优选使用钨。
注意，图8所示的晶体管300的结构只是一个例子，不局限于上述结构，根据电路结构或驱动方法使用适当的晶体管即可。
以覆盖晶体管300的方式依次层叠有绝缘体320、绝缘体322、绝缘体324及绝缘体326。
作为绝缘体320、绝缘体322、绝缘体324及绝缘体326，例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝及氮化铝等。
绝缘体322也可以被用作使因设置在其下方的晶体管300等而产生的台阶平坦化的平坦化膜。例如，为了提高绝缘体322的顶面的平坦性，其顶面也可以通过利用化学机械抛光(CMP)法等的平坦化处理被平坦化。
作为绝缘体324，优选使用能够防止氢或杂质从衬底311或晶体管300等扩散到设置有晶体管500的区域中的具有阻挡性的膜。
作为对氢具有阻挡性的膜的一个例子，例如可以使用通过CVD法形成的氮化硅。在此，有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管500与晶体管300之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是指氢的脱离量少的膜。
氢的脱离量例如可以利用热脱附谱分析法(TDS)等测量。例如，在TDS分析中的膜表面温度为50℃至500℃的范围内，当将换算为氢原子的脱离量换算为绝缘体324的每单位面积的量时，绝缘体324中的氢的脱离量为10×1015atoms/cm2以下，优选为5×1015atoms/cm2以下，即可。
注意，绝缘体326的介电常数优选比绝缘体324低。例如，绝缘体326的相对介电常数优选低于4，更优选低于3。例如，绝缘体326的相对介电常数优选为绝缘体324的相对介电常数的0.7倍以下，更优选为0.6倍以下。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
此外，在绝缘体320、绝缘体322、绝缘体324及绝缘体326中嵌入与电容器600或晶体管500连接的导电体328、导电体330等。此外，导电体328及导电体330具有插头或布线的功能。注意，有时使用同一符号表示具有插头或布线的功能的多个导电体。此外，在本说明书等中，布线、与布线连接的插头也可以是一个构成要素。就是说，导电体的一部分有时被用作布线，并且导电体的一部分有时被用作插头。
作为各插头及布线(导电体328及导电体330等)的材料，可以使用金属材料、合金材料、金属氮化物材料或金属氧化物材料等导电材料的单层或叠层。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。或者，优选使用铝或铜等低电阻导电材料。通过使用低电阻导电材料可以降低布线电阻。
也可以在绝缘体326及导电体330上形成布线层。例如，在图8中，依次层叠有绝缘体350、绝缘体352及绝缘体354。此外，在绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356具有与晶体管300连接的插头或布线的功能。此外，导电体356可以使用与导电体328及导电体330同样的材料形成。
此外，与绝缘体324同样，绝缘体350例如优选使用对氢具有阻挡性的绝缘体。此外，导电体356优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体350所具有的开口中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
注意，作为对氢具有阻挡性的导电体，例如优选使用氮化钽等。此外，通过层叠氮化钽和导电性高的钨，不但可以保持作为布线的导电性而且可以抑制氢从晶体管300扩散。此时，对氢具有阻挡性的氮化钽层优选与对氢具有阻挡性的绝缘体350接触。
此外，也可以在绝缘体354及导电体356上形成布线层。例如，在图8中，依次层叠有绝缘体360、绝缘体362及绝缘体364。此外，在绝缘体360、绝缘体362及绝缘体364中形成有导电体366。导电体366具有插头或布线的功能。此外，导电体366可以使用与导电体328及导电体330同样的材料形成。
此外，与绝缘体324同样，绝缘体360例如优选使用对氢具有阻挡性的绝缘体。此外，导电体366优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体360所具有的开口中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
此外，也可以在绝缘体364及导电体366上形成布线层。例如，在图8中，依次层叠有绝缘体370、绝缘体372及绝缘体374。此外，在绝缘体370、绝缘体372及绝缘体374中形成有导电体376。导电体376具有插头或布线的功能。此外，导电体376可以使用与导电体328及导电体330同样的材料形成。
此外，与绝缘体324同样，绝缘体370例如优选使用对氢具有阻挡性的绝缘体。此外，导电体376优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体370所具有的开口中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
此外，也可以在绝缘体374及导电体376上形成布线层。例如，在图8中，依次层叠有绝缘体380、绝缘体382及绝缘体384。此外，在绝缘体380、绝缘体382及绝缘体384中形成有导电体386。导电体386具有插头或布线的功能。此外，导电体386可以使用与导电体328及导电体330同样的材料形成。
此外，与绝缘体324同样，绝缘体380例如优选使用对氢具有阻挡性的绝缘体。此外，导电体386优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体380所具有的开口中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
在上面说明包括导电体356的布线层、包括导电体366的布线层、包括导电体376的布线层及包括导电体386的布线层，但是本实施方式的半导体装置不局限于此。与包括导电体356的布线层同样的布线层可以为三层以下，与包括导电体356的布线层同样的布线层可以为五层以上。
在绝缘体384上依次层叠有绝缘体510、绝缘体512、绝缘体514及绝缘体516。作为绝缘体510、绝缘体512、绝缘体514及绝缘体516中的至少任何一个，优选使用对氧或氢具有阻挡性的物质。
例如，作为绝缘体510及绝缘体514，优选使用能够防止氢或杂质从衬底311或设置有晶体管300的区域等扩散到设置有晶体管500的区域中的具有阻挡性的膜。因此，绝缘体510及绝缘体514可以使用与绝缘体324同样的材料。
作为对氢具有阻挡性的膜的一个例子，可以使用通过CVD法形成的氮化硅。在此，有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管300与晶体管500之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是指氢的脱离量少的膜。
例如，作为对氢具有阻挡性的膜，绝缘体510及绝缘体514优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用作晶体管500的保护膜。
例如，作为绝缘体512及绝缘体516，可以使用与绝缘体320同样的材料。此外，通过由介电常数较低的材料形成层间膜，可以减少产生在布线之间的寄生电容。例如，作为绝缘体512及绝缘体516，可以使用氧化硅膜和氧氮化硅膜等。
此外，在绝缘体510、绝缘体512、绝缘体514及绝缘体516中嵌入有导电体518、构成晶体管500的导电体(导电体503)等。此外，导电体518被用作与电容器600或晶体管300连接的插头或布线。导电体518可以使用与导电体328及导电体330同样的材料形成。
尤其是，与绝缘体510及绝缘体514接触的区域的导电体518优选为对氧、氢及水具有阻挡性的导电体。通过采用该结构，可以利用对氧、氢及水具有阻挡性的层将晶体管300与晶体管500分离，从而可以抑制氢从晶体管300扩散到晶体管500中。
在绝缘体516的上方设置有晶体管500。
如图9A和图9B所示，晶体管500包括：嵌入在绝缘体514及绝缘体516中的导电体503；配置在绝缘体516及导电体503上的绝缘体520；配置在绝缘体520上的绝缘体522；配置在绝缘体522上的绝缘体524；配置在绝缘体524上的氧化物530a；配置在氧化物530a上的氧化物530b；配置在氧化物530b上且彼此隔开的导电体542a及导电体542b；配置在导电体542a及导电体542b上且形成有与导电体542a和导电体542b之间重叠的开口的绝缘体580；配置在开口中的导电体560；配置在氧化物530b、导电体542a、导电体542b及绝缘体580与导电体560之间的绝缘体550；配置在氧化物530b、导电体542a、导电体542b及绝缘体580与绝缘体550之间的氧化物530c。
此外，如图9A和图9B所示，优选在氧化物530a、氧化物530b、导电体542a及导电体542b与绝缘体580之间配置有绝缘体544。此外，如图9A和图9B所示，导电体560优选包括设置在绝缘体550的内侧的导电体560a及嵌入在导电体560a的内侧的导电体560b。此外，如图9A和图9B所示，优选在绝缘体580、导电体560及绝缘体550上配置有绝缘体574。
注意，下面有时将氧化物530a、氧化物530b及氧化物530c统称为氧化物530。此外，有时将导电体542a及导电体542b统称为导电体542。
在晶体管500中，在形成沟道的区域及其附近层叠有氧化物530a、氧化物530b及氧化物530c的三层，但是本发明不局限于此。例如，可以设置氧化物530b的单层、氧化物530b与氧化物530a的两层结构、氧化物530b与氧化物530c的两层结构或者四层以上的叠层结构。此外，在晶体管500中，导电体560具有两层结构，但是本发明不局限于此。例如，导电体560也可以具有单层结构或三层以上的叠层结构。注意，图8、图9A、图9B所示的晶体管500的结构只是一个例子而不局限于上述结构，可以根据电路结构或驱动方法使用适当的晶体管。
在此，导电体560被用作晶体管的栅电极，导电体542a及导电体542b被用作源电极或漏电极。如上所述，导电体560嵌入绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域。导电体560、导电体542a及导电体542b相对于绝缘体580的开口的配置是自对准地被选择。换言之，在晶体管500中，可以在源电极与漏电极之间自对准地配置栅电极。由此，可以在不设置用于对准的余地的方式形成导电体560，所以可以实现晶体管500的占有面积的缩小。由此，可以实现半导体装置的微型化及高集成化。
再者，导电体560自对准地形成在导电体542a与导电体542b之间的区域，所以导电体560不包括与导电体542a及导电体542b重叠的区域。由此，可以降低形成在导电体560与导电体542a及导电体542b之间的寄生电容。因此，可以提高晶体管500的开关速度，从而晶体管500可以具有高频率特性。
导电体560有时被用作第一栅(也称为顶栅极)电极。导电体503有时被用作第二栅(也称为底栅极或背栅极)电极。在此情况下，通过独立地改变供应到导电体503的电位而不使其与供应到导电体560的电位联动，可以控制晶体管500的Vth。尤其是，通过对导电体503供应负电位，可以使晶体管500的Vth大于0V且可以减小关态电流。因此，与不对导电体503施加负电位时相比，在对导电体503施加负电位的情况下，可以减小对导电体560供应的电位为0V时的漏极电流。
导电体503以与氧化物530及导电体560重叠的方式配置。由此，在对导电体560及导电体503供应电位的情况下，从导电体560产生的电场和从导电体503产生的电场连接，可以覆盖形成在氧化物530中的沟道形成区域。在本说明书等中，将由第一栅电极的电场和第二栅电极的电场电围绕沟道形成区域的晶体管的结构称为surrounded channel(S-channel：围绕沟道)结构。
此外，在本说明书等中，surrounded channel(S-channel)结构具有如下特征，即与沟道形成区域相同，接触于被用作源电极及漏电极的导电体542a及导电体542b的氧化物530的侧面及周边为I型。此外，因为接触于导电体542a及导电体542b的氧化物530的侧面及周边与绝缘体544接触，所以与沟道形成区域相同，有可能成为I型。注意，在本说明书等中，I型可以说与后面说明的高纯度本征相同。此外，本说明书等中公开的S-channel结构与Fin型结构及平面型结构不同。通过采用S-channel结构，可以提高对于短沟道效果的耐性，换言之，可以实现不容易发生短沟道效果的晶体管。
此外，导电体503具有与导电体518同样的结构，以与绝缘体514及绝缘体516的开口的内壁接触的方式形成有导电体503a，其内侧形成有导电体503b。
绝缘体520、绝缘体522、绝缘体524及绝缘体550被用作栅极绝缘膜。
在此，与氧化物530接触的绝缘体524优选使用包含超过化学计量组成的氧的绝缘体。换言之，优选在绝缘体524中形成有过剩氧区域。通过以与氧化物530接触的方式设置上述包含过剩氧的绝缘体，可以减少氧化物530中的氧空位，从而可以提高晶体管500的可靠性。
具体而言，作为具有过剩氧区域的绝缘体，优选使用通过加热使一部分的氧脱离的氧化物材料。通过加热使氧脱离的氧化物是指在TDS(Thermal DesorptionSpectroscopy：热脱附谱)分析中换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为1.0×1019atoms/cm3以上，进一步优选为2.0×1019atoms/cm3以上，或者3.0×1020atoms/cm3以上的氧化物膜。此外，进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下，或者100℃以上且400℃以下的范围内。
当绝缘体524具有过剩氧区域时，绝缘体522优选具有抑制氧(例如，氧原子、氧分子等)的扩散的功能(不容易使上述氧透过)。
当绝缘体522具有抑制氧或杂质的扩散的功能时，氧化物530所包含的氧不扩散到绝缘体520一侧，所以是优选的。此外，可以抑制导电体503与绝缘体524或氧化物530所包含的氧起反应。
作为绝缘体522，例如优选使用包含氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba,Sr)TiO3(BST)等所谓的high-k材料的绝缘体的单层或叠层。当进行晶体管的微型化及高集成化时，由于栅极绝缘膜的薄膜化，有时发生泄漏电流等问题。通过作为被用作栅极绝缘膜的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
尤其是，优选使用作为具有抑制杂质及氧等的扩散的功能(不容易使上述氧透过)的绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体522时，绝缘体522被用作抑制氧从氧化物530释放或氢等杂质从晶体管500的周围部进入氧化物530的层。
或者，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对上述绝缘体进行氮化处理。还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
绝缘体520优选具有热稳定性。例如，因为氧化硅及氧氮化硅具有热稳定性，所以是优选的。此外，通过high-k材料的绝缘体与氧化硅或氧氮化硅组合，可以形成具有热稳定性且相对介电常数高的叠层结构的绝缘体520。
绝缘体520、绝缘体522及绝缘体524也可以具有两层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料形成的叠层结构。
在晶体管500中，优选将被用作氧化物半导体的金属氧化物用于包含沟道形成区域的氧化物530。例如，作为氧化物530优选使用In-M-Zn氧化物(元素M为选自铝、镓、钇、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等金属氧化物。此外，作为氧化物530，也可以使用In-Ga氧化物、In-Zn氧化物。
此外，作为晶体管500优选使用载流子密度低的金属氧化物。在降低金属氧化物的载流子密度的情况下，降低金属氧化物中的杂质浓度而降低缺陷态密度即可。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。作为金属氧化物中的杂质例如有氢、氮、碱金属、碱土金属、铁、镍、硅等。
尤其是，包含在金属氧化物中的氢与键合于金属原子的氧起反应生成水，因此有时在金属氧化物中形成氧空位。当金属氧化物中的沟道形成区域中包括氧空位时，晶体管有时具有常开启特性。再者，有时氢进入氧空位中而成的缺陷被用作供体而生成作为载流子的电子。此外，氢的一部分键合到与金属原子键合的氧而生成作为载流子的电子。因此，使用包含多量氢的金属氧化物的晶体管容易具有常开启特性。
氢进入氧空位的缺陷会用作金属氧化物的供体。然而，难以定量地评价该缺陷。于是，在金属氧化物中，有时不是使用供体浓度而是使用载流子密度进行评价。因此，在本说明书等中，作为金属氧化物的参数，有时不是使用供体浓度而是使用假定不施加电场的状态下的载流子密度。换言之，本说明书等所记载的“载流子密度”有时也可以称为“供体浓度”。
因此，在将金属氧化物用于氧化物530时，优选尽量减少金属氧化物中的氢。具体而言，在金属氧化物中，利用二次离子质谱(SIMS：Secondary Ion Mass Spectrometry)测得的氢浓度低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。通过将氢等杂质被充分降低的金属氧化物用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
此外，在作为氧化物530使用金属氧化物时，沟道形成区域中的金属氧化物半导体的载流子密度优选为1×1018cm-3以下，更优选小于1×1017cm-3，进一步优选小于1×1016cm-3，更进一步优选小于1×1013cm-3，还进一步优选小于1×1012cm-3。注意，对沟道形成区域中的金属氧化物半导体的载流子密度的下限值没有特别的限制，例如可以设定为1×10-9cm-3。
此外，在作为氧化物530使用金属氧化物时，在导电体542(导电体542a及导电体542b)与氧化物530接触时，有时氧化物530中的氧扩散到导电体542而导电体542被氧化。在导电体542被氧化时，导电体542的导电率下降的可能性高。此外，也可以将“氧化物530中的氧向导电体542扩散”称为“导电体542吸收氧化物530中的氧”。
此外，在氧化物530中的氧扩散到导电体542(导电体542a及导电体542b)时，有时在导电体542a与氧化物530b间以及在导电体542b与氧化物530b间形成另一个层。该另一个层所包含的氧比导电体542多，所以可以视为该另一个层具有绝缘性。此时，导电体542、该另一个层与氧化物530b的三层结构可以视为由金属、绝缘体与半导体构成的三层结构，有时称为MIS(Metal-Insulator-Semiconductor，金属-绝缘体-金属)结构或者以MIS结构为主要结构的二极管接合结构。
注意，上述另一个层不局限于形成在导电体542与氧化物530b间，例如，有时另一个层形成在导电体542与氧化物530c间、导电体542与氧化物530b间或导电体542与氧化物530c间。
作为在氧化物530中被用作沟道形成区域的金属氧化物，优选使用其带隙为2eV以上，优选为2.5eV以上的金属氧化物。如此，通过使用带隙较宽的金属氧化物，可以减小晶体管的关态电流。
在氧化物530中，当在氧化物530b之下设置有氧化物530a时，可以防止杂质从形成在氧化物530a下的结构物扩散到氧化物530b。当在氧化物530b之上设置有氧化物530c时，可以防止杂质从形成在氧化物530c的上方的结构物扩散到氧化物530b。
此外，氧化物530优选具有各金属原子的原子个数比互不相同的氧化物的叠层结构。具体而言，用于氧化物530a的金属氧化物的构成元素中的元素M的原子个数比优选大于用于氧化物530b的金属氧化物的构成元素中的元素M的原子个数比。此外，用于氧化物530a的金属氧化物中的相对于In的元素M的原子个数比优选大于用于氧化物530b的金属氧化物中的相对于In的元素M的原子个数比。此外，用于氧化物530b的金属氧化物中的相对于元素M的In的原子个数比优选大于用于氧化物530a的金属氧化物中的相对于元素M的In的原子个数比。此外，氧化物530c可以使用可用于氧化物530a或氧化物530b的金属氧化物。
优选的是，使氧化物530a及氧化物530c的导带底的能量高于氧化物530b的导带底的能量。换言之，氧化物530a及氧化物530c的电子亲和势优选小于氧化物530b的电子亲和势。
在此，在氧化物530a、氧化物530b及氧化物530c的接合部中，导带底的能级平缓地变化。换言之，也可以将上述情况表达为氧化物530a、氧化物530b及氧化物530c的接合部的导带底的能级连续地变化或者连续地接合。为此，优选降低形成在氧化物530a与氧化物530b的界面以及氧化物530b与氧化物530c的界面的混合层的缺陷态密度。
具体而言，通过使氧化物530a与氧化物530b、以及氧化物530b与氧化物530c除了氧之外还包含共同元素(为主要成分)，可以形成缺陷态密度低的混合层。例如，在氧化物530b为In-Ga-Zn氧化物的情况下，作为氧化物530a及氧化物530c优选使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化镓等。
此时，载流子的主要路径为氧化物530b。通过使氧化物530a及氧化物530c具有上述结构，可以降低氧化物530a与氧化物530b的界面及氧化物530b与氧化物530c的界面的缺陷态密度。因此，界面散射对载流子传导的影响减少，可以提高晶体管500的通态电流。
在氧化物530b上设置有被用作源电极及漏电极的导电体542(导电体542a及导电体542b)。作为导电体542，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。此外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。
此外，如图9A所示，有时在氧化物530与导电体542的界面及其附近作为低电阻区域形成有区域543(区域543a及区域543b)。此时，区域543a被用作源区和漏区中的一个，区域543b被用作源区和漏区中的另一个。此外，沟道形成区域形成在夹在区域543a和区域543b之间的区域中。
通过以与氧化物530接触的方式形成上述导电体542，区域543的氧浓度有时降低。此外，在区域543中有时形成包括包含在导电体542中的金属及氧化物530的成分的金属化合物层。在此情况下，区域543的载流子密度增加，区域543成为低电阻区域。
绝缘体544以覆盖导电体542的方式设置，抑制导电体542的氧化。此时，绝缘体544也可以以覆盖氧化物530的侧面且与绝缘体524接触的方式设置。
作为绝缘体544，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
尤其是，作为绝缘体544，优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。尤其是，铝酸铪的耐热性比氧化铪膜高。因此，在后面的工序的热处理中不容易晶化，所以是优选的。此外，在导电体542是具有耐氧化性的材料或者吸收氧也其导电性不会显著降低的情况下，不需要必须设置绝缘体544。根据所需要的晶体管特性，适当地设计即可。
绝缘体550被用作栅极绝缘膜。绝缘体550优选以与氧化物530c的内侧(顶面及侧面)接触的方式配置。绝缘体550优选使用通过加热而使氧释放的绝缘体形成。例如，可以使用在热脱附谱分析(TDS分析)中换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为1.0×1019atoms/cm3以上，进一步优选为2.0×1019atoms/cm3以上，或者3.0×1020atoms/cm3以上的氧化物膜。此外，进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下的范围内。
具体而言，可以使用包含过剩氧的氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。
通过作为绝缘体550以与氧化物530c的顶面接触的方式设置通过加热而释放氧的绝缘体，可以高效地从绝缘体550通过氧化物530c对氧化物530b的沟道形成区域供应氧。此外，与绝缘体524同样，优选降低绝缘体550中的水或氢等杂质的浓度。绝缘体550的厚度优选为1nm以上且20nm以下。
此外，为了将绝缘体550所包含的过剩氧高效地供应到氧化物530，也可以在绝缘体550与导电体560之间设置金属氧化物。该金属氧化物优选抑制从绝缘体550到导电体560的氧扩散。通过设置抑制氧的扩散的金属氧化物，从绝缘体550到导电体560的过剩氧的扩散得到抑制。换言之，可以抑制供应到氧化物530的过剩氧的减少。此外，可以抑制因过剩氧导致的导电体560的氧化。作为该金属氧化物，可以使用可用于绝缘体544的材料。
在图9A及图9B中，被用作第一栅电极的导电体560具有两层结构，但是也可以具有单层结构或三层以上的叠层结构。
作为导电体560a，优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。通过使导电体560a具有抑制氧的扩散的功能，可以抑制因绝缘体550所包含的氧导致导电体560b氧化而导电率下降。作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌或氧化钌等。
由于导电体560b还被用作布线，所以优选使用导电性高的导电体。例如，可以使用以钨、铜或铝为主要成分的导电材料。导电体560b也可以具有叠层结构，例如，可以采用钛、氮化钛和上述导电材料的叠层结构。
绝缘体580优选隔着绝缘体544设置在导电体542上。绝缘体580优选具有过剩氧区域。例如，绝缘体580优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。尤其是，氧化硅和具有空孔的氧化硅容易在后面的工序中形成过剩氧区域，所以是优选的。
绝缘体580优选具有过剩氧区域。通过以与氧化物530c接触的方式设置通过加热而释放氧的绝缘体580，可以将绝缘体580中的氧通过氧化物530c高效地供应给氧化物530。此外，优选降低绝缘体580中的水或氢等杂质的浓度。
绝缘体580的开口以与导电体542a和导电体542b之间的区域重叠的方式形成。由此，导电体560嵌入绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域。
在进行半导体装置的微型化时，需要缩短栅极长度，但是需要防止导电体560的导电性的下降。为此，在增大导电体560的厚度的情况下，导电体560有可能具有纵横比高的形状。在本实施方式中，由于将导电体560嵌入绝缘体580的开口，所以即使导电体560具有纵横比高的形状，在工序中也不发生导电体560的倒塌。
绝缘体574优选以与绝缘体580的顶面、导电体560的顶面及绝缘体550的顶面的方式设置。通过利用溅射法形成绝缘体574，可以在绝缘体550及绝缘体580中形成过剩氧区域。由此，可以将氧从该过剩氧区域供应到氧化物530中。
例如，作为绝缘体574，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
尤其是，氧化铝具有高阻挡性，即使是0.5nm以上且3.0nm以下的薄膜，也可以抑制氢及氮的扩散。由此，通过利用溅射法形成的氧化铝可以在被用作氧供应源的同时还具有氢等杂质的阻挡膜的功能。
此外，优选在绝缘体574上设置被用作层间膜的绝缘体581。与绝缘体524等同样，优选降低绝缘体581中的水或氢等杂质的浓度。
此外，在形成于绝缘体581、绝缘体574、绝缘体580及绝缘体544中的开口配置导电体540a及导电体540b。导电体540a及导电体540b以隔着导电体560彼此对置的方式设置。导电体540a及导电体540b具有与后面说明的导电体546及导电体548同样的结构。
在绝缘体581上设置有绝缘体582。绝缘体582优选使用对氧或氢具有阻挡性的物质。因此，作为绝缘体582可以使用与绝缘体514同样的材料。例如，作为绝缘体582优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用于晶体管500的保护膜。
此外，在绝缘体582上设置有绝缘体586。作为绝缘体586可以使用与绝缘体320同样的材料。此外，通过由介电常数较低的材料形成层间膜，可以减少产生在布线之间的寄生电容。例如，作为绝缘体586，可以使用氧化硅膜及氧氮化硅膜等。
此外，在绝缘体520、绝缘体522、绝缘体524、绝缘体544、绝缘体580、绝缘体574、绝缘体581、绝缘体582及绝缘体586中嵌入导电体546及导电体548等。
导电体546及导电体548被用作与电容器600、晶体管500或晶体管300连接的插头或布线。导电体546及导电体548可以使用与导电体328及导电体330同样的材料形成。
接着，在晶体管500的上方设置有电容器600。电容器600包括导电体610、导电体620及绝缘体630。
此外，也可以在导电体546及导电体548上设置导电体612。导电体612被用作与晶体管500连接的插头或者布线。导电体610被用作电容器600的电极。此外，可以同时形成导电体612及导电体610。
作为导电体612及导电体610可以使用包含选自钼、钛、钽、钨、铝、铜、铬、钕、钪中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钽膜、氮化钛膜、氮化钼膜、氮化钨膜)等。或者，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等导电材料。
在图8中，导电体612及导电体610具有单层结构，但是不局限于此，也可以具有两层以上的叠层结构。例如，也可以在具有阻挡性的导电体与导电性高的导电体之间形成与具有阻挡性的导电体以及导电性高的导电体紧密性高的导电体。
以隔着绝缘体630重叠于导电体610的方式设置导电体620。作为导电体620可以使用金属材料、合金材料、金属氧化物材料等导电材料。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。当与导电体等其他构成要素同时形成导电体620时，使用低电阻金属材料的Cu(铜)或Al(铝)等即可。
在导电体620及绝缘体630上设置有绝缘体650。绝缘体650可以使用与绝缘体320同样的材料形成。此外，绝缘体650可以被用作覆盖其下方的凹凸形状的平坦化膜。
通过采用本结构，可以在抑制使用包含氧化物半导体的晶体管的半导体装置的电特性变动的同时提高可靠性。此外，可以提供一种通态电流大的包含氧化物半导体的晶体管。此外，可以提供一种关态电流小的包含氧化物半导体的晶体管。此外，可以提供一种功耗得到减少的半导体装置。此外，可以实现使用包含氧化物半导体的晶体管的半导体装置的微型化或高集成化。
〈晶体管的结构例子〉
注意，本实施方式所示的半导体装置的晶体管500的结构不局限于上述结构。下面，对可用于晶体管500的结构例子进行说明。
〈晶体管的结构例子1〉
参照图10A、图10B及图10C说明晶体管510A的结构例子。图10A是晶体管510A的俯视图。图10B是在图10A中以点划线L1-L2表示的部分的截面图。图10C是在图10A中以点划线W1-W2表示的部分的截面图。在图10A的俯视图中，为了明确起见，省略构成要素的一部分而进行表示。
在图10A、图10B及图10C中示出晶体管510A、被用作层间膜的绝缘体511、绝缘体512、绝缘体514、绝缘体516、绝缘体580、绝缘体582及绝缘体584。此外，示出与晶体管510A电连接且被用作接触插头的导电体546(导电体546a及导电体546b)及被用作布线的导电体503。
晶体管510A包括：被用作第一栅电极的导电体560(导电体560a及导电体560b)；被用作第二栅电极的导电体505(导电体505a及导电体505b)；被用作第一栅极绝缘膜的绝缘体550；被用作第二栅极绝缘膜的绝缘体521、绝缘体522、绝缘体524；包括形成沟道的区域的氧化物530(氧化物530a、氧化物530b及氧化物530c)；被用作源极和漏极中的一个的导电体542a；被用作源极和漏极中的另一个的导电体542b；绝缘体574。
此外，在图10A、图10B及图10C所示的晶体管510A中，在设置于绝缘体580中的开口中隔着绝缘体574配置有氧化物530c、绝缘体550及导电体560。此外，氧化物530c、绝缘体550及导电体560配置在导电体542a和导电体542b之间。
绝缘体511及绝缘体512被用作层间膜。
作为层间膜，可以使用氧化硅、氧氮化硅、氮氧化硅、氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba,Sr)TiO3(BST)等绝缘体的单层或叠层。或者，例如也可以对这些绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对这些绝缘体进行氮化处理。还可以将氧化硅、氧氮化硅或氮化硅层叠于上述绝缘体。
例如，绝缘体511优选被用作抑制水或氢等杂质从衬底一侧进入晶体管510A的阻挡膜。因此，作为绝缘体511优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的绝缘材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的绝缘材料。此外，例如，优选作为绝缘体511使用氧化铝或氮化硅等。通过采用该结构，可以抑制氢、水等杂质从与绝缘体511相比更靠近衬底一侧扩散到晶体管510A一侧。
例如，绝缘体512的介电常数优选比绝缘体511低。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
导电体503以嵌入在绝缘体512中的方式形成。在此，导电体503的顶面的高度与绝缘体512的顶面的高度可以大致相同。导电体503具有单层结构，但是本发明不局限于此。例如，导电体503也可以具有两层以上的多层膜结构。作为导电体503，优选使用以钨、铜或铝为主要成分的导电性高的导电材料。
在晶体管510A中，导电体560有时被用作第一栅(也称为顶栅极)电极。导电体505有时被用作第二栅(也称为底栅极)电极。在此情况下，通过独立地改变供应到导电体505的电位而不使其与供应到导电体560的电位联动，可以控制晶体管510A的阈值电压。尤其是，通过对导电体505供应负电位，可以使晶体管510A的阈值电压大于0V且可以减小关态电流。因此，与不对导电体505施加负电位时相比，在对导电体505施加负电位的情况下，可以减小对导电体560供应的电位为0V时的漏极电流。
此外，例如通过将导电体505重叠于导电体560，在对导电体560及导电体505供应电位的情况下，从导电体560产生的电场和从导电体505产生的电场连接，可以覆盖形成在氧化物530中的沟道形成区域。
就是说，可以由被用作第一栅电极的导电体560的电场和被用作第二栅电极的导电体505的电场电围绕沟道形成区域。也就是说，与上述晶体管500同样，具有surroundedchannel(S-channel：围绕沟道)结构。
与绝缘体511及绝缘体512同样，绝缘体514及绝缘体516被用作层间膜。例如，绝缘体514优选被用作抑制水或氢等杂质从衬底一侧进入晶体管510A的阻挡膜。通过采用该结构，可以抑制氢、水等杂质从与绝缘体514相比更靠近衬底一侧扩散到晶体管510A一侧。例如，绝缘体516的介电常数优选比绝缘体514低。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
在被用作第二栅极的导电体505中，以与绝缘体514及绝缘体516的开口的内壁接触的方式形成有导电体505a，其内侧形成有导电体505b。在此，导电体505a及导电体505b的顶面的高度与绝缘体516的顶面的高度可以大致相同。此外，在晶体管510A中，叠层有导电体505a与导电体505b，但是本发明不局限于此。例如，导电体505可以具有单层结构，也可以具有三层以上的叠层结构。
在此，作为导电体505a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的导电材料。在本说明书中，“抑制杂质或氧的扩散的功能”是指抑制上述杂质和上述氧中的任一个或全部的扩散的功能。
例如，通过使导电体505a具有抑制氧的扩散的功能，可以抑制因导电体505b氧化而导致导电率的下降。
此外，在导电体505还具有布线的功能的情况下，作为导电体505b，优选使用以钨、铜或铝为主要成分的导电性高的导电材料。在此情况下，不一定需要设置导电体503。在附图中，导电体505b具有单层结构，但是也可以具有叠层结构，例如，可以采用钛、氮化钛和上述导电材料的叠层结构。
绝缘体521、绝缘体522及绝缘体524被用作第二栅极绝缘膜。
绝缘体522优选具有阻挡性。当绝缘体522具有阻挡性时，绝缘体522被用作抑制氢等杂质从晶体管510A的周围部进入晶体管510A的层。
作为绝缘体522，例如优选使用包含氧化铝、氧化铪、含有铝及铪的氧化物(硅酸铪)、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba,Sr)TiO3(BST)等所谓的high-k材料的绝缘体的单层或叠层。当进行晶体管的微型化及高集成化时，由于栅极绝缘膜的薄膜化，有时发生泄漏电流等问题。通过作为被用作栅极绝缘膜的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
例如，绝缘体521优选具有热稳定性。例如，因为氧化硅及氧氮化硅具有热稳定性，所以是优选的。此外，通过high-k材料的绝缘体与氧化硅或氧氮化硅组合，可以形成具有热稳定性且相对介电常数高的叠层结构的绝缘体521。
注意，在图10A至图10C中，第二栅极绝缘膜具有三层的叠层结构，但是也可以具有单层结构或双层结构或者四层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料形成的叠层结构。
包括被用作沟道形成区域的区域的氧化物530包括氧化物530a、氧化物530a上的氧化物530b及氧化物530b上的氧化物530c。当在氧化物530b之下设置有氧化物530a时，可以防止杂质从形成在氧化物530a下的结构物扩散到氧化物530b。当在氧化物530b之上设置有氧化物530c时，可以防止杂质从形成在氧化物530c的上方的结构物扩散到氧化物530b。作为氧化物530，可以使用上述金属氧化物之一的氧化物半导体。
优选在设置于绝缘体580中的开口内隔着绝缘体574设置氧化物530c。当绝缘体574具有阻挡性时，可以抑制来自绝缘体580的杂质扩散到氧化物530。
导电体542中的一个被用作源电极，另一个被用作漏电极。
导电体542a、导电体542b可以使用铝、钛、铬、镍、铜、钇、锆、钼、银、钽或钨等金属或者以这些元素为主要成分的合金。尤其是，氮化钽等金属氮化物膜对氢或氧具有阻挡性，且耐氧化性较高，所以是优选的。
此外，虽然在图10A至图10C中示出导电体542具有单层结构的情况，但是也可以具有两层以上的叠层结构。例如，优选层叠氮化钽膜及钨膜。此外，也可以层叠钛膜及铝膜。此外，也可以采用在钨膜上层叠铝膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、在钨膜上层叠铜膜的两层结构。
此外，也可以使用：在钛膜或氮化钛膜上层叠铝膜或铜膜并在其上形成钛膜或氮化钛膜的三层结构、在钼膜或氮化钼膜上层叠铝膜或铜膜而并在其上形成钼膜或氮化钼膜的三层结构等。此外，也可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。
此外，也可以在导电体542上设置阻挡层。阻挡层优选使用对氧或氢具有阻挡性的物质。通过采用该结构，可以抑制在形成绝缘体574时导电体542氧化。
阻挡层例如可以使用金属氧化物。尤其是，优选使用氧化铝、氧化铪、氧化镓等对氧或氢具有阻挡性的绝缘膜。此外，也可以使用利用CVD法形成的氮化硅。
通过包括阻挡层，可以扩大导电体542的材料的选择范围。例如，导电体542可以使用钨或铝等耐氧化性低且导电性高的材料。此外，例如可以使用容易进行沉积或加工的导电体。
绝缘体550被用作第一栅极绝缘膜。优选在设置于绝缘体580中的开口内隔着氧化物530c及绝缘体574设置绝缘体550。
当进行晶体管的微型化及高集成化时，由于栅极绝缘膜的薄膜化，有时发生泄漏电流等问题。此时，与第二栅极绝缘膜同样，绝缘体550也可以具有叠层结构。通过使被用作栅极绝缘膜的绝缘体具有high-k材料与具有热稳定性的材料的叠层结构，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。此外，可以实现具有热稳定性及高相对介电常数的叠层结构。
被用作第一栅电极的导电体560包括导电体560a及导电体560a上的导电体560b。与导电体505a同样，作为导电体560a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
当导电体560a具有抑制氧的扩散的功能时，可以提高导电体560b的材料的选择性。也就是说，通过包括导电体560a，可以抑制导电体560b的氧化，而可以防止导电率的下降。
作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌或氧化钌等。此外，作为导电体560a，可以使用可用于氧化物530的氧化物半导体。在此情况下，通过利用溅射法形成导电体560b，可以降低导电体560a的电阻率而使其成为导电体。该导电体可以被称为OC(Oxide Conductor)电极。
由于导电体560b被用作布线，所以优选使用导电性高的导电体。例如，可以使用以钨、铜或铝为主要成分的导电材料。导电体560b也可以具有叠层结构，例如，可以采用钛、氮化钛和上述导电材料的叠层结构。
在绝缘体580与晶体管510A之间配置绝缘体574。作为绝缘体574优选使用具有抑制水或氢等杂质及氧的扩散的功能的绝缘材料。例如优选使用氧化铝或氧化铪等。此外，例如，可以使用氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕或氧化钽等金属氧化物、氮氧化硅或氮化硅等。
通过包括绝缘体574，可以抑制绝缘体580所包含的水、氢等杂质经过氧化物530c、绝缘体550扩散到氧化物530b。此外，可以抑制绝缘体580所包含的过剩氧使导电体560氧化。
绝缘体580、绝缘体582及绝缘体584被用作层间膜。
与绝缘体514同样，绝缘体582优选被用作抑制水或氢等杂质从外部进入晶体管510A的阻挡绝缘膜。
此外，与绝缘体516同样，绝缘体580及绝缘体584的介电常数优选比绝缘体582低。通过将介电常数较低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
此外，晶体管510A也可以通过嵌入在绝缘体580、绝缘体582及绝缘体584中的导电体546等插头或布线电连接到其他结构。
此外，与导电体505同样，作为导电体546的材料，可以使用金属材料、合金材料、金属氮化物材料或金属氧化物材料等导电材料的单层或叠层。例如，优选使用兼具耐热性和导电性的钨或钼等高熔点材料。或者，优选使用铝或铜等低电阻导电材料。通过使用低电阻导电材料可以降低布线电阻。
例如，通过作为导电体546使用对氢及氧具有阻挡性的导电体的氮化钽等与导电性高的钨的叠层结构，可以在保持布线的导电性的同时抑制来自外部的杂质的扩散。
通过具有上述结构，可以提供一种使用包含通态电流大的氧化物半导体的晶体管的半导体装置。或者，可以提供一种使用包含关态电流小的氧化物半导体的晶体管的半导体装置。或者，可以提供一种在电特性变动得到抑制而具有稳定电特性的同时可靠性得到提高的半导体装置。
〈晶体管的结构例子2〉
参照图11A、图11B及图11C说明晶体管510B的结构例子。图11A是晶体管510B的俯视图。图11B是在图11A中以点划线L1-L2表示的部分的截面图。图11C是在图11A中以点划线W1-W2表示的部分的截面图。在图11A的俯视图中，为了明确起见，省略构成要素的一部分。
晶体管510B是晶体管510A的变形例子。由此，为了防止重复说明，主要对与晶体管510A不同之处进行说明。
晶体管510B包括导电体542(导电体542a及导电体542b)与氧化物530c、绝缘体550及导电体560重叠的区域。通过采用该结构，可以提供通态电流高的晶体管。此外，可以提供控制性高的晶体管。
被用作第一栅电极的导电体560包括导电体560a及导电体560a上的导电体560b。与导电体505a同样，作为导电体560a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
当导电体560a具有抑制氧的扩散的功能时，可以提高导电体560b的材料的选择性。也就是说，通过包括导电体560a，可以抑制导电体560b的氧化，而可以防止导电率的下降。
此外，优选以覆盖导电体560的顶面及侧面、绝缘体550的侧面以及氧化物530c的侧面的方式设置绝缘体574。作为绝缘体574优选使用具有抑制水或氢等杂质及氧的扩散的功能的绝缘材料。例如优选使用氧化铝或氧化铪等。此外，例如，可以使用氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕或氧化钽等金属氧化物、氮氧化硅或氮化硅等。
通过设置绝缘体574，可以抑制导电体560的氧化。此外，通过包括绝缘体574，可以抑制绝缘体580所包含的水、氢等杂质扩散到晶体管510B。
此外，也可以在导电体546与绝缘体580之间设置具有阻挡性的绝缘体576(绝缘体576a及绝缘体576b)。通过设置绝缘体576，可以抑制绝缘体580的氧与导电体546起反应而导致导电体546氧化。
此外，通过设置具有阻挡性的绝缘体576，可以扩大用于插头或布线的导电体的材料的选择范围。例如，通过作为导电体546使用具有吸收氧的性质且具有高导电性的金属材料，可以提供低功耗的半导体装置。具体而言，可以使用钨或铝等耐氧化性低且导电性高的材料。此外，例如可以使用容易进行成膜或加工的导电体。
〈晶体管的结构例子3〉
参照图12A、图12B及图12C说明晶体管510C的结构例子。图12A是晶体管510C的俯视图。图12B是在图12A中以点划线L1-L2表示的部分的截面图。图12C是在图12A中以点划线W1-W2表示的部分的截面图。在图12A的俯视图中，为了明确起见，省略构成要素的一部分。
晶体管510C是晶体管510A的变形例子。由此，为了防止重复说明，主要对与晶体管510A不同之处进行说明。
图12A、图12B及图12C所示的晶体管510C在导电体542a与氧化物530b之间配置有导电体547a，在导电体542b与氧化物530b之间配置有导电体547b。在此，导电体542a(导电体542b)具有超过导电体547a(导电体547b)的顶面及导电体560一侧的侧面延伸并与氧化物530b的顶面接触的区域。在此，作为导电体547，可以使用可用于导电体542的导电体。此外，导电体547的厚度优选至少厚于导电体542。
由于图12A、图12B及图12C所示的晶体管510C具有上述结构，与晶体管510A相比，可以将导电体542靠近导电体560。或者，可以将导电体542a的端部及导电体542b的端部重叠于导电体560。由此，可以减小晶体管510C的实质上的沟道长度，而可以提高通态电流及频率特性。
此外，导电体547a(导电体547b)优选与导电体542a(导电体542b)重叠。通过采用该结构，在形成嵌入导电体546a(导电体546b)的开口的蚀刻时，导电体547a(导电体547b)被用作蚀刻停止层而可以防止氧化物530b的过蚀刻。
此外，在图12A、图12B及图12C所示的晶体管510C中，也可以以接触于绝缘体544之上的方式配置绝缘体545。绝缘体544优选被用作抑制水或氢等杂质或过剩氧从绝缘体580一侧进入晶体管510C的阻挡绝缘膜。作为绝缘体545，可以使用可用于绝缘体544的绝缘体。此外，作为绝缘体544，例如也可以使用氮化铝、氮化铝钛、氮化钛、氮化硅或氮氧化硅等氮化物绝缘体。
此外，在图12A、图12B及图12C所示的晶体管510C中，与图10A、图10B及图10C所示的晶体管510A不同，导电体505也可以具有单层结构。此时，可以在已形成为图案的导电体505上形成成为绝缘体516的绝缘膜，通过利用CMP法等直到导电体505的顶面露出为止去除该绝缘膜的顶部。在此，优选提高导电体505的顶面的平坦性。例如，导电体505的顶面的平均表面粗糙度(Ra)可以为1nm以下，优选为0.5nm以下，更优选为0.3nm以下。由此，可以提高形成在导电体505上的绝缘层的平坦性，而可以提高氧化物530b及氧化物530c的结晶性。
〈晶体管的结构例子4〉
参照图13A、图13B及图13C说明晶体管510D的结构例子。图13A是晶体管510D的俯视图。图13B是在图13A中以点划线L1-L2表示的部分的截面图。图13C是在图13A中以点划线W1-W2表示的部分的截面图。在图13A的俯视图中，为了明确起见，省略构成要素的一部分。
晶体管510D是上述晶体管的变形例子。由此，为了防止重复说明，主要对与上述晶体管不同之处进行说明。
在图13A至图13C中，将具有第二栅极的功能的导电体505还用作布线而不设置导电体503。此外，在氧化物530c上包括绝缘体550，在绝缘体550上包括金属氧化物552。此外，在金属氧化物552上包括导电体560，在导电体560上包括绝缘体570。此外，在绝缘体570上包括绝缘体571。
金属氧化物552优选具有抑制氧扩散的功能。通过在绝缘体550与导电体560之间设置抑制氧扩散的金属氧化物552，向导电体560的氧扩散得到抑制。换言之，可以抑制供应到氧化物530的氧量的减少。此外，可以抑制因氧导致的导电体560的氧化。
此外，金属氧化物552可以被用作第一栅极的一部分。例如，可以将可用作氧化物530的氧化物半导体用作金属氧化物552。在此情况下，通过利用溅射法形成导电体560，可以降低金属氧化物552的电阻值使其变为导电层(上述OC电极)。
此外，金属氧化物552有时被用作栅极绝缘膜的一部分。因此，在将氧化硅或氧氮化硅等用于绝缘体550的情况下，作为金属氧化物552优选使用作为相对介电常数高的high-k材料的金属氧化物。通过采用该叠层结构，可以形成具有热稳定性且相对介电常数高的叠层结构。因此，可以在保持物理厚度的同时降低在晶体管工作时施加的栅极电位。此外，可以减少被用作栅极绝缘膜的绝缘层的等效氧化物厚度(EOT)。
虽然示出晶体管510D中的金属氧化物552是单层的结构，但是也可以采用两层以上的叠层结构。例如，可以将被用作栅电极的一部分的金属氧化物与被用作栅极绝缘膜的一部分的金属氧化物层叠。
当将金属氧化物552用作栅电极时，可以在不减弱来自导电体560的电场的影响的情况下提高晶体管510D的通态电流。此外，当将金属氧化物552用作栅极绝缘膜时，通过利用绝缘体550及金属氧化物552的物理厚度保持导电体560与氧化物530之间的距离，可以抑制导电体560与氧化物530之间的泄漏电流。由此，通过设置绝缘体550及金属氧化物552的叠层结构，可以容易调节导电体560与氧化物530之间的物理距离及从导电体560施加到氧化物530的电场强度。
具体而言，可以通过使可用于氧化物530的氧化物半导体低电阻化来将其用作金属氧化物552。或者，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
尤其是，优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。尤其是，铝酸铪的耐热性比氧化铪膜高。因此，在后面的工序的加热处理中不容易晶化，所以是优选的。注意，金属氧化物552不是必需的构成要素，可以根据所需的晶体管特性适当地设计。
作为绝缘体570优选使用具有抑制水或氢等杂质及氧的透过的功能的绝缘材料。例如优选使用氧化铝或氧化铪等。由此，可以防止导电体560因来自绝缘体570的上方的氧而氧化。此外，可以抑制来自绝缘体570的上方的水或氢等杂质通过导电体560及绝缘体550进入氧化物530中。
绝缘体571被用作硬掩模。通过设置绝缘体571，可以以使导电体560的侧面与衬底表面大致垂直的方式对导电体560进行加工，具体而言，可以使导电体560的侧面与衬底表面所形成的角度为75度以上且100度以下，优选为80度以上且95度以下。
此外，也可以通过作为绝缘体571使用抑制水或氢等杂质及氧的透过的功能的绝缘材料，来将绝缘体571兼作用阻挡层。在此情况下，也可以不设置绝缘体570。
通过将绝缘体571用作硬掩模，选择性地去除绝缘体570、导电体560、金属氧化物552、绝缘体550及氧化物530c的一部分，可以使它们的侧面大致一致，且使氧化物530b的表面的一部分露出。
此外，晶体管510D在露出的氧化物530b的表面的一部分具有区域531a及区域531b。区域531a和区域531b中的一个被用作源区，另一个被用作漏区。
例如通过利用离子注入法、离子掺杂法、等离子体浸没离子注入法或等离子体处理等，对露出的氧化物530b的表面引入磷或硼等杂质元素，来可以形成区域531a及区域531b。注意，在本实施方式等中，“杂质元素”是指主要成分元素之外的元素。
此外，也可以在使氧化物530b的表面的一部分露出之后形成金属膜，然后进行加热处理，来将包含在该金属膜中的元素扩散到氧化物530b中，由此形成区域531a及区域531b。
氧化物530b中的被引入杂质元素的区域的电阻率下降。由此，有时将区域531a及区域531b称为“杂质区域”或“低电阻区域”。
通过将绝缘体571和/或导电体560用作掩模，可以自对准地形成区域531a及区域531b。因此，区域531a和/或区域531b不与导电体560重叠，可以减小寄生电容。此外，偏置区域不形成在沟道形成区域与源漏区域(区域531a或区域531b)之间。通过自对准地形成区域531a及区域531b，可以实现通态电流的增加、阈值电压的降低、工作频率的提高等。
此外，为了进一步降低关态电流，也可以在沟道形成区域与源漏区域之间设置偏置区域。偏置区域是电阻率高的区域，且是不被进行上述杂质元素的引入的区域。通过在形成绝缘体575后进行上述杂质元素的引入，可以形成偏置区域。在此情况下，与绝缘体571等同样，绝缘体575也被用作掩模。因此，氧化物530b的与绝缘体575重叠的区域不被引入杂质元素，由此可以将该区域的电阻率保持为高。
晶体管510D在绝缘体570、导电体560、金属氧化物552、绝缘体550及氧化物530c的侧面包括绝缘体575。绝缘体575优选为相对介电常数低的绝缘体。例如，优选使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。尤其是，当将氧化硅、氧氮化硅、氮氧化硅或具有空孔的氧化硅用于绝缘体575时，在后面的工序中可在绝缘体575中容易形成过剩氧区域，所以是优选的。此外，氧化硅及氧氮化硅具有热稳定性，所以是优选的。此外，绝缘体575优选具有扩散氧的功能。
此外，晶体管510D在绝缘体575、氧化物530上包括绝缘体574。绝缘体574优选利用溅射法形成。通过利用溅射法，可以形成水或氢等杂质少的绝缘体。例如，作为绝缘体574，优选使用氧化铝。
有时利用溅射法形成的氧化膜从被形成的结构体抽出氢。因此，绝缘体574从氧化物530及绝缘体575抽出氢及水，来可以降低氧化物530及绝缘体575的氢浓度。
〈晶体管的结构例子5〉
参照图14A至图14C说明晶体管510E的结构例子。图14A是晶体管510E的俯视图。图14B是在图14A中以点划线L1-L2表示的部分的截面图。图14C是在图14A中以点划线W1-W2表示的部分的截面图。在图14A的俯视图中，为了明确起见，省略构成要素的一部分。
晶体管510E是上述晶体管的变形例子。由此，为了防止重复说明，主要对与上述晶体管不同之处进行说明。
在图14A至图14C中，在露出的氧化物530b的表面的一部分包括区域531a及区域531b而不设置导电体542。区域531a和区域531b中的一个被用作源区，另一个被用作漏区。此外，在氧化物530b与绝缘体574之间包括绝缘体573。
图14B所示的区域531(区域531a及区域531b)是氧化物530b被添加下述元素而成的区域。区域531例如可以利用伪栅极形成。
具体而言，在氧化物530b上设置伪栅极，将该伪栅极用作掩模，对氧化物530b添加使该氧化物530b低电阻化的元素。也就是说，该元素被添加到氧化物530的不与伪栅极重叠的区域中，由此形成区域531。作为该元素的添加方法，可以使用：对离子化了的源气体进行质量分离而添加的离子注入法；不对离子化了的源气体进行质量分离而添加的离子掺杂法；以及等离子体浸没离子注入法等。
此外，作为使氧化物530低电阻化的元素，典型的有硼或磷。此外，也可以使用氢、碳、氮、氟、硫、氯、钛、稀有气体元素等。作为稀有气体元素的典型例子有氦、氖、氩、氪及氙等。该元素的浓度可以利用二次离子质谱分析法(SIMS：Secondary Ion MassSpectrometry)等进行测量。
尤其是，硼及磷可以使用非晶硅或低温多晶硅的生产线的装置，所以是优选的。可以使用已有的设置，由此可以降低设备投资。
接着，也可以在氧化物530b及伪栅极上形成成为绝缘体573的绝缘膜及成为绝缘体574的绝缘膜。通过设置成为绝缘体573的绝缘膜和成为绝缘体574的绝缘膜的叠层，可以设置区域531与氧化物530c及绝缘体550重叠的区域。
具体而言，在成为绝缘体574的绝缘膜上设置成为绝缘体580的绝缘膜，然后对成为绝缘体580的绝缘膜进行CMP(Chemical Mechanical Polishing)处理，去除成为绝缘体580的绝缘膜的一部分，使伪栅极露出。接着，在去除伪栅极时，优选还去除与伪栅极接触的绝缘体573的一部分。由此，在设置于绝缘体580中的开口的侧面，绝缘体574及绝缘体573露出，在该开口的底面，设置在氧化物530b中的区域531的一部分露出。接着，在该开口依次形成成为氧化物530c的氧化膜，成为绝缘体550的绝缘膜及成为导电体560的导电膜，然后利用CMP处理等直到绝缘体580露出为止去除成为氧化物530c的氧化膜、成为绝缘体550的绝缘膜及成为导电体560的导电膜的一部分，由此可以形成图14A至图14C所示的晶体管。
注意，不一定需要设置绝缘体573及绝缘体574。根据所需要的晶体管特性，适当地设计即可。
图14A至图14C所示的晶体管可以利用已有的装置，并且不设置导电体542，由此可以降低成本。
〈晶体管的结构例子6〉
参照图15A至图15C说明晶体管510F的结构例子。图15A是晶体管510F的俯视图。图15B是在图15A中以点划线L1-L2表示的部分的截面图。图15C是在图15A中以点划线W1-W2表示的部分的截面图。在图15A的俯视图中，为了明确起见，省略构成要素的一部分。
晶体管510F是晶体管510A的变形例子。由此，为了防止重复说明，主要对与上述晶体管不同之处进行说明。
在晶体管510A中，绝缘体574的一部分设置在绝缘体580中的开口部内，覆盖导电体560的侧面。在晶体管510F中，通过去除绝缘体580的一部分和绝缘体574的一部分形成开口。
此外，也可以在导电体546与绝缘体580间设置具有阻挡性的绝缘体576(绝缘体576a及绝缘体576b)。通过设置绝缘体576，可以抑制绝缘体580的氧与导电体546发生反应导致导电体546被氧化。
此外，当作为氧化物530使用氧化物半导体时优选采用各金属原子的原子个数比互不相同的氧化物的叠层结构。具体而言，在用于氧化物530a的金属氧化物中，构成元素中的元素M的原子个数比优选大于用于氧化物530b的金属氧化物的构成元素中的元素M的原子个数比。此外，在用于氧化物530a的金属氧化物中，相对于In的元素M的原子个数比优选大于用于氧化物530b的金属氧化物中的相对于In的元素M的原子个数比。此外，在用于氧化物530b的金属氧化物中，相对于元素M的In的原子个数比优选大于用于氧化物530a的金属氧化物中的相对于元素M的In的原子个数比。此外，氧化物530c可以使用可用于氧化物530a或氧化物530b的金属氧化物。
氧化物530a、氧化物530b及氧化物530c优选具有结晶性，尤其是，优选使用CAAC-OS。CAAC-OS等的具有结晶性的氧化物具有杂质及缺陷(氧空位等)少的结晶性高且致密的结构。因此，可以抑制由源电极或漏电极氧从氧化物530b被抽出。因此，即使进行加热处理也可以减少从氧化物530b被抽出的氧，所以晶体管510F对制造工序中的高温度(所谓热预算，thermal budget)也很稳定。
此外，也可以省略氧化物530a及氧化物530c中的一方或双方。氧化物530也可以采用氧化物530b的单层。当作为氧化物530采用氧化物530a、氧化物530b及氧化物530c的叠层时，优选的是，使氧化物530a及氧化物530c的导带底的能量高于氧化物530b的导带底的能量。换言之，氧化物530a及氧化物530c的电子亲和势优选小于氧化物530b的电子亲和势。在此情况下，氧化物530c优选使用可以用于氧化物530a的金属氧化物。具体而言，在用于氧化物530c的金属氧化物中，构成元素中的元素M的原子个数比优选大于用于氧化物530b的金属氧化物的构成元素中的元素M的原子个数比。此外，在用于氧化物530c的金属氧化物中，相对于In的元素M的原子个数比优选大于用于氧化物530b的金属氧化物中的相对于In的元素M的原子个数比。此外，在用于氧化物530b的金属氧化物中，相对于元素M的In的原子个数比优选大于用于氧化物530c的金属氧化物中的相对于元素M的In的原子个数比。
在此，在氧化物530a、氧化物530b及氧化物530c的接合部中，导带底的能级平缓地变化。换言之，也可以将上述情况表达为氧化物530a、氧化物530b及氧化物530c的接合部的导带底的能级连续地变化或者连续地接合。为此，优选降低形成在氧化物530a与氧化物530b的界面以及氧化物530b与氧化物530c的界面的混合层的缺陷态密度。
具体而言，通过使氧化物530a与氧化物530b以及氧化物530b与氧化物530c除了氧之外还包含共同元素(为主要成分)，可以形成缺陷态密度低的混合层。例如，在氧化物530b为In-Ga-Zn氧化物的情况下，作为氧化物530a及氧化物530c可以使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化镓等。此外，氧化物530c可以具有叠层结构。例如，可以使用In-Ga-Zn氧化物和该In-Ga-Zn氧化物上的Ga-Zn氧化物的叠层结构，或者，可以使用In-Ga-Zn氧化物和该In-Ga-Zn氧化物上的氧化镓的叠层结构。换言之，作为氧化物530c，也可以使用In-Ga-Zn氧化物和不包含In的氧化物的叠层结构。
具体而言，作为氧化物530a使用In：Ga：Zn＝1：3：4[原子个数比]或1：1：0.5[原子个数比]的金属氧化物，即可。此外，作为氧化物530b使用In：Ga：Zn＝4：2：3[原子个数比]或3：1：2[原子个数比]的金属氧化物，即可。此外，作为氧化物530c使用In：Ga：Zn＝1：3：4[原子个数比]、In：Ga：Zn＝4：2：3[原子个数比]、Ga：Zn＝2：1[原子个数比]或Ga：Zn＝2：5[原子个数比]的金属氧化物，即可。此外，作为氧化物530c具有叠层结构的情况下的具体例子，可以举出In：Ga：Zn＝4：2：3[原子个数比]和Ga：Zn＝2：1[原子个数比]的叠层结构、In：Ga：Zn＝4：2：3[原子个数比]和Ga：Zn＝2：5[原子个数比]的叠层结构、In：Ga：Zn＝4：2：3[原子个数比]和氧化镓的叠层结构等。
此时，载流子的主要路径为氧化物530b。通过使氧化物530a及氧化物530c具有上述结构，可以降低氧化物530a与氧化物530b的界面及氧化物530b与氧化物530c的界面的缺陷态密度。因此，界面散射对载流子传导的影响减少，从而晶体管510F可以得到高通态电流及高频率特性。此外，在氧化物530c具有叠层结构时，被期待降低上述氧化物530b和氧化物530c之间的界面的缺陷态密度的效果及抑制氧化物530c所具有的构成元素扩散到绝缘体550一侧的效果。更具体而言，在氧化物530c具有叠层结构时，因为使不包含In的氧化物位于叠层结构的上方，所以可以抑制会扩散到绝缘体550一侧的In。由于绝缘体550被用作栅极绝缘体，因此在In扩散在其中的情况下导致晶体管的特性不良。由此，通过使氧化物530c具有叠层结构，可以提供可靠性高的半导体装置。
作为氧化物530优选使用被用作氧化物半导体的金属氧化物。例如，作为将成为氧化物530的沟道形成区的金属氧化物，优选使用其带隙为2eV以上，优选为2.5eV以上的金属氧化物。如此，通过使用带隙较宽的金属氧化物，可以减小晶体管的关态电流。通过采用这种晶体管，可以提供低功耗的半导体装置。
〈晶体管的结构例子7〉
虽然在图8、图9A及图9B中示出被用作栅极的导电体560形成在绝缘体580的开口内部的结构例子，但是例如也可以采用在该导电体的上方设置有该绝缘体的结构。图16A、图16B、图17A、图17B示出这种晶体管的结构例子。
图16A是晶体管的俯视图，图16B是晶体管的立体图。此外，图17A示出沿着图16A中的X1-X2的截面图，图17B示出沿着图16A中的Y1-Y2的截面图。
图16A、图16B、图17A、图17B所示的晶体管包括具有背栅极的功能的导电体BGE、具有栅极绝缘膜的功能的绝缘体BGI、氧化物半导体S、具有栅极绝缘膜的功能的绝缘体TGI、具有前栅极的功能的导电体TGE、具有布线的功能的导电体WE。此外，导电体PE具有将导电体WE连接到氧化物S、导电体BGE或导电体TGE的插头的功能。注意，在此示出氧化物半导体S由氧化物S1、S2、S3这三层构成的例子。
〈晶体管的电特性〉
接着，对OS晶体管的电特性进行说明。以下，作为一个例子，说明包括第一栅极及第二栅极的晶体管。在包括第一栅极及第二栅极的晶体管中，通过对第一栅极及第二栅极施加不同的电位，可以控制阈值电压。例如，通过对第二栅极施加负电位，可以使晶体管的阈值电压大于0V，而降低关态电流。也就是说，通过对第二栅极施加负电位，可以减小对第一栅极施加的电位为0V时的漏极电流。
此外，在氧化物半导体被添加氢等杂质时，有时其载流子密度增加。例如，在氧化物半导体被添加氢时，有时该氢与键合于金属原子的氧起反应而生成水，而形成氧空位。在氢进入该氧空位的情况下，载流子密度增加。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。也就是说，被添加氢等杂质的氧化物半导体成为n型，其电阻下降。
因此，可以选择性地降低氧化物半导体的电阻。换言之，可以在氧化物半导体中设置载流子密度低且被用作沟道形成区域的半导体的区域以及载流子密度高且被用作源区或漏区的低电阻区域。
在此，对在将不同的电位施加到第一栅极及第二栅极时，设置在氧化物半导体中的低电阻区域及高电阻区域的构成对晶体管的电特性造成的影响进行评价。
[晶体管结构]
图18A及图18C是用于电特性的评价的晶体管的截面图。注意，在图18A及图18C中，为了明确起见，未图示一部分的构成要素。
图18A及图18C所示的晶体管包括被用作第一栅极的导电体TGE、被用作第一栅极绝缘膜的绝缘体TGI、被用作设置在第一栅极的侧面的侧壁的绝缘体SW、氧化物半导体S、被用作第二栅极的导电体BGE、被用作第二栅极绝缘膜的绝缘体BGI。绝缘体BGI具有由与导电体BGE接触的第一层、第一层上的第二层、第二层上的第三层构成的三层结构。第三层与氧化物半导体S接触。
在此，图18A所示的晶体管所包括的氧化物半导体S包括n+区域以及与导电体TGE重叠的i区域。另一方面，图18C所示的晶体管所包括的氧化物半导体S包括n+区域、与导电体TGE重叠的i区域以及位于n+区域与i区域之间的n-区域。
n+区域是被用作源区或漏区且载流子密度高的低电阻区域。i区域是被用作沟道形成区域且其载流子密度比n+区域低的高电阻区域。n-区域是其载流子密度比n+区域低且比i区域高的区域。
此外，虽然未图示，但是氧化物半导体S的n+区域与被用作源极或漏极的S/D电极接触。
[电特性的评价结果]
对图18A所示的晶体管及图18C所示的晶体管进行Id-Vg特性的计算，而对晶体管的电特性进行评价。
在此，作为晶体管的电特性的指标，使用晶体管的阈值电压(以下，也称为Vsh)的变化量(以下，也称为ΔVsh)。注意，在Id-Vg特性中，将Vsh定义为Id＝1.0×10-12[A]时的Vg的值。
注意，Id-Vg特性是指在将施加到被用作晶体管的第一栅极的导电体TGE的电位(以下，也称为栅极电位(Vg))从第一值变化到第二值时的源极与漏极之间的电流(以下，也称为漏极电流(Id))的变动特性。
在此，将源极与漏极之间的电位(以下，也称为漏极电位Vd)设定为+0.1V，将源极与被用作第一栅极的导电体TGE之间的电位从-1V变化到+4V，在该条件下对漏极电流(Id)的变动进行评价。
此外，使用Silvaco公司制造的器件仿真器Atlas进行计算。此外，下表示出用于计算的参数。注意，Eg表示能隙，Nc表示导带的有效态密度，Nv表示价带的有效态密度。
[表1]
Figure BDA0003013885490000691
在图18A所示的晶体管中，将一个n+区域设定为700nm，将一个n-区域设定为0nm。在图18C所示的晶体管中，将一个n+区域设定为655nm，将一个n-区域设定为45nm。此外，在图18A所示的晶体管及图18C所示的晶体管中，第二栅极大于i区域。此外，在本评价中，将被用作第二栅极的导电体BGE的电位(以下，也称为背栅极电位(Vbg))设定为0.00V、-3.00V或-6.00V。
图18B示出图18A所示的晶体管的根据计算而得到的Id-Vg特性的结果。在背栅极电位为-3.00V的情况下，与0.00V的情况相比，晶体管的阈值电压的变动量(ΔVsh)为+1.2V。此外，在背栅极电位为-6.00V的情况下，与0.00V的情况相比，晶体管的阈值电压的变动量(ΔVsh)为+2.3V。也就是说，在背栅极电位为-6.00V的情况下，与-3.00V的情况相比，晶体管的阈值电压的变动量(ΔVsh)为+1.1V。因此，即使被用作第二栅极的导电体BGE的电位(的绝对值)增大，晶体管的阈值电压的变动量也几乎不变化。此外，即使背栅极电位(的绝对值)增大，上升特性也不变化。
图18D示出图18C所示的晶体管的根据计算而得到的Id-Vg特性的结果。在背栅极电位为-3.00V的情况下，与0.00V的情况相比，晶体管的阈值电压的变动量(ΔVsh)为+1.2V。此外，在背栅极电位为-6.00V的情况下，与0.00V的情况相比，晶体管的阈值电压的变动量(ΔVsh)为+3.5V。也就是说，在背栅极电位为-6.00V的情况下，与-3.00V的情况相比，晶体管的阈值电压的变动量(ΔVsh)为+2.3V。因此，被用作第二栅极的导电体BGE的电位(的绝对值)越大，晶体管的阈值电压的变动量越大。另一方面，背栅极电位(的绝对值)越大，上升特性越下降。
由此，确认到：在图18C所示的晶体管中，被用作第二栅极的导电体BGE的电位(的绝对值)越大，晶体管的阈值电压的变动量越大。另一方面，在图18A所示的晶体管中，即使被用作第二栅极的导电体BGE的电位(的绝对值)增大，晶体管的阈值电压的变动量几乎不变化。
此外，本实施方式可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式3)
在本实施方式中，对可用于在上述实施方式中说明的OS晶体管的金属氧化物的构成进行说明。
〈金属氧化物的构成〉
在本说明书等中，有时记载为CAAC(c-axis aligned crystal)或CAC(Cloud-Aligned Composite)。注意，CAAC是指结晶结构的一个例子，CAC是指功能或材料构成的一个例子。
CAC-OS或CAC-metal oxide在材料的一部分中具有导电性的功能，在材料的另一部分中具有绝缘性的功能，作为材料的整体具有半导体的功能。此外，在将CAC-OS或CAC-metal oxide用于晶体管的沟道形成区域的情况下，导电性的功能是使被用作载流子的电子(或空穴)流过的功能，绝缘性的功能是不使被用作载流子的电子流过的功能。通过导电性的功能和绝缘性的功能的互补作用，可以使CAC-OS或CAC-metal oxide具有开关功能(控制On/Off的功能)。通过在CAC-OS或CAC-metal oxide中使各功能分离，可以最大限度地提高各功能。
此外，CAC-OS或CAC-metal oxide包括导电性区域及绝缘性区域。导电性区域具有上述导电性的功能，绝缘性区域具有上述绝缘性的功能。此外，在材料中，导电性区域和绝缘性区域有时以纳米粒子级分离。此外，导电性区域和绝缘性区域有时在材料中不均匀地分布。此外，有时观察到其边缘模糊而以云状连接的导电性区域。
此外，在CAC-OS或CAC-metal oxide中，导电性区域和绝缘性区域有时以0.5nm以上且10nm以下，优选为0.5nm以上且3nm以下的尺寸分散在材料中。
此外，CAC-OS或CAC-metal oxide由具有不同带隙的成分构成。例如，CAC-OS或CAC-metal oxide由具有起因于绝缘性区域的宽隙的成分及具有起因于导电性区域的窄隙的成分构成。在该结构中，当使载流子流过时，载流子主要在具有窄隙的成分中流过。此外，具有窄隙的成分通过与具有宽隙的成分的互补作用，与具有窄隙的成分联动而使载流子流过具有宽隙的成分。因此，在将上述CAC-OS或CAC-metal oxide用于晶体管的沟道形成区域时，在晶体管的导通状态中可以得到高电流驱动力，即，大通态电流及高场效应迁移率。
就是说，也可以将CAC-OS或CAC-metal oxide称为基质复合材料(matrixcomposite)或金属基质复合材料(metal matrix composite)。
〈金属氧化物的结构〉
氧化物半导体被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体例如有CAAC-OS(c-axis aligned crystalline oxide semiconductor)、多晶氧化物半导体、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半导体等。
作为用于晶体管的半导体的氧化物半导体，优选使用结晶性高的薄膜。通过使用该薄膜可以提高晶体管的稳定性或可靠性。作为该薄膜，例如，可以举出单晶氧化物半导体薄膜或多晶氧化物半导体薄膜。但是，在衬底上形成单晶氧化物半导体薄膜或多晶氧化物半导体薄膜需要进行高温或激光加热的工序。因此，制造工序的成本变高且处理量下降。
非专利文献1及非专利文献2中报告了2009年发现了具有CAAC结构的In-Ga-Zn氧化物(也称为CAAC-IGZO)。在非专利文献1及非专利文献3中，报告了CAAC-IGZO具有c轴取向性、晶界不明确、可以低温形成在衬底上。此外，还报告了使用CAAC-IGZO的晶体管具有优良的电特性及可靠性。
此外，2013年发现了具有nc结构的In-Ga-Zn氧化物(称为nc-IGZO)(参照非专利文献3)。在非专利文献3中，报告了nc-IGZO在微小的区域(例如，1nm以上且3nm以下的区域)中的原子排列具有周期性，在不同区域间观察不到结晶取向的规律性。
非专利文献4及非专利文献5示出分别对上述CAAC-IGZO、nc-IGZO及结晶性低的IGZO的薄膜照射电子束时的平均结晶尺寸的变化。在结晶性低的IGZO薄膜中，在对其照射电子束之前就能够观察到结晶尺寸为1nm左右的结晶性IGZO。因此，在非专利文献4及非专利文献5中报告了在IGZO中没能确认到完全的非晶结构(completely amorphousstructure)的存在。再者，公开了与结晶性低的IGZO薄膜相比CAAC-IGZO薄膜及nc-IGZO薄膜的相对于电子束照射的稳定性较高。因此，作为晶体管的半导体优选使用CAAC-IGZO薄膜或nc-IGZO薄膜。
CAAC-OS具有c轴取向性，其多个纳米晶在a-b面方向上连结而结晶结构具有畸变。注意，畸变是指在多个纳米晶连结的区域中晶格排列一致的区域与其他晶格排列一致的区域之间的晶格排列的方向变化的部分。
虽然纳米晶基本上是六角形，但是并不局限于正六角形，有不是正六角形的情况。此外，在畸变中有时具有五角形或七角形等晶格排列。此外，在CAAC-OS中，即使在畸变附近也观察不到明确的晶界(grain boundary)。即，可知由于晶格排列畸变，可抑制晶界的形成。这可能是由于CAAC-OS因为a-b面方向上的氧原子排列的低密度或因金属元素被取代而使原子间的键合距离产生变化等而能够包容畸变。
CAAC-OS有具有层状结晶结构(也称为层状结构)的倾向，在该层状结晶结构中层叠有包含铟及氧的层(下面称为In层)和包含元素M、锌及氧的层(下面称为(M,Zn)层)。此外，铟和元素M彼此可以取代，在用铟取代(M,Zn)层中的元素M的情况下，也可以将该层表示为(In,M,Zn)层。此外，在用元素M取代In层中的铟的情况下，也可以将该层表示为(In,M)层。
CAAC-OS是结晶性高的氧化物半导体。另一方面，在CAAC-OS中观察不到明确的晶界，因此不容易发生起因于晶界的电子迁移率的下降。此外，氧化物半导体的结晶性有时因杂质的进入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质或缺陷(氧空位等)少的氧化物半导体。因此，包含CAAC-OS的氧化物半导体的物理性质稳定。因此，包含CAAC-OS的氧化物半导体具有高耐热性及高可靠性。此外，CAAC-OS对制造工序中的高温度(所谓热积存；thermal budget)也很稳定。由此，通过在OS晶体管中使用CAAC-OS，可以扩大制造工序的自由度。
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。此外，nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-likeOS或非晶氧化物半导体没有差别。
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。a-like OS包含空洞或低密度区域。也就是说，a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。
氧化物半导体具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、nc-OS、CAAC-OS中的两种以上。
〈具有氧化物半导体的晶体管〉
接着，说明将上述氧化物半导体用于晶体管的情况。
通过将上述氧化物半导体用于晶体管，可以实现场效应迁移率高的晶体管。此外，可以实现可靠性高的晶体管。
非专利文献6公开了使用上述氧化物半导体的晶体管在非导通状态下的泄漏电流极低，具体而言，晶体管的每沟道宽度1μm的关态电流为yA/μm(10-24A/μm)等级(order)。例如，已公开了一种应用了使用氧化物半导体的晶体管的泄漏电流低这一特性的低功耗CPU等(参照非专利文献7)。
此外，还有利用使用氧化物半导体的晶体管的泄漏电流低这一特性将该晶体管应用于显示装置的报告(参照非专利文献8)。在显示装置中，显示图像在1秒间被切换几十次。每1秒钟的图像切换次数被称为“刷新频率”。此外，刷新频率有时被称为“驱动频率”。这样的人眼难以识别的高速画面切换被认为是导致眼睛疲劳的原因。于是，提出了降低显示装置的刷新频率以减少图像改写次数的技术。此外，刷新频率得到降低的驱动可以降低显示装置的功耗。将该驱动方法称为“空转停止(IDS)驱动”。
此外，优选将载流子密度低的氧化物半导体用于晶体管。在要降低氧化物半导体膜的载流子密度的情况下，可以降低氧化物半导体膜中的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。
此外，高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，因此有时具有较低的陷阱态密度。此外，可以用于本发明的一个方式的氧化物半导体的载流子密度可以在实施方式2所示的范围。
此外，被氧化物半导体的陷阱能级俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，在陷阱态密度高的氧化物半导体中形成有沟道形成区域的晶体管的电特性有时不稳定。
因此，为了使晶体管的电特性稳定，减少氧化物半导体中的杂质浓度是有效的。为了减少氧化物半导体中的杂质浓度，优选还减少附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
〈杂质〉
在此，说明氧化物半导体中的各杂质的影响。
在氧化物半导体包含第14族元素之一的硅或碳时，在氧化物半导体中形成缺陷能级。因此，将氧化物半导体中或氧化物半导体的界面附近的硅或碳的浓度(通过二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
此外，当氧化物半导体包含碱金属或碱土金属时，有时形成缺陷能级而形成载流子。因此，使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。由此，优选减少氧化物半导体中的碱金属或碱土金属的浓度。具体而言，使通过SIMS测得的氧化物半导体中的碱金属或碱土金属的浓度为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
当氧化物半导体包含氮时，容易产生作为载流子的电子，使载流子密度增高，而n型化。其结果是，在使用包含氮的氧化物半导体的晶体管容易具有常开启特性。因此，优选尽可能地减少该氧化物半导体中的氮，例如，利用SIMS测得的氧化物半导体中的氮浓度低于5×1019atoms/cm3，优选为5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下。
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。当氢进入该氧空位时，有时产生作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含氢的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体中的氢。具体而言，在氧化物半导体中，将利用SIMS测得的氢浓度设定为低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。
通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
CAAC结构及nc结构的发现有助于使用CAAC结构或具有nc结构的氧化物半导体的晶体管的电特性及可靠性的提高、制造工序的成本的降低以及处理量的提高。此外，已进行利用上述晶体管的泄漏电流低这一特性将该晶体管应用于显示装置及LSI的研究。
此外，本实施方式可以与本说明书所记载的其他实施方式适当地组合而实施。
[符号说明]
C2N：电容器、C11：电容器、C20：电容器、C21：电容器、D_1：声源信号、D_2：声源信号、D_3：声源信号、F1m：节点、F11：节点、F12：节点、F13：节点、F21：节点、F22：节点、F23：节点、O1m：节点、O11：节点、Q_1：输出信号、Q_2：输出信号、Q_3：输出信号、R2N：电阻器、R11：电阻器、R20：电阻器、R21：电阻器、S_1m：选择信号、S_11：选择信号、S_12：选择信号、S_13：选择信号、S_21：选择信号、S_22：选择信号、S_23：选择信号、S1：氧化物、t1：差异、t2：差异、V_11：电位、V_12：电位、V_13：电位、V_14：电位、V_15：电位、V_16：电位、V_17：电位、V_21：电位、V_22：电位、V_23：电位、V1：电位、V2：电位、V3：电位、W_1：选择信号、W_2：选择信号、W_3：选择信号、10：麦克风、10_N：麦克风、10_1：麦克风、10_2：麦克风、10_3：麦克风、10_4：麦克风、20：延时电路、20_N：延时电路、20_1：延时电路、20_2：延时电路、20_3：延时电路、21：选择电路、22：信号保持电路、23：选择电路、30：信号处理电路、100：半导体装置、101：晶体管、102：晶体管、103：晶体管、104：晶体管、110：运算放大器、120：智能手机、121：外壳、122：显示部、123：操作按钮、124：扬声器、125：声源、300：晶体管、311：衬底、313：半导体区域、314a：低电阻区域、314b：低电阻区域、315：绝缘体、316：导电体、320：绝缘体、322：绝缘体、324：绝缘体、326：绝缘体、328：导电体、330：导电体、350：绝缘体、352：绝缘体、354：绝缘体、356：导电体、360：绝缘体、362：绝缘体、364：绝缘体、366：导电体、370：绝缘体、372：绝缘体、374：绝缘体、376：导电体、380：绝缘体、382：绝缘体、384：绝缘体、386：导电体、500：晶体管、503：导电体、503a：导电体、503b：导电体、505：导电体、505a：导电体、505b：导电体、510：绝缘体、510A：晶体管、510B：晶体管、510C：晶体管、510D：晶体管、510E：晶体管、510F：晶体管、511：绝缘体、512：绝缘体、514：绝缘体、516：绝缘体、518：导电体、520：绝缘体、521：绝缘体、522：绝缘体、524：绝缘体、530：氧化物、530a：氧化物、530b：氧化物、530c：氧化物、531：区域、531a：区域、531b：区域、540a：导电体、540b：导电体、542：导电体、542a：导电体、542b：导电体、543：区域、543a：区域、543b：区域、544：绝缘体、545：绝缘体、546：导电体、546a：导电体、546b：导电体、547：导电体、547a：导电体、547b：导电体、548：导电体、550：绝缘体、552：金属氧化物、560：导电体、560a：导电体、560b：导电体、570：绝缘体、571：绝缘体、573：绝缘体、574：绝缘体、575：绝缘体、576：绝缘体、576a：绝缘体、576b：绝缘体、580：绝缘体、581：绝缘体、582：绝缘体、584：绝缘体、586：绝缘体、600：电容器、610：导电体、612：导电体、620：导电体、630：绝缘体、650：绝缘体

Claims (6)

1.一种半导体装置，包括：
第一选择电路；
多个信号保持电路；以及
第二选择电路，
其中，所述半导体装置被输入模拟信号，
所述第一选择电路具有在不同时间对所述模拟信号采样多次的功能，
所述第一选择电路将采样而取得的模拟电位输出到所述信号保持电路，
所述信号保持电路具有保持所述模拟电位的功能，
并且，所述第二选择电路在与对所述模拟信号采样的时间不同的时间输出所述信号保持电路所保持的所述模拟电位。
2.根据权利要求1所述的半导体装置，
其中所述信号保持电路包括晶体管及电容器，
并且所述晶体管在沟道形成区域中包含金属氧化物。
3.一种半导体装置，包括：
第一麦克风至第N麦克风，N为2以上的自然数；
第一延时电路至第N延时电路；以及
信号处理电路，
其中，所述第K麦克风，K为1以上且N以下的自然数，与所述第K延时电路电连接，
所述第K麦克风将第K声源信号输出到所述第K延时电路，
所述第K延时电路包括第一选择电路、多个信号保持电路及第二选择电路，
所述第K延时电路所包括的所述第一选择电路具有在不同时间对所述第K声源信号采样的功能，
所述第K延时电路所包括的所述第一选择电路将采样而取得的模拟电位输出到所述第K延时电路所包括的所述信号保持电路，
所述第K延时电路所包括的所述信号保持电路具有保持所述模拟电位的功能，
所述第K延时电路所包括的所述第二选择电路具有在与对所述模拟电位采样的时间不同的时间读出所述第K延时电路所包括的所述信号保持电路所保持的所述模拟电位的功能，
所述第K延时电路所包括的所述第二选择电路将读出所述模拟电位而取得的第K输出信号输出到所述信号处理电路，
并且，所述信号处理电路合并第一输出信号至第K输出信号。
4.根据权利要求3所述的半导体装置，
其中所述信号保持电路包括晶体管及电容器，
并且所述晶体管在沟道形成区域中包含金属氧化物。
5.一种半导体装置，包括：
第一麦克风至第N麦克风，N为2以上的自然数；
第一延时电路至第N-1延时电路；以及
信号处理电路，
其中，所述第K麦克风，K为1以上且N-1以下的自然数，与所述第K延时电路电连接，
所述第K麦克风将第K声源信号输出到所述第K延时电路，
所述第N麦克风将第N声源信号输出到所述信号处理电路，
所述第K延时电路包括第一选择电路、多个信号保持电路及第二选择电路，
所述第K延时电路所包括的所述第一选择电路具有在不同时间对所述第K声源信号采样的功能，
所述第K延时电路所包括的所述第一选择电路将采样而取得的模拟电位输出到所述第K延时电路所包括的所述信号保持电路，
所述第K延时电路所包括的所述信号保持电路具有保持所述模拟电位的功能，
所述第K延时电路所包括的所述第二选择电路具有在与对所述模拟电位采样的时间不同的时间读出所述第K延时电路所包括的所述信号保持电路所保持的所述模拟电位的功能，
所述第K延时电路所包括的所述第二选择电路将读出所述模拟电位而取得的第K输出信号输出到所述信号处理电路，
并且，所述信号处理电路合并第一输出信号至第K输出信号、第N声源信号。
6.根据权利要求5所述的半导体装置，
其中所述信号保持电路包括晶体管及电容器，
并且所述晶体管在沟道形成区域中包含金属氧化物。
CN201980066949.2A 2018-10-11 2019-10-02 声源分离装置、半导体装置及电子设备 Active CN112840669B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-192877 2018-10-11
JP2018192877 2018-10-11
PCT/IB2019/058364 WO2020075010A1 (ja) 2018-10-11 2019-10-02 音源分離装置、半導体装置、および、電子機器

Publications (2)

Publication Number Publication Date
CN112840669A true CN112840669A (zh) 2021-05-25
CN112840669B CN112840669B (zh) 2023-10-13

Family

ID=70164809

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980066949.2A Active CN112840669B (zh) 2018-10-11 2019-10-02 声源分离装置、半导体装置及电子设备

Country Status (5)

Country Link
US (1) US11689850B2 (zh)
JP (1) JP7464529B2 (zh)
KR (1) KR20210075106A (zh)
CN (1) CN112840669B (zh)
WO (1) WO2020075010A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102313858B1 (ko) 2021-08-25 2021-10-18 하이에어코리아 주식회사 선박용 배기가스 정화장치와 정화방법 및 이를 구비하는 선박

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010019516A1 (en) * 2000-02-23 2001-09-06 Yasuhiro Wake Speaker direction detection circuit and speaker direction detection method used in this circuit
US20120057396A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185321A (ja) 2000-12-11 2002-06-28 Nissin Electric Co Ltd 複数入力チャンネルの入力信号処理装置
JP4934968B2 (ja) 2005-02-09 2012-05-23 カシオ計算機株式会社 カメラ装置、カメラ制御プログラム及び記録音声制御方法
US9113240B2 (en) 2008-03-18 2015-08-18 Qualcomm Incorporated Speech enhancement using multiple microphones on multiple devices
TWI555128B (zh) 2010-08-06 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
WO2016185668A1 (ja) 2015-05-18 2016-11-24 パナソニックＩｐマネジメント株式会社 指向性制御システム及び音声出力制御方法
JP6447976B2 (ja) 2016-01-14 2019-01-09 パナソニックＩｐマネジメント株式会社 指向性制御システム及び音声出力制御方法
JP2017118180A (ja) 2015-12-21 2017-06-29 株式会社デンソー Ａ／ｄ変換装置
JP6634354B2 (ja) 2016-07-20 2020-01-22 ホシデン株式会社 緊急通報システム用ハンズフリー通話装置
US11510002B2 (en) 2018-08-31 2022-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010019516A1 (en) * 2000-02-23 2001-09-06 Yasuhiro Wake Speaker direction detection circuit and speaker direction detection method used in this circuit
US20120057396A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device

Also Published As

Publication number Publication date
JP7464529B2 (ja) 2024-04-09
CN112840669B (zh) 2023-10-13
WO2020075010A1 (ja) 2020-04-16
JPWO2020075010A1 (ja) 2021-11-04
US11689850B2 (en) 2023-06-27
US20210400382A1 (en) 2021-12-23
KR20210075106A (ko) 2021-06-22

Similar Documents

Publication Publication Date Title
JP7221215B2 (ja) 記憶装置
KR20210142695A (ko) 반도체 장치
CN113167821B (zh) 二次电池的异常检测装置以及半导体装置
CN112840669B (zh) 声源分离装置、半导体装置及电子设备
JP7337812B2 (ja) 半導体装置
CN113424445A (zh) 半导体装置及半导体装置的工作方法
JP2023026488A (ja) 半導体装置
JP7153118B2 (ja) 半導体装置
CN112889138A (zh) 单极性电平转移电路及半导体装置
CN114026787A (zh) 半导体装置、蓄电装置以及半导体装置的工作方法
CN113196666A (zh) 使用单极晶体管构成的逻辑电路以及半导体装置
CN111033620B (zh) 读出放大器、半导体装置及它们的工作方法以及电子设备
WO2019145814A1 (ja) 記憶装置、半導体装置、および電子機器
WO2021038390A1 (ja) 半導体装置、及びその動作方法
JP7467430B2 (ja) 記憶装置
JP7184480B2 (ja) 半導体装置
JP7163065B2 (ja) 半導体装置及び電子機器
US20220020683A1 (en) Semiconductor device
WO2020128676A1 (ja) 半導体装置、及びその動作方法、並びに電子機器
WO2018002757A1 (ja) トランジスタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant