CN112803924A - 压电器件和驱动信号发生器 - Google Patents
压电器件和驱动信号发生器 Download PDFInfo
- Publication number
- CN112803924A CN112803924A CN202110330056.3A CN202110330056A CN112803924A CN 112803924 A CN112803924 A CN 112803924A CN 202110330056 A CN202110330056 A CN 202110330056A CN 112803924 A CN112803924 A CN 112803924A
- Authority
- CN
- China
- Prior art keywords
- output
- square wave
- output square
- control word
- duty ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/017—Adjustment of width or dutycycle of pulses
Landscapes
- General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
Abstract
本发明提供一种压电器件和驱动信号发生器,驱动信号发生器包括:M路驱动信号发生单元,M为大于0的整数,其中,每路驱动信号发生单元均包括:N位加法器,用于对初始值为频率控制字的系统时钟进行累加,N为大于0的整数;翻转比较器,用于在N位加法器溢出后,进行取反操作,以得到第一输出方波;占空比调节模块,用于根据N位加法器的当前值确定对应周期内的输出信号,以调节占空比;信号输出模块,用于对第一输出方波进行取反,以获取第二输出方波,并分别根据每个周期内的占空比对第一输出方波和第二输出方波进行调整,以获得第一输出信号和第二输出信号。本发明的驱动信号发生器,便于调节任意路数驱动信号的参数,灵活性较好且简单方便。
Description
技术领域
本发明涉及压电器件技术领域,具体涉及一种驱动信号发生器和一种压电器件。
背景技术
压电器件驱动信号发生目前主要有两类方法,一是由模拟电路构成,二是由数字电路或程序来实现。相关技术中通过DDS(Direct Digital Synthesis,直接数字频率合成)原理自行设计电路或专有芯片来实现压电器件驱动信号发生,但是都需要波形数据表、数字模拟量转换器DAC(Digital to analog converter,数模转换器)、比较电路等环节,因此这类方法相对较为复杂,灵活性差,也需要更多的硬件资源或更复杂的程序。
发明内容
本发明为解决上述技术问题,提供了一种驱动信号发生器,便于调节任意路数驱动信号的参数,灵活性较好,且简单方便。
本发明采用的技术方案如下:
一种驱动信号发生器,包括:M路驱动信号发生单元,M为大于0的整数,其中,每路驱动信号发生单元均包括:N位加法器,用于对初始值为频率控制字的系统时钟进行累加,其中,N为大于0的整数;翻转比较器,用于在所述N位加法器溢出后,进行取反操作,以得到第一输出方波;占空比调节模块,用于根据所述N位加法器的当前值确定对应周期内的输出信号,以调节占空比;信号输出模块,用于对所述第一输出方波进行取反,以获取第二输出方波,并分别根据每个周期内的占空比对所述第一输出方波和所述第二输出方波进行调整,以获得第一输出信号和第二输出信号。
根据本发明的一个实施例,所述信号输出模块包括:非门模块,用于对所述第一输出方波进行取反,以获取第二输出方波;与门模块,用于分别对所述占空比调节模块输出的占空比与所述第一输出方波和所述第二输出方波进行与门操作。
根据本发明的一个实施例,所述第一输出方波和所述第二输出方波的周期和频率分别通过下述公式获得:
根据本发明的一个实施例,所述占空比调节模块根据所述N位加法器的当前值确定对应周期内的输出信号,以调节占空比,具体用于:当所述N位加法器的当前值大于频率控制字初始值与占空比控制字初始值之和,且小于频率溢出值与所述占空比控制字初始值之差时,该周期内输出信号为高电平信号;采用中心对称的方式调节该周期内输出信号为高电平信号的占空比。
根据本发明的一个实施例,采用下述公式获得占空比:
根据本发明的一个实施例,第2路至第M路驱动信号发生单元还分别包括:定时器,所述定时器与N位加法器相连,用于在延时预设时间后产生相位差,根据相位控制字初始值实现对相位进行调节。
根据本发明的一个实施例,通过下述公式获取相位:
本发明还提出了一种压电器件,包括上述的驱动信号发生器。
本发明的有益效果:
本发明通过设置多路信号发生单元,且每路产生的信号具有相同的频率和任意的占空比,以第一路信号发生单元作为基准,其他各路信号发生单元通过增加定时器,可以实现相位独立设置,便于调节任意路数驱动信号的参数,灵活性较好,且简单方便。
附图说明
图1为本发明实施例的驱动信号发生器的示意图;
图2为本发明一个实施例的半周期内占空比示意图;
图3为本发明一个实施例驱动信号发生器的输出信号示意图;
图4为本发明一个实施例驱动信号发生器的示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1为本发明实施例的驱动信号发生器的示意图。
如图1所示,本发明实施例的驱动信号发生器可包括:M路驱动信号发生单元,M为大于0的整数,其中,每路驱动信号发生单元均包括:N位加法器10、翻转比较器20、占空比调节模块30和信号输出模块40。
其中,N位加法器10用于对初始值为频率控制字的系统时钟进行累加,其中,N为大于0的整数。翻转比较器20用于在N位加法器溢出后,进行取反操作,以得到第一输出方波。占空比调节模块30用于根据N位加法器的当前值确定对应周期内的输出信号,以调节占空比。信号输出模块40用于对第一输出方波进行取反,以获取第二输出方波,并分别根据每个周期内的占空比对第一输出方波和第二输出方波进行调整,以获得第一输出信号和第二输出信号。
在本发明的一个实施例中,信号输出模块40可包括:非门模块,用于对第一输出方波进行取反,以获取第二输出方波;与门模块,用于分别对占空比调节模块输出的占空比与第一输出方波和第二输出方波进行与门操作。
其中,第一输出方波和第二输出方波的周期和频率分别通过下述公式获得:
具体而言,频率控制字为决定相应参数的设定值,均以时钟周期为单位,每路驱动
信号发生单元的工作原理均是相同的,下面以第一路为例进行说明,N位加法器以频率控制
字作为初始值,系统时钟频率不断累加,累加到2 N -1溢出后,给翻转比较器触发信
号,翻转比较器取反输出,不断重复以频率控制字为初始值的累加、溢出和取反过程,从而
形成第一输出方波,输出方波的周期为:
由于压电器件驱动电路为典型的H桥结构,这种电路结构的交叉桥臂驱动是互逆的逻辑,为适应这种驱动电路结构,需要生成逻辑相反的两路信号。因此,信号输出模块40采用非门模块对第一输出方波进行取反操作,以获得以第一输出方波逻辑相反的第二输出方波,用于驱动功率放大电路的两组桥臂。并且由上述公式可知,通过改变频率控制字的初始值大小,可以对频率的调节。
根据本发明的一个实施例,占空比调节模块根据N位加法器的当前值确定对应周期内的输出信号,以调节占空比,具体用于:当N位加法器的当前值大于频率控制字初始值与占空比控制字初始值之和,且小于频率溢出值与占空比控制字初始值之差时,该周期内输出信号为高电平信号;采用中心对称的方式调节该周期内输出信号为高电平信号的占空比。
进一步地,根据本发明的一个实施例,采用下述公式获得占空比:
具体而言,占空比调节模块30负责调节每个周期中有效输出的宽度,从而改变占
空比。采用中心对称的方式调节占空比,即保留一个电平的中心部位输出,推迟方波信号进
入上升沿和提前进入下降沿,这样的好处是同时也起到了死区设置的功能,避免了H桥两个
桥臂同时导通导致短路。占空比调节模块30的实现原理是对N位加法器的当前值(设为TX)
进行判断,N位加法器内的频率控制字初始值为,其值是从到2 N -1之间变化,图2为
输出高电平半周期的示意图,占空比调节模块30对N位加法器内的当前值X进行判断,其中,
当时,输出高电平信号,信号输出模块40对输出的高电平
分别与第一输出方波和第二输出方波进行逻辑与操作,从而使得输出的信号按占空比的比
例在中心部位输出高电平,如图3所示,从而能够实现任意占空比的调节。
根据本发明的一个实施例,如图4所示,第2路至第M路驱动信号发生单元还分别包括:定时器,定时器与N位加法器相连,用于在延时预设时间后产生相位差,根据相位控制字初始值实现对相位进行调节。
进一步地,根据本发明的一个实施例,通过下述公式获取相位:
具体而言,第2路驱动信号发生单元至M路驱动信号发生单元是在第1路驱动信号
发生单元的基础之上增加了相位控制功能,其他功能和第1路驱动信号发生单元一样,以第
2路驱动信号发生单元为例说明如何实现相位调节。第2路驱动信号发生单元相对第1路驱
动信号发生单元的相位调节,本质上都可换算为两者之间的时间差,因此可以通过不同的
延时来产生相位差:延时时间达到后,第2路驱动信号发生单元开始和第1路驱动信号发生
单元相同的周期性信号产生,则两者就会相差一定的相位差。设定时器也以系统时钟周期T
为单位,相位控制字初始值可以是时钟周期的个数,则和相位P(单位度)的关系为。由此,每一路信号的输出具有独立的输出通道,且每路驱
动信号的相位均可以独立设置,由每一路的相位控制字决定,从而可以实现同时输出不同
相位的驱动信号。
由上述可知,各路驱动信号发生单元是独立计算的,每一路的输出信号的输出频率相同,占空比可根据实际情况任意调整,相位可根据相位控制字决定,实现同时输出不同相位的驱动信号。在实际应用中,如果选用具有并行处理能力的器件来实现会有更好的效果,因此首选采用复杂可编程逻辑器件或现场可编程门阵列通过硬件描述语言编程来实现,或者基于本发明的方法设计专用集成电路,另外如果采用单片机等处理器实现的话,需要该处理器具有高的主频能力。
综上所述,本发明通过设置多路信号发生单元,且每路产生的信号具有相同的频率和任意的占空比,以第一路信号发生单元作为基准,其他各路信号发生单元通过增加定时器,可以实现相位独立设置,便于调节任意路数驱动信号的参数,灵活性较好,且简单方便。
对应上述实施例,本发明还提出了一种压电器件,包括上述的驱动信号发生器。
本发明的压电器件,通过上述的驱动信号发生器,便于调节任意路数驱动信号的参数,灵活性较好,且简单方便。
在本发明的描述中,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必针对相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (8)
1.一种驱动信号发生器,其特征在于,包括:M路驱动信号发生单元,M为大于0的整数,其中,每路驱动信号发生单元均包括:
N位加法器,用于对初始值为频率控制字的系统时钟进行累加,其中,N为大于0的整数;
翻转比较器,用于在所述N位加法器溢出后,进行取反操作,以得到第一输出方波;
占空比调节模块,用于根据所述N位加法器的当前值确定对应周期内的输出信号,以调节占空比;
信号输出模块,用于对所述第一输出方波进行取反,以获取第二输出方波,并分别根据每个周期内的占空比对所述第一输出方波和所述第二输出方波进行调整,以获得第一输出信号和第二输出信号。
2.根据权利要求1所述的驱动信号发生器,其特征在于,所述信号输出模块包括:
非门模块,用于对所述第一输出方波进行取反,以获取第二输出方波;
与门模块,用于分别对所述占空比调节模块输出的占空比与所述第一输出方波和所述第二输出方波进行与门操作。
4.根据权利要求1所述的驱动信号发生器,其特征在于,所述占空比调节模块根据所述N位加法器的当前值确定对应周期内的输出信号,以调节占空比,具体包括:
当所述N位加法器的当前值大于频率控制字初始值与占空比控制字初始值之和,且小于频率溢出值与所述占空比控制字初始值之差时,该周期内输出信号为高电平信号;
采用中心对称的方式调节该周期内输出信号为高电平信号的占空比。
6.根据权利要求1所述的驱动信号发生器,其特征在于,第2路至第M路驱动信号发生单元还分别包括:
定时器,所述定时器与N位加法器相连,用于在延时预设时间后产生相位差,根据相位控制字初始值实现对相位进行调节。
8.一种压电器件,其特征在于,包括根据权利要求1-7中任一项所述的驱动信号发生器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110330056.3A CN112803924A (zh) | 2021-03-29 | 2021-03-29 | 压电器件和驱动信号发生器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110330056.3A CN112803924A (zh) | 2021-03-29 | 2021-03-29 | 压电器件和驱动信号发生器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112803924A true CN112803924A (zh) | 2021-05-14 |
Family
ID=75815795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110330056.3A Pending CN112803924A (zh) | 2021-03-29 | 2021-03-29 | 压电器件和驱动信号发生器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112803924A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1364340A (zh) * | 1999-07-21 | 2002-08-14 | 西门子公司 | 时钟信号发生器 |
CN101106371A (zh) * | 2007-06-19 | 2008-01-16 | 河南科技大学 | 对称pwm控制信号发生器 |
CN102904550A (zh) * | 2012-09-26 | 2013-01-30 | 北京工业大学 | 基于ad9959的多通道同步波形发生器 |
CN103095260A (zh) * | 2013-01-11 | 2013-05-08 | 河南科技大学 | 两相对称pwm信号发生器及两相正弦信号生成单元 |
CN107147375A (zh) * | 2016-03-01 | 2017-09-08 | 成都锐成芯微科技股份有限公司 | 占空比矫正电路 |
-
2021
- 2021-03-29 CN CN202110330056.3A patent/CN112803924A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1364340A (zh) * | 1999-07-21 | 2002-08-14 | 西门子公司 | 时钟信号发生器 |
CN101106371A (zh) * | 2007-06-19 | 2008-01-16 | 河南科技大学 | 对称pwm控制信号发生器 |
CN102904550A (zh) * | 2012-09-26 | 2013-01-30 | 北京工业大学 | 基于ad9959的多通道同步波形发生器 |
CN103095260A (zh) * | 2013-01-11 | 2013-05-08 | 河南科技大学 | 两相对称pwm信号发生器及两相正弦信号生成单元 |
CN107147375A (zh) * | 2016-03-01 | 2017-09-08 | 成都锐成芯微科技股份有限公司 | 占空比矫正电路 |
Non-Patent Citations (2)
Title |
---|
李超等: "一种DDS任意波形发生器的ROM优化方法", 《电子技术应用》 * |
邓岳平: "基于FPGA的任意波形发生器硬件系统设计与实现", 《中国优秀硕士学位论文数据库(电子期刊)》 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6380783B1 (en) | Cyclic phase signal generation from a single clock source using current phase interpolation | |
EP0656688B1 (en) | Clock generating circuit generating a plurality of non-overlapping clock signals | |
US9973178B1 (en) | Method and apparatus for clock frequency multiplier | |
KR20040015383A (ko) | 아날로그 fir 필터 | |
CN110995207A (zh) | 一种高斯脉冲信号发生器及信号发生方法 | |
US7188131B2 (en) | Random number generator | |
WO2019111585A1 (ja) | 半導体装置、半導体装置の制御方法、および半導体装置の制御回路 | |
TWI376099B (en) | Spread spectrum clock signal generator | |
JP2006166049A (ja) | スペクトラム拡散クロック発生装置 | |
JP6111761B2 (ja) | 電力変換装置 | |
CN112803924A (zh) | 压电器件和驱动信号发生器 | |
EP1576732A2 (en) | A sawtooth wave generating apparatus, a method of generating sawtooth wave, a constant current circuit, and a method of adjusting amount of current from the same | |
US7061293B2 (en) | Spread spectrum clock generating circuit | |
JP2006527569A (ja) | 高分解能pwm発生器又はディジタル制御発振器 | |
US7282970B2 (en) | Device and method for generating one-shot bipolar waveform | |
JPH02130019A (ja) | 電圧制御型遅延回路 | |
JP2685038B2 (ja) | クロック間ディレイ生成回路 | |
JP2006004293A (ja) | Smd任意逓倍回路 | |
JP2664958B2 (ja) | クロックデューティ調整回路 | |
SU830645A1 (ru) | Преобразователь частоты следовани иМпульСОВ B НАпР жЕНиЕ пОСТО ННОгОТОКА | |
JPH02228810A (ja) | 逓倍回路 | |
RU1777219C (ru) | Способ управлени вентильным преобразователем с широтно-кодовым регулированием | |
JP2531590B2 (ja) | Pwm信号の発生方法 | |
JPH0366848B2 (zh) | ||
JP2775821B2 (ja) | インバータのオンディレイ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210514 |