CN107147375A - 占空比矫正电路 - Google Patents
占空比矫正电路 Download PDFInfo
- Publication number
- CN107147375A CN107147375A CN201610114787.3A CN201610114787A CN107147375A CN 107147375 A CN107147375 A CN 107147375A CN 201610114787 A CN201610114787 A CN 201610114787A CN 107147375 A CN107147375 A CN 107147375A
- Authority
- CN
- China
- Prior art keywords
- fet
- phase
- input
- interpolation device
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 5
- 230000000694 effects Effects 0.000 claims description 11
- 230000005669 field effect Effects 0.000 claims description 2
- 101100297738 Danio rerio plekho1a gene Proteins 0.000 description 7
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 7
- 101150110971 CIN7 gene Proteins 0.000 description 6
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 6
- 101150110298 INV1 gene Proteins 0.000 description 6
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 6
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 6
- 101150070189 CIN3 gene Proteins 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/017—Adjustment of width or dutycycle of pulses
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
本发明公开了一种占空比矫正电路，包括第一信号输入端、输入信号与第一信号输入端输入的信号反相的第二信号输入端、与第一信号输入端相连的第一反相器、与第一信号输入端相连的第一相位插值器、与第二信号输入端相连的第二反相器、与第二信号输入端相连的第二相位插值器、与第一相位插值器相连的第一电容、与第一相位插值器相连的第三反相器、与第二相位插值器相连的第二电容、与第二相位插值器相连的第四反相器、与第三反相器相连的第一信号输出端及与第四反相器相连的第二信号输出端，第一相位插值器与第二相位插值器调整高次谐波的相位，并通过第三反相器与第四反相器放大到满摆幅。本发明避免了环路稳定性和环路补偿的问题。
Description
技术领域
本发明涉及集成电路领域，特别是涉及一种用于矫正差分振荡器的输出信号占空比的占空比矫正电路。
背景技术
在振荡器的设计中，振荡器的输出信号在不同的频率下占空比不同，在对输出信号占空比要求比较严格时，通常会在振荡器的输出端设置一个占空比矫正电路。
现有的占空比矫正电路，往往先将振荡器的输出信号进行滤波，得到直流电平信号，再将该直流电平信号与电源电压的1/2进行误差放大，得到控制信号，来调整充电或放电的等效阻抗，进而调整信号上升或下降的时间，从而调整占空比。
在信号频率相对比较低时，直流电平信号的滤波电容通常很大，且有小的纹波，这个纹波会引入抖动；且其中的误差放大器在生产过程中总是存在失调，会导致占空比不能达到要求，且电路比较复杂，需要较长的稳定时间。
发明内容
本发明的目的在于克服现有技术的不足，提供一种用于矫正差分振荡器的输出信号占空比的占空比矫正电路，利用相位插值原理，在使用较少的器件的情况下能够实现占空比的矫正，且不存在反馈环路，从而避免了环路稳定性和环路补偿的问题。
本发明的目的是通过以下技术方案来实现的：一种占空比矫正电路，用于矫正差分振荡器的输出信号，所述占空比矫正电路包括第一信号输入端、输入信号与所述第一信号输入端输入的信号反相的第二信号输入端、与第一信号输入端相连的第一反相器、与第一信号输入端相连的第一相位插值器、与第二信号输入端相连的第二反相器、与第二信号输入端相连的第二相位插值器、与第一相位插值器相连的第一电容、与第一相位插值器相连的第三反相器、与第二相位插值器相连的第二电容、与第二相位插值器相连的第四反相器、与第三反相器相连的第一信号输出端及与第四反相器相连的第二信号输出端，所述第一相位插值器与所述第二相位插值器调整高次谐波的相位，并通过所述第三反相器与所述第四反相器放大到满摆幅。
所述第一信号输入端与所述第一反相器的输入端相连，并与所述第一相位插值器的输入端相连，所述第一反相器的输出端与所述第二相位插值器的输入端相连，所述第二信号输入端与所述第二反相器的输入端相连，并与所述第二相位插值器的输入端相连，所述第二反相器的输出端与所述第一相位插值器的输入端相连，所述第一相位插值器的输出端与所述第一电容的一端及所述第三反相器的输入端相连，所述第一电容的另一端接地，所述第三反相器的输出端与所述第一信号输出端相连，所述第二相位插值器的输出端与所述第二电容的一端及所述第四反相器的输入端相连，所述第二电容的另一端接地，所述第四反相器的输出端与所述第二信号输出端相连。
所述第一相位插值器包括第一加法器阻抗控制电路及第二加法器阻抗控制电路，所述第二相位插值器包括第三加法器阻抗控制电路及第四加法器阻抗控制电路，且所述四个加法器阻抗控制电路具有相同的电路结构。
所述每一加法器阻抗控制电路包括第一电阻、第二电阻、与第一电阻相连的第一场效应管及与第一场效应管及第二电阻相连的第二场效应管。
所述第一场效应管为P型场效应管，所述第二场效应管为N型场效应管，所述第一场效应管的栅极与所述第二场效应管的栅极相连，为所述加法器阻抗控制电路的输入端，共同连接对应的相位插值器的输入端，所述第一场效应管的源级与所述第一电阻的一端相连，所述第一场效应管的漏极与所述第二场效应管的漏极相连，所述第二场效应管的源级与所述第二电阻的一端相连，所述第一场效应管与所述第二场效应管的漏极为所述加法器阻抗控制电路的输出端，共同连接对应的相位插值器的输出端，所述第一电阻的另一端连接电源，所述第二电阻的另一端接地。
所述每一加法器阻抗控制电路包括第三电阻、与所述第三电阻相连的第四电阻、与所述第三电阻相连的第三场效应管及与所述第四电阻相连的第四场效应管。
所述第三场效应管为P型场效应管，所述第四场效应管为N型场效应管，所述第三场效应管的栅极与所述第四场效应管的栅极相连，为所述加法器阻抗控制电路的输入端，共同连接对应的相位插值器的输入端，所述第三场效应管的源级连接电源，其漏极与所述第三电阻的一端相连，所述第四场效应管的源级接地，其漏极与所述第四电阻的一端相连，所述第三电阻的另一端与所述第四电阻的另一端相连，为所述加法器阻抗控制电路的输出端，共同连接对应的相位插值器的输出端。
所述每一加法器阻抗控制电路包括第五场效应管、与所述第五场效应管相连的第六场效应管及与所述第五场效应管及所述第六场效应管相连的第五电阻。
所述第五场效应管为P型场效应管，所述第六场效应管为N型场效应管，所述第五场效应管的栅极与所述第六场效应管的栅极相连，为所述加法器阻抗控制电路的输入端，共同连接对应的相位插值器的输入端，所述第五场效应管的源级连接电源，其漏极与所述第五电阻的一端及所述第六场效应管的漏极相连，所述第六场效应管的源级接地，所述第五电阻的另一端为所述加法器阻抗控制电路的输出端，连接对应的相位插值器的输出端。
本发明的有益效果是：利用相位插值原理，在使用较少的器件的情况下能够实现占空比的矫正，且不存在反馈环路，从而避免了环路稳定性和环路补偿的问题。
附图说明
图1为本发明占空比矫正电路的电路架构图；
图2为本发明占空比矫正电路中加法器阻抗控制电路第一实施方式的具体电路结构图；
图3为本发明占空比矫正电路中加法器阻抗控制电路第二实施方式的具体电路结构图；
图4为本发明占空比矫正电路中加法器阻抗控制电路第三实施方式的具体电路结构图；
图5为本发明占空比矫正电路的波形示意图。
具体实施方式
下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。
如图1所示，本发明占空比矫正电路包括第一信号输入端ckip、第二信号输入端ckin、与第一信号输入端ckip相连的第一反相器INV1及第一相位插值器、与第二信号输入端ckin相连的第二反相器INV2及第二相位插值器、与第一相位插值器相连的第一电容C1及第三反相器INV3、与第二相位插值器相连的第二电容C2及第四反相器INV4、与第三反相器INV3相连的第一信号输出端ckop及与第四反相器INV4相连的第二信号输出端ckon。
在本发明中，第一信号输入端ckip与第二信号输入端ckin输入的两信号分别来自差分振荡器的差分输出信号，且该两信号存在180度相位差。第一反相器INV1与第二反相器INV2用于对输入的信号提供反相位的功能，第一相位插值器与第二相位插值器用于对高次谐波的相位进行调整，第一电容C1与第二电容C2分别对高次谐波进行抑制，第三反相器INV3与第四反相器INV4用于将对应的相位插值器输出的信号放大到满摆幅。
本发明占空比矫正电路的具体电路连接关系如下：第一信号输入端ckip与第一反相器INV1的输入端相连，并与第一相位插值器的输入端相连，第一反相器INV1的输出端与第二相位插值器的输入端相连；第二信号输入端ckin与第二反相器INV2的输入端相连，并与第二相位插值器的输入端相连，第二反相器INV2的输出端与第一相位插值器的输入端相连；第一相位插值器的输出端与第一电容C1的一端及第三反相器INV3的输入端相连，第一电容C1的另一端接地，第三反相器INV3的输出端与第一信号输出端ckop相连；第二相位插值器的输出端与第二电容C2的一端及第四反相器INV3的输入端相连，第二电容C2的另一端接地，第四反相器INV4的输出端与第二信号输出端ckon相连。
在本发明中，第一相位插值器包括第一加法器阻抗控制电路INVR1及第二加法器阻抗控制电路INVR2，第二相位插值器包括第三加法器阻抗控制电路INVR3及第四加法器阻抗控制电路INVR4，且该四个加法器阻抗控制电路具有相同的电路结构。每一加法器阻抗控制电路均可由以下三种电路来实现。
如图2所示，图2为本发明占空比矫正电路中加法器阻抗控制电路第一实施方式的具体电路结构图。其包括第一电阻R1、第二电阻R2、第一场效应管PM1及第二场效应管NM1，其中，在本实施例中，第一场效应管PM1为P型场效应管，第二场效应管NM1为N型场效应管，在其他实施例中，上述场效应管可以为其他结构可以实现相同功能的元器件，并不限于此。第一场效应管PM1的栅极与第二场效应管NM1的栅极相连，为加法器阻抗控制电路的输入端，共同连接相位插值器的输入端，第一场效应管PM1的源级与第一电阻R1的一端相连，第一场效应管PM1的漏极与第二场效应管NM1的漏极相连，第二场效应管NM1的源级与第二电阻R2的一端相连，第一场效应管PM1与第二场效应管NM1的漏极为加法器阻抗控制电路的输出端，共同连接相位插值器的输出端，第一电阻R1的另一端连接电源，第二电阻R2的另一端接地。
如图3所示，图3为本发明占空比矫正电路中加法器阻抗控制电路第二实施方式的具体电路结构图。其包括第三电阻R3、第四电阻R4、第三场效应管PM2及第四场效应管NM2，其中，在本实施例中，第三场效应管PM2为P型场效应管，第四场效应管NM2为N型场效应管，在其他实施例中，上述场效应管可以为其他结构可以实现相同功能的元器件，并不限于此。第三场效应管PM2的栅极与第四场效应管NM2的栅极相连，为加法器阻抗控制电路的输入端，共同连接相位插值器的输入端，第三场效应管PM2的源级连接电源，其漏极与第三电阻R3的一端相连，第四场效应管NM2的源级接地，其漏极与第四电阻R4的一端相连，第三电阻R3的另一端与第四电阻R4的另一端相连，为加法器阻抗控制电路的输出端，共同连接相位插值器的输出端。
如图4所示，图4为本发明占空比矫正电路中加法器阻抗控制电路第三实施方式的具体电路结构图。其包括第五场效应管PM3、第六场效应管NM3及第五电阻R5，其中，在本实施例中，第五场效应管PM3为P型场效应管，第六场效应管NM3为N型场效应管，在其他实施例中，上述场效应管可以为其他结构可以实现相同功能的元器件，并不限于此。第五场效应管PM3的栅极与第六场效应管NM3的栅极相连，为加法器阻抗控制电路的输入端，共同连接相位插值器的输入端，第五场效应管PM3的源级连接电源，其漏极与第五电阻R5的一端及第六场效应管NM3的漏极相连，第六场效应管NM3的源级接地，第五电阻R5的另一端为加法器阻抗控制电路的输出端，连接相位插值器的输出端。
本发明占空比矫正电路的工作原理如下：
差分振荡器输出差分信号至占空比矫正电路，占空比矫正电路的第一信号输入端ckip与第二信号输入端ckin接收分别来自差分振荡器的差分输出信号，且该两信号存在180度相位差。第一信号输入端ckip输入信号至第一反相器INV1与第一相位插值器，第二信号输入端ckin输入信号至第二反相器INV2与第二相位插值器，第一反相器INV1与第二反相器INV2对接收的信号进行反相位，并分别输出至第二相位插值器及第一相位插值器。第一相位插值器与第二相位插值器分别由两个加法器阻抗控制电路组成，通过电阻相加的原理实现相位插值器的功能，对接收到的高次谐波进行调整，达到相位矫正的目的。第一相位插值器与第二相位插值器的输出信号分别通过第一电容C1与第二电容C2来实现对高次谐波的抑制，第三反相器INV3与第四反相器INV4分别将第一相位插值器与第二相位插值器输出的信号放大到满摆幅，通过第一信号输出端ckop及第二信号输出端ckon输出，且使得第一信号输出端ckop及第二信号输出端ckon输出的差分信号的占空比为50％。
同时参阅图5所示，图5为本发明占空比矫正电路的波形示意图。其包括第一信号输入端ckip、第二信号输入端ckin、第一信号输出端ckop、第二信号输出端ckon及图2中所示的四个节点node1、node2、node3、node4处的波形。从图中可以看出，本发明占空比矫正电路输出的差分信号的占空比被调整为50％。
综上所述，本发明占空比矫正电路利用相位插值原理，在使用较少的器件的情况下能够实现占空比的矫正，且不存在反馈环路，从而避免了环路稳定性和环路补偿的问题。
Claims (9)
1.一种占空比矫正电路，用于矫正差分振荡器的输出信号，其特征在于：所述占空比矫正电路包括第一信号输入端、输入信号与所述第一信号输入端输入的信号反相的第二信号输入端、与第一信号输入端相连的第一反相器、与第一信号输入端相连的第一相位插值器、与第二信号输入端相连的第二反相器、与第二信号输入端相连的第二相位插值器、与第一相位插值器相连的第一电容、与第一相位插值器相连的第三反相器、与第二相位插值器相连的第二电容、与第二相位插值器相连的第四反相器、与第三反相器相连的第一信号输出端及与第四反相器相连的第二信号输出端，所述第一相位插值器与所述第二相位插值器调整高次谐波的相位，并通过所述第三反相器与所述第四反相器放大到满摆幅。
2.根据权利要求1所述的占空比矫正电路，其特征在于：所述第一信号输入端与所述第一反相器的输入端相连，并与所述第一相位插值器的输入端相连，所述第一反相器的输出端与所述第二相位插值器的输入端相连，所述第二信号输入端与所述第二反相器的输入端相连，并与所述第二相位插值器的输入端相连，所述第二反相器的输出端与所述第一相位插值器的输入端相连，所述第一相位插值器的输出端与所述第一电容的一端及所述第三反相器的输入端相连，所述第一电容的另一端接地，所述第三反相器的输出端与所述第一信号输出端相连，所述第二相位插值器的输出端与所述第二电容的一端及所述第四反相器的输入端相连，所述第二电容的另一端接地，所述第四反相器的输出端与所述第二信号输出端相连。
3.根据权利要求2所述的占空比矫正电路，其特征在于：所述第一相位插值器包括第一加法器阻抗控制电路及第二加法器阻抗控制电路，所述第二相位插值器包括第三加法器阻抗控制电路及第四加法器阻抗控制电路，且所述四个加法器阻抗控制电路具有相同的电路结构。
4.根据权利要求3所述的占空比矫正电路，其特征在于：所述每一加法器阻抗控制电路包括第一电阻、第二电阻、与第一电阻相连的第一场效应管及与第一场效应管及第二电阻相连的第二场效应管。
5.根据权利要求4所述的占空比矫正电路，其特征在于：所述第一场效应管为P型场效应管，所述第二场效应管为N型场效应管，所述第一场效应管的栅极与所述第二场效应管的栅极相连，为所述加法器阻抗控制电路的输入端，共同连接对应的相位插值器的输入端，所述第一场效应管的源级与所述第一电阻的一端相连，所述第一场效应管的漏极与所述第二场效应管的漏极相连，所述第二场效应管的源级与所述第二电阻的一端相连，所述第一场效应管与所述第二场效应管的漏极为所述加法器阻抗控制电路的输出端，共同连接对应的相位插值器的输出端，所述第一电阻的另一端连接电源，所述第二电阻的另一端接地。
6.根据权利要求3所述的占空比矫正电路，其特征在于：所述每一加法器阻抗控制电路包括第三电阻、与所述第三电阻相连的第四电阻、与所述第三电阻相连的第三场效应管及与所述第四电阻相连的第四场效应管。
7.根据权利要求6所述的占空比矫正电路，其特征在于：所述第三场效应管为P型场效应管，所述第四场效应管为N型场效应管，所述第三场效应管的栅极与所述第四场效应管的栅极相连，为所述加法器阻抗控制电路的输入端，共同连接对应的相位插值器的输入端，所述第三场效应管的源级连接电源，其漏极与所述第三电阻的一端相连，所述第四场效应管的源级接地，其漏极与所述第四电阻的一端相连，所述第三电阻的另一端与所述第四电阻的另一端相连，为所述加法器阻抗控制电路的输出端，共同连接对应的相位插值器的输出端。
8.根据权利要求3所述的占空比矫正电路，其特征在于：所述每一加法器阻抗控制电路包括第五场效应管、与所述第五场效应管相连的第六场效应管及与所述第五场效应管及所述第六场效应管相连的第五电阻。
9.根据权利要求8所述的占空比矫正电路，其特征在于：所述第五场效应管为P型场效应管，所述第六场效应管为N型场效应管，所述第五场效应管的栅极与所述第六场效应管的栅极相连，为所述加法器阻抗控制电路的输入端，共同连接对应的相位插值器的输入端，所述第五场效应管的源级连接电源，其漏极与所述第五电阻的一端及所述第六场效应管的漏极相连，所述第六场效应管的源级接地，所述第五电阻的另一端为所述加法器阻抗控制电路的输出端，连接对应的相位插值器的输出端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610114787.3A CN107147375A (zh) | 2016-03-01 | 2016-03-01 | 占空比矫正电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610114787.3A CN107147375A (zh) | 2016-03-01 | 2016-03-01 | 占空比矫正电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107147375A true CN107147375A (zh) | 2017-09-08 |
Family
ID=59783031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610114787.3A Pending CN107147375A (zh) | 2016-03-01 | 2016-03-01 | 占空比矫正电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107147375A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111262560A (zh) * | 2020-03-20 | 2020-06-09 | 联芸科技（杭州）有限公司 | 占空比校准电路及电子系统 |
| CN112803924A (zh) * | 2021-03-29 | 2021-05-14 | 常州工学院 | 压电器件和驱动信号发生器 |
| EP3855621A4 (en) * | 2019-11-22 | 2021-08-18 | Shenzhen Goodix Technology Co., Ltd. | WORK CYCLE CORRECTION |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5317202A (en) * | 1992-05-28 | 1994-05-31 | Intel Corporation | Delay line loop for 1X on-chip clock generation with zero skew and 50% duty cycle |
| US20020113637A1 (en) * | 2001-02-22 | 2002-08-22 | Chen-Chih Huang | Phase-interpolation circuit and a phase-interpolation signal generating device applying the same |
| CN1507156A (zh) * | 2002-12-06 | 2004-06-23 | ���µ�����ҵ��ʽ���� | 占空比校正电路 |
| CN101557213A (zh) * | 2009-03-27 | 2009-10-14 | 华为技术有限公司 | 延迟单元、环形振荡器及pll电路 |
| CN102361453A (zh) * | 2011-08-15 | 2012-02-22 | 中国电子科技集团公司第二十四研究所 | 用于锁相环的高速占空比调节和双端转单端电路 |
| CN102638246A (zh) * | 2012-04-25 | 2012-08-15 | 上海宏力半导体制造有限公司 | 占空比调整电路 |
| CN102761319A (zh) * | 2012-04-27 | 2012-10-31 | 北京时代民芯科技有限公司 | 一种具有占空比稳定和相位校准的时钟电路 |
| US8384458B1 (en) * | 2011-09-20 | 2013-02-26 | Sunplus Technology Co., Ltd. | Phase interpolation circuit |
| JP2014027349A (ja) * | 2012-07-24 | 2014-02-06 | Fujitsu Ltd | デューティ補正回路、及び、情報処理装置 |
| CN104113303A (zh) * | 2014-02-26 | 2014-10-22 | 西安电子科技大学 | 50%占空比时钟产生电路 |
| CN205385462U (zh) * | 2016-03-01 | 2016-07-13 | 成都锐成芯微科技有限责任公司 | 占空比矫正电路 |
-
2016
- 2016-03-01 CN CN201610114787.3A patent/CN107147375A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5317202A (en) * | 1992-05-28 | 1994-05-31 | Intel Corporation | Delay line loop for 1X on-chip clock generation with zero skew and 50% duty cycle |
| US20020113637A1 (en) * | 2001-02-22 | 2002-08-22 | Chen-Chih Huang | Phase-interpolation circuit and a phase-interpolation signal generating device applying the same |
| CN1507156A (zh) * | 2002-12-06 | 2004-06-23 | ���µ�����ҵ��ʽ���� | 占空比校正电路 |
| CN101557213A (zh) * | 2009-03-27 | 2009-10-14 | 华为技术有限公司 | 延迟单元、环形振荡器及pll电路 |
| CN102361453A (zh) * | 2011-08-15 | 2012-02-22 | 中国电子科技集团公司第二十四研究所 | 用于锁相环的高速占空比调节和双端转单端电路 |
| US8384458B1 (en) * | 2011-09-20 | 2013-02-26 | Sunplus Technology Co., Ltd. | Phase interpolation circuit |
| CN102638246A (zh) * | 2012-04-25 | 2012-08-15 | 上海宏力半导体制造有限公司 | 占空比调整电路 |
| CN102761319A (zh) * | 2012-04-27 | 2012-10-31 | 北京时代民芯科技有限公司 | 一种具有占空比稳定和相位校准的时钟电路 |
| JP2014027349A (ja) * | 2012-07-24 | 2014-02-06 | Fujitsu Ltd | デューティ補正回路、及び、情報処理装置 |
| CN104113303A (zh) * | 2014-02-26 | 2014-10-22 | 西安电子科技大学 | 50%占空比时钟产生电路 |
| CN205385462U (zh) * | 2016-03-01 | 2016-07-13 | 成都锐成芯微科技有限责任公司 | 占空比矫正电路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3855621A4 (en) * | 2019-11-22 | 2021-08-18 | Shenzhen Goodix Technology Co., Ltd. | WORK CYCLE CORRECTION |
| US11115014B2 (en) | 2019-11-22 | 2021-09-07 | Shenzhen GOODIX Technology Co., Ltd. | Duty cycle correction circuit |
| CN111262560A (zh) * | 2020-03-20 | 2020-06-09 | 联芸科技（杭州）有限公司 | 占空比校准电路及电子系统 |
| CN112803924A (zh) * | 2021-03-29 | 2021-05-14 | 常州工学院 | 压电器件和驱动信号发生器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105406829B (zh) | 一种增益连续可调的可变增益放大器 | |
| CN107147375A (zh) | 占空比矫正电路 | |
| CN204595077U (zh) | 一种带相位补偿的过零检测电路 | |
| WO2017088241A1 (zh) | 一种缓冲电路 | |
| CN104270147B (zh) | 一种环形振荡器 | |
| US20150214932A1 (en) | Duty ratio correction circuit and phase synchronization circuit | |
| US9843292B2 (en) | Method and apparatus for maintaining DC bias | |
| CN205385462U (zh) | 占空比矫正电路 | |
| CN102361446B (zh) | 一种三角波振荡电路 | |
| US10511236B2 (en) | Piezoelectric device drive circuit and suction apparatus | |
| US20190081595A1 (en) | Voltage waveform shaping oscillator | |
| CN211296713U (zh) | 一种包含变压器耦合除三分频的宽带注入锁定除四分频器 | |
| CN107332523A (zh) | 一种抑制频率牵引效应的功率放大器 | |
| CN106655270A (zh) | 抑制三相lcl型并网变换器整流启动冲击电流的控制方法 | |
| CN105356859A (zh) | 一种自检测噪声滤波电路 | |
| TWI513177B (zh) | 倍頻器以及訊號倍頻方法 | |
| CN109756211A (zh) | 一种窄脉冲延时电路 | |
| CN108847843A (zh) | 一种基于电阻增强型前馈的正交环形振荡器 | |
| JP2015097433A (ja) | 高周波電源 | |
| CN111130467B (zh) | 功率放大电路的自激振荡抑制装置和方法 | |
| CN114552666A (zh) | 一种弱电网下基于一阶复矢量滤波器的锁相环补偿控制电路 | |
| CN107800387B (zh) | 一种振幅控制电路及电感电容压控振荡器电路 | |
| CN109193784B (zh) | 并网逆变器的相位超前补偿控制器和电压前馈控制方法 | |
| CN102857174B (zh) | 一种低噪音全自动增益控制高电源抑制晶体振荡器 | |
| CN216625592U (zh) | 一种交流电源有源降噪电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170908 |
|
| RJ01 | Rejection of invention patent application after publication |