CN112802505B - 存储器的编程操作方法及装置 - Google Patents

存储器的编程操作方法及装置 Download PDF

Info

Publication number
CN112802505B
CN112802505B CN202110077196.4A CN202110077196A CN112802505B CN 112802505 B CN112802505 B CN 112802505B CN 202110077196 A CN202110077196 A CN 202110077196A CN 112802505 B CN112802505 B CN 112802505B
Authority
CN
China
Prior art keywords
memory
string
programmed
input terminal
preset voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110077196.4A
Other languages
English (en)
Other versions
CN112802505A (zh
Inventor
李楷威
游开开
贾建权
李姗
张安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202210432044.6A priority Critical patent/CN114822615A/zh
Priority to CN202110077196.4A priority patent/CN112802505B/zh
Publication of CN112802505A publication Critical patent/CN112802505A/zh
Application granted granted Critical
Publication of CN112802505B publication Critical patent/CN112802505B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种存储器的编程操作方法及装置，存储器包括在预设方向上依次设置的第一输入端、第一存储串和第二存储串和第二输入端，第一存储串包括串联的多个第一存储单元，第二存储串包括串联的多个第二存储单元，编程操作方法包括：进行编程操作的预充电，包括向第一输入端提供第一预设电压，并对第一存储单元的栅极层提供第二预设电压，以对第一存储串中的沟道进行预充电；进行编程操作，以对第二存储单元进行编程，从而在对第二存储串进行编程操作时，能够在该编程操作的预充电阶段有效降低沟道的电荷密度，进而减小编程干扰。

Description

存储器的编程操作方法及装置
【技术领域】
本发明涉及存储器技术领域，具体涉及一种存储器的编程操作方法及装置。
【背景技术】
随着技术的发展，半导体工业不断寻找新的生产方式，以使得存储器装置中的每一存储器裸片具有更多数量的存储器单元。其中，3D NAND存储器由于其存储密度高、成本低等优点，已成为目前较为前沿、且极具发展潜力的三维存储器技术。
目前，在对3D NAND存储器进行编程操作时，通常会在该编程操作的预充电阶段向位于沟道源极侧端的源极端提供较大的正偏电压，以吸引沟道中的电子向源极端迁移并最终被该源极端吸收，从而降低沟道电荷密度。
但是，随着3D NAND存储器中堆叠层数的增加，沟道长度越来越长，使得距离源极端较远处的沟道中的电子受到的电场力大小有限，而无法高效地向源极端迁移，进而导致在预充电阶段无法有效降低沟道电荷密度，编程干扰严重。
【发明内容】
本发明的目的在于提供一种存储器的编程操作方法及装置，以减小编程干扰。
为了解决上述问题，本发明提供了一种存储器的编程操作方法，该存储器包括在预设方向上依次设置的第一输入端、第一存储串和第二存储串和第二输入端，第一存储串包括串联的多个第一存储单元，第二存储串包括串联的多个第二存储单元，各个第一存储单元和第二存储单元包括栅极层、存储数据状态的存储层、以及沟道，编程操作方法包括：
进行编程操作的预充电，包括向第一输入端提供第一预设电压，并对第一存储单元的栅极层提供第二预设电压，以对第一存储串中的沟道进行预充电；以及，
进行编程操作，以对第二存储单元进行编程。
其中，向第一输入端提供第一预设电压的持续时长大于对第一存储单元的栅极层提供第二预设电压的持续时长。
其中，第一预设电压大于第二预设电压，第二预设电压为正值电压。
其中，存储器还包括位于第一存储串和第二存储串之间的中间冗余存储串，中间冗余存储串包括串联的至少一个中间冗余存储单元，各个中间冗余存储单元包括栅极层、存储数据状态的存储层、以及沟道，进行编程操作的预充电，还包括：
对中间冗余存储单元的栅极层提供第三预设电压，使中间冗余存储单元导通。
其中，对第一存储单元的栅极层提供第二预设电压的持续时长不小于对中间冗余存储单元的栅极层提供第三预设电压的持续时长。
其中，编程操作从靠近第二输入端的第二存储单元向远离第二输入端方向对多个待编程的第二存储单元进行编程，数据状态包括未编程状态和已编程状态。
其中，进行编程操作的预充电，还包括：
对与当前编程的第二存储单元之间间隔的第二存储单元的数量大于预设数量且处于未编程状态的第二存储单元的栅极层提供第四预设电压，并对剩余的第二存储单元的栅极层提供接地电压，使第二存储串中的沟道中的电子向被提供了第四预设电压的第二存储单元迁移。
其中，存储器还包括位于第一输入端和第一存储串之间的第三存储串，第三存储串包括串联的多个第三存储单元，各个第三存储单元包括栅极层、存储数据状态的存储层、以及沟道，第三存储单元的数据状态为已编程状态，进行编程操作的预充电，还包括：
对第三存储单元的栅极层提供第五预设电压，使第三存储单元导通。
其中，进行编程操作，具体包括：
对当前编程的第二存储单元进行编程；
当完成对当前编程的第二存储单元的编程时，将下一第二存储单元更新为当前编程的第二存储单元，并返回执行进行编程操作的预充电的步骤，其中，下一第二存储单元为与当前编程的第二存储单元相邻且位于当前编程的第二存储单元背离第二输入端的一侧上的第二存储单元。
其中，进行编程操作，具体包括：
对当前编程的第二存储单元的栅极层提供编程电压，并向剩余的第二存储单元提供沟道导通电压。
其中，第一输入端与第一存储串的源极侧端电连接，第二输入端与第二存储串的漏极侧端电连接，第一存储串的漏极侧端与第二存储串的源极侧端电连接。
其中，存储器为三维存储器，预设方向为纵向，第一存储串包括在纵向上层叠设置的多个第一存储单元，第二存储串包括在纵向上层叠设置的多个第二存储单元。
为了解决上述问题，本发明提供了一种存储器的编程操作装置，该存储器包括在预设方向上依次设置的第一输入端、第一存储串和第二存储串和第二输入端，第一存储串包括串联的多个第一存储单元，第二存储串包括串联的多个第二存储单元，各个第一存储单元和第二存储单元包括栅极层、存储数据状态的存储层、以及沟道，编程操作装置包括：
预充电模块，用于进行编程操作的预充电，进行编程操作的预充电包括向第一输入端提供第一预设电压，并对第一存储单元的栅极层提供第二预设电压，以对第一存储串中的沟道进行预充电；以及，
编程模块，以对第二存储单元进行编程。
其中，向第一输入端提供第一预设电压的持续时长大于对第一存储单元的栅极层提供第二预设电压的持续时长。
其中，第一预设电压大于第二预设电压，第二预设电压为正值电压。
其中，存储器还包括位于第一存储串和第二存储串之间的中间冗余存储串，中间冗余存储串包括串联的至少一个中间冗余存储单元，各个中间冗余存储单元包括栅极层、存储数据状态的存储层、以及沟道，进行编程操作的预充电，还包括：
对中间冗余存储单元的栅极层提供第三预设电压，使中间冗余存储单元导通。
其中，对第一存储单元的栅极层提供第二预设电压的持续时长不小于对中间冗余存储单元的栅极层提供第三预设电压的持续时长。
其中，编程操作从靠近第二输入端的第二存储单元向远离第二输入端方向对多个待编程的第二存储单元进行编程，数据状态包括未编程状态和已编程状态。
其中，进行编程操作的预充电，还包括：
对与当前编程的第二存储单元之间间隔的第二存储单元的数量大于预设数量且处于未编程状态的第二存储单元的栅极层提供第四预设电压，并对剩余的第二存储单元的栅极层提供接地电压，使第二存储串中的沟道中的电子向被提供了第四预设电压的第二存储单元迁移。
其中，存储器还包括位于第一输入端和第二存储串之间的第三存储串，第三存储串包括串联的多个第三存储单元，各个第三存储单元包括栅极层、存储数据状态的存储层、以及沟道，第三存储单元的数据状态为已编程状态，进行编程操作的预充电，还包括：
对第三存储单元的栅极层提供第五预设电压，使第三存储单元导通。
其中，编程模块具体用于：
对当前编程的第二存储单元进行编程；
当完成对当前编程的第二存储单元的编程时，将下一第二存储单元更新为当前编程的第二存储单元，并触发预充电模块重新进行编程操作的预充电，其中，下一第二存储单元为与当前编程的第二存储单元相邻且位于当前编程的第二存储单元背离第二输入端的一侧上的第二存储单元。
其中，编程模块具体用于：
对当前编程的第二存储单元的栅极层提供编程电压，并向剩余的第二存储单元提供沟道导通电压。
其中，第一输入端与第一存储串的源极侧端电连接，第二输入端与第二存储串的漏极侧端电连接，第一存储串的漏极侧端与第二存储串的源极侧端电连接。
其中，存储器为三维存储器，预设方向为纵向，第一存储串包括在纵向上层叠设置的多个第一存储单元，第二存储串包括在纵向上层叠设置的多个第二存储单元。
本发明的有益效果是：区别于现有技术，本发明提供的存储器的编程操作方法应用于存储器，存储器包括在预设方向上依次设置的第一输入端、第一存储串和第二存储串和第二输入端，第一存储串包括串联的多个第一存储单元，第二存储串包括串联的多个第二存储单元，各个第一存储单元和第二存储单元包括栅极层、存储数据状态的存储层、以及沟道，该编程操作方法通过进行编程操作的预充电，包括向第一输入端提供第一预设电压，并对第一存储单元的栅极层提供第二预设电压，以对第一存储串中的沟道进行预充电，然后进行编程操作，以对第二存储单元进行编程，从而在对第二存储串进行编程操作时，能够在该编程操作的预充电阶段，使得第二存储串中的沟道中的电子在第一预设电压和第二预设电压的共同作用下高效地经由第一存储串中的沟道向第一输入端迁移，进而有效降低沟道的电子密度，并减小编程干扰。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的存储器的编程方法的流程示意图；
图2是本发明实施例提供的三维存储器的简易结构示意图；
图3是本发明实施例提供的三维存储器的具体结构示意图；
图4是图3中第一存储单元和第二存储单元的放大结构示意图；
图5是本发明实施例提供的三维存储器的编程操作方法的时序图；
图6是本发明实施例提供的三维存储器的另一简易结构示意图；
图7是本发明实施例提供的三维存储器的另一具体结构示意图；
图8是本发明实施例提供的三维存储器的编程操作方法的另一时序图；
图9是本发明实施例提供的存储器的编程操作装置的结构示意图。
【具体实施方式】
下面结合附图和实施例，对本发明作进一步的详细描述。特别指出的是，以下实施例仅用于说明本发明，但不对本发明的范围进行限定。同样的，以下实施例仅为本发明的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
另外，本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在各个附图中，结构相似的单元采用相同的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，附图中可能未示出某些公知的部分。
本发明可以各种形式呈现，以下将描述其中一些示例。
请参阅图1，图1是本发明实施例提供的三维存储器的编程操作方法的流程示意图，该三维存储器的编程操作方法具体流程可以如下：
步骤S11：进行编程操作的预充电，包括向第一输入端提供第一预设电压，并对第一存储单元的栅极层提供第二预设电压，以对第一存储串中的沟道进行预充电。
在本实施例中，上述存储器包括在预设方向上依次设置的第一输入端、第一存储串和第二存储串和第二输入端，第一存储串包括串联的多个第一存储单元，第二存储串包括串联的多个第二存储单元，各个第一存储单元包括栅极层、存储数据状态的存储层、以及沟道，数据状态包括已编程状态和未编程状态。其中，上述存储器可以具体为二维存储器，也可以具体为三维存储器，相应地，上述预设方向可以为横向(也即，水平方向)，也可以为纵向(也即，竖直方向)。
为了方便描述和理解，本发明实施例以上述存储器为三维存储器为例进行说明，如图2所示，上述三维存储器可以包括在纵向Z上依次设置的第一输入端11、第一存储串12和第二存储串13和第二输入端14。第一存储串12可以包括在纵向Z上层叠设置的多个第一存储单元121，第二存储串13可以包括在纵向Z上层叠设置的多个第二存储单元131。第一存储串12与第二存储串13之间串联连接，同一存储串12/13中的各个存储单元121/131之间也是串联连接的，且第一存储串12远离第二存储串13的一端与上述第一输入端11之间串联连接，第二存储串13远离第一存储串12的一端与上述第二输入端14之间串联连接。
具体地，如图3和图4所示，上述串联连接的第一存储串12和第二存储串13可以布置成堆叠结构15中的垂直串，其中，堆叠结构15可以包括在纵向Z上多层交替层叠设置导电层151和介质层152。上述各个第一存储单元121和第二存储单元131可以包括栅极层A、存储层B以及沟道C，且各个第一存储单元121和第二存储单元131的沟道C在纵向Z上相连接，共同构成贯穿上述堆叠结构15的沟道层16，同样地，各个第一存储单元121和第二存储单元131的存储层B也可以在纵向Z上相连接，共同构成贯穿上述堆叠结构15且环绕沟道层16的电荷存储层17，并且，上述堆叠结构15中的各个导电层151可以提供各个第一存储单元121和第二存储单元131的栅极层A和连接到上述各个第一存储单元121和第二存储单元131的栅极层A的字线WL。其中，上述三维存储器还可以包括位于上述沟道层16和上述电荷存储层17之间的第一氧化物层18(比如，氧化硅层)、以及位于上述电荷存储层17和上述堆叠结构15之间的第二氧化物层19(比如，氧化硅层)，且该第一氧化物层18和第二氧化物层19可以分别提供上述各个第一存储单元121和第二存储单元131的隧穿层D和阻挡层E，也即，每一第一存储单元121和第二存储单元131各具有一层隧穿层D和一层阻挡层E，其中隧穿层D位于存储层B和沟道C之间，阻挡层E位于栅极层A和存储层B之间。上述沟道层16可以为半导体层(比如，多晶硅层)，上述电荷存储层17可以为氮化硅层，上述导电层151的材质可以为钨，上述介质层152的材质可以为氧化硅。
在本实施例中，上述第一存储单元121和第二存储单元131的存储层B用于存储数据状态，该数据状态可以包括已编程状态和未编程状态。具体地，可以通过对选定的第一存储单元121和第二存储单元131进行编程操作，使得该选定的第一存储单元121和第二存储单元131中存储层B存储的数据状态为已编程状态，并且，还可以通过对选定的第一存储单元121和第二存储单元131进行擦除操作，使得该选定的第一存储单元121和第二存储单元131中存储层B存储的数据状态恢复为未编程状态。
在一个具体实施例中，上述第一输入端11可以与上述第一存储串12的源极侧端电连接，用于将该第一存储串12的源极侧端电连接到三维存储器的共源极(图中未示出)，使得共源极驱动器能够经由该共源极向上述第一输入端11提供第一预设电压V1。上述第二输入端14可以与上述第二存储串13的漏极侧端电连接，用于将该第二存储串13的漏极侧端电连接到位线BL，使得位线驱动器能够经由该位线BL向上述第二输入端14提供驱动信号。上述第一存储串12的漏极侧端可以与上述第二存储串13的源极侧端电连接，以实现该第一存储串12和第二存储串13之间的串联连接。相应地，在上述步骤S11之前，还可以包括：进行擦除操作，包括向第一输入端11提供擦除电压，并对各个第一存储单元121和第二存储单元131的栅极层A提供接地电压(也即，0V)，以对上述各个第一存储单元121和第二存储单元131进行数据擦除，从而使得上述各个第一存储单元121和第二存储单元131的数据状态均为未编程状态。
可以理解的是，上述擦除电压应该足够大，以使得各个第一存储单元121和第二存储单元131的栅极层A和源极之间具有足够高的负电压差，进而使得上述各个第一存储单元121和第二存储单元131的存储层B中的电子能够通过隧穿效应离开存储层B而返回到对应的沟道C中，从而实现上述各个第一存储单元121和第二存储单元131的存储层B存储的数据状态为已擦除状态或未编程状态，也即实现了上述各个第一存储单元121和第二存储单元131的数据状态由已编程状态切换为未编程状态。
具体地，如图5所示，当对上述第二存储串13进行编程操作时，该编程操作可以分为至少两个阶段：预充电阶段和编程阶段。在本实施例中，通过在预充电阶段向上述第一输入端11提供第一预设电压V1，目的是为了使第一输入端11的电势能够高于第二输入端14的电势，进而能够向上述沟道层16中游离的电子施加一个指向第一输入端11的电场力，并使得该游离的电子能够在电场力作用下离开沟道层16而被上述第一输入端11吸收。
并且，鉴于上述堆叠结构15的层数较多，沟道层16沿纵向Z的长度会较大，会导致第一输入端11距离上述第二存储串13较远，而出现位于第二存储串13中的沟道C中的游离电子无法快速高效地向上述第一输入端11方向迁移，进而导致在预充电阶段结束时上述沟道层16中仍会残留较多的游离电子，而这些残留的游离电子会在编程阶段对编程造成干扰。为了解决这一问题，在本实施例中，当对上述第二存储串13进行编程操作时，在该编程操作的预充电阶段，除了向上述第一输入端11提供第一预设电压V1之外，还会对上述第一存储串12中的各个第一存储单元121提供第二预设电压V2，以向位于第二存储串13中的沟道C中的游离电子提供另一带动其向第一输入端11方向移动的电场力，并且当该游离电子在上述第二预设电压V2提供的电场力作用下迁移到第一存储串12中的沟道C时，其会在上述第一预设电压V1提供的电场力作用下继续向上述第一输入端11迁移，进而被该第一输入端11所吸收。如此，通过向位于第一输入端11和第二存储串13之间的第一存储单元提供第二预设电压V2，提高了上述沟道层16的电势，并且还缩短了产生电场力的源电荷与第二存储串13中的沟道C中的电子之间的距离，使得电子受到的电场力更大，更易向上述第一输入端11迁移扩散，从而更有利于降低上述沟道层16中的电子密度，并减小编程干扰。
其中，上述第一预设电压V1可以等于或大于上述第二预设电压V2，且上述第二预设电压V2可以为正值电压。在一个实施例中，上述第二预设电压V2可以大于相应的第一存储单元121的阈值电压，例如，第一存储单元121的阈值电压的取值范围可以为0～2V，相应地，上述第二预设电压V2的取值范围可以为2.2～6V。具体地，如图4所示，在上述编程操作的预充电阶段，还可以向上述第二输入端14提供接地电压0V，相应地，上述第一预设电压V1为正值电压，且其取值范围可以为0～4V，比如，2.2V。
并且，具体实施时，在上述编程操作的预充电阶段，向第一输入端11提供第一预设电压V1的持续时长可以大于对第一存储单元121的栅极层A提供第二预设电压V2的持续时长，以确保在第一存储单元121的栅极层A上被施加的电压下降到0V时，位于第一存储串12中的沟道C中的电子在上述第一预设电压V1的电场力作用下仍会继续往上述第一输入端11方向迁移扩散，从而进一步减小上述沟道层16中的电子密度。
在一个具体实施例中，上述向第一输入端11提供第一预设电压V1的持续时长的取值范围可以为0～50微秒，上述对第一存储单元121的栅极层A提供第二预设电压V2的持续时长的取值范围可以为0～20微秒。
在一些实施例中，如图6和图7所示，上述堆叠结构15可以由第一堆叠结构15A和第二堆叠结构15B在纵向Z上拼接堆叠组成，并且第一堆叠结构15A和第二堆叠结构15B之间可以通过冗余堆叠结构15C分离。相应地，上述第一存储串12可以布设于上述第一堆叠结构15A中，上述第二存储串13可以布设于上述第二堆叠结构15B中，上述三维存储器还可以包括位于第一存储串12和第二存储串13之间的中间冗余存储串10，该中间冗余存储串10可以位于上述冗余堆叠结构15C中，且包括在纵向Z上层叠设置的至少一个中间冗余存储单元101，各个中间冗余存储单元101与上述第一存储单元121和第二存储单元131具有类似的结构，如图4所示，也可以包括栅极层A、存储数据状态的存储层B、以及沟道C。其中，上述中间冗余存储单元101为不符合储存用户数据的条件的非数据存储器单元，而上述第一存储单元121和第二存储单元131为符合储存用户数据的条件的数据存储器单元。并且，在进行上述编程操作的预充电之前，该中间冗余存储单元101的数据状态已均被设为已编程状态。具体地，在上述编程操作的预充电阶段，如图8所示，还需要对上述中间冗余存储单元101的栅极层A提供第三预设电压V3，使该处于已编程状态的中间冗余存储单元101导通，从而确保位于上述中间冗余存储串10上方的第二存储串13中的沟道C中的电子，能够经由该中间冗余存储串10中的沟道C进入下方的第一存储串12中的沟道C。
其中，上述第三预设电压V3大于相应的中间冗余存储单元101的阈值电压，比如，为2.0V。并且，具体实施时，在上述编程操作的预充电阶段，对上述第一存储单元121的栅极层A提供第二预设电压V2的持续时长可以不小于对上述中间冗余存储单元101的栅极层A提供第三预设电压V3的持续时长，以确保在中间冗余存储单元101的栅极层A上被施加的电压下降到0V时，位于上述中间冗余存储串10中的沟道C中的电子在第二预设电压V2的电场力作用下仍会继续往上述第一输入端11方向迁移扩散，从而减小位于中间冗余存储单元101的沟道C中的电子数量。
在一个具体实施例中，上述对中间冗余存储单元101的栅极层A提供第三预设电压V3的持续时长的取值范围可以为0～20微秒。
在本实施例中，在对上述第二存储串13进行编程操作时，该编程操作可以从靠近上述第二输入端14的第二存储单元131向远离第二输入端14方向对多个待编程的第二存储单元131进行编程，也即，已编程的第二存储单元131或处于已编程状态的第二存储单元131位于当前编程的第二存储单元131背离第一存储串12的一侧上，而未编程的第二存储单元131或处于未编程状态的第二存储单元131位于当前编程的第二存储单元131靠近第一存储串12的一侧上。
并且，具体实施时，如图8所示，在上述编程操作的预充电阶段，还可以对上述已编程的第二存储单元131、当前编程的第二存储单元131和未编程的第二存储单元131的栅极层A均提供接地电压0V。
在一些替代实施例中，在上述编程操作的预充电阶段，还可以对与当前编程的第二存储单元131之间间隔的第二存储单元131的数量大于预设数量且处于未编程状态的第二存储单元131的栅极层A提供第四预设电压V4，并对剩余的第二存储单元131的栅极层A提供接地电压0V，以使第二存储串13中的沟道C中的电子向被提供了第四预设电压V4的第二存储单元131迁移扩散，从而避免由于第二存储串13中的沟道C沿纵向Z的累加长度太长，会导致位于该第二存储串13中的沟道C中的电子向上述第一输入端11迁移的阻力过大，而无法快速向该第一输入端11迁移扩散的问题。并且，上述预设数量应该足够大，比如，为100，以避免由于被提供了第四预设电压V4的第二存储单元131距离当前编程的第二存储单元131过近，而导致该被提供了第四预设电压V4的第二存储单元131在预充电阶段吸附的电子在编程阶段扩散出来，而造成严重编程干扰的问题。
在另一些实施例中，上述堆叠结构15还可以包括位于第一堆叠结构15A背离第二堆叠结构15B的一侧上的第三堆叠结构，相应地，上述三维存储器还可以包括位于第一输入端11和第一存储串12之间的第三存储串，该第三存储串位于上述第三堆叠结构中，且包括在纵向Z上层叠设置的多个第三存储单元，各个第三存储单元与上述第一存储单元和第二存储单元具有类似结构，如图4所示，也可以包括栅极层A、存储数据状态的存储层B、以及沟道C。其中，上述第三存储单元可以为不符合储存用户数据的条件的非数据存储器单元，也可以为符合储存用户数据的条件的数据存储器单元。并且，在进行编程操作的预充电之前，上述第三存储单元已被编程，也即，其数据状态为已编程状态。因此，为了使位于上述第一存储串12和第二存储串13中的沟道C中的电子能够经由第三存储单元的沟道C移动到上述第一输入端11，在上述编程操作的预充电阶段，还可以对该第三存储单元的栅极层A提供第五预设电压V5，使第三存储单元导通。
并且，具体实施时，上述向第三存储单元提供第五预设电压V5的持续时长可以等于或略小于上述向第一输入端11提供第一预设电压V1的持续时长，以确保在第三存储单元的栅极层A上被施加的电压下降到0V时，位于上述第三存储单元中的沟道C中的电子在第一预设电压V1的电场力作用下仍会继续往上述第一输入端11方向迁移扩散，从而减小位于第三存储单元的沟道C中的电子数量。
步骤S12：进行编程操作，以对第二存储单元进行编程。
具体地，如图8所示，在上述编程操作的预充电阶段结束之后，接着会进入该编程操作的编程阶段，并且，在该编程操作的编程阶段，可以对当前编程的第二存储单元131的栅极层A提供编程电压Vpgm(比如，22V)，以实现数据的写入；并向第一存储单元121和剩余的第二存储单元131提供沟道导通电压Vpass(比如，7.2V)，以保证位于当前编程的第二存储单元131和第一输入端11之间的存储单元的导通。
可以理解的是，上述编程电压Vpgm应该足够大，以使得各个当前编程的第二存储单元131的栅极层A和源极之间具有足够高的正电压差，进而使得上述当前编程的第二存储单元131的沟道C中的电子能够通过隧穿效应进入对应的存储层B中，从而实现当前编程的第二存储单元131的存储层B存储的数据状态为已编程状态，也即实现了上述当前编程的第二存储单元131的数据状态由未编程状态切换为已编程状态。
在一个具体实施例中，上述编程操作可以从靠近第二输入端14的第二存储单元131向远离第二输入端14方向对多个待编程的第二存储单元131进行编程。具体地，上述编程操作可以从靠近第二输入端14的第二存储单元131向远离第二输入端14方向依次对上述第二存储串13中处于未编程的第二存储单元131进行编程。并且，在完成对当前编程的第二存储单元131的编程之后，在对下一待编程的第二存储单元131进行编程之前，会重新执行上述步骤S11，以重新对上述第一存储串12中的沟道C进行预充电，进而能够去除沟道C中由于前序编程步骤所产生的电子。例如，上述步骤S12可以具体包括：对当前编程的第二存储单元131进行编程；当完成对当前编程的第二存储单元131的编程时，将下一第二存储单元更新为当前编程的第二存储单元131，并返回执行上述步骤S11，其中，下一第二存储单元为与当前编程的第二存储单元131相邻且位于当前编程的第二存储单元131背离第二输入端14的一侧上的第二存储单元131，从而能够形成循环，且每完成一次循环均能够完成对一个待编程的第二存储单元131的编程，直至所有待编程的第二存储单元131均被编程之后循环结束。
区别于现有技术，本实施例提供的存储器的编程操作方法应用于存储器，存储器包括在预设方向上依次设置的第一输入端、第一存储串和第二存储串和第二输入端，第一存储串包括串联的多个第一存储单元，第二存储串包括串联的多个第二存储单元，各个第一存储单元和第二存储单元包括栅极层、存储数据状态的存储层、以及沟道，该编程操作方法通过进行编程操作的预充电，包括向第一输入端提供第一预设电压，并对第一存储单元的栅极层提供第二预设电压，以对第一存储串中的沟道进行预充电，然后进行编程操作，以对第二存储单元进行编程，从而在对第二存储串进行编程操作时，能够在该编程操作的预充电阶段，使得第二存储串中的沟道中的电子在第一预设电压和第二预设电压的共同作用下高效地经由第一存储串中的沟道向第一输入端迁移，进而有效降低沟道的电子密度，并减小编程干扰。
请参阅图9，图9具体描述了本发明实施例提供的存储器的编程操作装置90，该存储器的编程操作装置90包括：预充电模块901和编程模块902，其中：
(1)预充电模块901
预充电模块901，用于进行编程操作的预充电，进行编程操作的预充电包括向第一输入端提供第一预设电压，并对第一存储单元的栅极层提供第二预设电压，以对第一存储串中的沟道进行预充电。
在本实施例中，上述存储器包括在预设方向上依次设置的第一输入端、第一存储串和第二存储串和第二输入端，第一存储串包括串联的多个第一存储单元，第二存储串包括串联的多个第二存储单元，各个第一存储单元包括栅极层、存储数据状态的存储层、以及沟道，数据状态包括已编程状态和未编程状态。其中，上述存储器可以具体为二维存储器，也可以具体为三维存储器，相应地，上述预设方向可以为横向，也可以为纵向。
为了方便描述和理解，本发明实施例以上述存储器为三维存储器为例进行说明，该三维存储器可以包括在纵向上依次设置的第一输入端、第一存储串和第二存储串和第二输入端。第一存储串包括在纵向上层叠设置的多个第一存储单元，第二存储串包括在纵向上层叠设置的多个第二存储单元。各个第一存储单元和第二存储单元包括栅极层、存储数据状态的存储层、以及沟道。数据状态包括已编程状态和未编程状态，且上述第一存储单元的数据状态可以为未编程状态。
其中，向第一输入端提供第一预设电压的持续时长可以大于对第一存储单元的栅极层提供第二预设电压的持续时长。上述第一预设电压可以大于上述第二预设电压，上述第二预设电压可以为正值电压。
具体地，上述编程操作可以从靠近第二输入端的第二存储单元向远离第二输入端方向对多个待编程的第二存储单元进行编程，上述数据状态可以包括未编程状态和已编程状态。
在一个具体实施例中，上述三维存储器还可以包括位于第一存储串和第二存储串之间的中间冗余存储串，中间冗余存储串包括在纵向上层叠设置的至少一个中间冗余存储单元，各个中间冗余存储单元包括栅极层、存储数据状态的存储层、以及沟道，中间冗余存储单元的数据状态可以为已编程状态，上述进行编程操作的预充电，还可以包括：
对中间冗余存储单元的栅极层提供第三预设电压，使中间冗余存储单元导通。
其中，对第一存储单元的栅极层提供第二预设电压的持续时长不小于对中间冗余存储单元的栅极层提供第三预设电压的持续时长。
在另一个实施例中，上述进行编程操作的预充电，还可以包括：
对与当前编程的第二存储单元之间间隔的第二存储单元的数量大于预设数量且处于未编程状态的第二存储单元的栅极层提供第四预设电压，并对剩余的第二存储单元的栅极层提供接地电压，使第二存储串中的沟道中的电子向被提供了第四预设电压的第二存储单元迁移。
在另一些实施例中，上述三维存储器还可以包括位于第一输入端和第二存储串之间的第三存储串，第三存储串包括在纵向上层叠设置的多个第三存储单元，各个第三存储单元包括栅极层、存储数据状态的存储层、以及沟道，第三存储单元的数据状态可以为已编程状态，上述进行编程操作的预充电，还可以包括：
对第三存储单元的栅极层提供第五预设电压，使第三存储单元导通。
(2)编程模块902
编程模块902，用于进行编程操作，以对第二存储单元进行编程。
具体地，上述编程模块902可以具体用于：
对当前编程的第二存储单元的栅极层提供编程电压，并向剩余的第二存储单元提供沟道导通电压。
在一个具体实施例中，上述编程操作可以从靠近第二输入端的第二存储单元向远离第二输入端方向依次对上述第二存储串中处于未编程的第二存储单元进行编程。并且，上述编程模块902在完成对当前编程的第二存储单元的编程之后，在对下一待编程的第二存储单元进行编程之前，会触发上述预充电模块901重新进行上述编程操作的预充电，以重新对上述第一存储串中的沟道进行预充电，进而能够去除沟道中由于前序编程步骤所产生的电子。例如，上述编程模块902可以具体用于：对当前编程的第二存储单元进行编程；当完成对当前编程的第二存储单元的编程时，将下一第二存储单元更新为当前编程的第二存储单元，并触发上述预充电模块901重新进行上述编程操作的预充电，其中，上述下一第二存储单元可以为与当前编程的第二存储单元相邻且位于当前编程的第二存储单元背离第二输入端的一侧上的第二存储单元，从而能够形成循环，且每完成一次循环均能够完成对一个待编程的第二存储单元的编程，直至所有待编程的第二存储单元均被编程之后循环结束。
在上述实施例中，上述第一输入端可以与上述第一存储串的源极侧端电连接，上述第二输入端可以与上述第二存储串的漏极侧端电连接，上述第一存储串的漏极侧端可以与上述第二存储串的源极侧端电连接。
具体实施时，以上各个模块的具体实施可参见前面的方法实施例，在此不再赘述。
区别于现有技术，本实施例提供的存储器的编程操作装置，在对第二存储串进行编程操作时，能够在该编程操作的预充电阶段，使得第二存储串中的沟道中的电子在第一预设电压和第二预设电压的共同作用下高效地经由第一存储串中的沟道向第一输入端迁移，进而有效降低沟道的电子密度，并减小编程干扰。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (22)

1.一种存储器的编程操作方法，其特征在于，所述存储器包括在预设方向上依次设置的第一输入端、第一存储串和第二存储串和第二输入端，所述第一存储串包括串联的多个第一存储单元，所述第二存储串包括串联的多个第二存储单元，各个所述第一存储单元和所述第二存储单元包括栅极层、存储数据状态的存储层、以及沟道，所述编程操作方法包括：
进行编程操作的预充电，包括向所述第一输入端提供第一预设电压，并对所述第一存储单元的栅极层提供第二预设电压，以对所述第一存储串中的所述沟道进行预充电，其中，向所述第一输入端提供所述第一预设电压的持续时长大于对所述第一存储单元的栅极层提供所述第二预设电压的持续时长；以及，
进行所述编程操作，以对所述第二存储单元进行编程。
2.根据权利要求1所述的存储器的编程操作方法，其特征在于，所述第一预设电压大于所述第二预设电压，所述第二预设电压为正值电压。
3.根据权利要求1所述的存储器的编程操作方法，其特征在于，所述存储器还包括位于所述第一存储串和所述第二存储串之间的中间冗余存储串，所述中间冗余存储串包括串联的至少一个中间冗余存储单元，各个所述中间冗余存储单元包括栅极层、存储数据状态的存储层、以及沟道，所述进行编程操作的预充电，还包括：
对所述中间冗余存储单元的栅极层提供第三预设电压，使所述中间冗余存储单元导通。
4.根据权利要求3所述的存储器的编程操作方法，其特征在于，对所述第一存储单元的栅极层提供所述第二预设电压的持续时长不小于对所述中间冗余存储单元的栅极层提供所述第三预设电压的持续时长。
5.根据权利要求1所述的存储器的编程操作方法，其特征在于，所述编程操作从靠近所述第二输入端的所述第二存储单元向远离所述第二输入端方向对多个待编程的所述第二存储单元进行编程，所述数据状态包括未编程状态和已编程状态。
6.根据权利要求5所述的存储器的编程操作方法，其特征在于，所述进行编程操作的预充电，还包括：
对与当前编程的所述第二存储单元之间间隔的所述第二存储单元的数量大于预设数量且处于未编程状态的所述第二存储单元的栅极层提供第四预设电压，并对剩余的所述第二存储单元的栅极层提供接地电压，使所述第二存储串中的所述沟道中的电子向被提供了所述第四预设电压的所述第二存储单元迁移。
7.根据权利要求5所述的存储器的编程操作方法，其特征在于，所述存储器还包括位于所述第一输入端和所述第一存储串之间的第三存储串，所述第三存储串包括串联的多个第三存储单元，各个所述第三存储单元包括栅极层、存储数据状态的存储层、以及沟道，所述第三存储单元的数据状态为已编程状态，所述进行编程操作的预充电，还包括：
对所述第三存储单元的栅极层提供第五预设电压，使所述第三存储单元导通。
8.根据权利要求5所述的存储器的编程操作方法，其特征在于，所述进行所述编程操作，具体包括：
对当前编程的所述第二存储单元进行编程；
当完成对当前编程的所述第二存储单元的编程时，将下一第二存储单元更新为当前编程的所述第二存储单元，并返回执行所述进行编程操作的预充电的步骤，其中，所述下一第二存储单元为与当前编程的所述第二存储单元相邻且位于当前编程的所述第二存储单元背离所述第二输入端的一侧上的所述第二存储单元。
9.根据权利要求1所述的存储器的编程操作方法，其特征在于，所述进行所述编程操作，具体包括：
对当前编程的所述第二存储单元的栅极层提供编程电压，并向剩余的所述第二存储单元提供沟道导通电压。
10.根据权利要求1-9任一项所述的存储器的编程操作方法，其特征在于，所述第一输入端与所述第一存储串的源极侧端电连接，所述第二输入端与所述第二存储串的漏极侧端电连接，所述第一存储串的漏极侧端与所述第二存储串的源极侧端电连接。
11.根据权利要求1-9任一项所述的存储器的编程操作方法，其特征在于，所述存储器为三维存储器，所述预设方向为纵向，所述第一存储串包括在所述纵向上层叠设置的多个第一存储单元，所述第二存储串包括在所述纵向上层叠设置的多个第二存储单元。
12.一种存储器的编程操作装置，其特征在于，所述存储器包括在预设方向上依次设置的第一输入端、第一存储串和第二存储串和第二输入端，所述第一存储串包括串联的多个第一存储单元，所述第二存储串包括串联的多个第二存储单元，各个所述第一存储单元和所述第二存储单元包括栅极层、存储数据状态的存储层、以及沟道，所述编程操作装置包括：
预充电模块，用于进行编程操作的预充电，所述进行编程操作的预充电包括向所述第一输入端提供第一预设电压，并对所述第一存储单元的栅极层提供第二预设电压，以对所述第一存储串中的所述沟道进行预充电，其中，向所述第一输入端提供所述第一预设电压的持续时长大于对所述第一存储单元的栅极层提供所述第二预设电压的持续时长；以及，
编程模块，用于进行所述编程操作，以对所述第二存储单元进行编程。
13.根据权利要求12所述的存储器的编程操作装置，其特征在于，所述第一预设电压大于所述第二预设电压，所述第二预设电压为正值电压。
14.根据权利要求12所述的存储器的编程操作装置，其特征在于，所述存储器还包括位于所述第一存储串和所述第二存储串之间的中间冗余存储串，所述中间冗余存储串包括串联的至少一个中间冗余存储单元，各个所述中间冗余存储单元包括栅极层、存储数据状态的存储层、以及沟道，所述进行编程操作的预充电，还包括：
对所述中间冗余存储单元的栅极层提供第三预设电压，使所述中间冗余存储单元导通。
15.根据权利要求14所述的存储器的编程操作装置，其特征在于，对所述第一存储单元的栅极层提供所述第二预设电压的持续时长不小于对所述中间冗余存储单元的栅极层提供所述第三预设电压的持续时长。
16.根据权利要求12所述的存储器的编程操作装置，其特征在于，所述编程操作从靠近所述第二输入端的所述第二存储单元向远离所述第二输入端方向对多个待编程的所述第二存储单元进行编程，所述数据状态包括未编程状态和已编程状态。
17.根据权利要求16所述的存储器的编程操作装置，其特征在于，所述进行编程操作的预充电，还包括：
对与当前编程的所述第二存储单元之间间隔的所述第二存储单元的数量大于预设数量且处于未编程状态的所述第二存储单元的栅极层提供第四预设电压，并对剩余的所述第二存储单元的栅极层提供接地电压，使所述第二存储串中的所述沟道中的电子向被提供了所述第四预设电压的所述第二存储单元迁移。
18.根据权利要求16所述的存储器的编程操作装置，其特征在于，所述存储器还包括位于所述第一输入端和所述第二存储串之间的第三存储串，所述第三存储串包括串联的多个第三存储单元，各个所述第三存储单元包括栅极层、存储数据状态的存储层、以及沟道，所述第三存储单元的数据状态为已编程状态，所述进行编程操作的预充电，还包括：
对所述第三存储单元的栅极层提供第五预设电压，使所述第三存储单元导通。
19.根据权利要求16所述的存储器的编程操作装置，其特征在于，所述编程模块具体用于：
对当前编程的所述第二存储单元进行编程；
当完成对当前编程的所述第二存储单元的编程时，将下一第二存储单元更新为当前编程的所述第二存储单元，并触发所述预充电模块重新进行所述编程操作的预充电，其中，所述下一第二存储单元为与当前编程的所述第二存储单元相邻且位于当前编程的所述第二存储单元背离所述第二输入端的一侧上的所述第二存储单元。
20.根据权利要求12所述的存储器的编程操作装置，其特征在于，所述编程模块具体用于：
对当前编程的所述第二存储单元的栅极层提供编程电压，并向剩余的所述第二存储单元提供沟道导通电压。
21.根据权利要求12-20任一项所述的存储器的编程操作装置，其特征在于，所述第一输入端与所述第一存储串的源极侧端电连接，所述第二输入端与所述第二存储串的漏极侧端电连接，所述第一存储串的漏极侧端与所述第二存储串的源极侧端电连接。
22.根据权利要求12-20任一项所述的存储器的编程操作装置，其特征在于，所述存储器为三维存储器，所述预设方向为纵向，所述第一存储串包括在所述纵向上层叠设置的多个第一存储单元，所述第二存储串包括在所述纵向上层叠设置的多个第二存储单元。
CN202110077196.4A 2021-01-20 2021-01-20 存储器的编程操作方法及装置 Active CN112802505B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210432044.6A CN114822615A (zh) 2021-01-20 2021-01-20 存储器的编程操作方法及装置
CN202110077196.4A CN112802505B (zh) 2021-01-20 2021-01-20 存储器的编程操作方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110077196.4A CN112802505B (zh) 2021-01-20 2021-01-20 存储器的编程操作方法及装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210432044.6A Division CN114822615A (zh) 2021-01-20 2021-01-20 存储器的编程操作方法及装置

Publications (2)

Publication Number Publication Date
CN112802505A CN112802505A (zh) 2021-05-14
CN112802505B true CN112802505B (zh) 2022-05-20

Family

ID=75810793

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110077196.4A Active CN112802505B (zh) 2021-01-20 2021-01-20 存储器的编程操作方法及装置
CN202210432044.6A Pending CN114822615A (zh) 2021-01-20 2021-01-20 存储器的编程操作方法及装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210432044.6A Pending CN114822615A (zh) 2021-01-20 2021-01-20 存储器的编程操作方法及装置

Country Status (1)

Country Link
CN (2) CN112802505B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1934653A (zh) * 2004-02-06 2007-03-21 桑迪士克股份有限公司 用于快闪存储器单元的自升压系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100297602B1 (ko) * 1997-12-31 2001-08-07 윤종용 비휘발성메모리장치의프로그램방법
US6859397B2 (en) * 2003-03-05 2005-02-22 Sandisk Corporation Source side self boosting technique for non-volatile memory
KR102469684B1 (ko) * 2016-06-30 2022-11-22 에스케이하이닉스 주식회사 반도체 메모리 장치의 프로그램 방법
CN109979509B (zh) * 2019-03-29 2020-05-08 长江存储科技有限责任公司 一种三维存储器及其编程操作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1934653A (zh) * 2004-02-06 2007-03-21 桑迪士克股份有限公司 用于快闪存储器单元的自升压系统

Also Published As

Publication number Publication date
CN114822615A (zh) 2022-07-29
CN112802505A (zh) 2021-05-14

Similar Documents

Publication Publication Date Title
US10579271B2 (en) Nonvolatile semiconductor memory device
US8988939B2 (en) Pre-charge during programming for 3D memory using gate-induced drain leakage
KR101858325B1 (ko) 워드 라인들의 순차적 선택을 갖는 3d 비-휘발성 메모리에 대한 소거
KR102441580B1 (ko) 프로그램 성능이 개선된 메모리 장치 및 이의 동작방법
US10276250B1 (en) Programming NAND flash with improved robustness against dummy WL disturbance
EP3881322B1 (en) Non-volatile memory device and control method
US10803952B2 (en) Vertical memory device having improved electrical characteristics and method of operating the same
US20240079046A1 (en) Non-volatile memory device and control method
KR20150117152A (ko) 낸드형 플래쉬 메모리 장치 및 낸드형 플래쉬 메모리 장치의 프로그램 방법
KR100858293B1 (ko) Ｎａｎｄ 메모리 셀 어레이, 상기 ｎａｎｄ 메모리 셀어레이를 구비하는 ｎａｎｄ 플래시 메모리 및 ｎａｎｄ플래시 메모리의 데이터 처리방법
US11152074B2 (en) Memory device with improved program performance and method of operating the same
US6567314B1 (en) Data programming implementation for high efficiency CHE injection
CN112802505B (zh) 存储器的编程操作方法及装置
US11282581B1 (en) 3D memory program disturbance improvement
CN112820329B (zh) 存储器的编程操作方法及装置
CN101552039B (zh) 非易失性半导体存储装置及其驱动方法
KR20230098971A (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
US10418108B1 (en) Program scheme in 3D NAND flash memory
CN112802506B (zh) 存储器件的控制方法及装置
US20240194269A1 (en) Memory devices supporting enhanced gate-induced drain leakage (gidl) erase operation
US20230135415A1 (en) Architecture and method for nand memory operation
KR20240106189A (ko) 메모리 장치의 동작 방법 및 이를 수행하는 메모리 장치
CN118280416A (zh) 操作存储器设备的方法和执行该方法的存储器设备
JP2023172565A (ja) フラッシュメモリ
CN112700811A (zh) 3d存储器件的编程方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant