CN118280416A - 操作存储器设备的方法和执行该方法的存储器设备 - Google Patents

操作存储器设备的方法和执行该方法的存储器设备 Download PDF

Info

Publication number
CN118280416A
CN118280416A CN202311574590.4A CN202311574590A CN118280416A CN 118280416 A CN118280416 A CN 118280416A CN 202311574590 A CN202311574590 A CN 202311574590A CN 118280416 A CN118280416 A CN 118280416A
Authority
CN
China
Prior art keywords
charge
word lines
word line
memory block
charge recycling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311574590.4A
Other languages
English (en)
Inventor
金治贤
朴俊泓
尹梓洋
尹治元
崔亨途
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN118280416A publication Critical patent/CN118280416A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

在一种操作存储器设备的方法中，通过将第一驱动电压施加到多条字线对存储器块执行第一操作。在完成第一操作之后，执行释放施加到所述多条字线的第一驱动电压的第一恢复操作。在完成第一恢复操作之后，通过将第二驱动电压施加到所述多条字线对存储器块执行第二操作。在第一恢复操作中，将由第一驱动电压存储的多个电荷当中的第一电荷存储在连接到至少一条电荷回收字线的电荷回收存储器块中。在第二操作中，使用存储在电荷回收存储器块中的第一电荷将第二驱动电压施加到所述多条字线。

Description

操作存储器设备的方法和执行该方法的存储器设备
相关申请的交叉引用
本申请要求2022年12月29日在韩国知识产权局(KIPO)提交的第10-2022-0188874号韩国专利申请的优先权，该韩国专利申请的内容通过引用整体合并于此。
技术领域
示例实施例总体上涉及半导体集成电路，更具体地，涉及操作存储器设备的方法和执行该方法的存储器设备。
背景技术
半导体存储器设备包括易失性和非易失性存储器设备。易失性存储器设备在断开电源时丢失存储的数据，非易失性存储器设备在断开电源时保留存储的数据。易失性存储器设备可以以比非易失性存储器设备更高的速度执行读和写操作。非易失性存储器设备可以用于存储无论是否提供电力都需要保留的数据。
半导体存储器设备包括连接到字线和位线的存储器单元，并且当将数据写入存储器单元或从存储器单元读取数据时，可以将驱动电压施加到字线。在写/读操作完成之后，可以对字线执行恢复操作，以减少或防止对存储器单元的干扰，然后可以释放和丢弃通过施加驱动电压而存储的大量电荷。
发明内容
本公开的至少一个示例实施例提供了一种操作存储器设备的方法，该方法能够高效地回收存储器设备中的电荷并提高存储器设备的功率效率。
本公开的至少一个示例实施例提供了一种执行操作存储器设备的方法的存储器设备。
根据示例实施例，在一种操作包括连接到多条字线的存储器块的存储器设备的方法中，通过将第一驱动电压施加到所述多条字线对存储器块执行第一操作。在完成第一操作之后，执行释放施加到所述多条字线的第一驱动电压的第一恢复操作。在完成第一恢复操作之后，通过将第二驱动电压施加到所述多条字线对存储器块执行第二操作。在第一恢复操作中，将由第一驱动电压存储的多个电荷当中的第一电荷存储在连接到至少一条电荷回收字线的电荷回收存储器块中。在第二操作中，使用存储在电荷回收存储器块中的第一电荷将第二驱动电压施加到所述多条字线。
根据示例实施例，一种存储器设备包括存储器单元阵列、电压发生器和控制电路。存储器单元阵列包括连接到多条字线的存储器块和连接到至少一条电荷回收字线的电荷回收存储器块。电压发生器生成施加到所述多条字线的多个驱动电压。控制电路控制存储器单元阵列的操作和电压发生器的操作。控制电路通过将第一驱动电压施加到所述多条字线对存储器块执行第一操作、在完成第一操作之后执行释放施加到所述多条字线的第一驱动电压的第一恢复操作、以及在完成第一恢复操作之后通过将第二驱动电压施加到所述多条字线对存储器块执行第二操作。在第一恢复操作中，将由第一驱动电压存储的多个电荷当中的第一电荷存储在电荷回收存储器块中。在第二操作中，使用存储在电荷回收存储器块中的第一电荷将第二驱动电压施加到所述多条字线。
根据示例实施例，在一种操作包括连接到多条字线的存储器块的存储器设备的方法中，通过将第一驱动电压施加到所述多条字线对存储器块执行第一操作。在完成第一操作之后，执行释放施加到所述多条字线的第一驱动电压的第一恢复操作。在完成第一恢复操作之后，通过将第二驱动电压施加到所述多条字线对存储器块执行第二操作。当执行第一恢复操作时，将所述多条字线与所述至少一条电荷回收字线电连接。执行所述多条字线的电压电平降低的第一放电操作。通过将由第一驱动电压存储的多个电荷当中的第一电荷存储在连接到至少一条电荷回收字线的电荷回收存储器块中来执行第一放电操作。将所述多条字线与所述至少一条电荷回收字线电断开。执行所述多条字线的电压电平额外降低的第二放电操作。当执行第二操作时，将所述多条字线与所述至少一条电荷回收字线电连接。执行所述多条字线的电压电平增加的第一充电操作。通过使用存储在电荷回收存储器块中的第一电荷将第二驱动电压施加到所述多条字线来执行第一充电操作。将所述多条字线与所述至少一条电荷回收字线电断开。将电荷泵与所述至少一条电荷回收字线电连接。执行所述多条字线的电压电平使用电荷泵额外增加的第二充电操作。在第一放电操作中，第一电荷通过电荷共享操作经由所述至少一条电荷回收字线移动到电荷回收存储器块。在第一充电操作中，第一电荷通过电荷共享操作经由所述至少一条电荷回收字线移动到所述多条字线。
在根据示例实施例的操作存储器设备的方法和存储器设备中，可以使用电荷回收存储器块的电容来存储在恢复操作期间释放和丢弃的电荷，并且可以将存储在电荷回收存储器块中的电荷转移到将在后续操作中使用的所述多条字线。此外，在转移到所述多条字线之后保留在电荷回收存储器块中的电荷可以被额外转移到电荷泵以用于驱动电荷泵。因此，可以更高效地执行电荷回收操作，而无需复杂的控制过程和/或需要额外面积的电路，并且可以改善或提高存储器设备的功率效率。
附图说明
从以下结合附图的详细描述将更清楚地理解说明性的、非限制性的示例实施例。
图1是示出根据示例实施例的操作存储器设备的方法的流程图。
图2是示出根据示例实施例的存储器设备的框图。
图3是图2的存储器设备中的存储器单元阵列中包括的存储器块的示例的透视图。
图4是示出参照图3描述的存储器块的等效电路的电路图。
图5A和图5B是示出图2的存储器设备中包括的存储器单元阵列的示例和电荷回收控制电路的示例的图。
图6是示出操作图1的存储器设备的方法的示例的流程图。
图7是示出执行图6中的第一读操作的方法的示例的流程图。
图8是示出执行图6中的第一恢复操作的方法的示例的流程图。
图9是示出执行图6中的第二读操作的方法的示例的流程图。
图10是用于描述图7、图8和图9的操作的图。
图11是示出执行图6中的第一恢复操作的方法的示例的流程图。
图12是示出执行图6中的第二读操作的方法的示例的流程图。
图13是用于描述图11和图12的操作的图。
图14是示出操作图1的存储器设备的方法的示例的流程图。
图15是示出执行图14中的第一编程操作的方法的示例的流程图。
图16是示出执行图14中的第一恢复操作的方法的示例的流程图。
图17是示出执行图14中的第一编程验证操作的方法的示例的流程图。
图18是用于描述图15、图16和图17的操作的图。
图19是示出执行图14中的第一恢复操作的方法的示例的流程图。
图20是示出执行图14中的第一编程验证操作的方法的示例的流程图。
图21是用于描述图19和图20的操作的图。
图22是示出操作图1的存储器设备的方法的示例的流程图。
图23A和图23B是用于描述在根据示例实施例的操作存储器设备的方法中执行的编程操作的图。
图24是示出根据示例实施例的操作存储器设备的方法的流程图。
图25、图26和图27是示出操作图24的存储器设备的方法的示例的流程图。
图28是示出根据示例实施例的包括存储器设备的存储器系统的框图。
图29是根据示例实施例的存储器设备的剖视图。
具体实施方式
将参照附图更全面地描述各种示例实施例，示例实施例在附图中示出。然而，本公开可以以许多不同的形式体现，并且不应被解释为限于这里阐述的示例实施例。贯穿本申请，相同的附图标记指代相同的元件。
图1是示出根据示例实施例的操作存储器设备的方法的流程图。
参照图1，根据示例实施例的操作存储器设备的方法由包括存储器块和电荷回收存储器块的存储器设备执行。存储器块连接到多条字线，电荷回收存储器块连接到至少一条电荷回收字线。例如，存储器设备可以是非易失性存储器设备，但示例实施例不限于此。存储器设备的配置将参照图2、图3、图4、图5A和图5B进行详细描述。根据示例实施例的操作存储器设备的方法可以被称为回收存储器设备中的电荷的方法。
在根据示例实施例的操作存储器设备的方法中，通过将第一驱动电压施加到多条字线对存储器块执行第一操作(操作S100)。例如，第一操作可以是对包括在存储器块中的页执行的读操作或编程操作，但示例实施例不限于此。
在成功完成第一操作之后，执行释放施加到多条字线的第一驱动电压的第一恢复操作(操作S200)。在执行第一操作时，可以通过施加到多条字线的第一驱动电压将多个电荷存储在多条字线中。如果多个电荷保持原样，则在完成了读和/或编程操作的存储器单元上可能发生干扰。因此，应释放存储在多条字线中的多个电荷。例如，在第一恢复操作中，作为在第一操作中由第一驱动电压存储的多个电荷中的一些或全部的第一电荷可以通过电荷回收字线转移到电荷回收存储器块并存储在其中。
在成功完成第一恢复操作之后，通过将第二驱动电压施加到多条字线对存储器块执行第二操作(操作S300)。例如，第二操作可以是对包括在存储器块中的页执行的读操作、编程验证操作或编程操作，但示例实施例不限于此。例如，在第二操作中，可以使用在第一恢复操作中存储在电荷回收存储器块中的第一电荷将第二驱动电压施加到多条字线。
在一些示例实施例中，在S200中将第一电荷存储在电荷回收存储器块中的操作和在S300中使用第一电荷施加第二驱动电压的操作可以通过电荷共享操作来执行。例如，将第一电荷存储在电荷回收存储器块中的操作和使用第一电荷施加第二驱动电压的操作可以使用包括在电荷回收存储器块中的电荷回收存储器单元的电容和至少一个电荷回收字线的电容来执行。
在一些示例实施例中，为了执行高效的电荷回收操作，存储器块的电容与电荷回收存储器块的电容的比率可以被设为约1:1。
在一些示例实施例中，电荷回收存储器块和电荷回收存储器单元可以是其中不存储数据的虚设存储器块和虚设存储器单元，并且至少一个电荷回收字线可以是虚设字线。
在存储器设备中，当执行写/读操作时可以通过驱动电压来设置字线，并且当写/读操作完成时可以执行恢复操作(例如，放电操作)以减少或防止存储器单元被干扰。传统上，存在的问题是，在恢复操作期间由驱动电压存储的大量电荷被丢弃，并且当考虑到生成高驱动电压所需的能量时，功率效率降低。
在根据示例实施例的操作存储器设备的方法中，在恢复操作期间释放和丢弃的电荷可以使用电荷回收存储器块的电容来存储，存储在电荷回收存储器块中的电荷可以转移到多条字线以在后续操作中使用。此外，在转移到多条字线之后保留在电荷回收存储器块中的电荷可以被附加地转移到电荷泵以用于驱动电荷泵。因此，可以更高效地执行电荷回收操作，而无需复杂的控制过程或需要额外面积的电路，并且可以改善或增强存储器设备的功率效率。
图2是示出根据示例实施例的存储器设备的框图。
参照图2，存储器设备500包括存储器单元阵列510、电压发生器550和控制电路560。存储器设备500可以进一步包括地址解码器520、页缓冲器电路530和数据输入/输出(I/O)电路540。例如，存储器设备500可以是非易失性存储器设备，例如NAND闪速存储器设备。
存储器单元阵列510经由多条串选择线SSL、多条字线WL和多条地选择线GSL连接到地址解码器520。存储器单元阵列510进一步经由多条位线BL连接到页缓冲器电路530。存储器单元阵列510可以包括连接到多条字线WL和多条位线BL的多个存储器单元(例如，多个非易失性存储器单元)。存储器单元阵列510可以被划分为多个存储器块BLK1、BLK2、……、BLKz，每个存储器块包括存储器单元。此外，多个存储器块BLK1至BLKz中的每个可以被划分为多个页。存储器单元阵列510可以进一步包括电荷回收存储器块BLKCR，例如虚设存储器块。例如，具有最小沟道孔尺寸的最下面的存储器块可以被设为电荷回收存储器块BLKCR。
在一些示例实施例中，如将参照图3和图4所述，存储器单元阵列510可以是三维(3D)存储器单元阵列，其以三维结构(或垂直结构)形成在基板上。在该示例中，存储器单元阵列510可以包括垂直取向的多个单元串(例如，多个垂直NAND串)，使得至少一个存储器单元位于另一存储器单元上方。
控制电路560从外部(例如，从图28中的存储器控制器20)接收命令CMD和地址ADDR，并基于命令CMD和地址ADDR来控制存储器设备500的擦除、编程和读操作。擦除操作可以包括执行一系列擦除循环，编程操作可以包括执行一系列编程循环。每个编程循环可以包括编程操作和编程验证操作。每个擦除循环可以包括擦除操作和擦除验证操作。读操作可以包括正常读操作和数据恢复读操作。
例如，控制电路560可以生成用于控制电压发生器550的控制信号CON，并可以基于命令CMD生成用于控制页缓冲器电路530的控制信号PBC，并且可以基于地址ADDR生成行地址R_ADDR和列地址C_ADDR。控制电路560可以将行地址R_ADDR提供给地址解码器520并且可以将列地址C_ADDR提供给数据I/O电路540。
控制电路560可以控制地址解码器520、页缓冲器电路530、数据I/O电路540和电压发生器550，使得存储器设备500执行参照图1描述的根据示例实施例的操作存储器设备的方法。例如，控制电路560可以控制地址解码器520、页缓冲器电路530、数据I/O电路540和电压发生器550，以通过将第一驱动电压施加到字线对一个存储器块执行第一操作、在第一操作完成之后执行释放施加到字线的第一驱动电压的第一恢复操作、以及在第一恢复操作完成之后通过将第二驱动电压施加到字线对所述一个存储器块执行第二操作。可以在第一恢复操作期间将电荷存储在电荷回收存储器块BLKCR中，可以在第二操作期间使用存储在电荷回收存储器块BLKCR中的电荷来设置字线。
控制电路560可以包括用于执行参照图1描述的根据示例实施例的操作存储器设备的方法的电荷回收控制电路562。电荷回收控制电路562的配置将参照图5A和图5B进行详细描述。
地址解码器520可以经由多条串选择线SSL、多条字线WL和多条地选择线GSL连接到存储器单元阵列510。例如，在擦除/写/读操作中，基于行地址R_ADDR，地址解码器520可以将多条字线WL中的至少一条确定为所选择的字线，可以将多条串选择线SSL中的至少一条确定为所选择的串选择线，并且可以将多条地选择线GSL中的至少一条确定为所选择的地选择线。
电压发生器550可以基于功率PWR和控制信号CON来生成存储器设备500的操作所需的驱动电压VS。驱动电压VS可以经由地址解码器520施加到多条串选择线SSL、多条字线WL和多条地选择线GSL。例如，驱动电压VS可以包括读操作所需的读电压VRD和读禁止(或通过)电压VRDI、编程循环所需的编程电压VPGM、编程禁止(或通过)电压VPGMI和编程验证电压VVF等。此外，电压发生器550可以基于功率PWR和控制信号CON来生成擦除操作所需的擦除电压VERS。擦除电压VERS可以直接或经由位线BL施加到存储器单元阵列510。例如，电压发生器550可以包括用于生成驱动电压VS的电荷泵552。
例如，在读操作期间，经由地址解码器520，电压发生器550可以将读电压VRD施加到所选择的字线，并且可以将读禁止电压VRDI施加到未选择的字线。例如，在编程操作期间，经由地址解码器520，电压发生器550可以将编程电压VPGM施加到所选择的字线，并且可以将编程禁止电压VPGMI施加到未选择的字线。此外，在编程验证操作期间，经由地址解码器520，电压发生器550可以将编程验证电压VVF施加到所选择的字线，并且可以将验证禁止(或通过)电压施加到未选择的字线。
页缓冲器电路530可以经由多条位线BL连接到存储器单元阵列510。页缓冲器电路530可以包括多个页缓冲器。页缓冲器电路530可以存储要编程到存储器单元阵列510中的数据DAT或者可以读取从存储器单元阵列510感测的数据DAT。换句话说，页缓冲器电路530可以根据存储器设备500的操作模式作为写驱动器或感测放大器操作。
数据I/O电路540可以经由数据线DL连接到页缓冲器电路530。基于列地址C_ADDR，数据I/O电路540可以经由页缓冲器电路530将数据DAT从存储器设备500的外部(例如，从图28中的存储器控制器20)提供到存储器单元阵列510，或者可以将数据DAT从存储器单元阵列510提供到存储器设备500的外部(例如，到图28中的存储器控制器20)。
图3是图2的存储器设备中的存储器单元阵列中包括的存储器块的示例的透视图。
参照图3，存储器块BLKi包括以三维结构(或垂直结构)形成在基板上的多个单元串(例如，多个垂直NAND串)。存储器块BLKi包括沿第一方向DR1、第二方向DR2和第三方向DR3延伸的结构。基本上平行于基板111的第一表面(例如，顶表面)并彼此交叉的两个方向被称为第一方向DR1(例如，X轴方向)和第二方向DR2(例如，Y轴方向)。此外，基本上垂直于基板111的第一表面的方向被称为第三方向DR3(例如，Z轴方向)。例如，第一方向DR1和第二方向DR2可以基本上彼此垂直。此外，第三方向DR3可以基本上垂直于第一方向DR1和第二方向DR2两者。
提供基板111。例如，基板111可以在其中具有第一类型的电荷载流子杂质(例如，第一导电类型)的阱。例如，基板111可以具有通过注入诸如硼(B)的第3族元素形成的p阱。具体地，基板111可以具有提供在n阱内的袋状p阱。在一些示例实施例中，基板111具有p型阱(或p型袋阱)。然而，基板111的导电类型不限于p型。
沿第二方向DR2布置的多个掺杂区311、312、313和314提供在基板111中/上。这些多个掺杂区311至314可以具有与基板111的第一类型不同的第二类型的电荷载流子杂质(例如，第二导电类型)。在一些示例实施例中，第一掺杂区311至第四掺杂区314可以是n型。然而，第一掺杂区311至第四掺杂区314的导电类型不限于n型。
沿第一方向DR1延伸的多个绝缘材料112沿第三方向DR3依次提供在基板111的在第一掺杂区311和第二掺杂区312之间的区域上。例如，多个绝缘材料112沿第三方向DR3提供，间隔特定距离。例如，绝缘材料112可以包括诸如氧化物层的绝缘材料。
沿第三方向DR3穿透绝缘材料的多个柱113沿第一方向DR1依次设置在基板111的在第一掺杂区311和第二掺杂区312之间的区域上。例如，多个柱113可以穿透绝缘材料112以接触基板111。
在一些示例实施例中，每个柱113包括多种材料。例如，每个柱113的沟道层114可以包括具有第一导电类型的硅材料。例如，每个柱113的沟道层114可以包括具有与基板111相同的导电类型的硅材料。在一些示例实施例中，每个柱113的沟道层114包括p型硅。然而，每个柱113的沟道层114不限于p型硅。
每个柱113的内部材料115包括绝缘材料。例如，每个柱113的内部材料115可以包括诸如硅氧化物的绝缘材料。在示例中，每个柱113的内部材料115包括空气间隙。这里讨论的术语“空气”可以指大气或在制造工艺期间可能存在的其他气体。
绝缘层116沿着绝缘材料112、柱113和基板111的暴露表面提供在第一掺杂区311和第二掺杂区312之间的区域上。例如，提供在绝缘材料112的表面上的绝缘层116可以如图所示插置在柱113与多个堆叠的第一导电材料211、221、231、241、251、261、271、281和291之间。在一些示例中，绝缘层116不需要提供在与地选择线GSL(例如，211)和串选择线SSL(例如，291)对应的第一导电材料211至291之间。在该示例中，地选择线GSL是第一导电材料211至291的堆叠的最下面的线，串选择线SSL是第一导电材料211至291的堆叠的最上面的线。
多个第一导电材料211至291在第一掺杂区311和第二掺杂区312之间的区域中提供在绝缘层116的表面上。例如，沿第一方向DR1延伸的第一导电材料211提供在与基板111相邻的绝缘材料112和基板111之间。更详细地，沿第一方向DR1延伸的第一导电材料211提供在与基板111相邻的绝缘材料112底部处的绝缘层116和基板111之间。
沿第一方向DR1延伸的第一导电材料提供在绝缘材料112当中的特定绝缘材料的顶部处的绝缘层116和绝缘材料112当中的特定绝缘材料的底部处的绝缘层116之间。例如，沿第一方向DR1延伸的多个第一导电材料221至281提供在绝缘材料112之间，并且可以理解的是，绝缘层116提供在绝缘材料112和第一导电材料221至281之间。第一导电材料211至291可以由导电金属形成，但是在其他示例实施例中，第一导电材料211至291可以包括诸如多晶硅的导电材料。
与第一掺杂区311和第二掺杂区312上的结构相同的结构可以提供在第二掺杂区312和第三掺杂区313之间的区域中。在第二掺杂区312和第三掺杂区313之间的区域中，提供沿第一方向DR1延伸的多个绝缘材料112。提供沿第一方向DR1依次设置并沿第三方向DR3穿透多个绝缘材料112的多个柱113。绝缘层116提供在多个绝缘材料112和多个柱113的暴露表面上，多个第一导电材料211至291沿第一方向DR1延伸。类似地，与第一掺杂区311和第二掺杂区312上的结构相同的结构可以提供在第三掺杂区313和第四掺杂区314之间的区域中。
多个漏极区320分别提供在多个柱113上。漏极区320可以包括掺有第二类型的电荷载流子杂质的硅材料。例如，漏极区320可以包括掺有n型掺杂剂的硅材料。在一些示例实施例中，漏极区320包括n型硅材料。然而，漏极区320不限于n型硅材料。
在漏极区上，提供沿第二方向DR2延伸的多个第二导电材料331、332和333。第二导电材料331至333沿第一方向DR1设置，彼此间隔特定距离。第二导电材料331至333分别连接到对应区域中的漏极区320。沿第二方向DR2延伸的漏极区320和第二导电材料333可以通过每个接触插塞连接。每个接触插塞可以是例如由诸如金属的导电材料形成的导电插塞。第二导电材料331至333可以包括金属材料。第二导电材料331至333可以包括诸如多晶硅的导电材料。
在图3的示例中，第一导电材料211至291可以用于形成字线WL、串选择线SSL和地选择线GSL。例如，第一导电材料221至281可以用于形成字线WL，其中属于同一层的导电材料可以互连。第二导电材料331至333可以用于形成位线BL。第一导电材料211至291的层数可以根据工艺和控制技术而各种各样地确定。
图4是示出参照图3描述的存储器块的等效电路的电路图。
图4的存储器块BLKi可以以三维结构(或垂直结构)形成在基板上。例如，包括在存储器块BLKi中的多个单元串可以形成在垂直于基板的方向上。
参照图4，存储器块BLKi可以包括连接在位线BL1、BL2和BL3与公共源极线CSL之间的多个单元串NS11、NS12、NS13、NS21、NS22、NS23、NS31、NS32和NS33。单元串NS11至NS33中的每个可以包括串选择晶体管SST、多个存储器单元MC1、MC2、MC3、MC4、MC5、MC6、MC7和MC8、以及地选择晶体管GST。例如，位线BL1至BL3可以对应于图3中的第二导电材料331至333，公共源极线CSL可以通过互连图3中的第一掺杂区311至第四掺杂区314而形成。
每个串选择晶体管SST可以连接到对应的串选择线(SSL1、SSL2和SSL3之一)。多个存储器单元MC1至MC8可以分别连接到对应的字线WL1、WL2、WL3、WL4、WL5、WL6、WL7和WL8。每个地选择晶体管GST可以连接到对应的地选择线(GSL1、GSL2和GSL3之一)。每个串选择晶体管SST可以连接到对应的位线(例如，BL1至BL3之一)，每个地选择晶体管GST可以连接到公共源极线CSL。在图4的示例中，一些串选择晶体管SST连接到相同的位线(例如，BL1至BL3之一)，以经由施加到适当的串选择线SSL1至SSL3和地选择线GSL1至GSL3的适当的选择电压将对应的单元串连接到相同的位线。
共同连接到一条位线的单元串可以形成一列，连接到一条串选择线的单元串可以形成一行。例如，连接到第一位线BL1的单元串NS11、NS21和NS31可以对应于第一列，连接到第一串选择线SSL1的单元串NS11、NS12和NS13可以形成第一行。
具有同一高度的字线(例如，WL1)可以被共同连接，地选择线GSL1至GSL3和串选择线SSL1至SSL3可以分开。位于同一半导体层的存储器单元共享字线。同一行中的单元串共享串选择线。公共源极线CSL公共地连接到所有单元串。
在图4中，存储器块BLKi被示出为连接到八条字线WL1至WL8和三条位线BL1至BL3，单元串NS11至NS33中的每个被示出为包括八个存储器单元MC1至MC8。然而，示例实施例不限于此。在一些示例实施例中，每个存储器块可以连接到任何数量的字线和位线，每个单元串可以包括任何数量的存储器单元。
三维垂直阵列结构可以包括垂直取向的垂直NAND串，使得至少一个存储器单元位于另一存储器单元上方。至少一个存储器单元可以包括电荷陷阱层。以下专利文献(其通过引用整体合并于此)描述了用于包括其中三维存储器阵列被配置为多个层级且字线和/或位线在层级之间被共享的3D垂直阵列结构的存储器单元阵列的合适配置：美国专利第7,679,133号；第8,553,466号；第8,654,587号；第8,559,235号；以及美国专利公告第2011/0233648号。
尽管基于NAND闪速存储器设备描述了根据示例实施例的存储器设备，但示例实施例不限于此，根据示例实施例的存储器设备可以是包括用于电荷回收操作的电荷回收存储器块并在特定操作期间执行字线设置操作和恢复操作的任何存储器设备。例如，根据示例实施例的存储器设备可以包括各种非易失性存储器设备(例如，相位随机存取存储器(PRAM)、电阻随机存取存储器(RRAM)、磁性随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、纳米浮栅存储器(NFGM)、聚合物随机存取存储器(PoRAM)、晶闸管随机存取存储器(TRAM)等)中的至少一种和/或各种易失性存储器设备(例如，动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)等)中的至少一种。
图5A和图5B是示出包括在图2的存储器设备中的存储器单元阵列的示例和电荷回收控制电路的示例的图。
参照图5A，存储器单元阵列510可以包括电荷回收存储器块BLKCR和多个存储器块BLK1至BLKz。
电荷回收存储器块BLKCR可以连接到电荷回收字线WL_BLKCR，例如虚设字线。多个存储器块BLK1至BLKz可以分别连接到多条字线WL_BLK1、WL_BLK2、……、WL_BLKz。多条字线WL_BLK1至WL_BLKz可以分别通过多个传输晶体管TP1、TP2、……、TPz选择性地连接到全局字线GWL，多个传输晶体管TP1至TPz可以分别响应于多个开关控制信号SCS1、SCS2、……、SCSz导通/关断。例如，多个传输晶体管TP1至TPz可以被包括在图2中的地址解码器520中。
电荷回收控制电路562可以包括第一晶体管TRC1和控制信号发生器564，并且可以进一步包括第二晶体管TRC2。电荷回收字线WL_BLKCR可以通过响应于第一控制信号RC1而导通/关断的第一晶体管TRC1选择性地连接到多条字线WL_BLK1至WL_BLKz之一，电荷回收字线WL_BLKCR可以通过响应于第二控制信号RC2而导通/关断的第二晶体管TRC2选择性地连接到电荷泵552。换句话说，第一晶体管TRC1可以基于第一控制信号RC1选择性地将电荷回收字线WL_BLKCR与多条字线WL_BLK1至WL_BLKz之一电连接，第二晶体管TRC2可以基于第二控制信号RC2电连接电荷回收字线WL_BLKCR和电荷泵552。控制信号发生器564可以生成第一控制信号RC1和第二控制信号RC2。
例如，当对存储器块BLK1执行根据示例实施例的操作存储器设备的方法时，传输晶体管TP1和第一晶体管TRC1可以导通，字线WL_BLK1和电荷回收字线WL_BLKCR可以彼此电连接。此后，存储在字线WL_BLK1中的电荷可以基于电荷共享操作通过电荷回收字线WL_BLKCR移动(或转移)到电荷回收存储器块BLKCR并存储在其中。此外，存储在电荷回收存储器块BLKCR中的电荷可以基于电荷共享操作通过电荷回收字线WL_BLKCR移动到字线WL_BLK1。
电荷泵552可以生成用于生成驱动电压VS的电荷泵电压VP。例如，当第二晶体管TRC2导通并电连接到电荷回收字线WL_BLKCR时，电荷泵552可以基于从电荷回收存储器块BLKCR供应的电荷来生成电荷泵电压VP。当第二晶体管TRC2关断并且不电连接到电荷回收字线WL_BLKCR时，电荷泵552可以自己生成电荷泵电压VP。
参照图5B，存储器块BLK1可以包括多个页PG11、PG12、……、PG1k。为了简洁起见，将省略与图5A重复的描述。
多个页PG11至PG1k可以分别连接到多条字线WL_PG11、WL_PG12、……、WL_PG1k。多条字线WL_PG11至WL_PG1k可以分别通过多个传输晶体管TP11、TP12、……、TP1k选择性地连接到全局字线GWL，多个传输晶体管TP11至TP1k可以分别响应于多个开关控制信号SCS11、SCS12、……、SCS1k导通/关断。例如，多条字线WL_PG11至WL_PG1k可以被包括在图5A的字线WL_BLK1中，多个开关控制信号SCS11至SCS1k可以被包括在图5A的开关控制信号SCS1中，多个传输晶体管TP11至TP1k可以被包括在图5A的传输晶体管TP1中。
在根据示例实施例的操作存储器设备的方法中，读操作和编程操作中的每个可以以页为单位(或者在逐页的基础上)来执行。因此，当对存储器块BLK1执行根据示例实施例的操作存储器设备的方法并且对页PG11执行S100的第一操作时，字线WL_PG11可以是所选择的字线，并且除了字线WL_PG11以外的字线WL_PG12至WL_PG1k可以是未选择的字线。
尽管未详细说明，但是剩余存储器块BLK2至BLKz可以与存储器块BLK1类似地实现。
在下文中，将基于对存储器块BLKl执行电荷回收操作的示例来描述示例实施例。
图6是示出图1的操作存储器设备的方法的示例的流程图。
参照图1、图5B和图6，在操作S100中，可以对包括在存储器块BLK1中并连接到多条字线WL_PG11至WL_PG1k当中的第一字线WL_PG11的第一页PG11执行第一读操作(操作S110)。在操作S200中，可以对多条字线WL_PG11至WL_PG1k执行第一恢复操作(操作S210)。在操作S300中，可以对包括在存储器块BLK1中并连接到多条字线WL_PG11至WL_PG1k当中的与第一字线WL_PG11不同的第二字线WL_PG12的第二页PG12执行第二读操作(操作S310)。换句话说，图6示出了第一操作是第一读操作并且第二操作是第二读操作的示例。
图7是示出执行图6中的第一读操作的方法的示例的流程图。图8是示出执行图6中的第一恢复操作的方法的示例的流程图。图9是示出执行图6中的第二读操作的方法的示例的流程图。图10是用于描述图7、图8和图9的操作的图。
参照图6、图7和图10，在操作S110中，可以将读电压VRD施加到第一字线WL_PG11(操作S111)。可以将读禁止电压VRDI施加到多条字线WL_PG11至WL_PG1k当中的除了第一字线WL_PG11以外的字线WL_PG21至WL_PG1k(操作S113)。第一字线WL_PG11可以被称为所选择的字线，除了第一字线WL_PG11以外的字线WL_PG21至WL_PG1k可以被称为未选择的字线。
例如，从图10中的时间点t11到时间点t13的第一读间隔TRD1可以对应于执行S110的第一读操作的时间间隔。在图10和随后的图中，“V_WL_BLK”表示连接到作为电荷回收操作的目标的存储器块BLK1的字线WL_PG11至WL_PG1k的电压的电平变化，“V_WL_BLKCR”表示连接到电荷回收存储器块BLKCR的电荷回收字线WL_BLKCR的电压的电平变化。在“V_WL_BLK”中，由实线示出的“V_WL_sel”表示所选择的字线的电压的电平变化，由虚线示出的“V_WL_un”表示未选择的字线的电压的电平变化。
在第一读间隔TRD1的从时间点t11到时间点t12的时间间隔中，字线WL_PG11至WL_PG1k可以被设置以执行第一读操作。例如，在初始操作时间，电荷回收存储器块BLKCR中可以不存储电荷，并且可以在不通过电荷共享操作移动电荷的情况下设置字线WL_PG11至WL_PG1k。然而，示例实施例不限于此。
此后，在第一读间隔TRD1的从时间点t12到时间点t13的时间间隔中，可以基于施加到所选择的字线的读电压VRD和施加到未选择的字线的读禁止电压VRDI来读取或检索存储在第一页PG11中的数据。因为读取数据的过程对于本领域技术人员是众所周知的，所以将省略其详细描述。
参照图6、图8和图10，在操作S210中，可以将连接到存储器块BLK1的多条字线WL_PG11至WL_PG1k与电荷回收字线WL_BLKCR电连接(操作S211)。例如，图5B中的第一晶体管TRC1和多个传输晶体管TP11至TP1k可以导通。
随着多条字线WL_PG11至WL_PG1k和电荷回收字线WL_BLKCR彼此电连接，可以执行多条字线WL_PG11至WL_PG1k的电压电平降低的第一放电操作(操作S213)。例如，基于电荷共享操作，字线WL_PG11至WL_PG1k中的电荷可以通过电荷回收字线WL_BLKCR移动(或转移)到电荷回收存储器块BLKCR并存储在其中。
例如，从图10中的时间点t13到时间点t14的第一恢复间隔TRCY1可以对应于执行S210的第一恢复操作的时间间隔。当执行第一放电操作时，多条字线WL_PG11至WL_PG1k的电压电平可以降低。例如，电荷不仅可以存储在电荷回收存储器块BLKCR中，而且可以存储在电荷回收字线WL_BLKCR中，因此电荷回收字线WL_BLKCR的电压电平可以增加。
当第一恢复间隔TRCY1终止时，字线WL_PG11至WL_PG1k可以与电荷回收字线WL_BLKCR电断开。例如，第一晶体管TRC1和传输晶体管TP11至TP1k可以关断。
参照图6、图9和图10，在操作S310中，可以将多条字线WL_PG11至WL_PG1k与电荷回收字线WL_BLKCR电连接(操作S311)。操作S311可以类似于图8中的操作S211。
随着多条字线WL_PG11至WL_PG1k和电荷回收字线WL_BLKCR彼此电连接，可以执行多条字线WL_PG11至WL_PG1k的电压电平增加的第一充电操作(操作S313)。例如，基于电荷共享操作，电荷回收存储器块BLKCR中的电荷可以通过电荷回收字线WL_BLKCR移动到字线WL_PG11至WL_PG1k并存储在其中。
例如，从图10中的时间点t15到时间点t17的第二读间隔TRD2可以对应于执行S310的第二读操作的时间间隔。用于在第二读间隔TRD2中读取存储在第二页PG12中的数据的操作(例如，将读电压VRD施加到第二字线WL_PG12(例如，所选择的字线)并将读禁止电压VRDI施加到剩余字线WL_PG11和WL_PG1k(例如，未选择的字线)的操作)可以类似于第一读间隔TRD1中的那些操作。在第二读间隔TRD2中设置字线WL_PG11至WL_PG1k的操作可以不同于在第一读间隔TRD1中的那些操作。
在第二读间隔TRD2的从时间点t15到时间点t16的时间间隔中，字线WL_PG11至WL_PG1k可以被设置以执行第二读操作。例如，通过第一恢复操作存储在电荷回收存储器块BLKCR中的电荷可以移动到字线WL_PG11至WL_PG1k。当执行第一充电操作时，多条字线WL_PG11至WL_PG1k的电压电平可以增加，电荷回收字线WL_BLKCR的电压电平可以降低。
当字线WL_PG11至WL_PG1k被完全设置时，字线WL_PG11至WL_PG1k可以与电荷回收字线WL_BLKCR电断开。例如，第一晶体管TRC1可以关断。
此后，在第二读间隔TRD2的从时间点t16到时间点t17的时间间隔中，可以基于施加到所选择的字线的读电压VRD和施加到未选择的字线的读禁止电压VRDI来读取存储在第二页PG12中的数据。从时间点t16到时间点t17的时间间隔中的操作可以类似于从时间点t12到时间点t13的时间间隔中的操作。
图11是示出执行图6中的第一恢复操作的方法的示例的流程图。图12是示出执行图6中的第二读操作的方法的示例的流程图。图13是用于描述图11和图12的操作的图。为了简洁起见，将省略与图8、图9和图10重复的描述。
参照图6、图11和图13，在操作S210中，操作S211和S213可以与参照图8和图10描述的操作相同或基本相同。例如，操作S211和S213可以在图13的第一恢复间隔TRCY1的从时间点t13到时间点t13a的时间间隔中执行。
此后，可以将多条字线WL_PG11至WL_PG1k与电荷回收字线WL_BLKCR电断开(操作S215)。例如，图5B中的第一晶体管TRC1可以关断。可以执行多条字线WL_PG11至WL_PG1k的电压电平额外降低的第二放电操作(操作S217)。例如，可以将用于降低多条字线WL_PG11至WL_PG1k的电压电平的目标电压施加到多条字线WL_PG11至WL_PG1k。
例如，可以在图13的第一恢复区间TRCY1的从时间点t13a到时间点t14的时间间隔中执行操作S215和S217。例如，可以将目标电压施加到字线WL_PG11至WL_PG1k，使得字线WL_PG11至WL_PG1k的电压电平降低至第一目标电平。在该示例中，因为电荷回收字线WL_BLKCR与多条字线WL_PG11至WL_PG1k电断开并分离，所以电荷回收字线WL_BLKCR的电压电平可以不降低并且可以被维持。
当仅执行基于电荷共享操作的第一放电操作时，字线WL_PG11至WL_PG1k的电压电平降低至第一目标电平可能需要相对长的时间。相反，当在从时间点t13到时间点t13a的时间间隔中执行第一放电操作时以及当在从时间点t13a到时间点t14的时间间隔中执行第二放电操作时，字线WL_PG11至WL_PG1k的电压电平降低至第一目标电平可以需要相对短的时间，并且可以高效地执行第一恢复操作。
当第一恢复间隔TRCY1终止时，传输晶体管TP11至TP1k可以关断。
参照图6、图12和图13，在操作S310中，操作S311和S313可以与参照图9和图10描述的操作相同或基本相同。例如，可以在图13的第二读间隔TRD2的从时间点t15到时间点t15a的时间间隔中执行操作S311和S313。
此后，可以将多条字线WL_PG11至WL_PG1k与电荷回收字线WL_BLKCR电断开(操作S315)。操作S315可以类似于图11中的操作S215。可以将电荷泵552与电荷回收字线WL_BLKCR电连接(操作S317)。例如，图5B中的第二晶体管TRC2可以导通。可以执行多条字线WL_PG11至WL_PG1k的电压电平使用电荷泵552额外增加的第二充电操作(操作S319)。例如，可以使用从电荷泵552生成的电荷泵电压VP来执行第二充电操作。
例如，可以在图13的第二读间隔TRD2的从时间点t15a到时间点t16的时间间隔中执行操作S315、S317和S319。电荷泵552可以使用通过电荷共享操作经由电荷回收字线WL_BLKCR从电荷回收存储器块BLKCR提供的电荷作为电源来生成电荷泵电压VP。可以使用电荷泵电压VP来设置字线WL_PG11至WL_PG1k，使得字线WL_PG11至WL_PG1k的电压电平增加至第二目标电平。随着电荷被供应到电荷泵552，电荷回收字线WL_BLKCR的电压电平可以降低。
当仅执行基于电荷共享操作的第一充电操作时，字线WL_PG11至WL_PG1k的电压电平增加至第二目标电平可能需要相对长的时间。相反，当在从时间点t15到时间点t15a的时间间隔中执行第一充电操作时以及当在从时间点t15a到时间点t16的时间间隔中执行第二充电操作时，字线WL_PG11至WL_PG1k的电压电平增加至第二目标电平可以需要相对短的时间，并且可以高效地设备字线WL_PG11至WL_PG1k。此外，在第一充电操作中使用之后剩余的电荷可以被供应作为电荷泵552的电源，因此存储器设备可以具有提高的功率效率。
当字线WL_PG11至WL_PG1k被完全设置时，电荷泵552可以与电荷回收字线WL_BLKCR电断开。例如，第二晶体管TRC2可以关断。
在一些示例实施例中，操作存储器设备的方法可以通过组合图10和图13的示例来实现。例如，可以如图10所示在第一恢复间隔TRCY1中仅执行第一放电操作，可以如图13所示在第二读间隔TRD2中执行第一充电操作和第二充电操作两者。例如，可以如图13所示在第一恢复间隔TRCY1中执行第一放电操作和第二放电操作两者，可以如图10所示在第二读间隔TRD2中仅执行第一充电操作。
图14是示出图1的操作存储器设备的方法的示例的流程图。
参照图1、图5B和图14，在操作S100中，可以对包括在存储器块BLK1中并连接到多条字线WL_PG11至WL_PG1k当中的第一字线WL_PG11的第一页PG11执行第一编程操作(操作S120)。在操作S200中，可以对多条字线WL_PG11至WL_PG1k执行第一恢复操作(操作S220)。在操作S300中，可以对第一页PG11执行第一编程验证操作(操作S320)。换句话说，图14示出了第一操作是第一编程操作并且第二操作是第一编程验证操作的示例。
图15是示出执行图14中的第一编程操作的方法的示例的流程图。图16是示出执行图14中的第一恢复操作的方法的示例的流程图。图17是示出执行图14中的第一编程验证操作的方法的示例的流程图。图18是用于描述图15、图16和图17的操作的图。为了简洁起见，将省略与图7、图8、图9和图10重复的描述。
参照图14、图15和图18，在操作S120中，可以将编程电压VPGM施加到作为所选择的字线的第一字线WL_PG11(操作S121)。可以将编程禁止电压VPGMI施加到多条字线WL_PG11至WL_PG1k当中的除了第一字线WL_PG11以外的作为未选择的字线的字线WL_PG21至WL_PG1k(操作S123)。
例如，从图18中的时间点t21到时间点t24的第一编程间隔TPGM1可以对应于执行S120的第一编程操作的时间间隔。
在第一编程间隔TPGM1的从时间点t21到时间点t22的时间间隔中，字线WL_PG11至WL_PG1k可以被设置以执行第一编程操作。从时间点t21到时间点t22的时间间隔中的操作可以类似于从图10中的时间点t11到时间点t12的时间间隔中的操作。
此后，在第一编程间隔TPGM1的从时间点t22到时间点t23的时间间隔中，可以将编程电压VPGM施加到所选择的字线。例如，编程电压VPGM可以是相对高的电压。
此后，在第一编程间隔TPGM1的从时间点t23到时间点t24的时间间隔中，可以基于施加到所选择的字线的编程电压VPGM和施加到未选择的字线的编程禁止电压VPGMI将数据编程或写入到第一页PG11中。因为对数据进行编程的过程对于本领域技术人员是众所周知的，所以将省略其详细描述。
参照图14、图16和图18，在操作S220中，可以将多条字线WL_PG11至WL_PG1k当中的除了第一字线WL_PG11以外的作为未选择的字线的字线WL_PG21至WL_PG1k与电荷回收字线WL_BLKCR电连接(操作S221)。例如，图5B中的第一晶体管TRC1和除了传输晶体管TP11以外的传输晶体管TP12至TP1k可以导通。
可以执行所有多条字线WL_PG11至WL_PG1k的电压电平降低的第一放电操作(操作S223)。例如，随着未选择的字线WL_PG21至WL_PG1k与电荷回收字线WL_BLKCR电连接，未选择的字线WL_PG21至WL_PG1k中的电荷可以基于电荷共享操作通过电荷回收字线WL_BLKCR移动(或转移)到电荷回收存储器块BLKCR并存储在其中。此外，可以通过施加单独的电压而无需电荷共享操作对被施加相对高的电压的所选择的字线WL_PG11进行放电。
例如，从图18中的时间点t24到时间点t25的第一恢复间隔TRCY1a可以对应于执行S220的第一恢复操作的时间间隔。从时间点t24到时间点t25的时间间隔中的操作可以类似于从图10中的时间点t13到时间点t14的时间间隔中的操作，除了仅使用未选择的字线WL_PG21至WL_PG1k而不使用所选择的字线WL_PG11。
参照图14、图17和图18，在操作S320中，可以将多条字线WL_PG11至WL_PG1k与电荷回收字线WL_BLKCR电连接(操作S321)。可以执行多条字线WL_PG11至WL_PG1k的电压电平增加的第一充电操作(操作S323)。操作S321和S323可以分别类似于图9中的操作S311和S313。
例如，从图18中的时间点t26到时间点t28的第一程序验证间隔TVFYl可以对应于执行S320的第一编程验证操作的时间间隔。从时间点t26到时间点t27的时间间隔的操作和从时间点t27到时间点t28的时间间隔的操作可以分别类似于图10中的从时间点t15到时间点t16的时间间隔的操作和从时间点t16到时间点t17的时间间隔的操作，除了将编程验证电压VVF施加到所选择的字线WL_PG11并且将验证禁止电压施加到未选择的字线WL_PG12至WL_PG1k用于验证编程在第一页PG11中的数据。
图19是示出执行图14中的第一恢复操作的方法的示例的流程图。图20是示出执行图14中的第一编程验证操作的方法的示例的流程图。图21是用于描述图19和图20的操作的图。为了简洁，将省略与图11、图12、图13、图16、图17和图18重复的描述。
参照图14、图19和图21，在操作S220中，操作S221和S223可以与参照图16和图18描述的操作相同或基本相同。例如，可以在图21的第一恢复间隔TRCY1a的从时间点t24到时间点t24a的时间间隔中执行操作S221和S223。
此后，可以将除了第一字线WL_PG11以外的作为未选择的字线的字线WL_PG21至WL_PG1k与电荷回收字线WL_BLKCR电断开(操作S225)。例如，图5B中的第一晶体管TRC1可以关断。可以执行未选择的字线WL_PG21至WL_PG1k的电压电平额外降低的第二放电操作(操作S227)。例如，可以将用于降低未选择的字线WL_PG21至WL_PG1k的电压电平的目标电压施加到未选择的字线WL_PG21至WL_PG1k。
例如，可以在图21的第一恢复间隔TRCY1a的从时间点t24a到时间点t25的时间间隔中执行操作S225和S227。从时间点t24a到时间点t25的时间间隔的操作可以类似于从图13中的时间点t13a到时间点t14的时间间隔的操作，除了仅使用未选择的字线WL_PG21至WL_PG1k。
参照图14、图20和图21，在操作S320中，操作S321和S323可以与参照图17和图18描述的操作相同或基本相同。例如，可以在图21的第一编程验证间隔TVFY1的从时间点t26到时间点t26a的时间间隔中执行操作S321和S323。
此后，多条字线WL_PG11至WL_PG1k可以与电荷回收字线WL_BLKCR电断开(操作S325)。可以将电荷泵552与电荷回收字线WL_BLKCR电连接(操作S327)。可以执行多条字线WL_PG11至WL_PG1k的电压电平使用电荷泵552额外增加的第二充电操作(操作S329)。例如，可以使用从电荷泵552生成的电荷泵电压VP来执行第二充电操作。操作S325、S327和S329可以分别类似于图12中的操作S315、S317和S319。例如，从时间点t26a到时间点t27的时间间隔的操作和从时间点t27到时间点t28的时间间隔的操作可以分别类似于图13中的从时间点t15a到时间点t16的时间间隔的操作和从时间点t16到时间点t17的时间间隔的操作。
尽管示例实施例参照图18和图21被描述为在第一编程间隔TPGM1之后的第一恢复间隔TRCY1a中仅使用未选择的字线WL_PG21至WL_PG1k来执行第一恢复操作，但示例实施例不限于此。例如，与参照图8和图11描述的那些一样，在第一编程间隔TPGM1之后的第一恢复间隔TRCY1a中，可以使用所有多条字线WL_PG11至WL_PG1k(例如，使用所选择的字线WL_PG11和未选择的字线WL_PG21至WL_PG1k两者)来执行第一恢复操作。
在一些示例实施例中，操作存储器设备的方法可以通过组合图18和图21的示例来实现。
图22是示出图1的操作存储器设备的方法的示例的流程图。
参照图1、图5B和图22，在操作S100中，可以对包括在存储器块BLK1中并连接到多条字线WL_PG11至WL_PG1k当中的第一字线WL_PG11的第一页PG11执行第一编程操作(操作S130)。在操作S200中，可以对多条字线WL_PG11至WL_PG1k执行第一恢复操作(操作S230)。在操作S300中，可以对第一页PG11执行第二编程操作(操作S330)。换句话说，图22示出了第一操作是第一编程操作并且第二操作是第二编程操作的示例。
图23A和图23B是用于描述在根据示例实施例的操作存储器设备的方法中执行的编程操作的图。
参照图23A，可以基于增量步进脉冲编程(ISPP)方案来执行编程操作。
例如，可以依次执行多个编程循环PLOOP1、PLOOP2、PLOOP3、……、PLOOPx，其中x是大于或等于2的自然数。对于每个编程循环，可以依次执行使用编程电压VPGM的编程操作PO1、PO2、PO3、……、Pox之一以及使用编程验证电压VVF的编程验证操作PV1、PV2、PV3、……、PVx中的相应一个。当特定编程循环中(例如，编程循环PLOOP3中)的编程操作和编程验证操作成功完成时，可以不执行随后的编程循环(例如，编程循环PLOOPx)，并且可以终止该过程。
在一些示例实施例中，当前编程循环中的编程电压VPGM的电压电平可以高于之前的编程循环中的编程电压VPGM的电压电平，编程验证电压VVF可以具有恒定电压电平VV。例如，在第一编程循环PLOOP1中，编程电压VPGM可以具有第一电压电平(或初始电压电平)VP1。在第二编程循环PLOOP2中，编程电压VPGM可以具有从第一电压电平VP1增加第一步进电平ΔVP1的第二电压电平。在第三编程循环PLOOP3中，编程电压VPGM可以具有从第二编程循环PLOOP2中编程电压VPGM的第二电压电平增加第一步进电平ΔVP1的第三电压电平。在作为最后的编程循环的第x编程循环PLOOPK中，编程电压VPGM可以具有第x电压电平(或最终电压电平)VPx。
尽管图23A示出了随着重复地执行编程循环，仅编程电压VPGM的电压电平增加，但示例实施例不限于此，编程验证电压VVF的电压电平也可以增加。此外，尽管图23A示出了随着重复执行编程循环，编程电压VPGM的电压电平增加固定电平(例如，第一步进电平ΔVP1)，但示例实施例不限于此，对于每个编程循环，电压VPGM的变化量可以改变。
参照图23B，可以基于多脉冲编程方案来执行编程操作。图23B示出了图23A中的多个编程循环PLOOP1至PLOOPx当中的第一编程循环PLOOP1的示例。
与一个编程循环仅包括一个编程操作的单脉冲编程方案不同，在多脉冲编程方案中，一个编程循环可以包括两个或更多个编程操作。此外，在多脉冲编程方案中，在改变编程电压的电平的同时，可以在一个编程循环期间多次将编程电压施加到所选择的字线。例如，第一编程循环PLOOP1可以包括使用编程电压VPGM的编程操作PO11、PO12、……、PO1y和使用编程验证电压VVF的编程验证操作PV1，其中y是自然数。
在一些示例实施例中，多脉冲编程方案可以基于编程电压PGM的电平随着在一个编程循环期间重复编程操作而增加的低到高(L2H)方案来实现。例如，在执行第一编程循环PLOOP1的同时，编程电压VPGM可以在第一编程操作PO11中具有第一电平VP1a，编程电压VPGM的电平可以比第一电平VP1a高第二步进电平ΔVP2，编程电压VPGM可以在作为最后的编程操作的第y编程操作PO1y中具有第y电平VP1y。
尽管图23B示出了编程电压VPGM的电平随着重复编程操作而增加的L2H方案，但示例实施例不限于此。例如，多脉冲编程方案可以基于编程电压PGM的电平随着在一个编程循环期间重复编程操作而降低的高到低(H2L)方案来实现。
如图23B所示，在多脉冲编程方案中依次或连续地执行编程操作，因此如图22所示，第一操作可以是第一编程操作并且第二操作可以是第二编程操作。
图24是示出根据示例实施例的操作存储器设备的方法的流程图。为了简洁起见，将省略与图1重复的描述。
参照图24，在根据示例实施例的操作存储器设备的方法中，操作S100、S200和S300可以与参照图1描述的操作相同或基本相同。
在成功完成第二操作之后，可以执行释放施加到多条字线的第二驱动电压的第二恢复操作(操作S400)。在成功完成第二恢复操作之后，通过将第三驱动电压施加到多条字线对存储器块执行第三操作(操作S500)。此后，可以交替且重复地执行恢复操作和特定操作。换句话说，可以对包括在存储器块中的所有页交替且重复地执行恢复操作和特定操作。
图25、图26和图27是示出图24的操作存储器设备的方法的示例的流程图。为了简洁，将省略与图6、图14和图22重复的描述。
参照图24和图25，操作S110、S210和S310可以与参照图6描述的操作相同或基本相同。在操作S400中，可以对多条字线WL_PG11至WL_PG1k执行第二恢复操作(操作S410)。在操作S500中，可以对连接到第三字线的第三页执行第三读操作(操作S510)。操作S410和S510可以分别类似于操作S210和S310。
参照图24和图26，操作S120、S220和S320可以与参照图14描述的操作相同或基本相同。在操作S400中，可以对多条字线WL_PG11至WL_PG1k执行第二恢复操作(操作S420)。在操作S500中，可以对第一页PG11执行第二编程操作(操作S520)。操作S420和S520可以分别类似于操作S220和S120。
此后，可以对多条字线WL_PG11至WL_PG1k执行第三恢复操作(操作S620)，可以对第一页PG11执行第二编程验证操作(操作S720)，可以对多条字线WL_PG11至WL_PG1k执行第四恢复操作(操作S820)。操作S620、S720和S820可以分别类似于操作S220、S320和S420。
参照图24和图27，操作S130、S230和S330可以与参照图22描述的操作相同或基本相同。在操作S400中，可以对多条字线WL_PG11至WL_PG1k执行第二恢复操作(操作S430)。在操作S500中，可以对第一页PG11执行第三编程操作(操作S530)。操作S430和S530可以分别类似于操作S230和S330。
在一些示例实施例中，在图26和图27的示例中成功对第一页PG11进行编程之后，可以依次对剩余页PG12至PG1k进行编程。
图28是示出根据示例实施例的包括存储器设备的存储器系统的框图。
参照图28，存储器系统10包括存储器控制器20和存储器设备(或非易失性存储器设备)50。
存储器设备50可以在存储器控制器20的控制下执行数据擦除、写(或编程)和/或读操作。存储器设备50可以通过输入/输出(I/O)线从存储器控制器20接收命令CMD和地址ADDR以用于执行这样的数据擦除、写和/或读操作，并且可以与存储器控制器20交换数据DAT以用于执行这样的数据写和/或读操作。此外，存储器设备50可以通过控制线从存储器控制器20接收控制信号CTRL。此外，存储器设备50可以通过电源线从存储器控制器20接收电力PWR。
存储器设备50可以是根据示例实施例的存储器设备，可以执行根据示例实施例的操作存储器设备的方法，并且可以包括电荷回收控制电路60。
图29是根据示例实施例的存储器设备的剖视图。
参照图29，存储器设备(或非易失性存储器设备)5000可以具有芯片到芯片(C2C)结构。可以分开制造包括单元区的至少一个上芯片和包括外围电路区PREG的下芯片，然后，可以通过接合方法将至少一个上芯片和下芯片彼此连接以实现C2C结构。例如，接合方法可以指将形成在上芯片的最上面的金属层中的接合金属图案电连接或物理连接到形成在下芯片的最上面的金属层中的接合金属图案的方法。例如，在接合金属图案由铜(Cu)形成的示例实施例中，接合方法可以是Cu-Cu接合方法。可选地，接合金属图案可以由铝(Al)或钨(W)形成。
存储器设备5000可以包括包含单元区的至少一个上芯片。例如，如图29所示，存储器设备5000可以包括两个上芯片。然而，上芯片的数量不限于此。在存储器设备5000包括两个上芯片的示例实施例中，可以分开制造包括第一单元区CREG1的第一上芯片、包括第二单元区CREG2的第二上芯片以及包括外围电路区PREG的下芯，然后，可以通过接合方法将第一上部芯片、第二上芯片和下芯片彼此连接以制造存储器设备5000。可以将第一上芯片翻转，然后可以通过接合方法将第一上芯片连接到下芯片，也可以将第二上芯片翻转，然后可以通过接合方法将第二上芯片连接到第一上芯片。在下文中，将基于第一上芯片和第二上芯片中的每个被翻转之前来定义第一上芯片和第二上芯片中的每个的上部和下部。换句话说，下芯片的上部可以意味着基于+Z轴方向定义的上部，第一上芯片和第二上芯片中的每个的上部可以意味着基于图29中的-Z轴方向定义的上部。然而，示例实施例不限于此。在一些示例实施例中，第一上芯片和第二上芯片之一可以被翻转，然后可以通过接合方法连接到对应的芯片。
存储器设备5000的外围电路区PREG以及第一单元区CREG1和第二单元区CREG2中的每个可以包括外部焊盘接合区PA、字线接合区WLBA和位线接合区BLBA。
外围电路区PREG可以包括第一基板5210以及形成在第一基板5210上的多个电路元件5220a、5220b和5220c。包括一个或更多个绝缘层的层间绝缘层5215可以提供在多个电路元件5220a、5220b和5220c上，电连接到多个电路元件5220a、5220b和5220c的多条金属线可以提供在层间绝缘层5215中。例如，多条金属线可以包括连接到多个电路元件5220a、5220b和5220c的第一金属线5230a、5230b和5230c以及形成在第一金属线5230a、5230b和5230c上的第二金属线5240a、5240b和5240c。多条金属线可以由各种导电材料中的至少一种形成。例如，第一金属线5230a、5230b和5230c可以由具有相对高的电阻率的钨形成，第二金属线5240a、5240b和5240c可以由具有相对低的电阻率的铜形成。
在一些示例实施例中示出和描述了第一金属线5230a、5230b和5230c以及第二金属线5240a、5240b和5240c。然而，示例实施例不限于此。在一些示例实施例中，至少一条或更多条附加金属线可以进一步形成在第二金属线5240a、5240b和5240c上。在一些示例实施例中，第二金属线5240a、5240b和5240c可以由铝形成，形成在第二金属线5240a、5240b和5240c上的附加金属线中的至少一些可以由具有比第二金属线5240a、5240b和5240c的铝的电阻率低的电阻率的铜形成。
层间绝缘层5215可以设置在第一基板5210上并且可以包括诸如硅氧化物和/或硅氮化物的绝缘材料。
第一单元区CREG1和第二单元区CREG2中的每个可以包括至少一个存储器块。第一单元区CREG1可以包括第二基板5310和公共源极线5320。多条字线5330(5331至5338)可以在垂直于第二基板5310的顶表面的方向(例如，Z轴方向)上堆叠在第二基板5310上。串选择线和地选择线可以设置在字线5330上以及在字线5330下方，多条字线5330可以设置在串选择线和地选择线之间。同样地，第二单元区CREG2可以包括第三基板5410和公共源极线5420，多条字线5430(5431至5438)可以在垂直于第三基板5410的顶表面的方向(例如，Z轴方向)上堆叠在第三基板5410上。第二基板5310和第三基板5410中的每个可以由各种材料中的至少一种形成，并且可以是例如硅基板、硅锗基板、锗基板、或具有在单晶硅基板上生长的单晶外延层的基板。多个沟道结构CH可以形成在第一单元区CREG1和第二单元区CREG2的每个中。
在一些示例实施例中，如区域“A1”所示，沟道结构CH可以提供在位线接合区BLBA中并且可以在垂直于第二基板5310的顶表面的方向上延伸以穿透字线5330、串选择线和地选择线。沟道结构CH可以包括数据存储层、沟道层和填充绝缘层。沟道层可以电连接到位线接合区BLBA中的第一金属线5350c和第二金属线5360c。例如，第二金属线5360c可以是位线并且可以通过第一金属线5350c连接到沟道结构CH。位线5360c可以在平行于第二基板5310的顶表面的第一方向(例如，Y轴方向)上延伸。
在一些示例实施例中，如区域“A2”所示，沟道结构CH可以包括彼此连接的下沟道LCH和上沟道UCH。例如，沟道结构CH可以通过形成下沟道LCH的工艺和形成上沟道UCH的工艺来形成。下沟道LCH可以在垂直于第二基板5310的顶表面的方向上延伸以穿透公共源极线5320以及下字线5331和5332。下沟道LCH可以包括数据存储层、沟道层和填充绝缘层，并且可以连接到上沟道UCH。上沟道UCH可以穿透上字线5333至5338。上沟道UCH可以包括数据存储层、沟道层和填充绝缘层，上沟道UCH的沟道层可以电连接到第一金属线5350c和第二金属线5360c。随着沟道的长度增加，由于制造工艺的特性，可能难以形成具有基本上均匀的宽度的沟道。根据一些示例实施例的存储器设备5000可以包括由于通过依次执行的工艺形成的下沟道LCH和上沟道UCH而具有改善的宽度均匀性的沟道。
在沟道结构CH包括如区域“A2”所示的下沟道LCH和上沟道UCH的示例实施例中，位于下沟道LCH和上沟道UCH之间的边界附近的字线可以是虚设字线。例如，与下沟道LCH和上沟道UCH之间的边界相邻的字线5332和5333可以是虚设字线。在一些示例实施例中，数据可以不存储在连接到虚设字线的存储器单元中。可选地，与连接到虚设字线的存储器单元对应的页的数量可以少于与连接到一般字线的存储器单元对应的页的数量。施加到虚设字线的电压的电平可以不同于施加到一般字线的电压的电平，因此可以减少下沟道LCH和上沟道UCH之间的非均匀沟道宽度对存储器设备的操作的影响。
在一些示例实施例中，在区域“A2”中，被下沟道LCH穿透的下字线5331和5332的数量少于被上沟道UCH穿透的上字线5333至5338的数量。然而，示例实施例不限于此。在一些示例实施例中，被下沟道LCH穿透的下字线的数量可以等于或多于被上沟道UCH穿透的上字线的数量。此外，设置在第二单元区CREG2中的沟道结构CH的结构特征和连接关系可以与设置在第一单元区CREG1中的沟道结构CH的结构特征和连接关系相同或基本相同。
在位线接合区BLBA中，第一贯穿电极THV1可以提供在第一单元区CREG1中，第二贯穿电极THV2可以提供在第二单元区CREG2中。如图29所示，第一贯穿电极THV1可以穿透公共源极线5320和多条字线5330。在一些示例实施例中，第一贯穿电极THV1可以进一步穿透第二基板5310。第一贯穿电极THV1可以包括导电材料。可选地，第一贯穿电极THV1可以包括被绝缘材料围绕的导电材料。第二贯穿电极THV2可以具有与第一贯穿电极THV1相同的形状和结构。
在一些示例实施例中，第一贯穿电极THV1和第二贯穿电极THV2可以通过第一贯穿金属图案5372d和第二贯穿金属图案5472d彼此电连接。第一贯穿金属图案5372d可以形成在包括第一单元区CREG1的第一上芯片的底端，第二贯穿金属图案5472d可以形成在包括第二单元区CREG2的第二上芯片的顶端。第一贯穿电极THV1可以电连接到第一金属线5350c和第二金属线5360c。下通路5371d可以形成在第一贯穿电极THV1和第一贯穿金属图案5372d之间，上通路5471d可以形成在第二贯穿电极THV2和第二贯穿金属图案5472d之间。第一贯穿金属图案5372d和第二贯穿金属图案5472d可以通过接合方法彼此连接。
此外，在位线接合区BLBA中，上金属图案5252可以形成在外围电路区PERI的最上面的金属层中，具有与上金属图案5252相同形状的上金属图案5392可以形成在第一单元区CREG1的最上面的金属层中。第一单元区CREG1的上金属图案5392和外围电路区PREG的上金属图案5252可以通过接合方法彼此电连接。在位线接合区BLBA中，位线5360c可以电连接到包括在外围电路区PERI中的页缓冲器。例如，外围电路区PREG的一些电路元件5220c可以构成页缓冲器，位线5360c可以通过第一单元区CREG1的上接合金属图案5370c和外围电路区PERI的上接合金属图案5270c电连接到构成页缓冲器的电路元件5220c。
继续参照图29，在字线接合区WLBA中，第一单元区CREG1的字线5330可以在平行于第二基板5310的顶表面的第二方向(例如，X轴方向)上延伸，并且可以连接到多个单元接触插塞5340(5341至5347)。第一金属线5350b和第二金属线5360b可以依次连接到与字线5330连接的单元接触插塞5340上。在字线接合区WLBA中，单元接触插塞5340可以通过第一单元区CREG1的上接合金属图案5370b和外围电路区PERI的上接合金属图案5270b连接到外围电路区PREG。
单元接触插塞5340可以电连接到包括在外围电路区PERI中的行解码器。例如，外围电路区PREG的一些电路元件5220b可以构成行解码器，单元接触插塞5340可以通过第一单元区CREG1的上接合金属图案5370b和外围电路区PERI的上接合金属图案5270b电连接到构成行解码器的电路元件5220b。在一些示例实施例中，构成行解码器的电路元件5220b的操作电压可以不同于构成页缓冲器的电路元件5220c的操作电压。例如，构成页缓冲器的电路元件5220c的操作电压可以大于构成行解码器的电路元件5220b的操作电压。
同样地，在字线接合区WLBA中，第二单元区CREG2的字线5430可以在平行于第三基板5410的顶表面的第二方向(例如，X轴方向)上延伸，并且可以连接到多个单元接触插塞5440(5441至5447)。单元接触插塞5440可以通过第二单元区CREG2的上金属图案以及第一单元区CREG1的下金属图案和上金属图案及单元接触插塞5348连接到外围电路区PREG。
在字线接合区WLBA中，上接合金属图案5370b可以形成在第一单元区CREG1中，上接合金属图案5270b可以形成在外围电路区PERI中。第一单元区CREG1的上接合金属图案5370b和外围电路区PREG的上接合金属图案5270b可以通过接合方法彼此电连接。上接合金属图案5370b和上接合金属图案5270b可以由铝、铜或钨形成。
在外部焊盘接合区PA中，下金属图案5371e可以形成在第一单元区CREG1的下部，上金属图案5472a可以形成在第二单元区CREG2的上部。第一单元区CREG1的下金属图案5371e和第二单元区CREG2的上金属图案5472a可以在外部焊盘接合区PA中通过接合方法彼此连接。同样地，上金属图案5372a可以形成在第一单元区CREG1的上部，上金属图案5272a可以形成在外围电路区PERI的上部。第一单元区CREG1的上金属图案5372a和外围电路区PREG的上金属图案5272a可以通过接合方法彼此连接。
公共源极线接触插塞5380和5480可以设置在外部焊盘接合区PA中。公共源极线接触插塞5380和5480可以由诸如金属、金属化合物和/或掺杂多晶硅的导电材料形成。第一单元区CREG1的公共源极线接触插塞5380可以电连接到公共源极线5320，第二单元区CREG2的公共源极线接触插塞5480可以电连接到公共源极线5420。第一金属线5350a和第二金属线5360a可以依次堆叠在第一单元区CREG1的公共源极线接触插塞5380上，第一金属线5450a和第二金属线5460a可以依次堆叠在第二单元区CREG2的公共源极线接触插塞5480上。
输入/输出焊盘5205、5405和5406可以设置在外部焊盘接合区PA中。参照图29，下绝缘层5201可以覆盖第一基板5210的底表面，第一输入/输出焊盘5205可以形成在下绝缘层5201上。第一输入/输出焊盘5205可以通过第一输入/输出接触插塞5203连接到设置在外围电路区PREG中的多个电路元件5220a的至少一个，并且可以通过下绝缘层5201与第一基板5210分离。此外，侧绝缘层可以设置在第一输入/输出接触插塞5203和第一基板5210之间，以将第一输入/输出接触插塞5203与第一基板5210电隔离。
覆盖第三基板5410的顶表面的上绝缘层5401可以形成在第三基板5410上。第二输入/输出焊盘5405和/或第三输入/输出焊盘5406可以设置在上绝缘层5401上。第二输入/输出焊盘5405可以通过第二输入/输出接触插塞5403和5303连接到设置在外围电路区PREG中的多个电路元件5220a的至少一个，第三输入/输出焊盘5406可以通过第三输入/输出接触插塞5404和5304连接到设置在外围电路区PREG中的多个电路元件5220a的至少一个。
在一些示例实施例中，第三基板5410可以不设置在其中设置输入/输出接触插塞的区域中。例如，如区域“B”所示，第三输入/输出接触插塞5404可以在平行于第三基板5410的顶表面的方向上与第三基板5410分离，并且可以穿透第二单元区CREG2的层间绝缘层5415从而连接到第三输入/输出焊盘5406。在一些示例实施例中，第三输入/输出接触插塞5404可以通过各种工艺中的至少一种形成。
在一些示例实施例中，如区域“B1”所示，第三输入/输出接触插塞5404可以在第三方向(例如，Z轴方向)上延伸，第三输入/输出接触插塞5404的直径可以朝向上绝缘层5401逐渐变大。换句话说，区域“A1”中描述的沟道结构CH的直径可以朝向上绝缘层5401逐渐变小，但是第三输入/输出接触插塞5404的直径可以朝向上绝缘层5401逐渐变大。例如，第三输入/输出接触插塞5404可以在第二单元区CREG2和第一单元区CREG1通过接合方法彼此接合之后形成。
在一些示例实施例中，如区域‘B2’所示，第三输入/输出接触插塞5404可以在第三方向(例如，Z轴方向)上延伸，第三输入/输出接触插塞5404的直径可以朝向上绝缘层5401逐渐变小。换句话说，像沟道结构CH一样，第三输入/输出接触插塞5404的直径可以朝向上绝缘层5401逐渐变小。例如，在第二单元区CREG2和第一单元区CREG1彼此接合之前，第三输入/输出接触插塞5404可以与单元接触插塞5440一起形成。
在一些示例实施例中，输入/输出接触插塞可以与第三基板5410重叠。例如，如区域“C”所示，第二输入/输出接触插塞5403可以在第三方向(例如，Z轴方向)上穿透第二单元区CREG2的层间绝缘层5415，并且可以穿过第三基板5410电连接到第二输入/输出焊盘5405。在一些示例实施例中，第二输入/输出接触插塞5403和第二输入/输出焊盘5405的连接结构可以通过各种方法来实现。
在一些示例实施例中，如区域“C1”所示，开口5408可以形成为穿透第三基板5410，第二输入/输出接触插塞5403可以穿过形成在第三基板5410中的开口5408直接连接到第二输入/输出焊盘5405。在一些示例实施例中，如区域“C1”所示，第二输入/输出接触插塞5403的直径可以朝向第二输入/输出焊盘5405逐渐变大。然而，示例实施例不限于此，在一些示例实施例中，第二输入/输出接触插塞5403的直径可以朝向第二输入/输出焊盘5405逐渐变小。
在一些示例实施例中，如区域“C2”所示，可以形成穿透第三基板5410的开口5408，可以在开口5408中形成接触5407。接触5407的一端可以连接到第二输入/输出焊盘5405，接触5407的另一端可以连接到第二输入/输出接触插塞5403。因此，第二输入/输出接触插塞5403可以通过开口5408中的接触5407电连接到第二输入/输出焊盘5405。在一些示例实施例中，如区域“C2”所示，接触5407的直径可以朝向第二输入/输出焊盘5405逐渐变大，第二输入/输出接触插塞5403的直径可以朝向第二输入/输出焊盘5405逐渐变小。例如，第二输入/输出接触插塞5403可以在第二单元区CREG2和第一单元区CREG1彼此接合之前与单元接触插塞5440一起形成，接触5407可以在第二单元区CREG2和第一单元区CREG1彼此接合之后形成。
在区域“C3”所示的一些示例实施例中，与区域“C2”的示例实施例相比，停止物5409可以进一步形成在第三基板5410的开口5408的底端。停止物5409可以是形成在与公共源极线5420相同的层中的金属线。可选地，停止物5409可以是与形成在与字线5430中的至少一条相同的层中的金属线。第二输入/输出接触插塞5403可以通过接触5407和停止物5409电连接到第二输入/输出焊盘5405。
像第二单元区CREG2的第二输入/输出接触插塞5403和第三输入/输出接触插塞5404一样，第一单元区CREG1的第二输入/输出接触插塞5303和第三输入/输出接触插塞5304中的每个的直径可以朝向下金属图案5371e逐渐变小，或者可以朝向下金属图案5371e逐渐变大。
在一些示例实施例中，狭缝5411可以形成在第三基板5410中。例如，狭缝5411可以形成在外部焊盘接合区PA的特定位置。例如，如区域“D”所示，当在平面图中观察时，狭缝5411可以位于第二输入/输出焊盘5405和单元接触插塞5440之间。可选地，当在平面图中观察时，第二输入/输出焊盘5405可以位于狭缝5411和单元接触插塞5440之间。
在一些示例实施例中，如区域“D1”所示，狭缝5411可以形成为穿透第三基板5410。例如，狭缝5411可以用于在形成开口5408时减少或防止第三基板5410精细地破裂。然而，示例实施例不限于此，在一些示例实施例中，狭缝5411可以形成为具有在从第三基板5410的厚度的约60％至约70％的范围内的深度。
在一些示例实施例中，如区域“D2”所示，导电材料5412可以形成在狭缝5411中。例如，导电材料5412可以用于将在电路的驱动中出现在外部焊盘接合区PA中的泄漏电流释放到外部。在一些示例实施例中，导电材料5412可以连接到外部地线。
在一些示例实施例中，如区域“D3”所示，绝缘材料5413可以形成在狭缝5411中。例如，绝缘材料5413可以用于将设置在外部焊盘接合区PA中的第二输入/输出焊盘5405和第二输入/输出接触插塞5403与字线接合区WLBA电隔离。因为绝缘材料5413形成在狭缝5411中，所以可以减少或防止通过第二输入/输出焊盘5405提供的电压影响在字线接合区WLBA中设置在第三基板5410上的金属层。
在一些示例实施例中，可以选择性地形成第一至第三输入/输出焊盘5205、5405和5406。例如，存储器设备5000可以被实现为仅包括设置在第一基板5210上的第一输入/输出焊盘5205、仅包括设置在第三基板5410上的第二输入/输出焊盘5405、或者仅包括设置在上绝缘层5401上的第三输入/输出焊盘5406。
在一些示例实施例中，第一单元区CREG1的第二基板5310或第二单元区CREG2的第三基板5410中的至少一个可以用作牺牲基板，并且可以在接合工艺之前或之后被完全或部分地去除。在去除基板之后可以堆叠附加层。例如，可以在外围电路区PREG和第一单元区CREG1的接合工艺之前或之后去除第一单元区CREG1的第二基板5310，然后，可以形成覆盖公共源极线5320的顶表面的绝缘层或用于连接的导电层。同样地，可以在第一单元区CREG1和第二单元区CREG2的接合工艺之前或之后去除第二单元区CREG2的第三基板5410，然后，可以形成覆盖公共源极线5420的顶表面的上绝缘层5401或用于连接的导电层。
示例实施例可以应用于包括存储器设备的各种电子设备和系统。例如，示例实施例可以应用于诸如个人计算机(PC)、服务器计算机、数据中心、工作站、移动电话、智能电话、平板计算机、膝上型计算机、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、便携式游戏机、音乐播放器、摄像机、视频播放器、导航设备、可穿戴设备、物联网(IoT)设备、万物互联(IoE)设备、电子书阅读器、虚设现实(VR)设备、增强现实(AR)设备、机器人设备、无人机、汽车等的系统。
上面公开的一个或更多个元件可以包括一个或多个处理电路中或在一个或多个处理电路中实现，一个或多个处理电路中诸如为：包括逻辑电路的硬件；硬件/软件组合，诸如运行软件的处理器；或其组合。例如，处理电路更具体地可以包括但不限于中央处理单元(CPU)、算术逻辑单元(ALU)、数字信号处理器、微型计算机、现场可编程门阵列(FPGA)、片上系统(SoC)、可编程逻辑单元、微处理器、专用集成电路(ASIC)等。
前述内容是对示例实施例的说明并且将不被解释为对其进行限制。尽管已经描述了一些示例实施例，但是本领域技术人员将容易理解，在实质上不脱离示例实施例的新颖教导和优点的情况下，可以在示例实施例中进行许多修改。因此，所有这样的修改旨在被包括在如权利要求中限定的示例实施例的范围内。因此，将理解，前述内容是对各种示例实施例的说明，并且将不被解释为限于所公开的特定示例实施例，并且对所公开的示例实施例的修改以及其他示例实施例旨在被包括在所附权利要求的范围内。

Claims (20)

1.一种操作包括连接到多条字线的存储器块的存储器设备的方法，该方法包括：
通过将第一驱动电压施加到所述多条字线对存储器块执行第一操作；
在完成第一操作之后，执行释放施加到所述多条字线的第一驱动电压的第一恢复操作；以及
在完成第一恢复操作之后，通过将第二驱动电压施加到所述多条字线对存储器块执行第二操作，
其中，在第一恢复操作中，将由第一驱动电压存储的多个电荷当中的第一电荷存储在连接到至少一条电荷回收字线的电荷回收存储器块中，以及
其中，在第二操作中，使用存储在电荷回收存储器块中的第一电荷将第二驱动电压施加到所述多条字线。
2.根据权利要求1所述的方法，其中基于电荷共享操作执行将第一电荷存储在电荷回收存储器块中的操作和使用第一电荷施加第二驱动电压的操作。
3.根据权利要求1所述的方法，其中使用包括在电荷回收存储器块中的电荷回收存储器单元的电容和所述至少一条电荷回收字线的电容来执行将第一电荷存储在电荷回收存储器块中的操作和使用第一电荷施加第二驱动电压的操作。
4.根据权利要求3所述的方法，
其中电荷回收存储器块和电荷回收存储器单元是其中不存储数据的虚设存储器块和虚设存储器单元，以及
其中所述至少一条电荷回收字线是虚设字线。
5.根据权利要求1所述的方法，
其中第一操作是对包括在存储器块中并且连接到所述多条字线当中的第一字线的第一页执行的第一读操作，以及
其中第二操作是对包括在存储器块中并连接到所述多条字线当中的与第一字线不同的第二字线的第二页执行的第二读操作。
6.根据权利要求5所述的方法，其中执行第一操作包括：
将读电压施加到第一字线；以及
将读禁止电压施加到所述多条字线当中的除了第一字线以外的字线。
7.根据权利要求5所述的方法，其中执行第一恢复操作包括：
将所述多条字线与所述至少一条电荷回收字线电连接；以及
执行所述多条字线的电压电平降低的第一放电操作，以及
其中第一电荷通过电荷共享操作经由所述至少一条电荷回收字线移动到电荷回收存储器块。
8.根据权利要求7所述的方法，其中执行第一恢复操作进一步包括：
将所述多条字线与所述至少一条电荷回收字线电断开；以及
执行所述多条字线的电压电平额外降低的第二放电操作。
9.根据权利要求5所述的方法，其中执行第二操作包括：
将所述多条字线与所述至少一条电荷回收字线电连接；以及
执行所述多条字线的电压电平增加的第一充电操作，以及
其中第一电荷通过电荷共享操作经由所述至少一条电荷回收字线移动到所述多条字线。
10.根据权利要求9所述的方法，其中执行第二操作进一步包括：
将所述多条字线与所述至少一条电荷回收字线电断开；
将电荷泵与所述至少一条电荷回收字线电连接；以及
执行所述多条字线的电压电平使用电荷泵额外增加的第二充电操作。
11.根据权利要求1所述的方法，
其中第一操作是对包括在存储器块中并且连接到所述多条字线当中的第一字线的第一页执行的第一编程操作，以及
其中第二操作是对第一页执行的第一编程验证操作。
12.根据权利要求11所述的方法，其中执行第一操作包括：
将编程电压施加到第一字线；以及
将编程禁止电压施加到所述多条字线当中除了第一字线以外的字线。
13.根据权利要求11所述的方法，其中执行第一恢复操作包括：
将所述多条字线当中的除了第一字线以外的字线与所述至少一条电荷回收字线电连接；以及
执行所有的所述多条字线的电压电平降低的第一放电操作，以及
其中第一电荷通过电荷共享操作经由所述至少一条电荷回收字线移动至电荷回收存储器块。
14.根据权利要求11所述的方法，其中执行第一恢复操作包括：
将所有的所述多条字线与所述至少一条电荷回收字线电连接；以及
执行所有的所述多条字线的电压电平降低的第一放电操作，以及
其中第一电荷通过电荷共享操作经由所述至少一条电荷回收字线移动至电荷回收存储器块。
15.根据权利要求1所述的方法，
其中第一操作是对包括在存储器块中并且连接到所述多条字线当中的第一字线的第一页执行的第一编程操作，以及
其中第二操作是对第一页执行的第二编程操作。
16.根据权利要求1所述的方法，其中存储器块是包括在垂直方向上布置在基板上的多个存储器单元的垂直存储器块。
17.一种存储器设备，包括：
存储器单元阵列，包括连接到多条字线的存储器块和连接到至少一条电荷回收字线的电荷回收存储器块；
电压发生器，配置为生成施加到所述多条字线的多个驱动电压；以及
控制电路，配置为控制存储器单元阵列的操作和电压发生器的操作，
其中控制电路配置为：
通过将第一驱动电压施加到所述多条字线对存储器块执行第一操作；
在完成第一操作之后，执行释放施加到所述多条字线的第一驱动电压的第一恢复操作；以及
在完成第一恢复操作之后，通过将第二驱动电压施加到所述多条字线对存储器块执行第二操作，
其中，在第一恢复操作中，将由第一驱动电压存储的多个电荷当中的第一电荷存储在电荷回收存储器块中，以及
其中，在第二操作中，使用存储在电荷回收存储器块中的第一电荷将第二驱动电压施加到所述多条字线。
18.根据权利要求17所述的存储器设备，
其中控制电路包括：
电荷回收控制电路，配置为控制所述至少一条电荷回收字线的操作和电荷回收存储器块的操作，以及
其中电荷回收控制电路包括：
第一晶体管，配置为基于第一控制信号将所述至少一条电荷回收字线与所述多条字线电连接；以及
控制信号发生器，配置为生成第一控制信号。
19.根据权利要求18所述的存储器设备，
其中电压发生器包括：
电荷泵，用于生成第一驱动电压和第二驱动电压，
其中电荷回收控制电路进一步包括：
第二晶体管，配置为基于第二控制信号将所述至少一条电荷回收字线与电荷泵电连接，以及
其中控制信号发生器配置为进一步生成第二控制信号。
20.一种操作包括连接到多条字线的存储器块的存储器设备的方法，该方法包括：
通过将第一驱动电压施加到所述多条字线对存储器块执行第一操作；
在完成第一操作之后，执行释放施加到所述多条字线的第一驱动电压的第一恢复操作；以及
在完成第一恢复操作之后，通过将第二驱动电压施加到所述多条字线对存储器块执行第二操作，
其中执行第一恢复操作包括：
将所述多条字线与所述至少一条电荷回收字线电连接；
执行所述多条字线的电压电平降低的第一放电操作，第一放电操作通过将由第一驱动电压存储的多个电荷当中的第一电荷存储在连接到至少一条电荷回收字线的电荷回收存储器块中来执行；
将所述多条字线与所述至少一条电荷回收字线电断开；以及
执行所述多条字线的电压电平额外降低的第二放电操作，
其中执行第二操作包括：
将所述多条字线与所述至少一条电荷回收字线电连接；
执行所述多条字线的电压电平增加的第一充电操作，第一充电操作通过使用存储在电荷回收存储器块中的第一电荷将第二驱动电压施加到所述多条字线来执行；
将所述多条字线与所述至少一条电荷回收字线电断开；
将电荷泵与所述至少一条电荷回收字线电连接；以及
执行所述多条字线的电压电平使用电荷泵额外增加的第二充电操作，
其中，在第一放电操作中，第一电荷通过电荷共享操作经由所述至少一条电荷回收字线移动到电荷回收存储器块，以及
其中，在第一充电操作中，第一电荷通过电荷共享操作经由所述至少一个电荷回收字线移动到所述多条字线。
CN202311574590.4A 2022-12-29 2023-11-22 操作存储器设备的方法和执行该方法的存储器设备 Pending CN118280416A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220188874A KR20240106189A (ko) 2022-12-29 2022-12-29 메모리 장치의 동작 방법 및 이를 수행하는 메모리 장치
KR10-2022-0188874 2022-12-29

Publications (1)

Publication Number Publication Date
CN118280416A true CN118280416A (zh) 2024-07-02

Family

ID=91635328

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311574590.4A Pending CN118280416A (zh) 2022-12-29 2023-11-22 操作存储器设备的方法和执行该方法的存储器设备

Country Status (3)

Country Link
US (1) US20240221846A1 (zh)
KR (1) KR20240106189A (zh)
CN (1) CN118280416A (zh)

Also Published As

Publication number Publication date
US20240221846A1 (en) 2024-07-04
KR20240106189A (ko) 2024-07-08

Similar Documents

Publication Publication Date Title
JP7478527B2 (ja) 不揮発性メモリ装置及び不揮発性メモリ装置のプログラム方法
US10892019B2 (en) Methods of erasing data in nonvolatile memory devices and nonvolatile memory devices performing the same
US11056194B2 (en) Method of erasing data in nonvolatile memory device, nonvolatile memory device performing the same and memory system including the same
US9928165B2 (en) Nonvolatile memory device and method of controlling suspension of command execution of the same
TWI458081B (zh) 併有具有串選擇閘之記憶體單元串之記憶體裝置，及操作及形成其之方法
US10896728B2 (en) Method of writing data in nonvolatile memory device, with divided subpages or subblocks, and method of erasing data in nonvolatile memory device with divided subpages or subblocks
CN107871522B (zh) 在存储设备中读取数据的方法及非易失性存储设备
EP3989230A1 (en) Nonvolatile memory device and method of programming in a nonvolatile memory
US11869599B2 (en) Nonvolatile memory device and method of programming in the same
CN111033626A (zh) 非易失性存储器件和控制方法
JP7129312B2 (ja) 不揮発性メモリ装置
US11961564B2 (en) Nonvolatile memory device with intermediate switching transistors and programming method
KR101739059B1 (ko) 불휘발성 메모리 장치
US11972791B2 (en) Method and device for reading data in a nonvolatile memory device based on cell counts of two states
US11164637B2 (en) Methods of erasing data in nonvolatile memory devices and nonvolatile memory devices performing the same
CN118280416A (zh) 操作存储器设备的方法和执行该方法的存储器设备
US20240212761A1 (en) Method of programming data in nonvolatile memory device and nonvolatile memory device performing the same
US20240241649A1 (en) Nonvolatile memory device and method of programming a nonvolatile memory
US11205485B2 (en) Three-dimensional NAND flash memory device having improved data reliability by varying program intervals, and method of operating the same
EP4421811A1 (en) Nonvolatile memory device and method of controlling the same
US20220093160A1 (en) Method of counting number of cells in nonvolatile memory device and nonvolatile memory device performing the same
US20240221826A1 (en) Flash memory and read recovery method thereof
CN118522330A (zh) 非易失性存储器装置和非易失性存储器装置的操作方法

Legal Events

Date Code Title Description
PB01 Publication