CN112800714B - 一种印制电路板设计方法和相关装置 - Google Patents

一种印制电路板设计方法和相关装置 Download PDF

Info

Publication number
CN112800714B
CN112800714B CN202011625062.3A CN202011625062A CN112800714B CN 112800714 B CN112800714 B CN 112800714B CN 202011625062 A CN202011625062 A CN 202011625062A CN 112800714 B CN112800714 B CN 112800714B
Authority
CN
China
Prior art keywords
printed circuit
circuit board
crystal oscillator
capacitance
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011625062.3A
Other languages
English (en)
Other versions
CN112800714A (zh
Inventor
邢朝路
吴国栋
林敏�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
iFlytek Co Ltd
Original Assignee
iFlytek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by iFlytek Co Ltd filed Critical iFlytek Co Ltd
Priority to CN202011625062.3A priority Critical patent/CN112800714B/zh
Publication of CN112800714A publication Critical patent/CN112800714A/zh
Application granted granted Critical
Publication of CN112800714B publication Critical patent/CN112800714B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

本申请实施例公开了一种印制电路板设计方法及相关装置，该方法包括：确定目标印制电路板所负载目标芯片中第一晶振对应的额定电容；确定目标印制电路板对应的第一等效电容；若确定第一等效电容与额定电容之间的差值超过第一预设范围，调节目标印制电路板的物理结构，使调节后的目标印制电路板所对应的第二等效电容与额定电容之间的差值不超过第一预设范围。本申请可以在目标印制电路板对应的等效电容与晶振对应的额定电容相差较大时，基于该额定电容，对该目标印制电路板的物理结构进行调节，使调节后的等效电容尽可能的接近该额定电容，从而通过改变调节难度较小的目标印制电路板的物理结构，即可在一定程度上扩大芯片中晶振的输出频率。

Description

一种印制电路板设计方法和相关装置
技术领域
本申请涉及电路设计技术领域，特别是涉及一种印制电路板设计方法和相关装置。
背景技术
印制电路板(Printed Circuit Board，简称PCB)是当下电子设备中最基本的构成之一，在PCB上往往安装有电子设备运行所需的芯片。芯片中通常具有晶振作为时钟元件，为了使晶振输出的频率能够达到芯片所需的额定频率，需要满足该晶振所对应的额定电容与外部负载的等效电容保持一致。
相关技术中，为了尽可能的提高晶振的输出频率，可以基于PCB所对应的等效电容去匹配不同型号的芯片，从而使PCB所对应的等效电容与芯片中的晶振的额定电容保持一致，然而，这种方法需要频繁的调节芯片型号，调节难度大，不利于元件的开发和管理。
发明内容
为了解决上述技术问题，本申请提供了一种印制电路板设计方法，在目标印制电路板所对应的第一等效电容与目标芯片对应的额定电容相差较大时，处理设备可以基于该额定电容，对该目标印制电路板的物理结构进行有针对性的调节，使调节后的目标印制电路板对应的第二等效电容尽可能的接近该额定电容，从而通过改变调节难度较小的目标印制电路板的物理结构，即可在一定程度上扩大芯片中晶振的输出频率。
本申请实施例公开了如下技术方案：
第一方面，本申请实施例提供了一种印制电路板设计方法，所述方法包括：
确定目标印制电路板所负载目标芯片中第一晶振对应的额定电容；
确定所述目标印制电路板对应的第一等效电容；
若确定所述第一等效电容与所述额定电容之间的差值超过第一预设范围，调节所述目标印制电路板的物理结构，使调节后的目标印制电路板所对应的第二等效电容与所述额定电容之间的差值不超过所述第一预设范围。
在一种可能的实现方式中，所述物理结构包括电镀面积和接地位置中的任意一种或多种的组合，所述电镀面积是指所述目标印制电路板中与所述目标芯片对应的电镀面积，所述接地位置是指所述目标印制电路版中与所述目标芯片距离最小且具有接地作用的位置。
在一种可能的实现方式中，所述调节所述目标印制电路板的物理结构，包括：
若所述第一等效电容大于所述额定电容，减小所述目标印制电路板的电镀面积，和/或增大所述目标印制电路板中的接地位置与所述目标芯片之间的距离；
若所述第一等效电容小于所述额定电容，增大所述目标印制电路板的电镀面积，和/或减小所述目标印制电路板中的接地位置与所述目标芯片之间的距离。
在一种可能的实现方式中，所述目标印制电路板为双层板结构，所述调节所述目标印制电路板的物理结构，包括：
若所述第一等效电容大于所述额定电容，减小所述目标印制电路板的电镀面积；
若所述第一等效电容小于所述额定电容，增大所述目标印制电路板的电镀面积。
在一种可能的实现方式中，所述方法还包括：
若确定所述物理结构所对应等效电容的调节范围端点与所述额定电容之间的差值均超过所述第一预设范围，确定第二晶振；
生成晶振更换指令，所述晶振更换指令用于指示将所述第一晶振更换为所述第二晶振，所述第二晶振与所述第一晶振所对应额定电容不同；
将所述第二晶振确定为所述第一晶振，重新执行所述确定目标印制电路板所负载目标芯片中第一晶振对应的额定电容的步骤。
在一种可能的实现方式中，所述若确定所述物理结构所对应等效电容的调节范围端点与所述额定电容之间的差值均超过所述第一预设范围，确定第二晶振，包括：
若确定所述物理结构所对应等效电容的最小值大于所述第一晶振对应的额定电容，且所述最小值与所述额定电容之间差值的绝对值超过所述第一预设范围，确定所述第二晶振，所述第二晶振对应的额定电容大于所述第一晶振对应的额定电容；
若确定所述物理结构所对应等效电容的最大值小于所述第一晶振对应的额定电容，且所述最大值与所述额定电容之间差值的绝对值超过所述第一预设范围，确定所述第二晶振，所述第二晶振对应的额定电容小于所述第一晶振对应的额定电容。
在一种可能的实现方式中，所述方法还包括：
对所述目标印制电路板进行制板处理；
确定制板后的所述目标印制电路板所对应的第一实际等效电容；
若确定所述第一实际等效电容与所述第二等效电容的比值超过第二预设范围，基于所述比值确定电容调整参数；
基于所述电容调整参数和所述第二等效电容调节所述目标印制电路板的物理结构，使调节后的目标印制电路板满足制板后对应的第二实际等效电容与所述第二等效电容的比值不超过所述第二预设范围。
第二方面，本申请实施例提供了一种印制电路板设计装置，该装置包括第一确定单元、第二确定单元和第一调节单元：
第一确定单元，用于确定目标印制电路板所负载目标芯片中第一晶振对应的额定电容；
第二确定单元，用于确定所述目标印制电路板对应的第一等效电容；
第一调节单元，用于若确定所述第一等效电容与所述额定电容之间的差值超过第一预设范围，调节所述目标印制电路板的物理结构，使调节后的目标印制电路板所对应的第二等效电容与所述额定电容之间的差值不超过所述第一预设范围。
在一种可能的实现方式中，所述物理结构包括电镀面积和接地位置中的任意一种或多种的组合，所述电镀面积是指所述目标印制电路板中与所述目标芯片对应的电镀面积，所述接地位置是指所述目标印制电路版中与所述目标芯片距离最小且具有接地作用的位置。
在一种可能的实现方式中，第一调节单元具体用于：
若所述第一等效电容大于所述额定电容，减小所述目标印制电路板的电镀面积，和/或增大所述目标印制电路板中的接地位置与所述目标芯片之间的距离；
若所述第一等效电容小于所述额定电容，增大所述目标印制电路板的电镀面积，和/或减小所述目标印制电路板中的接地位置与所述目标芯片之间的距离。
在一种可能的实现方式中，所述目标印制电路板为双层板结构，第一调节单元具体用于：
若所述第一等效电容大于所述额定电容，减小所述目标印制电路板的电镀面积；
若所述第一等效电容小于所述额定电容，增大所述目标印制电路板的电镀面积。
在一种可能的实现方式中，装置还包括第三确定单元、生成单元和第四确定单元：
第三确定单元，用于若确定所述物理结构所对应等效电容的调节范围端点与所述额定电容之间的差值均超过所述第一预设范围，确定第二晶振；
生成单元，用于生成晶振更换指令，所述晶振更换指令用于指示将所述第一晶振更换为所述第二晶振，所述第二晶振与所述第一晶振所对应额定电容不同；
第四确定单元，用于将所述第二晶振确定为所述第一晶振，重新执行所述确定目标印制电路板所负载目标芯片中第一晶振对应的额定电容的步骤。
在一种可能的实现方式中，第三确定单元具体用于：
若确定所述物理结构所对应等效电容的最小值大于所述第一晶振对应的额定电容，且所述最小值与所述额定电容之间差值的绝对值超过所述第一预设范围，确定所述第二晶振，所述第二晶振对应的额定电容大于所述第一晶振对应的额定电容；
若确定所述物理结构所对应等效电容的最大值小于所述第一晶振对应的额定电容，且所述最大值与所述额定电容之间差值的绝对值超过所述第一预设范围，确定所述第二晶振，所述第二晶振对应的额定电容小于所述第一晶振对应的额定电容。
在一种可能的实现方式中，装置还包括制板单元、第五确定单元、第六确定单元和第二调节单元：
制板单元，用于对所述目标印制电路板进行制板处理；
第五确定单元，用于确定制板后的所述目标印制电路板所对应的第一实际等效电容；
第六确定单元，用于若确定所述第一实际等效电容与所述第二等效电容的比值超过第二预设范围，基于所述比值确定电容调整参数；
第二调节单元，用于基于所述电容调整参数和所述第二等效电容调节所述目标印制电路板的物理结构，使调节后的目标印制电路板满足制板后对应的第二实际等效电容与所述第二等效电容的比值不超过所述第二预设范围。
由上述技术方案可以看出，本申请提供了一种印制电路板的设计方法，为了使目标印制电路板上所负载的目标芯片中的第一晶振能够达到较高的输出频率，可以先确定该第一晶振对应的额定电容。随后，可以确定该目标印制电路板对应的第一等效电容，若确定该第一等效电容与该额定电容之间的差值超过第一预设范围，说明此时目标芯片中第一晶振的外部等效电容与额定电容的差值较大，该第一晶振的输出频率处于较低水平。此时，可以调节该目标印制电路板的物理结构，改变该目标印制电路板所对应的等效电容，使调节后的目标印制电路板所对应的第二等效电容与该额定电容的差值不超过该第一预设范围，从而使针对该目标芯片中第一晶振的外部等效电容与额定电容之间较为匹配，使该第一晶振能够以较大的输出频率进行运作。由于印制电路板的物理结构调节难度较低，因此，通过调节印制电路板的物理结构来实现等效电容与额定电容之间的匹配所需花费的精力和物力较低，有利于印制电路板的大规模、多批量制作。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种印制电路板设计方法的流程图；
图2为本申请实施例提供的一种实际应用场景中印制电路板设计方法的示意图；
图3为本申请实施例提供的一种实际应用场景中印制电路板设计方法的示意图；
图4为本申请实施例提供的一种印制电路板设计装置的结构框图。
具体实施方式
下面结合附图，对本申请的实施例进行描述。
印制电路板(以下简称PCB)是电子设备中重要的组成部分，在电子设备越来越普及的当下，如何提高PCB的制作效率和制作精度是相关人员关注的重点问题。在相关技术中，为了提高PCB所搭载芯片中晶振的输出频率，需要满足该晶振外部的等效电容与晶振内部的额定电容相匹配。其中，晶振外部的等效电容主要包括芯片晶振接口等效负载电容Cic和PCB上的杂散电容Cpcb，由于芯片内部的电容分布较为固定，因此Cic通常为针对各个型号芯片的固定值。为了使晶振输出频率处于较高水平，在PCB物理结构固定的情况下，Cpcb也为固定值，因此只能够不断更换不同型号的芯片来改变Cic的数值，从而使Cic+Cpcb＝晶振额定电容CL。然而，通过这种方法进行PCB设计需要准备多种不同型号的芯片，不利于材料的准备，使开发和管理成本处于较高水平。
为了解决上述技术问题，本申请提供了一种印制电路板设计方法，在目标印制电路板所对应的第一等效电容与目标芯片对应的额定电容相差较大时，处理设备可以基于该额定电容，对该目标印制电路板的物理结构进行有针对性的调节，使调节后的目标印制电路板对应的第二等效电容尽可能的接近该额定电容，从而通过改变调节难度较小的目标印制电路板的物理结构，即可在一定程度上扩大芯片中晶振的输出频率。
可以理解的是，该方法可以应用于处理设备上，该处理设备为具有印制电路板设计功能的处理设备，例如可以是具有印制电路板设计功能的终端设备或服务器。该方法可以由终端设备独立执行，也可以应用于终端设备和服务器通信的网络场景，通过终端设备和服务器配合运行。其中，终端设备可以为台式计算机、个人数字助理(Personal DigitalAssistant，简称PDA)、平板电脑、智能印制电路板设计器等设备。服务器可以理解为是应用服务器，也可以为Web服务器，在实际部署时，该服务器可以是独立的物理服务器，也可以是多个物理服务器构成的服务器集群或者分布式系统。终端以及服务器可以通过有线或无线通信方式进行直接或间接地连接，本申请在此不做限制。
接下来，将结合一种实际应用场景，对本申请实施例提供的一种印制电路板设计方法进行介绍。
在该实际应用场景中，处理设备可以为PCB制造车间中的一台计算机，该计算机能够控制对PCB的物理结构进行调节。在设计PCB时，计算机可以先确定该PCB所需负载芯片中晶振对应的额定电容CL，以及该PCB当前对应的第一等效电容CL_equal1，该第一等效电容包括该PCB对应的初始杂散电容Cpcb1和该目标芯片对应的Cic。
计算机可以判断该第一等效电容与该额定电容之间的差值是否超过第一预设范围，若超过，则说明该第一等效电容与该额定电容之间差值较大，此时该目标芯片中的晶振难以以较大输出频率进行运作。可以理解的是，PCB所对应的杂散电容与PCB的物理结构有关，例如PCB对应的电镀面积和接地位置都会影响PCB杂散电容的大小。因此，计算机可以自动对该PCB的物理结构进行调节，改变该PCB杂散电容的大小，从而使该调节后的PCB所对应的第二等效电容与额定电容之间的差值不超过该第一预设范围，进而针对该目标芯片中的晶振来说，外部的等效电容与额定电容的数值相近，能够以较高的输出频率进行运作。
由于该方法只需要对PCB的物理结构进行调节，而PCB的物理结构调节难度较低，调节范围也较大，因此无需准备大量不同型号的芯片即可提高晶振的输出频率，有利于提高PCB的设计效率，节省人力和物力的消耗。
接下来，将结合附图，对本申请实施例提供的一种印制电路板设计方法进行介绍。
参见图1，图1为本申请实施例提供的一种印制电路板设计方法的流程图，该方法包括：
S101：确定目标印制电路板所负载目标芯片中第一晶振对应的额定电容。
其中，目标印制电路板可以为需要进行设计的任意一块印制电路板，该目标印制电路板的型号可以包括多种，例如双层板PCB和多层板PCB等。目标芯片为该目标印制电路板所负载的芯片，第一晶振是指安装在该目标芯片中的晶振，该额定电容是指该第一晶振所对应的额定电容，该额定电容取决于该晶振自身的型号。
S102：确定目标印制电路板对应的第一等效电容。
为了提高该第一晶振的输出频率，处理设备需要将该第一晶振外部的等效电容与该第一晶振对应的额定电容之间的差值控制在一个合理范围内，从而降低第一晶振的频率偏移。基于此，处理设备还需要确定出该目标印制电路板所对应的第一等效电容。
其中，该第一等效电容是指该目标芯片安装于该目标印制电路板时，内部第一晶振所对应的外部等效电容，该第一等效电容包括该目标印制电路板所对应的杂散电容以及该目标芯片所对应的芯片晶振接口等效负载电容。
S103：若确定第一等效电容与额定电容之间的差值超过第一预设范围，调节目标印制电路板的物理结构，使调节后的目标印制电路板所对应的第二等效电容与额定电容之间的差值不超过第一预设范围。
在确定出第一等效电容和额定电容之后，为了判断该第一等效电容和额定电容在数值上是否匹配，即是否能够使该目标芯片中的第一晶振能够以较高的输出频率进行运作，处理设备可以设置一个第一预设范围，该第一预设范围用于判断该目标印制电路板对应的等效电容与所负载芯片的额定电容的差值是否较小。例如，若处理设备确定该第一等效电容与额定电容的差值在第一预设范围内，说明此时该第一等效电容与该额定电容较为接近，第一晶振能够以较高的输出频率进行运作，可以不对目标印制电路板进行调节；若处理设备确定该第一等效电容与额定电容之间的差值超过该第一预设范围，说明此时该第一等效电容与额定电容相差较大，第一晶振在运行时的输出频率难以满足实际需求，需要处理设备进行调节。其中，该第一预设范围可以基于实际情况进行设定，当对第一晶振的输出频率要求较高时，可以适当的缩小该第一预设范围，甚至可以令第一预设范围为0。当对第一晶振的输出频率要求较低时，可以适当的扩大该第一预设范围，从而减小调节幅度，降低印制电路板的设计难度。
若确定该第一等效电容与该额定电容之间的差值超过预设范围，由于额定电容是与晶振型号相对应的，即当晶振型号不变时，该额定电容的数值也不会发生改变，因此，处理设备可以对目标印制电路板所对应的等效电容进行调节。在等效电容中，芯片晶振接口等效负载电容为芯片内部固定的电容设计所决定的，在不对芯片型号进行更改时，该芯片晶振接口等效负载电容为固定值，因此该部分电容数值无法进行调节；然而，目标印制电路板所对应的杂散电容与目标印制电路板自身的物理结构有关，因此，在本申请实施例中，处理设备可以通过对该目标印制电路板的物理结构进行调节，实现对目标印制电路板所对应杂散电容进行调节，进而调节该目标印制电路板所对应的等效电容。
通过该物理结构上的调节，处理设备可以使调节后的目标印制电路板所对应的第二等效电容与该额定电容之间的差值不超过该第一预设范围。此时，处理设备可以使目标芯片中第一晶振所对应的外部等效电容与额定电容较为接近，从而使第一晶振能够以较高的输出频率运行。
由上述技术方案可以看出，本申请提供了一种印制电路板的设计方法，为了使目标印制电路板上所负载的目标芯片中的第一晶振能够达到较高的输出频率，可以先确定该第一晶振对应的额定电容。随后，可以确定该目标印制电路板对应的第一等效电容，若确定该第一等效电容与该额定电容之间的差值超过第一预设范围，说明此时目标芯片中第一晶振的外部等效电容与额定电容的差值较大，该第一晶振的输出频率处于较低水平。此时，可以调节该目标印制电路板的物理结构，改变该目标印制电路板所对应的等效电容，使调节后的目标印制电路板所对应的第二等效电容与该额定电容的差值不超过该第一预设范围，从而使针对该目标芯片中第一晶振的外部等效电容与额定电容之间较为匹配，使该第一晶振能够以较大的输出频率进行运作。由于印制电路板的物理结构调节难度较低，因此，通过调节印制电路板的物理结构来实现等效电容与额定电容之间的匹配所需花费的精力和物力较低，有利于印制电路板的大规模、多批量制作。
可以理解的是，目标印制电路板所对应的物理结构可以包括多种，接下来，将结合公式对物理结构的调节进行具体介绍。首先，印制电路板所对应的杂散电容计算公式如下：
D＝nd
其中，D为印制电路板所对应的接地位置与印制电路板所负载芯片之间的距离，该接地位置是指该印制电路板中与该所负载芯片距离最小且具有接地作用的位置，在分子固定时，D越小，则杂散电容数值越大。由于印制电路板通常是由两层及以上的板件组成，所负载芯片通常位于印制电路板的表层，因此，假设一层板件的厚度为d，则D可以表示为nd，n是指接地位置与所负载芯片之间所间隔的板件个数。εr为相对介质常数，即为固定值；ε0为真空介电常数，也为固定值。S为印制电路板所对应的电镀面积，该电镀面积是指该印制电路板中与所负载芯片对应的电镀面积。可以理解的是，只有与芯片对应的电镀面积中的电镀区域才能够与该芯片之间产生电容效果。由该公式可见，在D一定的情况下，S越大，印制电路板所对应的杂散电容越大。
基于此，在对目标电路板的物理结构进行调节时，该物理结构可以包括电镀面积和接地位置中的任意一种或多种的组合，该电镀面积是指该目标印制电路板中与该目标芯片对应的电镀面积，该接地位置是指该目标印制电路板中与该目标芯片距离最小且具有接地作用的位置。
在一种可能的实现方式中，在对物理结构进行调节时，若该第一等效电容大于该额定电容，说明处理设备需要减小该目标印制电路板对应的等效电容。此时，基于上述公式可知，处理设备可以减小该目标印制电路板的电镀面积，即减小分子，和/或增大该目标印制电路板中的接地位置与该目标芯片之间的距离，即增大分母，从而减小该目标印制电路板对应的杂散电容，进而使第二等效电容的数值小于该第一等效电容的数值。
若该第一等效电容小于该额定电容，处理设备可以增大该目标印制电路板的电镀面积，和/或减小该目标印制电路板中的接地位置与该目标芯片之间的距离，从而增大该目标印制电路板对应的杂散电容，进而使第二等效电容的数值大于该第一等效电容的数值。
可以理解的是，由于目标印制电路板的种类可以包括多种，例如可以包括双层板PCB和多层板PCB等。其中，双层板PCB即具有双层板结构的印制电路板，该类印制电路板只具有两层板件，因此当目标印制电路板为双层板结构时，接地位置与所负载的目标芯片之间的距离为固定值。因此，在对物理结构进行调节时，处理设备只需调节该目标印制电路板对应的电镀面积即可。
例如，在一种可能的实现方式中，当目标印制电路板为双层板时，若第一等效电容大于该额定电容，处理设备可以减小该目标印制电路板的电镀面积，从而减小该目标印制电路板的杂散电容；若该第一等效电容大于该额定电容，处理设备可以增大该目标印制电路板的电镀面积，从而增大该目标印制电路板对应的杂散电容。
可以理解的是，印制电路板的物理结构可能存在一定的调节上限，例如，为了保证芯片能够在PCB上产生电容效应，处理设备需要保证所负载芯片对应的电镀面积不为0，以及印制电路板最少有双层板结构形成平行板电容效果。同时，由于只有与所负载芯片对应的电镀面积能够产生电容效应，因此该电镀面积不能超过所负载芯片在印制电路板上所占的面积，以及印制电路板具有板件层数上限，因此在调节接地位置时，印制电路板的板件层数不能超过该层数上限。由此可见，电镀面积和接地位置都具有调节范围，即该目标印制电路板的物理结构所对应等效电容具有一定的调节范围。
在一种可能的实现方式中，若确定该物理结构所对应等效电容的调节范围端点与该额定电容之间的差值均超过该第一预设范围，则说明无论处理设备如何调节该目标印制电路对应的物理结构，都无法使调节后得到的第二等效电容与该额定电容之间的差值不超过该第一预设范围。此时，处理设备可以确定该目标芯片中的第一晶振在一定程度上无法在该目标印制电路板上达到较高的输出频率。为了进一步提高印制电路板设计的灵活度，在该情况下，处理设备还可以自动对该目标芯片中的晶振型号进行更换，从而更改对应的额定电容。
在本申请实施例中，处理设备可以确定第二晶振，并生成晶振更换指令，该晶振更换指令用于指示将该第一晶振更换为该第二晶振，该第二晶振与该第一晶振所对应额定电容不同。其中，该晶振更换指令可以用于指示处理设备自身进行晶振更换，也可以用于指示处理设备外的其他设备，例如机械手臂、生产流水线等完成晶振更换，此处不做限定。其中，为了使处理设备能够对目标印制电路板进行更加有效的设计，该第二晶振在目标芯片中所放置位置可以限定为与第一晶振相同位置，从而使处理设备在调节电镀面积和接地位置时，能够在原有的调节范围基础上进行调节，在一定程度上能够避免其他因素所带来的干扰。
处理设备可以将该第二晶振确定为第一晶振，重新执行该确定目标印制电路板所负载目标芯片中第一晶振对应的额定电容的步骤，从而可以基于第二晶振所对应的额定电容，重新执行一次确定差值范围并进行物理结构调节的过程，最终得到一块能够使所负载芯片中的晶振输出频率较高的目标印制电路板。
具体的，基于不同的调节范围情况，处理设备在确定第二晶振时的方式也可能有所区别。例如，在一种可能的实现方式中，若确定该物理结构所对应等效电容的最小值大于该第一晶振对应的额定电容，且该最小值与该额定电容之间的差值的绝对值超过该第一预设范围，说明该额定电容偏小，即使处理设备通过调节物理结构使等效电容达到了所能够达到的最小值，也无法使该目标芯片中的第一晶振达到较高的输出频率。此时，处理设备可以提高芯片中晶振所对应的额定电容，例如处理设备可以确定第二晶振，该第二晶振对应的额定电容大于该第一晶振对应的额定电容。
若确定该物理结构所对应等效电容的最大值小于该第一晶振对应的额定电容，且该最大值与该额定电容之间差值的绝对值超过该第一预设范围，说明该额定电容偏大，即使处理设备通过调节物理结构使等效电容达到了所能够达到的最大值，也无法使该目标芯片中的第一晶振达到较高的输出频率。此时，处理设备可以降低芯片中晶振所对应的额定电容，例如处理设备可以确定第二晶振，该第二晶振对应的额定电容小于该第一晶振对应的额定电容。
在通过上述过程进行目标印制电路板的设计后，为了能够使该目标印制电路板投入使用，还需要对该目标印制电路板进行制板处理，即将设计好的目标印制电路板实际生产出来。由于在制板过程中可能存在一定的干扰因素，例如环境中的介质干扰、制作工艺上的干扰等，实际得到的制板后的目标印制电路板所对应的实际等效电容与在设计时确定出的等效电容之间可能会存在一定的差异。例如，由于ε0为真空介电常数，当制板环境不为完全真空的状态时，可能会导致制板时的参数与ε0之间产生一定差异，从而导致得到的实际等效电容并不等同于设计时的等效电容。
基于此，为了进一步提高印制电路板设计精度，在一种可能的实现方式中，在对该目标印制电路板进行制板处理后，处理设备还可以进一步对印制后的目标印制电路板的等效电容进行分析和修正。首先，处理设备可以确定制板后的目标印制电路板所对应的第一实际等效电容，该第一实际等效电容为处理设备从制板后的目标印制电路板中所检测出的电容数值，包括实际的杂散电容以及实际的芯片晶振接口等效负载电容。随后，处理设备可以将该第一实际等效电容与调节后的目标印制电路板所对应的第二等效电容进行比较，若两者比值越接近于1，则说明制板时产生的误差越小；两者比值与1差距越大，说明制板时产生的误差越大。
因此，为了对制板时产生的误差进行分析，处理设备可以预设一个第二预设范围，该第二预设范围用于对目标印制电路板在制板处理时产生的误差大小进行判断。处理设备可以确定该第一实际等效电容与第二等效电容的比值，并判断该比值是否超过第二预设范围。例如，处理设备可以设定比值为0.95～1.05，若确定该比值未超过该第二预设范围，则说明此次制板处理产生的误差较小；若确定该第一实际等效电容与第二等效电容的比值超过该第二预设范围，则说明此次制板处理产生的误差较大，可以进行调节。
可以理解的是，由于制板流程以及制板环境较为固定，因此，在多次制板处理之间时间间隔较短时，制板流程所产生的误差可能也较为接近，即制板处理后印制电路板的实际等效电容与设计时的等效电容之间的比值较为相似。基于此，处理设备可以基于该比值确定电容调整参数，由于该比值能够体现出该制板处理时所产生的误差，因此，通过将基于该比值确定出的电容调整参数用于目标印制电路板的设计中，可以使在制板处理前，所确定出的该目标印制电路板的等效电容中包括部分用于抵消误差干扰的数值量。处理设备可以基于该电容调整参数和该第二等效电容，调节该目标印制电路板的物理结构，此次调节的目的在于使调节后的目标印制电路板满足制板后对应的第二实际等效电容与该第二等效电容的比值不超过该第二预设范围。
例如，当该第一实际等效电容与第二等效电容的比值为1.1时，说明由于误差问题，制板处理后得到的实际等效电容值会提高10％。此时，处理设备可以将该1.1作为电容调整参数。在调节物理结构来调节等效电容时，使该目标印制电路板所对应的等效电容可以确定为该物理结构所对应的等效电容的1.1倍，从而将制板处理的误差干扰作为参数一起用于确定设计目标印制电路板时的等效电容。由于此时确定出的第二等效电容是实际上物理结构所对应等效电容的1.1倍，因此，在由于制板处理的误差干扰使实际等效电容是该目标印制电路板物理结构所对应等效电容的1.1倍后，该实际等效电容仍有较大概率能够接近第二等效电容，即接近于额定电容，从而在一定程度上能够实现对制板误差干扰的修正。
为了更加使该技术方案更加容易理解，下面将从公式角度进一步对该电容调节参数进行解释。在融入电容调节参数εe后，目标印制电路板所对应等效电容CL_equal的实际计算公式为：
由该公式可见，在确定目标印制电路板所对应的等效电容时，该等效电容实际上是原等效电容的εe倍，即得到的等效电容数值为模拟制板处理中的误差干扰对等效电容进行影响后的数值。
接下来，将结合一种实际应用场景，对本申请实施例提供的一种印制电路板设计方法进行介绍。参见图2，图2为本申请实施例提供的一种实际应用场景中印制电路板设计方法的示意图。在该实际应用场景中，处理设备可以为一台用于管理印制电路板(以下简称PCB)设计和制作的服务器，该服务器能够控制PCB生产流程中的每一个设备。
在开始设计后，服务器可以选择芯片型号，确定芯片型号对应的芯片晶振接口等效负载电容Cic，然后进行晶振型号选择，确定该晶振对应的额定电容CL。随后，服务器可以开始进行PCB设计，通过调节PCB物理结构的方式确定该PCB对应的杂散电容Cpcb，该Cpcb和Cic能够组成该PCB对应的等效电容。
在确定出Cpcb后，服务器可以对该PCB进行匹配测试，确定该PCB当前的等效电容与CL之间的差值是否超过第一预设范围，从而确定该等效电容是否符合要求。若不超过第一预设范围，则可以确定该PCB设计符合要求，可以结束PCB的设计流程；若超过，则重新执行PCB设计的步骤，对PCB对应的等效电容进行进一步的调节。
其中，如图3所示，图3为一种实际应用场景中对PCB进行调节的示意图。在设计PCB时，服务器首先可以设定调节PCB物理结构的初始值，例如可以设定初始S＝a*b，a、b分别为目标芯片的长和宽，S即为该目标芯片在PCB上所占的面积。n的初始值为1，在N层PCB中，n的最大值为N-1。
随后，服务器可以确定该PCB对应的杂散电容Cpcb，然后确定该PCB对应的等效电容CL_equal。服务器可以对该CL_equal和CL进行判断，在本实际应用场景中，第一预设范围可以设置为0，即CL_equal必须等于CL才能够达到设计需求。若CL_equal>CL，说明服务器需要调小该CL_equal。服务器可以先判断此时的n是否小于N-1，若小于，则说明还可以继续增大n来进行PCB调节；若不小于，则说明n已经达到了最大值，此时可以减小S的数值。若S减小到0，且n＝N-1，则说明该PCB所能够调节的CL_equal最小值也无法等于CL，此时可以重新选择CL较大的晶振型号重新进行PCB设计。
若CL_equal<CL，说明服务器需要增大该CL_equal。服务器可以先判断此时的n是否大于1，若大于，则说明还可以继续减小n来进行PCB调节；若等于1，则说明n已经达到了最小值，此时可以增大S的数值。若S增大到a*b，且n＝1，则说明该PCB所能够调节的CL_equal最大值也无法等于CL，此时可以重新选择CL较小的晶振型号重新进行PCB设计。
当设计出CL_equal＝CL的PCB后，服务器可以对PCB进行制板处理，然后确定制板后的PCB对应的实际等效电容CL_real，并基于该CL_equal和CL_real来确定电容调整参数εe。在本实际应用场景中，第二预设范围也可以设置为0，即只有电容调整参数εe为1时，服务器才确定满足设计需求。若εe不为1，则将该εe带入PCB设计中，重新确定PCB对应的CL_equal，直至融入该εe参数的CL_equal＝CL，从而在一定程度上排除了制板时的误差干扰。
本申请实施例还提出了一种具体的数值场景用于展示该印制电路板设计方法。在该数值场景中，已知芯片要求Cic＝17pF，根据推荐电容值，晶振选型CL＝18pF，封装为SDM3225，芯片焊接为面积S1＝1.4*1.2mm：PCB板层数N＝8层，板厚1.6mm，d＝0.2286mm材质为FR4，介电常数εr＝4.2～4.7，此处取值4.5,ε0＝8.86*10-12F/m，PCB尺寸：167*110.2*1.6mm。
因此Cpcb+Cic-CL＝Cpcb-1＝0，即符合设计需求的Cpcb＝1pF.
根据Cpcb值，评估PCB布局方案：
当n＝1时，Cpcb＝2.11pF，n＝2时，Cpcb＝1.06pF
因此，实际改板时，n＝2时，Cpcb＝1.06pF，Cpcb+Cic＝18.06pF，与CL＝18pF的差值在较为合理的范围内，符合设计需求。
基于上述实施例提供的一种印制电路板设计方法，本申请实施例还提供了一种印制电路板设计装置。参见图4，图4为本申请实施例提供的一种印制电路板设计装置400的结构框图，该装置400包括第一确定单元401、第二确定单元402和第一调节单元403：
第一确定单元401，用于确定目标印制电路板所负载目标芯片中第一晶振对应的额定电容；
第二确定单元402，用于确定所述目标印制电路板对应的第一等效电容；
第一调节单元403，用于若确定所述第一等效电容与所述额定电容之间的差值超过第一预设范围，调节所述目标印制电路板的物理结构，使调节后的目标印制电路板所对应的第二等效电容与所述额定电容之间的差值不超过所述第一预设范围。
在一种可能的实现方式中，所述物理结构包括电镀面积和接地位置中的任意一种或多种的组合，所述电镀面积是指所述目标印制电路板中与所述目标芯片对应的电镀面积，所述接地位置是指所述目标印制电路版中与所述目标芯片距离最小且具有接地作用的位置。
在一种可能的实现方式中，第一调节单元403具体用于：
若所述第一等效电容大于所述额定电容，减小所述目标印制电路板的电镀面积，和/或增大所述目标印制电路板中的接地位置与所述目标芯片之间的距离；
若所述第一等效电容小于所述额定电容，增大所述目标印制电路板的电镀面积，和/或减小所述目标印制电路板中的接地位置与所述目标芯片之间的距离。
在一种可能的实现方式中，所述目标印制电路板为双层板结构，第一调节单元403具体用于：
若所述第一等效电容大于所述额定电容，减小所述目标印制电路板的电镀面积；
若所述第一等效电容小于所述额定电容，增大所述目标印制电路板的电镀面积。
在一种可能的实现方式中，装置400还包括第三确定单元、生成单元和第四确定单元：
第三确定单元，用于若确定所述物理结构所对应等效电容的调节范围端点与所述额定电容之间的差值均超过所述第一预设范围，确定第二晶振；
生成单元，用于生成晶振更换指令，所述晶振更换指令用于指示将所述第一晶振更换为所述第二晶振，所述第二晶振与所述第一晶振所对应额定电容不同；
第四确定单元，用于将所述第二晶振确定为所述第一晶振，重新执行所述确定目标印制电路板所负载目标芯片中第一晶振对应的额定电容的步骤。
在一种可能的实现方式中，第三确定单元具体用于：
若确定所述物理结构所对应等效电容的最小值大于所述第一晶振对应的额定电容，且所述最小值与所述额定电容之间差值的绝对值超过所述第一预设范围，确定所述第二晶振，所述第二晶振对应的额定电容大于所述第一晶振对应的额定电容；
若确定所述物理结构所对应等效电容的最大值小于所述第一晶振对应的额定电容，且所述最大值与所述额定电容之间差值的绝对值超过所述第一预设范围，确定所述第二晶振，所述第二晶振对应的额定电容小于所述第一晶振对应的额定电容。
在一种可能的实现方式中，装置400还包括制板单元、第五确定单元、第六确定单元和第二调节单元：
制板单元，用于对所述目标印制电路板进行制板处理；
第五确定单元，用于确定制板后的所述目标印制电路板所对应的第一实际等效电容；
第六确定单元，用于若确定所述第一实际等效电容与所述第二等效电容的比值超过第二预设范围，基于所述比值确定电容调整参数；
第二调节单元，用于基于所述电容调整参数和所述第二等效电容调节所述目标印制电路板的物理结构，使调节后的目标印制电路板满足制板后对应的第二实际等效电容与所述第二等效电容的比值不超过所述第二预设范围。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述程序可以存储于计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质可以是下述介质中的至少一种：只读存储器(英文：read-only memory，缩写：ROM)、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于设备及系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的设备及系统实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
以上所述，仅为本申请的一种具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应该以权利要求的保护范围为准。

Claims (8)

1.一种印制电路板设计方法，其特征在于，所述方法包括：
确定目标印制电路板所负载目标芯片中第一晶振对应的额定电容；
确定所述目标印制电路板对应的第一等效电容；
若确定所述第一等效电容与所述额定电容之间的差值超过第一预设范围，调节所述目标印制电路板的物理结构，使调节后的目标印制电路板所对应的第二等效电容与所述额定电容之间的差值不超过所述第一预设范围；
其中，所述物理结构包括电镀面积和接地位置中的任意一种或多种的组合，所述电镀面积是指所述目标印制电路板中与所述目标芯片对应的电镀面积，所述接地位置是指所述目标印制电路板中与所述目标芯片距离最小且具有接地作用的位置。
2.根据权利要求1所述的方法，其特征在于，所述调节所述目标印制电路板的物理结构，包括：
若所述第一等效电容大于所述额定电容，减小所述目标印制电路板的电镀面积，和/或增大所述目标印制电路板中的接地位置与所述目标芯片之间的距离；
若所述第一等效电容小于所述额定电容，增大所述目标印制电路板的电镀面积，和/或减小所述目标印制电路板中的接地位置与所述目标芯片之间的距离。
3.根据权利要求1所述的方法，其特征在于，所述方法还包括：
若确定所述物理结构所对应等效电容的调节范围端点与所述额定电容之间的差值均超过所述第一预设范围，确定第二晶振；
生成晶振更换指令，所述晶振更换指令用于指示将所述第一晶振更换为所述第二晶振，所述第二晶振与所述第一晶振所对应额定电容不同；
将所述第二晶振确定为所述第一晶振，重新执行所述确定目标印制电路板所负载目标芯片中第一晶振对应的额定电容的步骤。
4.根据权利要求3所述的方法，其特征在于，所述若确定所述物理结构所对应等效电容的调节范围端点与所述额定电容之间的差值均超过所述第一预设范围，确定第二晶振，包括：
若确定所述物理结构所对应等效电容的最小值大于所述第一晶振对应的额定电容，且所述最小值与所述额定电容之间差值的绝对值超过所述第一预设范围，确定所述第二晶振，所述第二晶振对应的额定电容大于所述第一晶振对应的额定电容；
若确定所述物理结构所对应等效电容的最大值小于所述第一晶振对应的额定电容，且所述最大值与所述额定电容之间差值的绝对值超过所述第一预设范围，确定所述第二晶振，所述第二晶振对应的额定电容小于所述第一晶振对应的额定电容。
5.根据权利要求1所述的方法，其特征在于，所述方法还包括：
对所述目标印制电路板进行制板处理；
确定制板后的所述目标印制电路板所对应的第一实际等效电容；
若确定所述第一实际等效电容与所述第二等效电容的比值超过第二预设范围，基于所述比值确定电容调整参数；
基于所述电容调整参数和所述第二等效电容调节所述目标印制电路板的物理结构，使调节后的目标印制电路板满足制板后对应的第二实际等效电容与所述第二等效电容的比值不超过所述第二预设范围。
6.一种印制电路板设计装置，其特征在于，所述装置包括第一确定单元、第二确定单元和第一调节单元：
所述第一确定单元，用于确定目标印制电路板所负载目标芯片中第一晶振对应的额定电容；
所述第二确定单元，用于确定所述目标印制电路板对应的第一等效电容；
所述第一调节单元，用于若确定所述第一等效电容与所述额定电容之间的差值超过第一预设范围，调节所述目标印制电路板的物理结构，使调节后的目标印制电路板所对应的第二等效电容与所述额定电容之间的差值不超过所述第一预设范围；
其中，所述物理结构包括电镀面积和接地位置中的任意一种或多种的组合，所述电镀面积是指所述目标印制电路板中与所述目标芯片对应的电镀面积，所述接地位置是指所述目标印制电路板中与所述目标芯片距离最小且具有接地作用的位置。
7.根据权利要求6所述的装置，其特征在于，所述第一调节单元具体用于：
若所述第一等效电容大于所述额定电容，减小所述目标印制电路板的电镀面积，和/或增大所述目标印制电路板中的接地位置与所述目标芯片之间的距离；
若所述第一等效电容小于所述额定电容，增大所述目标印制电路板的电镀面积，和/或减小所述目标印制电路板中的接地位置与所述目标芯片之间的距离。
8.根据权利要求6所述的装置，其特征在于，所述装置还包括第三确定单元、生成单元和第四确定单元：
所述第三确定单元，用于若确定所述物理结构所对应等效电容的调节范围端点与所述额定电容之间的差值均超过所述第一预设范围，确定第二晶振；
所述生成单元，用于生成晶振更换指令，所述晶振更换指令用于指示将所述第一晶振更换为所述第二晶振，所述第二晶振与所述第一晶振所对应额定电容不同；
所述第四确定单元，用于将所述第二晶振确定为所述第一晶振，重新执行所述确定目标印制电路板所负载目标芯片中第一晶振对应的额定电容的步骤。
CN202011625062.3A 2020-12-30 2020-12-30 一种印制电路板设计方法和相关装置 Active CN112800714B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011625062.3A CN112800714B (zh) 2020-12-30 2020-12-30 一种印制电路板设计方法和相关装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011625062.3A CN112800714B (zh) 2020-12-30 2020-12-30 一种印制电路板设计方法和相关装置

Publications (2)

Publication Number Publication Date
CN112800714A CN112800714A (zh) 2021-05-14
CN112800714B true CN112800714B (zh) 2024-05-31

Family

ID=75807666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011625062.3A Active CN112800714B (zh) 2020-12-30 2020-12-30 一种印制电路板设计方法和相关装置

Country Status (1)

Country Link
CN (1) CN112800714B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205764A (ja) * 2007-02-20 2008-09-04 Seiko Instruments Inc 水晶振動子の周波数調整装置及び水晶振動子の周波数調整方法
CN101650395A (zh) * 2008-08-11 2010-02-17 鸿富锦精密工业（深圳）有限公司 晶体振荡器检测装置
CN102624332A (zh) * 2011-01-27 2012-08-01 精工电子有限公司 石英振荡电路的负载电容确定方法和用该方法的电子设备
CN202374217U (zh) * 2011-12-07 2012-08-08 北京普源精电科技有限公司 一种频谱测量装置及其采用pcb工艺的yig调谐振荡器
CN104093284A (zh) * 2014-07-25 2014-10-08 惠州市金百泽电路科技有限公司 一种通过pcb布线设计形成板上电容的方法
CN106789792A (zh) * 2017-03-17 2017-05-31 努比亚技术有限公司 一种Wifi频偏的调节方法及终端
CN109450378A (zh) * 2018-11-01 2019-03-08 郑州云海信息技术有限公司 一种晶振电路和时钟信号生成方法
CN109639238A (zh) * 2018-12-12 2019-04-16 浪潮(北京)电子信息产业有限公司 一种无源晶振驱动调控的方法、装置、设备及存储介质
CN209676594U (zh) * 2018-10-22 2019-11-22 重庆门里科技有限公司 一种电磁能接收板
CN112069755A (zh) * 2020-09-10 2020-12-11 浪潮商用机器有限公司 Pcb电源的阻抗检测方法、系统、设备及存储介质
CN112150962A (zh) * 2020-10-23 2020-12-29 维沃移动通信有限公司 芯片时钟频率调整方法、装置、芯片及电子设备

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205764A (ja) * 2007-02-20 2008-09-04 Seiko Instruments Inc 水晶振動子の周波数調整装置及び水晶振動子の周波数調整方法
CN101650395A (zh) * 2008-08-11 2010-02-17 鸿富锦精密工业（深圳）有限公司 晶体振荡器检测装置
CN102624332A (zh) * 2011-01-27 2012-08-01 精工电子有限公司 石英振荡电路的负载电容确定方法和用该方法的电子设备
CN202374217U (zh) * 2011-12-07 2012-08-08 北京普源精电科技有限公司 一种频谱测量装置及其采用pcb工艺的yig调谐振荡器
CN104093284A (zh) * 2014-07-25 2014-10-08 惠州市金百泽电路科技有限公司 一种通过pcb布线设计形成板上电容的方法
CN106789792A (zh) * 2017-03-17 2017-05-31 努比亚技术有限公司 一种Wifi频偏的调节方法及终端
CN209676594U (zh) * 2018-10-22 2019-11-22 重庆门里科技有限公司 一种电磁能接收板
CN109450378A (zh) * 2018-11-01 2019-03-08 郑州云海信息技术有限公司 一种晶振电路和时钟信号生成方法
CN109639238A (zh) * 2018-12-12 2019-04-16 浪潮(北京)电子信息产业有限公司 一种无源晶振驱动调控的方法、装置、设备及存储介质
CN112069755A (zh) * 2020-09-10 2020-12-11 浪潮商用机器有限公司 Pcb电源的阻抗检测方法、系统、设备及存储介质
CN112150962A (zh) * 2020-10-23 2020-12-29 维沃移动通信有限公司 芯片时钟频率调整方法、装置、芯片及电子设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Puneeth Kumar .etal.Fast start crystal oscillator design with negative resistance control.Integration.2019,第65卷138-148. *
田建学 等.航空电子设备印制电路板的电磁兼容设计.电子设计工程.2014,第22卷(第24期),137-140. *

Also Published As

Publication number Publication date
CN112800714A (zh) 2021-05-14

Similar Documents

Publication Publication Date Title
US6571184B2 (en) System and method for determining the decoupling capacitors for power distribution systems with a frequency-dependent target impedance
US11710726B2 (en) Through-board power control arrangements for integrated circuit devices
EP1088345A1 (en) System and method for determining the desired decoupling components for power distribution systems using a computer system
JP2002541531A (ja) コンピュータ・システムを使用した電力分配システムのために所望の減結合構成要素を決定するシステムおよび方法
CN112069755B (zh) Pcb电源的阻抗检测方法、系统、设备及存储介质
US6850878B2 (en) System and method for determining the required decoupling capacitors for a power distribution system using an improved capacitor model
CN109239568B (zh) 一种用于石英谐振器的测试电路及测试装置
CN112800714B (zh) 一种印制电路板设计方法和相关装置
US7496875B2 (en) Designing method for designing electronic component
US6725430B2 (en) Process for designing high frequency circuits in multiple domains
CN105072824A (zh) 一种嵌入式线路板的制作方法
US6606012B2 (en) Wideband bypass capacitor methods for achieving a desired value of electrical impedance between parallel planar conductors of an electrical power distribution structure
CN109239569B (zh) 一种石英谐振器测试方法
JP2010081276A (ja) Ｒｆｉｄ用アンテナ
CN203788273U (zh) 一种卫星导航抗干扰天线射频单元信号源模块
CN103873056A (zh) 振荡器自动校准装置及其校准方法
JP5212646B2 (ja) プリント回路基板の設計支援装置
JP2001092874A (ja) プリント基板設計装置
CN103714963A (zh) 用印制板设计电感器的方法
CN112739042B (zh) 一种pcb叠构稳定性改善方法及系统
CN117554689B (zh) 射频功率检测装置、方法、设备、介质及供电系统
CN113128170B (zh) 一种有效补偿容性突变的过孔结构实现方法及装置
JP4248988B2 (ja) 多層回路基板、回路基板情報の修正方法、回路基板情報の修正装置、回路基板情報の修正プログラム及び修正プログラムを記録した記録媒体
Bai et al. An adjustable design for the Real Time Clock of high-end server systems
CN112888157A (zh) 一种过孔容性突变的补偿电路、补偿方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant