CN112739042B - 一种pcb叠构稳定性改善方法及系统 - Google Patents
一种pcb叠构稳定性改善方法及系统 Download PDFInfo
- Publication number
- CN112739042B CN112739042B CN202011256783.1A CN202011256783A CN112739042B CN 112739042 B CN112739042 B CN 112739042B CN 202011256783 A CN202011256783 A CN 202011256783A CN 112739042 B CN112739042 B CN 112739042B
- Authority
- CN
- China
- Prior art keywords
- pcb
- conductor material
- layer
- quality
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000000463 material Substances 0.000 claims abstract description 116
- 239000004020 conductor Substances 0.000 claims abstract description 99
- 238000003475 lamination Methods 0.000 claims abstract description 39
- 238000005520 cutting process Methods 0.000 claims abstract description 18
- 238000009826 distribution Methods 0.000 claims description 16
- 238000005553 drilling Methods 0.000 claims description 15
- 150000003071 polychlorinated biphenyls Chemical class 0.000 claims description 4
- 230000001502 supplementing effect Effects 0.000 claims description 3
- 238000012163 sequencing technique Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 abstract description 3
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 128
- 238000013459 approach Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002470 thermal conductor Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
- H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开一种PCB叠构稳定性改善方法，包括：将PCB表面划分为若干个调整区域；获取每个调整区域对应的各层PCB叠层表面的导体材料层的质量；以各调整区域中最小质量的导体材料层为基准，对当前调整区域中的其余各层PCB叠层表面的导体材料层进行削料工艺，至各调整区域对应的各层PCB叠层表面的导体材料层的质量与各调整区域对应的基准质量之差处于许用区间内。如此，通过对各个调整区域内的各层导体材料层进行削料工艺调整，可使各层导体材料层的质量都趋于相等，进而使产热、散热效率趋于均衡，因此能够防止PCB在SMT工艺中因温度变化而产生局部较大形变，提高PCB的层叠结构稳定性。本发明还公开一种PCB叠构稳定性改善系统，其有益效果如上所述。
Description
技术领域
本发明涉及PCB技术领域，特别涉及一种PCB叠构稳定性改善方法。本发明还涉及一种PCB叠构稳定性改善系统。
背景技术
随着中国电子技术的发展，越来越多的电子设备已得到广泛使用。
服务器是电子设备中的重要组成部分，是提供计算服务的设备。由于服务器需要响应服务请求，并进行处理，因此一般来说服务器应具备承担服务并且保障服务的能力。根据服务器提供的服务类型不同，分为文件服务器、数据库服务器、应用程序服务器、WEB服务器等。
人们的日常工作生活越来越多的通过网络来进行交流，网络数据量也在不断增加，对服务器的性能要求也更高，功耗越来越高，PCB板卡上的线路越来越复杂。PCB板分为单层板，双层板和多层板，由于单层板和双层板安装的零件和走线空间有限，因此电子产品一般会用多层板。
对于系统复杂的电子产品，例如服务器、PC等，需要外接的设备较多，PCB板上的元器件数量较多且面积较大，同时为了满足工厂上件的工艺要求，元器件一般通过SMT工艺进行表现贴装。但是，随着PCB产品越来越轻薄，对SMT工艺造成了较大困难，经常发生板弯、空焊、弯曲形变等质量问题，而这些质量问题的根源都是PCB的层叠结构不稳定。PCB为多层层叠压装结构，包括多层叠层，每层叠层均由导体层和绝缘层压装而成，其中绝缘层的厚度较大，结构稳定性较好，而导体层由于厚度较薄，且为热的良导体，在SMT工艺中，主要在导体层所在区域产生热量。同时，由于各层叠层表面的走线、分布等不同，导致各层叠层的导体层的产热量不均衡、散热效率不均衡，进而导致整个PCB的热量不均衡，在进行SMT工艺时，经常出现PCB局部温度变化大、局部形变量过大而导致弯曲、扭转等质量问题。
因此，如何提高PCB的层叠结构稳定性，防止PCB在SMT工艺中因温度变化而产生局部较大形变，是本领域技术人员面临的技术问题。
发明内容
本发明的目的是提供一种PCB叠构稳定性改善方法，能够提高PCB的层叠结构稳定性，防止PCB在SMT工艺中因温度变化而产生局部较大形变。本发明的另一目的是提供一种PCB叠构稳定性改善系统。
为解决上述技术问题，本发明提供一种PCB叠构稳定性改善方法，包括：
将PCB表面划分为若干个调整区域；
获取每个所述调整区域对应的各层PCB叠层表面的导体材料层的质量；
以各所述调整区域中最小质量的导体材料层为基准，对当前所述调整区域中的其余各层PCB叠层表面的导体材料层进行削料工艺，至各所述调整区域对应的各层PCB叠层表面的导体材料层的质量与各所述调整区域对应的基准质量之差处于许用区间内。
优选地，将PCB表面划分为若干个调整区域，具体包括：
扫描PCB表面，并根据图像数据确定PCB表面的主要元件群的分布位置；
根据各所述主要元件群的分布位置在PCB表面划分调整区域。
优选地，在PCB表面划分调整区域时，将各所述主要元件群置于对应的所述调整区域的中心区域。
优选地，在PCB表面划分调整区域时，将PCB表面划分为若干份互相拼接的矩形区域。
优选地，获取每个所述调整区域对应的各层PCB叠层表面的导体材料层的质量，具体包括：
调用各层PCB叠层的出厂参数获取对应的导体材料层的总质量和在各层PCB叠层表面上的分布情况；
计算各个所述调整区域内的各层PCB叠层表面的导体材料层的覆盖面积占比；
利用所述总质量与所述覆盖面积占比的乘积计算每个所述调整区域对应的各层PCB叠层表面的导体材料层的质量。
优选地，对当前所述调整区域中的其余各层PCB叠层表面的导体材料层进行削料工艺，具体包括：
根据各层PCB叠层表面的导体材料层在各个所述调整区域内的分布情况和与基准质量的差值确定开孔工艺参数，并从PCB表面和/或底面进行钻孔。
优选地，以各所述调整区域中最小质量的导体材料层为基准，具体包括：
对每个所述调整区域对应的各层PCB叠层表面的导体材料层的质量进行大小排序，并取前3～5个小值的平均值作为基准质量值。
本发明还提供一种PCB叠构稳定性改善系统，包括：
区域划分模块，用于将PCB表面划分为若干个调整区域；
质量获取模块，用于获取每个所述调整区域对应的各层PCB叠层表面的导体材料层的质量；
质量调整模块，用于以各所述调整区域中最小质量的导体材料层为基准，对当前所述调整区域中的其余各层PCB叠层表面的导体材料层进行削料工艺，至各所述调整区域对应的各层PCB叠层表面的导体材料层的质量与各所述调整区域对应的基准质量之差处于许用区间内。
本发明所提供的PCB叠构稳定性改善方法，主要包括三个步骤，在第一步中，主要内容为将PCB表面划分为若干个调整区域。在第二步中，主要内容为获取每个调整区域对应的各层PCB叠层表面的导体材料层的质量。在第三步中，主要内容为以各个调整区域中质量最小的导体材料层作为基准质量，对当前调整区域中的区域各层PCB叠层表面的导体材料层进行削料工艺，使得其余各层的导体材料层被削减部分，直至各个调整区域内对应的各层PCB叠层表面的导体材料层的质量均被削减至与各自对应的基准质量之差处于许用区间内。如此，通过对各个调整区域内的各层导体材料层进行削料工艺调整，可逐渐将各层导体材料层的质量调整至趋近于确定的基准质量值，从而使得每个调整区域内的各层PCB叠层表面的导体材料层的质量都趋于相等，进而在进行SMT工艺时，各个调整区域内的各层PCB叠层的产热、散热效率趋于均衡，因此能够防止PCB在SMT工艺中因温度变化而产生局部较大形变，提高PCB的层叠结构稳定性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明所提供的一种具体实施方式的方法流程图。
图2为本发明所提供的一种具体实施方式的模块结构图。
其中，图2中：
区域划分模块—1，质量获取模块—2，质量调整模块—3。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1，图1为本发明所提供的一种具体实施方式的方法流程图
在本发明所提供的一种具体实施方式中，PCB叠构稳定性改善方法主要包括三个步骤，分别为：
S1、将PCB表面划分为若干个调整区域；
S2、获取每个调整区域对应的各层PCB叠层表面的导体材料层的质量；
S3、以各调整区域中最小质量的导体材料层为基准，对当前调整区域中的其余各层PCB叠层表面的导体材料层进行削料工艺，至各调整区域对应的各层PCB叠层表面的导体材料层的质量与各调整区域对应的基准质量之差处于许用区间内。
其中，步骤S1中，主要内容为将PCB表面划分为若干个调整区域。
具体的，由于PCB表面安装有若干个不同种类、不同规格、不同形状的元器件，因此具体的调整区域划分形式因PCB而异。一般的，首先可扫描当前PCB表面，以获得PCB表面的图像数据，然后根据图像数据确定PCB表面的主要元件群的分布位置。其中，主要元件群一般包括若干个呈阵列分布的同类型元件，比如若干个电容件、连接器件等。之后，即可以确定好的各个主要元件群为准，对PCB表面进行划分，使得一个主要元件群对应一个调整区域。当然，如有必要，也可以一个调整区域对应多个主要元件群。
进一步的，在划分调整区域时，为便于进行后续削料工艺，可将各个调整区域中对应的主要元件群划分在该调整区域的中心区域处。并且，在具体划分调整区域时，各个调整区域可划分为矩形区域，如此，PCB表面将划分为若干份互相拼接的矩形区块，比如9～16份等，每个矩形区块对应一个调整区域，后续的削料工艺则分别在各个矩形区块内进行。当然，调整区域的具体划分并不局限于矩形区块，也可以根据主要元件群的具体分布情况灵活调整各个调整区域的具体形状，比如不规则图形、多边形等。
在步骤S2中，主要内容为获取每个调整区域对应的各层PCB叠层表面的导体材料层的质量。
具体的，首先可调用PCB的出厂参数或生产设计参数，以获取当前PCB对应的各层PCB叠层的具体参数，从而从该参数中获取各层PCB叠层表面的导体材料层的总质量、总面积、在各层PCB叠层表面上的分布情况等。然后，由于调整区域的划分，虽然每层PCB叠层表面的导体材料层的分布情况大体相同，但细分到每个调整区域则有明显区别，落在每个调整区域内的各层PCB叠层均具有唯一对应的部分导体材料层，此时可通过扫描等方式计算各个调整区域内的各层PCB叠层表面的部分导体材料层的覆盖面积占比。最后，由于PCB叠层上压装的导体材料层一般是均匀、致密的，因此可利用前述获取的总质量与覆盖面积占比的乘积计算每个调整区域内对应的各层PCB叠层表面的部分导体材料层的质量。
在步骤S3中，主要内容为以各个调整区域中质量最小的导体材料层作为基准质量，对当前调整区域中的区域各层PCB叠层表面的导体材料层进行削料工艺，使得其余各层的导体材料层被削减部分，直至各个调整区域内对应的各层PCB叠层表面的导体材料层的质量均被削减至与各自对应的基准质量之差处于许用区间内。
具体的，在对各层PCB叠层表面的导体材料层进行削料工艺时，主要通过钻孔的方式实现，而在钻孔时，需要明确在PCB上的钻孔位置、钻孔孔径、钻孔深度等工艺参数。其中，可根据各层PCB叠层表面的导体材料层在各个调整区域内的分布情况确定在PCB表面或底面的钻孔位置和钻孔深度，以通过钻孔方式将某些PCB叠层表面的导体材料层钻掉一部分，降低其质量和分布面积。当然，在钻孔时，可以根据需要钻孔的PCB叠层的具体位置考虑在PCB的表面或底面进行钻孔，或者同时在PCB的表面和底面进行钻孔。期间需要注意，钻孔路径需要避开无需削料的PCB叠层的导体材料层(绝缘层可以穿过，影响可以忽略)，仅穿过需要削料的PCB叠层的导体材料层。同时，在钻孔时，还需要根据各层PCB叠层表面的导体材料层在各个调整区域内的分布情况防止对特定电路功能区造成损伤。
此外，不同的PCB叠层表面的导体材料层的质量与基准质量的差值可能不同，为此，还可根据不同的差值确定不同的钻孔孔径，以较大幅度地削减差值较大的PCB叠层表面的导体材料层，同时较小幅度地削减差值较小的PCB叠层表面的导体材料层。
另外，在确定各个调整区域中的导体材料层的基准质量时，考虑到PCB的各层PCB叠层的质量本身比较接近，调整幅度一般较小，针对此，可对基准质量的边界进行一定程度地模糊化处理。具体的，可对每个调整区域内对应的各层PCB叠层表面的导体材料层的质量进行大小排序(正序或倒序)，然后可根据实际情况取前3～5个小值作为基准质量的模糊边界，具体可计算该3～5个小值的平均值，以平均值作为该调整区域中的导体材料层的最小质量值，同时作为其余各层PCB叠层的削料工艺的基准质量值。
同理，在对各层PCB叠层进行削料工艺时，考虑到实际加工时存在的工艺限制，只需将各层PCB叠层表面的导体材料层的质量削减调整至与该调整区域对应的基准质量之差处于许用区间之内即可，比如20％以内等。
综上所述，本实施例所提供的PCB叠构稳定性改善方法，通过对各个调整区域内的各层导体材料层进行削料工艺调整，可逐渐将各层导体材料层的质量调整至趋近于确定的基准质量值，从而使得每个调整区域内的各层PCB叠层表面的导体材料层的质量都趋于相等，进而在进行SMT工艺时，各个调整区域内的各层PCB叠层的产热、散热效率趋于均衡，因此能够防止PCB在SMT工艺中因温度变化而产生局部较大形变，提高PCB的层叠结构稳定性。
另外，在另一种优选实施方式中，若不选取各调整区域中最小质量的导体材料层为基准，而是取其中的最大质量的导体材料层作为基准，此时则需要在PCB的生产制造工程中额外进行补料工艺，其余对PCB叠层表面的导体材料层进行面积扩展，同样可使各个调整区域内的各层PCB叠层表面的导体材料层的质量趋于基准质量，具有与前述实施方式同样的技术效果。
本实施例还提供一种PCB叠构稳定性改善系统，主要包括区域划分模块1、质量获取模块2和质量调整模块3。
如图2所示，图2为本发明所提供的一种具体实施方式的模块结构图。
其中，区域划分模块1主要用于将PCB表面划分为若干个调整区域。质量获取模块2主要用于获取每个调整区域对应的各层PCB叠层表面的导体材料层的质量。质量调整模块3主要用于以各调整区域中最小质量的导体材料层为基准，对当前调整区域中的其余各层PCB叠层表面的导体材料层进行削料工艺，至各调整区域对应的各层PCB叠层表面的导体材料层的质量与各调整区域对应的基准质量之差处于许用区间内。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (7)
1.一种PCB叠构稳定性改善方法，其特征在于，包括：
将PCB表面划分为若干个调整区域；
获取每个所述调整区域对应的各层PCB叠层表面的导体材料层的质量；
以各所述调整区域中最小质量的导体材料层为基准，对当前所述调整区域中的其余各层PCB叠层表面的导体材料层进行削料工艺，至各所述调整区域对应的各层PCB叠层表面的导体材料层的质量与各所述调整区域对应的基准质量之差处于许用区间内；
或以各所述调整区域中最大质量的导体材料层为基准，对当前所述调整区域中的其余各层PCB叠层表面的导体材料层进行补料工艺，至各所述调整区域对应的各层PCB叠层表面的导体材料层的质量与各所述调整区域对应的基准质量之差处于许用区间内；
获取每个所述调整区域对应的各层PCB叠层表面的导体材料层的质量，具体包括：
调用各层PCB叠层的出厂参数获取对应的导体材料层的总质量和在各层PCB叠层表面上的分布情况；
计算各个所述调整区域内的各层PCB叠层表面的导体材料层的覆盖面积占比；
利用所述总质量与所述覆盖面积占比的乘积计算每个所述调整区域对应的各层PCB叠层表面的导体材料层的质量。
2.根据权利要求1所述的PCB叠构稳定性改善方法，其特征在于，将PCB表面划分为若干个调整区域，具体包括：
扫描PCB表面，并根据图像数据确定PCB表面的主要元件群的分布位置；
根据各所述主要元件群的分布位置在PCB表面划分调整区域。
3.根据权利要求2所述的PCB叠构稳定性改善方法，其特征在于，在PCB表面划分调整区域时，将各所述主要元件群置于对应的所述调整区域的中心区域。
4.根据权利要求3所述的PCB叠构稳定性改善方法，其特征在于，在PCB表面划分调整区域时，将PCB表面划分为若干份互相拼接的矩形区域。
5.根据权利要求1所述的PCB叠构稳定性改善方法，其特征在于，对当前所述调整区域中的其余各层PCB叠层表面的导体材料层进行削料工艺，具体包括：
根据各层PCB叠层表面的导体材料层在各个所述调整区域内的分布情况和与基准质量的差值确定开孔工艺参数，并从PCB表面和/或底面进行钻孔。
6.根据权利要求5所述的PCB叠构稳定性改善方法，其特征在于，以各所述调整区域中最小质量的导体材料层为基准，具体包括：
对每个所述调整区域对应的各层PCB叠层表面的导体材料层的质量进行大小排序，并取前3~5个小值的平均值作为基准质量值。
7.一种PCB叠构稳定性改善系统，应用于权利要求1-6任一项所述的PCB叠构稳定性改善方法，其特征在于，包括：
区域划分模块，用于将PCB表面划分为若干个调整区域；
质量获取模块，用于获取每个所述调整区域对应的各层PCB叠层表面的导体材料层的质量；
质量调整模块，用于以各所述调整区域中最小质量的导体材料层为基准，对当前所述调整区域中的其余各层PCB叠层表面的导体材料层进行削料工艺，至各所述调整区域对应的各层PCB叠层表面的导体材料层的质量与各所述调整区域对应的基准质量之差处于许用区间内，或用于以各所述调整区域中最大质量的导体材料层为基准，对当前所述调整区域中的其余各层PCB叠层表面的导体材料层进行补料工艺，至各所述调整区域对应的各层PCB叠层表面的导体材料层的质量与各所述调整区域对应的基准质量之差处于许用区间内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011256783.1A CN112739042B (zh) | 2020-11-11 | 2020-11-11 | 一种pcb叠构稳定性改善方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011256783.1A CN112739042B (zh) | 2020-11-11 | 2020-11-11 | 一种pcb叠构稳定性改善方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112739042A CN112739042A (zh) | 2021-04-30 |
| CN112739042B true CN112739042B (zh) | 2022-11-18 |
Family
ID=75597459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011256783.1A Active CN112739042B (zh) | 2020-11-11 | 2020-11-11 | 一种pcb叠构稳定性改善方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112739042B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0308588A1 (en) * | 1984-08-01 | 1989-03-29 | AT&T Corp. | Semiconductor-on-insulator fabrication method |
| JPH1140672A (ja) * | 1997-07-16 | 1999-02-12 | Matsushita Electric Ind Co Ltd | 集積回路とそのパターン設計方法及び設計装置 |
| JP2003313788A (ja) * | 2002-04-25 | 2003-11-06 | Bridgestone Corp | ゴム物品補強用スチールワイヤおよびゴム物品補強用スチールコードとタイヤ |
| JP2005197285A (ja) * | 2003-12-26 | 2005-07-21 | Ngk Spark Plug Co Ltd | 多層セラミック基板及びその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07189237A (ja) * | 1993-12-27 | 1995-07-28 | Takenaka Komuten Co Ltd | 層構成の単純化方法 |
| EP1271246A1 (en) * | 2001-06-19 | 2003-01-02 | Infineon Technologies AG | Method for monitoring the quality of a lithographic structuring step |
| US6802047B1 (en) * | 2002-08-19 | 2004-10-05 | Lsi Logic Corporation | Calculating resistance of conductor layer for integrated circuit design |
| US8181345B2 (en) * | 2007-07-20 | 2012-05-22 | Airbus Operations Sas | Method for optimizing the mass of a composite panel |
| CN103115590A (zh) * | 2013-01-25 | 2013-05-22 | 浪潮电子信息产业股份有限公司 | 一种pcb板平整度检测方法 |
| CN106844817A (zh) * | 2016-11-04 | 2017-06-13 | 南方科技大学 | 一种能够调节零部件形变的亚表面结构设计方法 |
| CN106770634A (zh) * | 2016-12-08 | 2017-05-31 | 大连理工大学 | 一种金属材料高能束增减材‑在线涡流检测复合加工方法 |
| CN107344327B (zh) * | 2017-05-05 | 2019-11-22 | 清华大学 | 在线改良晶圆表面平坦度的方法 |
| JP6295001B1 (ja) * | 2017-08-30 | 2018-03-14 | 株式会社ソディック | 積層造形装置および積層造形物の製造方法 |
-
2020
- 2020-11-11 CN CN202011256783.1A patent/CN112739042B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0308588A1 (en) * | 1984-08-01 | 1989-03-29 | AT&T Corp. | Semiconductor-on-insulator fabrication method |
| JPH1140672A (ja) * | 1997-07-16 | 1999-02-12 | Matsushita Electric Ind Co Ltd | 集積回路とそのパターン設計方法及び設計装置 |
| JP2003313788A (ja) * | 2002-04-25 | 2003-11-06 | Bridgestone Corp | ゴム物品補強用スチールワイヤおよびゴム物品補強用スチールコードとタイヤ |
| JP2005197285A (ja) * | 2003-12-26 | 2005-07-21 | Ngk Spark Plug Co Ltd | 多層セラミック基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112739042A (zh) | 2021-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1895820B1 (en) | Wired circuit board and production method thereof | |
| US20040195581A1 (en) | Substrate for light emitting diodes | |
| US9839141B2 (en) | Method for manufacturing a component interconnect board | |
| JP2000124612A (ja) | 配線基板とその製造方法、その配線基板を具える電気機器 | |
| CN110267437B (zh) | 一种印刷电路板涨缩管控方法及装置 | |
| CN107787122B (zh) | 电路板线路补偿方法和装置 | |
| EP3675604B1 (en) | Method for producing ceramic substrate, and ceramic substrate | |
| CN112739042B (zh) | 一种pcb叠构稳定性改善方法及系统 | |
| JP2002111222A (ja) | 多層基板 | |
| CN110516199B (zh) | 对特性阻抗的影响因素的影响度计算方法及线路板 | |
| CN105263254A (zh) | 一种印刷电路板及其加工方法 | |
| US6365839B1 (en) | Multi-layer printed circuit board with dual impedance section | |
| US6151775A (en) | Multilayer circuit board and method of producing the same | |
| US6727435B1 (en) | Backplane power distribution system | |
| CN109714896B (zh) | 一种改善多层印制电路大拼板内套板局部形变的方法 | |
| US6977345B2 (en) | Vents with signal image for signal return path | |
| JPH04118987A (ja) | チップ部品の実装方法 | |
| CN111372394A (zh) | 一种改善多层pcb板层偏的方法以及多层pcb板 | |
| US6794947B2 (en) | Method for adjusting oscillator frequencies | |
| JP2001251060A (ja) | 多層型プリント配線基板 | |
| CN117352509B (zh) | 一种多电压区域衬底偏置结构 | |
| US20230199968A1 (en) | Method for forming pattern on substrate structure without using mask layer and substrate structure | |
| CN112580290B (zh) | Pcb制作方法、pcb制作装置及存储介质 | |
| CN111598383B (zh) | Pcb订单的合格率影响度的预测方法、系统以及存储介质 | |
| JP2023155995A (ja) | プリント配線板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |