CN112799465A - 控制信号发生器及其驱动方法 - Google Patents

控制信号发生器及其驱动方法 Download PDF

Info

Publication number
CN112799465A
CN112799465A CN201911031156.5A CN201911031156A CN112799465A CN 112799465 A CN112799465 A CN 112799465A CN 201911031156 A CN201911031156 A CN 201911031156A CN 112799465 A CN112799465 A CN 112799465A
Authority
CN
China
Prior art keywords
control signal
circuit
clock
sub
signal generation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911031156.5A
Other languages
English (en)
Inventor
张俊瑞
朱学辉
兰荣华
何宗泽
张叶浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201911031156.5A priority Critical patent/CN112799465A/zh
Priority to US16/834,667 priority patent/US11238910B2/en
Publication of CN112799465A publication Critical patent/CN112799465A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本公开提供了一种控制信号发生器及其驱动方法。该控制信号发生器包括级联的N级控制信号发生电路，配置为接收彼此之间的有效脉冲沿相差设定时间的K个时钟信号，其中N级控制信号发生电路中的第n级控制信号发生电路被配置为：基于K个时钟信号中的第k个时钟信号生成选通信号；以及基于选通信号依次输出K个时钟信号中的其他K‑1个时钟信号中的至少两个时钟信号作为控制信号；第k个时钟信号的有效脉冲沿位于第n‑1级控制信号发生电路的选通信号的有效脉冲持续时间内；N是大于等于1的整数，n大于等于1且小于等于N，K是大于等于3的整数，k大于等于1且小于等于K。

Description

控制信号发生器及其驱动方法
技术领域
本公开涉及控制技术领域，更具体地，涉及一种控制信号发生器及其驱动方法。
背景技术
在复杂控制中，经常涉及大量控制信号。为了正确实施控制功能，要求控制信号之间具有确定的时序关系。如果不同控制信号之间的时序发生错误，或者控制信号的脉冲持续时间不满足设定要求，则可能导致误操作。因此，控制信号的时序以及脉冲持续时间的精确度尤为重要。
发明内容
本公开提供了一种控制信号发生器及其驱动方法，以至少部分地解决上述问题。
根据本公开的一方面，提供了一种控制信号发生器，包括级联的N级控制信号发生电路，配置为接收彼此之间的有效脉冲沿相差设定时间的K个时钟信号，其中所述N级控制信号发生电路中的第n级控制信号发生电路被配置为：基于所述K个时钟信号中的第k个时钟信号生成选通信号；以及基于所述选通信号依次输出所述K个时钟信号中的其他K-1个时钟信号中的至少两个时钟信号作为控制信号；其中，所述第k个时钟信号的有效脉冲沿位于第n-1级控制信号发生电路的选通信号的有效脉冲持续时间内；N是大于等于1的整数，n大于等于1且小于等于N，K是大于等于3的整数，k大于等于1且小于等于K。
在一些实施例中，所述第n级控制信号发生电路包括：选通子电路，所述选通子电路包括第一输入端、第二输入端和输出端，所述选通子电路的第一输入端电连接到第n-1级控制信号发生电路的选通子电路的输出端，所述选通子电路的第二输入端电连接为接收第k个时钟信号，所述选通子电路的输出端电连接到至少两个开关子电路的第一输入端以提供选通信号；至少两个开关子电路，所述至少两个开关子电路各自包括第一输入端和第二输入端，所述至少两个开关子电路的第二输入端电连接为接收其他K-1个时钟信号中的至少两个时钟信号；其中，所述选通子电路的第二输入端还与第n-1级控制信号发生电路的至少两个开关子电路中的第一开关子电路的第二输入端电连接，所述第一开关子电路是依次输出控制信号的至少两个开关子电路中最后一个输出控制信号的开关子电路。
在一些实施例中，当N大于等于3时，第1级控制信号发生电路的所述选通子电路的第一输入端电连接到第N级控制信号发生电路的选通子电路的输出端。
在一些实施例中，所述K个时钟信号的有效脉冲沿依次相差1/K个时钟信号周期，且所述K个时钟信号的占空比为1/K。
在一些实施例中，所述选通子电路包括锁存器，所述锁存器的数据输入端作为所述选通子电路的第一输入端，所述锁存器的时钟输入端作为所述选通子电路的第二输入端。
在一些实施例中，所述至少两个开关子电路各自包括：传输门，所述传输门的控制端作为所述开关子电路的第一输入端，所述传输门的数据输入端作为所述开关子电路的第二输入端。
根据本公开的第二方面，提供了一种控制信号发生器的驱动方法，包括：将K个时钟信号施加到控制信号发生器；其中第n级控制信号发生电路基于所述K个时钟信号中的第k个时钟信号以及第n-1级控制信号发生电路的选通信号生成第n级控制信号发生电路的选通信号；以及基于第n级控制信号发生电路的选通信号依次输出其他K-1个时钟信号中的至少两个时钟信号作为控制信号。
在一些实施例中，所述第k个时钟信号的有效脉冲沿位于第n-1级控制信号发生电路的选通信号的有效脉冲持续时间内。
在一些实施例中，响应于将彼此之间的有效脉冲沿相差设定时间的K个时钟信号施加到控制信号发生器，还将使能信号施加到第1级控制信号发生电路。
在一些实施例中，所述K个时钟信号的有效脉冲沿依次相差1/K个时钟信号周期，且所述K个时钟信号的占空比为1/K。
根据本公开实施例的技术方案，通过将N级控制信号发生电路进行级联，实现了以较少数量的K个时钟信号生成任意数量的控制信号，从而简化了控制信号发生器的结构，降低了控制信号发生器的规模和功耗；通过利用有效脉冲沿位于第n-1级控制信号发生电路的选通信号的有效脉冲持续时间内的第k个时钟信号来生成第n级控制信号发生电路的选通信号，使得控制信号发生器具有更充足的时序冗余度，提高了控制信号发生器的可靠性。
附图说明
通过下面结合附图说明本公开实施例，将使本公开实施例的上述及其它目的、特征和优点更加清楚。应注意，贯穿附图，相同的元素由相同或相近的附图标记来表示。在附图中：
图1示意性地示出了根据本公开实施例的控制信号发生器的框图；
图2示意性地示出了根据本公开实施例的相邻的第n-1级和第n级控制信号发生电路的框图；
图3A示意性地示出了具有3个时钟信号的控制信号发生器的示例框图；
图3B示意性地示出了图3A所示控制信号发生器的时序图；
图4A和图5A示意性地示出了具有4个时钟信号的控制信号发生器的框图；
图4B和图5B示意性地示出了图4A和图5A所示控制信号发生器的时序图；
图6示意性地示出了根据本公开实施例的开关子电路的电路图；以及
图7示意性地示出了根据本公开实施例的控制信号发生器的驱动方法的流程图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部。基于所描述的本公开实施例，本领域普通技术人员在无需创造性劳动的前提下获得的所有其他实施例都属于本公开保护的范围。在以下描述中，一些具体实施例仅用于描述目的，而不应该理解为对本公开有任何限制，而只是本公开实施例的示例。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。应注意，图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。
除非另外定义，本公开实施例使用的技术术语或科学术语应当是本领域技术人员所理解的通常意义。本公开实施例中使用的“第一”、“第二”以及类似词语并不表示任何顺序、数量或重要性，而只是用于区分不同的组成部分。
此外，在本公开实施例的描述中，术语“连接至”或“相连”可以是指两个组件直接连接，也可以是指两个组件之间经由一个或多个其他组件相连。此外，这两个组件可以通过有线或无线方式相连或相耦合。
在本公开实施例的描述中，术语“有效脉冲沿”指代能够触发相关器件基于脉冲边沿执行操作的脉冲沿。在一些实施例中，可以利用脉冲信号的上升沿触发相关器件执行操作，则脉冲信号的上升沿即为有效脉冲沿。在其他实施例中，可以利用脉冲信号的下降沿触发相关器件执行操作，则脉冲信号的下降沿即为有效脉冲沿。
在本公开实施例的描述中，术语“有效电平”指代能够使基于电平执行操作的器件执行操作的信号的电平。在一些实施例中，器件可以基于高电平执行操作，则高电平为有效电平。在其他实施例中，有效电平也可以是低电平。
此外，在本公开实施例的描述中，术语“有效脉冲持续时间”指代有效电平的持续时间段。
本公开实施例提供了一种控制信号发生器，该控制信号发生器可以根据K个输入时钟信号生成任意数量的控制信号，其中K是大于等于3的整数。在下文中，将以生成多路扫描信号的控制信号发生器为例来描述本公开的实施例。然而，本领域技术人员可以理解，本公开不限于此。例如，可以通过改变K个输入时钟信号的时序、周期或占空比等来获得任何期望的控制信号。
多路扫描信号是一种常用的控制信号，例如可以应用于图像显示、数据处理等多种应用场景中。生成多路扫描信号的常规方法是采用计数器，利用计数器对时钟信号进行计数，并通过译码器生成所需的多路扫描信号。这通常需要较多的组合逻辑器件来实现。而随着组合逻辑器件的增加，器件之间的时序要求将变得非常严格，时序的冗余度变得越来越小。随着时序冗余度的减小，电路可靠性降低，严重时将导致误操作。
图1示意性地示出了根据本公开实施例的控制信号发生器100的框图。如图1所示，根据本公开实施例的控制信号发生器100包括级联的N级控制信号发生电路101，在图中分别表示为控制信号发生电路1、……、控制信号发生电路n-1、控制信号发生电路n、……和控制信号发生电路N，其中N是大于等于1的整数。
如图1所示，控制信号发生器100可以接收彼此之间的有效脉冲沿相差设定时间的K个时钟信号，分别表示为CK1、CK2、……和CKK，其中K是大于等于3的整数。该K个时钟信号可以经由K条时钟信号线提供。
根据本公开实施例的N级控制信号发生电路中的第n级控制信号发生电路可以基于该K个时钟信号中的第k个时钟信号生成选通信号，并基于所生成的选通信号依次输出K个时钟信号中的其他K-1个时钟信号中的至少两个时钟信号作为控制信号发生器100输出的控制信号。其中n和k均为自然数，n大于等于1且小于等于N，k大于等于1且小于等于K。
如图1所示，以每个控制信号发生电路可以输出m个控制信号为例进行描述，其中m为大于等于2且小于等于K-1的整数。当然本公开的实施例不限于此，每级控制信号发生电路可以输出相同数量的控制信号，也可以输出大于等于2且小于等于K-1范围内任意数量的信号。
如图1所示，控制信号发生电路1输出的m个控制信号分别表示为Z11至Z1m，控制信号发生电路n输出的m个控制信号分别表示为Zn1至Znm，因此由N个控制信号发生电路级联构成的控制信号发生器可以输出N*m个控制信号，从而可以通过改变级联的控制信号发生电路的数量来实现任意数量的控制信号，并使N*m的值远大于K的值。根据本公开实施例，每一级的控制信号发生电路结构简单，使得通过级联的方式构成的控制信号发生器100规模得以降低并且易于扩展。
根据本公开的实施例，输入到第n级控制信号发生电路的第k个时钟信号的有效脉冲沿位于第n-1级控制信号发生电路的选通信号的有效脉冲持续时间内。
如图1所示，第n级控制信号发生电路的第k个时钟信号表示为CKk，第n-1级控制信号发生电路的选通信号表示为Sn-1。通过将第n-1级控制信号发生电路与第n级控制信号发生电路级联，将选通信号Sn-1电连接到第n级控制信号发生电路的输入端，使第k个时钟信号CKk的有效脉冲沿位于选通信号Sn-1的有效脉冲持续时间内，能够保证可靠地生成第n级控制信号发生电路的选通信号，从而为控制信号发生器100提供充足的时序冗余度，将在后面结合具体的示例详细说明。
图2示意性地示出了根据本公开实施例的相邻的第n-1级和第n级控制信号发生电路的框图。
如图2所示，根据本公开实施例的每一级控制信号发生电路包括选通子电路210和至少两个开关子电路220。其中，选通子电路210包括第一输入端IN1[210]、第二输入端IN2[210]和输出端OUT[210]。以第n级控制信号发生电路为例，第n级控制信号发生电路的选通子电路210的第一输入端IN1[210]电连接到第n-1级控制信号发生电路的选通子电路210的输出端OUT[210]，以接收第n-1级控制信号发生电路的选通信号Sn-1。第n级控制信号发生电路的选通子电路210的第二输入端IN2[210]电连接为接收K个时钟信号中的第k个时钟信号CKk。第n级控制信号发生电路的选通子电路210的输出端OUT[210]电连接到本级的至少两个开关子电路220的第一输入端IN1[220]，以向开关子电路220提供第n级控制信号发生电路的选通信号Sn。
如图2所示，每个开关子电路220具有第一输入端IN1[220]、第二输入端IN2[220]和输出端OUT[220]。以第n级控制信号发生电路为例，每个开关子电路220的第二输入端IN2[220]电连接为接收其他K-1个时钟信号中除第k个时钟信号CKk以外的一个时钟信号。在该实施例中，第n级控制信号发生电路包括m个开关子电路220，每个开关子电路220的第二输入端IN2[220]接收一个时钟信号，分别表示为CKk+1、……CKk+m。每个开关子电路220输出一个控制信号，分别表示为Zn1至Znm。如图2所示，选通子电路210的输出端OUT[210]电连接到所有m个开关子电路220的第一输入端IN1[220]，可以使m个开关子电路220同时导通。
根据本公开的实施例，第n级控制信号发生电路的选通子电路210的第二输入端IN2[210]还与第n-1级控制信号发生电路的至少两个开关子电路220中的一个开关子电路220(即第一开关子电路)的第二输入端IN2[220]电连接，该第n-1级控制信号发生电路的开关子电路220(即第一开关子电路)是第n-1级控制信号发生电路中依次输出控制信号的至少两个开关子电路中最后一个输出控制信号的开关子电路。
如图2所示，第n级控制信号发生电路的选通子电路210的第二输入端IN2[210]与第n-1级控制信号发生电路的第m个开关子电路220的第二输入端IN2[220]电连接在一起。这种结构保证第k个时钟信号CKk的有效脉冲沿能够可靠地位于第n-1级控制信号发生电路的选通信号Sn-1的有效脉冲持续时间内。
应当注意的是，所述最后一个输出并不意指结构上的位置，而是在选通信号Sn-1的有效脉冲持续时间内，所有开关子电路输出控制信号的先后顺序。
在一些实施例中，选通子电路210可以由锁存器构成。锁存器的数据输入端可以作为选通子电路210的第一输入端，锁存器的时钟输入端可以作为选通子电路210的第二输入端。以下的示例将以采用D锁存器作为选通子电路210为例进行描述，但本公开不限于此，可以采用其他的电路结构作为选通子电路210。
下面将结合具体示例对控制信号发生器的工作过程进行说明。
图3A示意性地示出了具有3个时钟信号的控制信号发生器300的示例框图，图3B示意性地示出了图3A所示控制信号发生器300的时序图。
如图3A所示，每个虚线框示出一级控制信号发生电路，仍以N级控制信号发生电路级联为例。控制信号发生器300接收3个时钟信号CK1、CK2和CK3，这3个时钟信号周期相同且占空比均为1/3，并且CK1、CK2和CK3的有效脉冲沿(例如上升沿)彼此相差1/3时钟周期。
时钟信号CK1、CK2和CK3的波形如图3B所示。在一个时钟周期内，时钟信号CK1与时钟信号CK2的有效脉冲沿相差1/3时钟周期，时钟信号CK2与时钟信号CK3的有效脉冲沿相差1/3时钟周期。
如图3A所示，控制信号发生器300的每一级控制信号发生电路可以包括一个D锁存器和两个开关子电路。以第2级控制信号发生电路为例，第2级控制信号发生电路的D锁存器的数据输入端与第1级控制信号发生电路的D锁存器的输出端电连接。第2级控制信号发生电路的D锁存器的时钟输入端与第1级控制信号发生电路的开关子电路12的第二输入端电连接。第2级控制信号发生电路D锁存器的输出端与第3级控制信号发生电路的D锁存器的数据输入端电连接，第2级控制信号发生电路的D锁存器的输出端还电连接到开关子电路21的第一输入端和开关子电路22的第一输入端。
应当理解，可以通过时钟信号线来提供时钟信号CK1、CK2和CK3。其中每个D锁存器和每个开关子电路的输入端处的相同的时钟信号表示这些输入端都电连接在一起，并电连接到相同的时钟信号线。
根据该示例，控制信号发生器300的第n级控制信号发生电路的锁存器n的数据输入端电连接为接收时钟信号CKk MOD K，则开关子电路n1的第二输入端可以电连接为接收CK(k+1)MOD K，开关子电路n2的第二输入端可以电连接为接收CK(k+2)MOD K，并且第n级控制信号发生电路的锁存器n+1的时钟输入端与第n级控制信号发生电路的开关子电路n2的第二输入端电连接在一起。其中，“MOD”为取余数运算符，K为时钟信号的数量，即K＝3。
如图3A所示，在第1级控制信号发生电路中，锁存器1的时钟输入端电连接为接收时钟信号CK1，开关子电路11的第二输入端电连接为接收CK2，开关子电路12的第二输入端电连接为接收CK3。
在第2级控制信号发生电路中，锁存器2的时钟输入端电连接为接收时钟信号CK3，开关子电路21的第二输入端电连接为接收CK1((3+1)MOD 3＝1)，开关子电路22的第二输入端电连接为接收CK2((3+2)MOD 3＝2)。
在第3级控制信号发生电路中，锁存器3的时钟输入端电连接为接收时钟信号CK2，开关子电路31的第二输入端电连接为接收CK3((2+1)MOD 3＝3)，应注意由于时钟信号下标的取值为1、2或3，因此将(2+1)MOD 3的结果记为3，开关子电路32的第二输入端电连接为接收CK1((2+2)MOD 3＝1)。
在图3A中，第N级控制信号发生电路中锁存器N的时钟输入端电连接为接收时钟信号CKI，CKI(以及CKI+1和CKI+2)可以是CK1、CK2和CK3之一，由级联的控制信号发生电路的数量决定。
控制信号发生器300的工作时序参考图3B。
如图3B所示，首先在第1级控制信号发生电路的D锁存器的数据输入端施加一个使能信号EN，要求使能信号EN的有效脉冲持续时间应确保第一时钟信号CK1的有效脉冲沿位于使能信号EN的有效脉冲持续时间内，以确保锁存器1可靠地动作。
在使能信号EN为有效电平(例如高电平)时，锁存器1在时钟信号CK1的有效脉冲沿(例如上升沿)的作用下，输出选通信号S1，如图3B所示，S1变为有效电平(例如高电平)。
在选通信号S1变为高电平后，开关子电路11和开关子电路12均被导通，因此可以将分别施加到开关子电路11和开关子电路12的时钟信号CK2和CK3依次输出。如图3B所示，在S1为高电平期间，时钟信号CK2经由开关子电路11输出为控制信号Z11，CK3经由开关子电路12输出为控制信号Z12。
在第1级控制信号发生电路的选通信号S1保持为高电平期间，第2级控制信号发生电路的锁存器2在时钟信号CK3的有效脉冲沿(例如上升沿)的触发下，输出选通信号S2，如图3B所示，S2变为有效电平(例如高电平)。
在选通信号S2变为高电平后，开关子电路21和开关子电路22均被导通，因此可以将分别施加到开关子电路21和开关子电路22的时钟信号CK1和CK2依次输出。如图3B所示，在S2为高电平期间，时钟信号CK1经由开关子电路21输出为控制信号Z21，CK2经由开关子电路22输出为控制信号Z22。
在第2级控制信号发生电路的选通信号S2保持为高电平期间，第3级控制信号发生电路的锁存器3在时钟信号CK2的有效脉冲沿(例如上升沿)的作用下，输出选通信号S3，如图3B所示，S3变为有效电平(例如高电平)。
在选通信号S3变为高电平后，开关子电路31和开关子电路32均被导通，因此可以将分别施加到开关子电路31和开关子电路32的时钟信号CK3和CK1依次输出。如图3B所示，在S3为高电平期间，时钟信号CK3经由开关子电路31输出为控制信号Z31，CK1经由开关子电路32输出为控制信号Z32。
根据图3A和图3B所示的示例，仅基于3个时钟信号，并利用少量器件，就可以生成任意数量的控制信号，显著地简化了控制信号发生器的结构。
基于脉冲边沿来执行操作的器件易发生竞争冒险。例如，D锁存器时钟输入端所接收的时钟信号的有效脉冲沿与其数据输入端的信号的脉冲沿非常接近时，D锁存器的动作将不再可靠，很可能产生误操作。
如图3B所示，根据该示例，锁存器2的时钟信号CK3的有效脉冲沿位于选通信号S1的有效脉冲持续时间内，并且距选通信号S1的有效脉冲持续时间结束，即S1的下降沿的到来保持有1/3时钟周期(即一个占空比)，这样的时间裕度能够确保锁存器2可靠地动作。同样地，锁存器3的时钟信号CK2的有效脉冲沿位于选通信号S2的有效脉冲持续时间内，并且距选通信号S2的下降沿的到来保持了1/3时钟周期(即一个占空比)，从而确保锁存器3可靠地动作。因此，控制信号发生器300可以具有较好的时序冗余度。
另外，如图3A所示，当级联的控制信号发生电路的数量大于等于3个时，还可以将最后一级控制信号发生电路的选通子电路(即锁存器N)的输出端与第1级控制信号发生电路的选通子电路(即锁存器1)的第一输入端电连接。这样，将选通信号SN施加到锁存器1的数据输入端，由此可以构成循环结构，特别适用于循环处理结构中，例如图像显示。
图4A示意性地示出了具有4个时钟信号的控制信号发生器400的示例框图，图4B示意性地示出了图4A所示控制信号发生器400的时序图。
如图4A所示，控制信号发生器400接收4个时钟信号CK1、CK2、CK3和CK4，这4个时钟信号周期相同且占空比均为1/4，并且CK1、CK2、CK3和CK4的有效脉冲沿(例如上升沿)彼此相差1/4时钟周期。时钟信号CK1、CK2、CK3和CK4的波形如图4B所示。
如图4A所示，控制信号发生器400的每一级控制信号发生电路包括一个D锁存器和两个开关子电路。以第2级控制信号发生电路为例，第2级控制信号发生电路的D锁存器的数据输入端与第1级控制信号发生电路的D锁存器的输出端电连接。第2级控制信号发生电路的D锁存器的时钟输入端与第1级控制信号发生电路的开关子电路12的第二输入端电连接。第2级控制信号发生电路D锁存器的输出端与第3级控制信号发生电路的D锁存器的数据输入端电连接，第2级控制信号发生电路的D锁存器的输出端还电连接到开关子电路21的第一输入端和开关子电路22的第一输入端。
应当理解，可以通过时钟信号线来提供时钟信号CK1、CK2、CK3和CK4。其中每个D锁存器和每个开关子电路的输入端处的相同的时钟信号表示这些输入端都电连接在一起，并电连接到相同的时钟信号线。
根据该示例，控制信号发生器400的第n级控制信号发生电路的锁存器n的数据输入端电连接为接收时钟信号CKk MOD K，则开关子电路n1的第二输入端可以电连接为接收CK(k+1)MOD K，开关子电路n2的第二输入端可以电连接为接收CK(k+2)MOD K，并且第n级控制信号发生电路的锁存器n+1的时钟输入端与第n级控制信号发生电路的开关子电路n2的第二输入端电连接在一起。其中，“MOD”为取余数运算符，K为时钟信号的数量，即K＝4。
如图4A所示，在第1级控制信号发生电路中，锁存器1的时钟输入端电连接为接收时钟信号CK1，开关子电路11的第二输入端电连接为接收CK2，开关子电路12的第二输入端电连接为接收CK3。
在第2级控制信号发生电路中，锁存器2的时钟输入端电连接为接收时钟信号CK3，开关子电路21的第二输入端电连接为接收CK4((3+1)MOD 4＝4，由于时钟信号下标的取值为1、2、3或4，因此将(3+1)MOD 4的结果记为4)，开关子电路22的第二输入端电连接为接收CK1((3+2)MOD 4＝1)。
同样地，图4A中第N级控制信号发生电路的时钟信号CKI(以及CKI+1和CKI+2)可以是CK1、CK2、CK3和CK4之一，由级联的控制信号发生电路的数量决定。
在第3级控制信号发生电路中，锁存器3的时钟输入端电连接为接收时钟信号CK1，因此第3级控制信号发生电路的结构与第1级控制信号发生电路。同理，第4级控制信号发生电路的结构与第2级控制信号发生电路，并以此类推。
控制信号发生器400的工作时序参考图4B。
如图4B所示，首先在第1级控制信号发生电路的D锁存器的数据输入端施加一个使能信号EN，要求使能信号EN的有效脉冲持续时间应确保第一时钟信号CK1的有效脉冲沿位于使能信号EN的有效脉冲持续时间内，以确保锁存器1可靠地动作。
在使能信号EN为有效电平(例如高电平)时，锁存器1在时钟信号CK1的有效脉冲沿(例如上升沿)的作用下，输出选通信号S1，如图4B所示，S1变为有效电平(例如高电平)。
在选通信号S1变为高电平后，开关子电路11和开关子电路12均被导通，因此可以将分别施加到开关子电路11和开关子电路12的时钟信号CK2和CK3依次输出。如图4B所示，在S1为高电平期间，时钟信号CK2经由开关子电路11输出为控制信号Z11，CK3经由开关子电路12输出为控制信号Z12。
在第1级控制信号发生电路的选通信号S1保持为高电平期间，第2级控制信号发生电路的锁存器2在时钟信号CK3的有效脉冲沿(例如上升沿)的作用下，输出选通信号S2，如图4B所示，S2变为有效电平(例如高电平)。
在选通信号S2变为高电平后，开关子电路21和开关子电路22均被导通，因此可以将分别施加到开关子电路21和开关子电路22的时钟信号CK4和CK1依次输出。如图4B所示，在S2为高电平期间，时钟信号CK4经由开关子电路21输出为控制信号Z21，CK1经由开关子电路22输出为控制信号Z22。
如图4B所示，根据该示例，锁存器2的时钟信号CK3的有效脉冲沿位于选通信号S1的有效脉冲持续时间内，并且距选通信号S1的有效脉冲持续时间结束，即S1的下降沿的到来保持有1/2时钟周期，这样的时间裕度可以充分地确保锁存器2可靠地动作。同样地，锁存器3的时钟信号CK1的有效脉冲沿位于选通信号S2的有效脉冲持续时间内，并且距选通信号S2的下降沿的到来保持有1/2时钟周期，从而充分地确保锁存器3可靠地动作。因此，控制信号发生器400可以具有改进的时序冗余度。
可以看出，相比于图3A和图3B所示的示例，图4A和图4B所示的示例的时序冗余度得到提高，控制信号发生器400可以更加可靠地工作。
同样地，如图4A所示，当级联的控制信号发生电路的数量大于等于3个时，还可以将最后一级控制信号发生电路的锁存器N的输出端与第1级控制信号发生电路的锁存器1的第一输入端电连接，以构成循环结构。
图5A示意性地示出了具有4个时钟信号的控制信号发生器500的另一示例框图，图5B示意性地示出了图5A所示控制信号发生器500的时序图。
如图5A所示，控制信号发生器500的每一级控制信号发生电路包括1个D锁存器和3个开关子电路。以第2级控制信号发生电路为例，第2级控制信号发生电路的D锁存器的数据输入端与第1级控制信号发生电路的D锁存器的输出端电连接。第2级控制信号发生电路的D锁存器的时钟输入端与第1级控制信号发生电路的开关子电路13的第二输入端电连接。第2级控制信号发生电路D锁存器的输出端与第3级控制信号发生电路的D锁存器的数据输入端电连接，第2级控制信号发生电路的D锁存器的输出端还电连接到开关子电路21的第一输入端、开关子电路22的第一输入端和开关子电路23的第一输入端。
根据该示例，控制信号发生器500的第n级控制信号发生电路的锁存器n的数据输入端电连接为接收时钟信号CKk MOD K，则开关子电路n1的第二输入端可以电连接为接收CK(k+1)MOD K，开关子电路n2的第二输入端可以电连接为接收CK(k+2)MOD K，开关子电路n3的第二输入端可以电连接为接收CK(k+3)MOD K，并且第n级控制信号发生电路的锁存器n+1的时钟输入端与第n级控制信号发生电路的开关子电路n2的第二输入端电连接在一起。其中，“MOD”为取余数运算符，K为时钟信号的数量，即K＝4。
如图5A所示，在第1级控制信号发生电路中，锁存器1的时钟输入端电连接为接收时钟信号CK1，开关子电路11的第二输入端电连接为接收CK2，开关子电路12的第二输入端电连接为接收CK3，开关子电路13的第二输入端电连接为接收CK4。
在第2级控制信号发生电路中，锁存器2的时钟输入端电连接为接收时钟信号CK4，开关子电路21的第二输入端电连接为接收CK1((4+1)MOD 4＝1)，开关子电路22的第二输入端电连接为接收CK2((4+2)MOD 4＝2)，开关子电路23的第二输入端电连接为接收CK3((4+3)MOD 4＝3)。
同样地，图5A中第N级控制信号发生电路的时钟信号CKI(以及CKI+1、CKI+2和CKI+3)可以是CK1、CK2、CK3和CK4之一，由级联的控制信号发生电路的数量决定。
控制信号发生器500的工作时序参考图5B，其与图4A和图4B所示示例的主要区别在于，在选通信号S1变为高电平后，开关子电路11、开关子电路12和开关子电路13均被导通，因此可以将时钟信号CK2、CK3和CK4依次输出。如图5B所示，在S1为高电平期间，时钟信号CK2经由开关子电路11输出为控制信号Z11，CK3经由开关子电路12输出为控制信号Z12，CK4经由开关子电路13输出为控制信号Z13。
另外，如图5B所示，在第1级控制信号发生电路的选通信号S1保持为高电平期间，第2级控制信号发生电路的锁存器2在时钟信号CK4的有效脉冲沿(例如上升沿)的作用下，输出选通信号S2，如图5B所示，S2变为有效电平(例如高电平)。这样，可以使得每一级控制信号发生电路的时钟信号的有效脉冲沿距选通信号的下降沿的到来保持有1/4时钟周期(即一个占空比)。
可以看出，相比于图4A和图4B所示的示例，控制信号发生器500可以在每一级控制信号发生电路中输出更多的控制信号，但时钟信号与选通信号之间的时间裕度有所减小。实际应用中，可以根据需要来控制信号发生器400或控制信号发生器500。
图6示意性地示出了根据本公开实施例的开关子电路的电路图。
如图6所示，以第n级控制信号发生电路的第一个开关子电路为例，开关子电路包括传输门61、第一反相器62和晶体管63。传输门61的控制端作为开关子电路的第一输入端，第n级控制信号发生电路的选通信号Sn和经由第一反相器61输出的反向的选通信号Sn分别电连接到传输门61的两个控制端。传输门61的数据输入端作为开关子电路的第二输入端，电连接为接收时钟信号CKk+1。传输门61的输出端作为开关子电路的输出端。在图6中，在传输门61的输出端还电连接有串联连接的两个反相器，其目的是为了增加传输门的带负载能力，在串联连接的反相器的输出端输出控制信号Zn1。当选通信号Sn为高电平时，传输门61导通，时钟信号CKk+1经由传输门和串联连接的两个反相器输出为控制信号Zn1。
图6所示的开关子电路仅为示例，本公开不限于此。
图7示意性地示出了根据本公开实施例的控制信号发生器的驱动方法的流程图。如图7所示，该驱动方法包括：
在步骤S710中，将彼此之间的有效脉冲沿相差设定时间的K个时钟信号施加到控制信号发生器。
在步骤S720中，第n级控制信号发生电路基于K个时钟信号中的第k个时钟信号以及第n-1级控制信号发生电路的选通信号生成第n级控制信号发生电路的选通信号。
在步骤S730中，第n级控制信号发生电路基于第n级控制信号发生电路的选通信号依次输出其他K-1个时钟信号中的至少两个时钟信号作为控制信号。
根据本公开的实施例，响应于将彼此之间的有效脉冲沿相差设定时间的K个时钟信号施加到控制信号发生器，还将使能信号施加到第1级控制信号发生电路以启动控制信号发生器。
在该驱动方法中，第k个时钟信号的有效脉冲沿位于第n-1级控制信号发生电路的选通信号的有效脉冲持续时间内。
根据本公开的实施例，控制信号发生器采用将N级控制信号发生电路级联的结构构成，相比于采用计数器加解码器结构的控制信号发生器，可以简化电路结构，并能够有效地减小电路规模功耗。
根据本公开的实施例，利用有效脉冲沿位于第n-1级控制信号发生电路的选通信号的有效脉冲持续时间内的第k个时钟信号来生成第n级控制信号发生电路的选通信号，使得控制信号发生器具有更充足的时序冗余度，提高了控制信号发生器的可靠性。
应当注意的是，在以上的描述中，仅以示例的方式，示出了本公开实施例的技术方案，但并不意味着本公开实施例局限于上述步骤和结构。在可能的情形下，可以根据需要对步骤和结构进行调整和取舍。因此，某些步骤和单元并非实施本公开实施例的总体发明思想所必需的元素。
至此已经结合优选实施例对本公开进行了描述。应该理解，本领域技术人员在不脱离本公开实施例的精神和范围的情况下，可以进行各种其它的改变、替换和添加。因此，本公开实施例的范围不局限于上述特定实施例，而应由所附权利要求所限定。

Claims (10)

1.一种控制信号发生器，包括级联的N级控制信号发生电路，配置为接收彼此之间的有效脉冲沿相差设定时间的K个时钟信号，其中所述N级控制信号发生电路中的第n级控制信号发生电路被配置为：
基于所述K个时钟信号中的第k个时钟信号生成选通信号；以及
基于所述选通信号依次输出所述K个时钟信号中的其他K-1个时钟信号中的至少两个时钟信号作为控制信号；
其中，所述第k个时钟信号的有效脉冲沿位于第n-1级控制信号发生电路的选通信号的有效脉冲持续时间内；N是大于等于1的整数，n大于等于1且小于等于N，K是大于等于3的整数，k大于等于1且小于等于K。
2.根据权利要求1所述的控制信号发生器，其中，所述第n级控制信号发生电路包括：
选通子电路，所述选通子电路包括第一输入端、第二输入端和输出端，所述选通子电路的第一输入端电连接到第n-1级控制信号发生电路的选通子电路的输出端，所述选通子电路的第二输入端电连接为接收第k个时钟信号，所述选通子电路的输出端电连接到至少两个开关子电路的第一输入端以提供选通信号；
至少两个开关子电路，所述至少两个开关子电路各自包括第一输入端和第二输入端，所述至少两个开关子电路的第二输入端电连接为接收其他K-1个时钟信号中的至少两个时钟信号；
其中，所述选通子电路的第二输入端还与第n-1级控制信号发生电路的至少两个开关子电路中的第一开关子电路的第二输入端电连接，所述第一开关子电路是依次输出控制信号的至少两个开关子电路中最后一个输出控制信号的开关子电路。
3.根据权利要求2所述的控制信号发生器，其中，当N大于等于3时，第1级控制信号发生电路的所述选通子电路的第一输入端电连接到第N级控制信号发生电路的选通子电路的输出端。
4.根据权利要求1至3中任一项所述的控制信号发生器，其中，所述K个时钟信号的有效脉冲沿依次相差1/K个时钟信号周期，且所述K个时钟信号的占空比为1/K。
5.根据权利要求2所述的控制信号发生器，其中，所述选通子电路包括锁存器，所述锁存器的数据输入端作为所述选通子电路的第一输入端，所述锁存器的时钟输入端作为所述选通子电路的第二输入端。
6.根据权利要求2所述的控制信号发生器，其中，所述至少两个开关子电路各自包括：
传输门，所述传输门的控制端作为所述开关子电路的第一输入端，所述传输门的数据输入端作为所述开关子电路的第二输入端。
7.一种如权利要求1至6之一所述的控制信号发生器的驱动方法，包括：
将K个时钟信号施加到控制信号发生器；其中
第n级控制信号发生电路基于所述K个时钟信号中的第k个时钟信号以及第n-1级控制信号发生电路的选通信号生成第n级控制信号发生电路的选通信号；以及
基于第n级控制信号发生电路的选通信号依次输出其他K-1个时钟信号中的至少两个时钟信号作为控制信号。
8.根据权利要求7所述的驱动方法，所述第k个时钟信号的有效脉冲沿位于第n-1级控制信号发生电路的选通信号的有效脉冲持续时间内。
9.根据权利要求7所述的驱动方法，其中，响应于将彼此之间的有效脉冲沿相差设定时间的K个时钟信号施加到控制信号发生器，还将使能信号施加到第1级控制信号发生电路。
10.根据权利要求7所述的驱动方法，其中，所述K个时钟信号的有效脉冲沿依次相差1/K个时钟信号周期，且所述K个时钟信号的占空比为1/K。
CN201911031156.5A 2019-10-28 2019-10-28 控制信号发生器及其驱动方法 Pending CN112799465A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911031156.5A CN112799465A (zh) 2019-10-28 2019-10-28 控制信号发生器及其驱动方法
US16/834,667 US11238910B2 (en) 2019-10-28 2020-03-30 Control signal generator and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911031156.5A CN112799465A (zh) 2019-10-28 2019-10-28 控制信号发生器及其驱动方法

Publications (1)

Publication Number Publication Date
CN112799465A true CN112799465A (zh) 2021-05-14

Family

ID=75586192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911031156.5A Pending CN112799465A (zh) 2019-10-28 2019-10-28 控制信号发生器及其驱动方法

Country Status (2)

Country Link
US (1) US11238910B2 (zh)
CN (1) CN112799465A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115657572A (zh) * 2022-12-27 2023-01-31 上海泰矽微电子有限公司 一种模块化SoC芯片电源管理系统控制器设计方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8117579B2 (en) * 2008-01-31 2012-02-14 International Business Machines Corporation LSSD compatibility for GSD unified global clock buffers
US8819508B2 (en) * 2012-10-05 2014-08-26 Lsi Corporation Scan test circuitry configured to prevent violation of multiplexer select signal constraints during scan testing
JP6339406B2 (ja) * 2014-05-08 2018-06-06 ローム株式会社 可変遅延回路
KR102475816B1 (ko) * 2016-03-17 2022-12-09 에스케이하이닉스 주식회사 집적회로
US9959935B2 (en) * 2016-04-12 2018-05-01 Samsung Electronics Co., Ltd. Input-output circuit for supporting multiple-input shift register (MISR) function and memory device including the same
CN111418203B (zh) * 2017-11-29 2023-02-07 新唐科技日本株式会社 固体摄像装置和摄像系统
US10638078B2 (en) * 2018-06-01 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Counter, counting method and apparatus for image sensing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115657572A (zh) * 2022-12-27 2023-01-31 上海泰矽微电子有限公司 一种模块化SoC芯片电源管理系统控制器设计方法

Also Published As

Publication number Publication date
US11238910B2 (en) 2022-02-01
US20210125647A1 (en) 2021-04-29

Similar Documents

Publication Publication Date Title
EP3214614B1 (en) Shift register unit, display panel and display device
JP3361925B2 (ja) 集積回路
TWI473069B (zh) 閘極驅動裝置
US8040315B2 (en) Device for driving a display panel with sequentially delayed drive signal
EP3736803A1 (en) Shift register unit, gate driving circuit and driving method therefor, and display device
US20070063752A1 (en) Master-slave flip flop
JP2576366B2 (ja) 可変遅延バッファ回路
JP3394111B2 (ja) 半導体記憶装置のデータ入力回路
JPH0391188A (ja) Ｆｉｆｏメモリ
CN108399906B (zh) 移位寄存器单元、栅极驱动电路和显示装置
TW201243799A (en) Image display system, shift register and a method for controlling a shift register
CN112799465A (zh) 控制信号发生器及其驱动方法
US4387294A (en) Shift register-latch circuit driven by clocks with half cycle phase deviation and usable with a serial alu
US9362899B2 (en) Clock regenerator
WO2011105229A1 (ja) シフトレジスタ、信号線駆動回路、液晶表示装置
US20030090303A1 (en) Frequency divider
JP3851906B2 (ja) パルス生成回路
CN114978114A (zh) 时钟电路、数据运算单元、芯片
JP3808831B2 (ja) 半導体集積回路装置
JP4468564B2 (ja) パルス幅変調回路
CN217643316U (zh) 应用于移位寄存器的时钟电路及数据运算电路
CN217643314U (zh) 脉冲宽度可调的时钟生成电路
US6452857B1 (en) Circuits for controlling the storage of data into memory
JP3353543B2 (ja) 制御信号生成回路
JP2001196539A (ja) スキャンフリップフロップ及びこれを内蔵した半導体集積装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination