CN112768429A - 一种引线框架 - Google Patents

Abstract

一种引线框架，用于封装半导体器件，包括中间框架、底层框架、顶层框架，第一引脚与第二引脚设于中间框架，第三引脚设于底层框架、第四引脚设于顶层框架。第一引脚与第二引脚均具焊板，焊板均设有朝下的第一凸点，第三引脚对应焊板设有的支撑板，支撑板上表面与第一凸点的底面之间用于设置芯片。第四引脚对应焊板设有压板，压板底部对应第一凸点均设有朝下的第二凸点，焊板上表面与第二凸点底面之间用于设置芯片。底层框架与中间框架以及顶层框架由下至上重叠组装，顶层框架与中间框架以及底层框架均具有上下对应的若干矩形腔，矩形腔内部沿长度方向阵列形成多个半导体器件封装区域。便于多芯片的半导体器件封装，具有较高的生产效率。

Description

一种引线框架

技术领域

本申请涉及半导体封装技术，尤其涉及一种引线框架。

背景技术

半导体器件通常由引线框架固化芯片，然后利用绝缘材料塑封，经冲剪后形成单个的半导体器件。半导体器件有单芯片和多芯片之分，现有的单芯片多数采用在单片引线框架上利用跳线与引脚对芯片进行固定，并实现连接的结构形成半导体器件。而多芯片半导体器件由于引脚较多，而且在引脚的上下面均固化构芯片，因此不便于采用单片引线框架结合跳线的方式进行连接，这种方式需要对引线框架进行多次翻转组装及多次焊接固化，导致生产效率较低。

发明内容

为解决现有技术不足，本发明提供一种引线框架，便于多芯片的半导体器件封装，生产效率高。

为了实现本发明的目的，拟采用以下方案：

一种引线框架，用于封装半导体器件，包括中间框架、底层框架、顶层框架，中间框架设有第一引脚以及第二引脚，底层框架设有第三引脚、顶层框架设有第四引脚。

第一引脚与第二引脚均设有焊板，焊板均设有朝下的第一凸点，第三引脚设有一对支撑板，支撑板分别对应第一引脚与第二引脚的焊板，第一引脚以及第二引脚的第一凸点底面与支撑板上表面之间用于设置芯片。

第四引脚设有一对压板，压板分别对应第一引脚与第二引脚的焊板，压板底部对应第一凸点均设有朝下的第二凸点，第一引脚以及第二引脚的焊板上表面与第二凸点底面之间用于设置芯片。

组装时，底层框架与中间框架以及顶层框架由下至上重叠组装，顶层框架与中间框架以及底层框架均具有上下对应的若干矩形腔，矩形腔内部沿长度方向阵列形成多个半导体器件封装区域，单个封装区域包括第一引脚、第二引脚、第三引脚、第四引脚的至少部分，以及焊板、支撑板和压板，在封装区域内焊板、支撑板和压板呈重叠状态，焊板位于支撑板与压板之间。

进一步的，第一引脚、第二引脚、焊板以及中间框架均处于同一平面，第一凸点朝下凸起第一预设高度，支撑板向底层框架的底面凹陷第一预设深度，第一凸点底面与支撑板表面之间的空间用于容纳芯片，压板向顶层框架的上方凸起，凸起第二预设高度，第二凸点朝压板的底面凸起第三预设高度，第二凸点用于将设置于焊板上表面的芯片压紧。

进一步的，第一引脚与第二引脚设于中间框架的矩形腔的同一侧，第三引脚与第四引脚分别设于各自所在框架的矩形腔内，并且第三引脚与第四引脚位于第一引脚以及第二引脚相对的一侧。

进一步的，第一引脚与第二引脚分别设于中间框架的矩形腔的两侧，第三引脚与第四引脚设于各自框架的矩形腔内相对的两侧。

进一步的，中间框架与底层框架以及顶层框架的两边沿长度方向均设有对应的圆孔以及腰形孔用于定位，腰形孔用于粗步定位，圆孔用于精确定位。

进一步的，中间框架的两边沿长度方向加工有矩形孔，底层框架向上设有第一凸台，顶层框架向下设有第二凸台，顶层框架、中间框架以及底层框架上下重叠组装后，第一凸台与第二凸台分别嵌设于不同的矩形孔内，第一凸台以及第二凸台与矩形孔之间均为过盈配合。

进一步的，第一凸台与第二凸台均由一对平行的凸条构成，凸条的截面呈三角形结构。

本发明的有益效果在于：

1、利用单片引线框架生产多芯片的半导体器件时，首先需要对引线框架的一面进行涂胶、装芯片、安装跳线然后固化，然后再将引线框架翻转，对另一面进行涂胶、装芯片、安装跳线以及固化，工序较为繁琐，生产效率低。本申请采用中间框架、底层框架以及顶层框架形成半导体器件的封装区域，生产时首先对支撑板涂胶，然后粘贴芯片，再将中间框架叠合在底层框架上，然后在第一引脚和第二引脚上安装芯片，再将顶层框架叠合在中间框架上，完成组装之后一次性进行焊接固化，减少了翻转引线框架、装跳线以及焊接工艺，简化生产工艺，提高了生产效率。

2、底层框架、中间框架以及顶层框架之间的定位精度高，叠合框架时首先通过腰形孔利用导向销进行粗步定位，然后通过圆孔利用定位销进行更加精确的定位，但是为了便于框架从夹具中取出，因此圆孔与定位销之间仍然为间隙配合，只是配合公差比腰形孔与导向销之间的公差小，以便于进一步定位。最后通过第一凸台以第二凸台与矩形孔进行过盈配合，使框架之间达到完全准确的定位。有效提高芯片安装位置的精度，使芯片与各个引脚的接触位置更加准确，从而提高成品的质量。

附图说明

本文描述的附图只是为了说明所选实施例，而不是所有可能的实施方案，更不是意图限制本发明的范围。

图1示出了中间框架的局部结构特征；

图2示出了中间框架的侧视图；

图3示出了A处的局部放大图；

图4示出了B处的局部放大图；

图5示出了底层框架的局部结构特征；

图6示出了底层框架的侧视图；

图7示出了第一凸台沿A-A方向的剖视图；

图8示出了C处的局部放大图；

图9示出了顶层框架的局部结构特征；

图10示出了顶层框架的侧视图；

图11示出了第二凸台沿B-B方向的剖视图；

图12示出了D处的局部放大图；

图13示出了中间框架、底层框架以及顶层框架重叠后的局部结构特征；

图14示出了中间框架、底层框架以及顶层框架重叠后的侧视图；

图15示出了E处的局部放大图;

图16示出了F处的局部放大图;

图17示出了G处的局部放大图；

图18示出了四根引脚的另一种布置方式；

图19示出了本申请的整体结构图；

图20示出了H处的局部放大图；

图21示出了I处的局部放大图；

图22示出了J处的局部放大图。

图中标记：1-第一引脚、101-焊板、102-第一凸点、2-第二引脚、3-第三引脚、301-支撑板、4-第四引脚、401-压板、402-第二凸点、5-矩形腔、10-中间框架、11-圆孔、12-腰形孔、13-矩形孔、20-底层框架、21-第一凸台、30-顶层框架、31-第二凸台。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面结合附图对本发明的实施方式进行详细说明，但本发明所描述的实施例是本发明一部分实施例，而不是全部的实施例。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本发明的描述中需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述。术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。术语“平行”、“垂直”等并不表示要求部件绝对平行或垂直，而是可以稍微倾斜。

在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

实施例1

如图1至19所示，一种引线框架，用于封装半导体器件，半导体器件包括封装体、第一引脚1、第二引脚2、第三引脚3、第四引脚4以及多颗颗芯片，本实施例以4颗芯片的半导体器件为例对本发明做详细说明。第一引脚1、第二引脚2、第三引脚3以及第四引脚4分别设于不同的引线框架上。

引线框架包括中间框架10、底层框架20以及顶层框架30。第一引脚1与第二引脚2设于中间框架10，第三引脚3设于底层框架20、第四引脚4设于顶层框架30，第一引脚1、第二引脚2、第三引脚3以及第四引脚4均是利用各自所在的框架经冲压形成。

如图4所示第一引脚1与第二引脚2均具焊板101，用于连接芯片，如图3所示焊板101均设有朝下的第一凸点102，利用凸点102有利于将芯片压紧。如图5及图21所示第三引脚3对应第一引脚1与第二引脚2的焊板101设有平面结构的支撑板301，并且对应第一引脚1和第二引脚2焊板101的两个支撑板301为一体成型结构，如图15所示支撑板301上表面与第一凸点102的底面之间用于设置芯片，这样支撑板301与第一引脚1以第二引脚2之间便各设有一颗芯片，通过中间框架10与底层框架20的组装则可以使每个半导体器件组装两颗芯片。

如图9和图22所示第四引脚4对应第一引脚1与第二引脚的焊板101均设有压板401，并且对应第一引脚1和第二引脚2焊板101的两个压板401为一体成型结构，如图12所示压板401底部对应第一凸点102均设有朝下的第二凸点402，如图15所示焊板101上表面与第二凸点402底面之间用于设置芯片，这样压板401与第一引脚1以第二引脚2之间便各设有一颗芯片，通过中间框架10与顶层框架30的组装则可以完成对半导体器件剩余两颗芯片的组装。

组装时，底层框架20与中间框架10以及顶层框架30由下至上重叠组装，如图1、图5、图9所示，中间框架10与底层框架20以及顶层框架30均具有上下对应的若干矩形腔5，矩型腔5在各自的框架上按横、竖呈整齐排布，如图17所示矩形腔5内部沿长度方向阵列形成多个半导体器件封装区域，图中双点划线区域即为半导体器件封装区域。第一引脚1、第二引脚2、第三引脚3、第四引脚4的一段位于封装区域内，焊板101、支撑板301和压板401整体设于封装区域内。如图15所示，在封装区域内焊板101、支撑板301和压板401呈重叠状态，焊板101位于支撑板301与压板401之间。

更具体的，如图2所示第一引脚1、第二引脚2、焊板101以及中间框架10均处于同一平面，第一凸点102朝下凸起的高度为0.1mm。如图8所示支撑板301向底层框架20的底面凹陷，凹陷的高度为0.4mm至0.5mm，如图15所示利用第一凸点102底面与支撑板301表面之间的空间容纳芯片。如图12所示压板401向顶层框架30的上方凸起，凸起的高度为0.4mm至0.5mm，第二凸点402朝压板401的底面凸出，凸起高度为0.1mm，利用第二凸点402将设置于焊板101上表面的芯片压紧。

优选的，如图1、图5以及图9所示，中间框架10与底层框架20以及顶层框架30的两边沿长度方向均设有对应的圆孔11以及腰形孔12用于定位，腰形孔12用于粗定位，圆孔11用于精确定位。在对中间框架10、底层框架20以及顶层框架30进行组装时首先利用组装夹具上的导向销穿过腰形孔12对框架进行粗定位，以便于后续的精确定位，然后利用组装夹具上的定位销穿过圆孔11对框架进行更精确的定位，通过两道逐级的定位可防止一次性定位精度不准时压坏框架。

优选的，如图1所示，中间框架10的两边沿长度方向加工有矩形孔13；如图5、图7所示底层框架20对应矩形孔13向上设有第一凸台21；如图9、图11所示顶层框架30对应矩形孔13向下设有第二凸台31。中间框架10、底层框架20以及顶层框架30组装后第一凸台21与第二凸台31嵌设于不同的矩形孔13内，如图13、图20所示一凸台21与第二凸台31依次间隔嵌设于不同的矩形孔13内，保证底层框架20以及顶层框架30与中间框架10各部位连接的稳定性，第一凸台21以及第二凸台31与矩形孔13之间均为过盈配合，以进一步确保中间框架10、底层框架20以及顶层框架30组装后的位置精度。

优选的，如图7、图11所示，第一凸台21与第二凸台31均由一对平行的凸条构成，凸条的截面呈三角形结构，凸条的侧壁垂直于底层框架20以及顶层框架30的平面，组装后该侧壁与矩形孔13的侧壁接触，利用一对凸条的定位结构相对于常用的矩形平面的凸台结构，截面为三角形的凸条的结构强度更好，在组装定位时更不容易变形。

实施例2

半导体器件的引脚布置可采用如图16、图17所示的结构，如图1所示其中第一引脚1与第二引脚2设于中间框架10的矩形腔5的同一侧，如图5和图9所示第三引脚3与第四引脚4分别设于各自框架的矩形腔5内，并且位于第一引脚1以第二引脚2相对的一侧。

实施例3

半导体器件的引脚布置还可采用如图18所示的结构，第一引脚1与第二引脚2分别设于中间框架10的矩形腔5的两侧，第三引脚3与第四引脚4设于各自框架的矩形腔5内，并且分别位于相对的两侧。

组装方法：将底层框架20置于夹具上，向支撑板301上注入焊料，将芯片放置于支撑板301的焊料上方，叠装中间框架10，使第一凸点102准确压在芯片上，向焊板101的上表面注入焊料，将芯片放置于焊板101的焊料上方，叠装顶层框架30，组装后为如图19所示的状态。然后便可进入固化工序进行固化。完成固化之后便颗进行封装、冲裁等后续工作。

以上所述仅为本发明的优选实施例，并不表示是唯一的或是限制本发明。本领域技术人员应理解，在不脱离本发明的范围情况下，对本发明进行的各种改变或同等替换，均属于本发明保护的范围。

Claims (7)

1.一种引线框架，用于封装半导体器件，其特征在于，包括中间框架（10）、底层框架（20）、顶层框架（30），中间框架（10）设有第一引脚（1）以及第二引脚（2），底层框架（20）设有第三引脚（3）、顶层框架（30）设有第四引脚（4）；

第一引脚（1）与第二引脚（2）均设有焊板（101），焊板（101）均设有朝下的第一凸点（102），第三引脚（3）设有一对支撑板（301），支撑板（301）分别对应第一引脚（1）与第二引脚（2）的焊板（101），第一引脚（1）以及第二引脚（2）的第一凸点（102）底面与支撑板（301）上表面之间用于设置芯片；

第四引脚（4）设有一对压板（401），压板（401）分别对应第一引脚（1）与第二引脚（2）的焊板（101），压板（401）底部对应第一凸点（102）均设有朝下的第二凸点（402），第一引脚（1）以及第二引脚（2）的焊板（101）上表面与第二凸点（402）底面之间用于设置芯片；

组装时，底层框架（20）与中间框架（10）以及顶层框架（30）由下至上重叠组装，顶层框架（30）与中间框架（10）以及底层框架（20）均具有上下对应的若干矩形腔（5），矩形腔（5）内部沿长度方向阵列形成多个半导体器件封装区域，单个封装区域包括第一引脚（1）、第二引脚（2）、第三引脚（3）、第四引脚（4）的至少部分，以及焊板（101）、支撑板（301）和压板（401），在封装区域内焊板（101）、支撑板（301）和压板（401）呈重叠状态，焊板（101）位于支撑板（301）与压板（401）之间。

2.根据权利要求1所述的一种引线框架，其特征在于，第一引脚（1）、第二引脚（2）、焊板（101）以及中间框架（10）均处于同一平面，第一凸点（102）朝下凸起第一预设高度，支撑板（301）向底层框架（20）的底面凹陷第一预设深度，第一凸点（102）底面与支撑板（301）表面之间的空间用于容纳芯片，压板（401）向顶层框架（30）的上方凸起第二预设高度，第二凸点（402）朝压板（401）的底面凸起第三预设高度，第二凸点（402）用于将设置于焊板（101）上表面的芯片压紧。

3.根据权利要求1所述的一种引线框架，其特征在于，第一引脚（1）与第二引脚（2）设于中间框架（10）的矩形腔（5）的同一侧，第三引脚（3）与第四引脚（4）分别设于各自所在框架的矩形腔（5）内，并且第三引脚（3）与第四引脚（4）位于第一引脚（1）以及第二引脚（2）相对的一侧。

4.根据权利要求1所述的一种引线框架，其特征在于，第一引脚（1）与第二引脚（2）分别设于中间框架（10）的矩形腔（5）的两侧，第三引脚（3）与第四引脚（4）设于各自框架的矩形腔（5）内相对的两侧。

5.根据权利要求1所述的一种引线框架，其特征在于，中间框架（10）与底层框架（20）以及顶层框架（30）的两边沿长度方向均设有对应的圆孔（11）以及腰形孔（12）用于定位，腰形孔（12）用于粗步定位，圆孔（11）用于精确定位。

6.根据权利要求1所述的一种引线框架，其特征在于，中间框架（10）的两边沿长度方向加工有矩形孔（13），底层框架（20）向上设有第一凸台（21），顶层框架（30）向下设有第二凸台（31），顶层框架（30）、中间框架（10）以及底层框架（20）上下重叠组装后，第一凸台（21）与第二凸台（31）分别嵌设于不同的矩形孔（13）内，第一凸台（21）以及第二凸台（31）与矩形孔（13）之间均为过盈配合。

7.根据权利要求6所述的一种引线框架，其特征在于，第一凸台（21）与第二凸台（31）均由一对平行的凸条构成，凸条的截面呈三角形结构。

Images