CN112750711A - 巨量固晶的方法及其装置 - Google Patents

巨量固晶的方法及其装置 Download PDF

Info

Publication number
CN112750711A
CN112750711A CN201911041348.4A CN201911041348A CN112750711A CN 112750711 A CN112750711 A CN 112750711A CN 201911041348 A CN201911041348 A CN 201911041348A CN 112750711 A CN112750711 A CN 112750711A
Authority
CN
China
Prior art keywords
chips
chip
substrate
adhesive film
attaching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911041348.4A
Other languages
English (en)
Other versions
CN112750711B (zh
Inventor
连金传
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SOTE TECHNOLOGY CO LTD
Original Assignee
SOTE TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SOTE TECHNOLOGY CO LTD filed Critical SOTE TECHNOLOGY CO LTD
Priority to CN201911041348.4A priority Critical patent/CN112750711B/zh
Publication of CN112750711A publication Critical patent/CN112750711A/zh
Application granted granted Critical
Publication of CN112750711B publication Critical patent/CN112750711B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

本发明涉及一种巨量固晶的方法及其装置，包含胶膜的芯片贴附面朝向该基板的芯片设置面的方式覆盖于该基板，而使巨量的该数个芯片一并设置于该芯片设置面，以及在该芯片贴附面与该芯片设置面之间形成连通于该空间的抽气间隙；以及抽气装置，连接于该抽气间隙而对该空间抽气减压，而通过减压所形成的内外压力差，使得该胶膜对巨量的该数个芯片均匀施力而使巨量的该数个芯片贴附于该基板的芯片设置面。

Description

巨量固晶的方法及其装置
技术领域
本发明涉及一种贴附芯片的方法及其装置，特别是涉及一种巨量固晶的方法及其装置。
背景技术
现有技术布置数个芯片于基板上，先用芯片贴附于该胶膜，工艺中芯片需先脱离胶膜，再于基板上置放芯片，也因先行脱膜，容易造成芯片在置晶过程中，因为胶体或是锡膏的作用，布置复数个芯片，会产生放置位置的偏移，或倾斜，而使布置的精确度降低。
现有技术布置数个芯片于基板上，因需要外力或是重力压制芯片，外力或是重力的施力不平均，容易造成芯片贴附基板的过程中，发生芯片破裂、损坏或倾斜的状况。
现有技术布置数个芯片于基板上，需要两个工艺流程，第一个工艺是置晶转移，再来第二个工艺是固晶作业，因此两个作业流程，需增加加工时间。
发明内容
本发明的目的即在提供一种巨量固晶的方法及其装置，本发明可使用空气抽吸方法，致使不平整的胶膜及基板，能够在最适当的压力下，紧密贴合，不伤及芯片。
本发明为解决现有技术的问题所采用的技术手段提供一实施例中提供一种巨量固晶的方法，通过胶膜而移送巨量的数个芯片并接续以该胶膜施力于该芯片的方式而使经移送的巨量的复数个芯片贴附于基板的芯片设置面，其中该胶膜具有芯片贴附面以使巨量的数个芯片贴附于该芯片贴附面上，该巨量固晶的方法包含下列步骤。
(A)步骤：使用胶膜而以该芯片贴附面贴附巨量的该数个芯片，而使被贴附的该数个芯片的基板贴附面及该芯片贴附面同为朝向该基板的芯片设置面。
(B)步骤：将该胶膜以被贴附的该数个芯片的基板贴附面及该芯片贴附面为同时朝向该基板的芯片设置面的方式而将该数个芯片覆盖于该基板，而使巨量的该数个芯片为被设置于该芯片设置面，且使巨量的该数个芯片、该胶膜的该芯片贴附面及该芯片设置面为在密闭空间中，并通过巨量的该数个芯片而在该胶膜的该芯片贴附面以及该基板的该芯片设置面之间形成抽气间隙。
以及(C)步骤：以抽气装置对于该密闭空间进行抽气减压，以使得大气压力对该胶膜上的巨量的该数个芯片施力而使巨量的该数个芯片的该基板贴附面因该施力而贴附于该基板的芯片设置面。
在本发明的一实施例中提供一种巨量固晶的方法，其中控制真空压力而以大气压力均匀施压步骤，包含：S11步骤：提供具有弹性的该胶膜，该胶膜具有第一宽度；S12步骤：提供真空槽，该真空槽具有槽口，该槽口具有第二宽度，该基板容置于该真空槽的空腔内；S13步骤：使该第一宽度大于该第二宽度，以形成该胶膜全面覆盖该槽口；S14步骤：使用该抽气装置抽吸该空腔，而使该胶膜均匀压附在该槽口以隔绝该空腔与外界的连通；以及S15步骤：通过对该空间的抽气减压而使该胶膜均匀压附在数个该芯片上，而大气压力通过该胶膜的均匀下压力至数个该芯片上，使每个芯片具有均匀受力。
在本发明的一实施例中提供一种巨量固晶的方法，其中控制脱膜步骤，包含：S20步骤当数个芯片固定于该基板的贴附面后，作动该胶膜而脱离该基板以及巨量的该数个芯片。
在本发明的一实施例中提供一种巨量固晶的方法，其中该控制脱膜步骤，还包含：S21步骤：提供固持件而环固该胶膜；S22步骤：当数个芯片固定于该基板的贴附面后，作动该固持件脱离该基板以及巨量的该数个芯片。
在本发明的一实施例中提供一种巨量固晶的方法，其中控制固接步骤，包含：S31步骤：提供具有至少一电极的该芯片；S32步骤：该电极附有凸块(bumping)；S33步骤：提供至少一焊垫而位于该基板的芯片设置面；以及S34步骤：焊接该芯片的该电极的凸块于该焊垫上。
在本发明的一实施例中提供一种巨量固晶的方法，其中控制固接步骤，包含：S41步骤：提供具有至少一电极的该芯片；S42步骤：提供至少一焊垫而位于该基板的芯片设置面；S43步骤：使该基板的芯片设置面每一焊垫刷上锡膏(Solder paste)；以及S44步骤：焊接该芯片的该电极于该焊垫上。
在本发明的一实施例中提供一种巨量固晶的装置，在通过胶膜移送芯片且以胶膜施力于芯片的条件下，使巨量的数个芯片贴附于基板的芯片设置面，该巨量固晶的装置包含：胶膜，具有芯片贴附面，其中巨量的该数个芯片贴附于该芯片贴附面上，该胶膜以该芯片贴附面朝向该基板的芯片设置面的方式覆盖于该基板，而使巨量的该数个芯片一并设置于该芯片设置面，而由巨量的该数个芯片在该胶膜与该基板之间形成空间，以及在该芯片贴附面与该芯片设置面之间形成连通于该空间的抽气间隙；以及抽气装置，连接于该抽气间隙而对该空间抽气减压，而通过减压所形成的内外压力差，使得该胶膜对巨量的该数个芯片施力而使巨量的该数个芯片贴附于该基板的芯片设置面。
在本发明的一实施例中提供一种巨量固晶的装置，其中还包含真空槽，该真空槽具有槽口，该基板容置于该真空槽的空腔内，该胶膜具有第一宽度，该槽口具有第二宽度，该第一宽度大于该第二宽度，以形成该胶膜全面覆盖该槽口。
在本发明的一实施例中提供一种巨量固晶的装置，其中该芯片具有至少一电极，该电极具有凸块，该基板的向上表面具有至少一焊垫，经由该焊垫焊接该电极于该基板上。
在本发明的一实施例中提供一种巨量固晶的装置，其中该基板是选自电路板或导电平台中的一种。
在本发明的一实施例中提供一种巨量固晶的装置，其中该胶膜是具有弹性的压力传送结构，使贴附于该胶膜的该芯片，均匀受力。
本发明的巨量固晶的方法及其装置具有以下的功效，可减少工序，并提高贴附在一次作业上的数量，为巨量转移芯片的固晶良率技术。本发明不脱膜方式，提供一次作业流程，一次加工时间。此外，本发明的巨量固晶的方法及其装置使用不脱膜的方式，致使芯片在置晶作业中不受胶体或是锡膏不平整，造成偏移歪斜倾斜状况，也可减轻在承受压力贴合的作业中，达成最轻微的偏差。
附图说明
图1是根据本发明的一个实施例的巨量固晶的装置未覆盖前示意图。
图2是根据本发明的一个实施例的巨量固晶的装置覆盖后示意图。
图3是根据本发明的一个实施例的巨量固晶的方法步骤图。
图4是根据本发明的一个实施例的巨量固晶的方法，控制真空压力而以大气压力均匀施压步骤图。
图5是根据本发明的一个实施例的巨量固晶的方法，控制脱膜步骤图。
图6是根据本发明的一个实施例的巨量固晶的方法，控制脱膜步骤图。
图7是根据本发明的一个实施例的巨量固晶的方法，控制固接步骤图。
图8是根据本发明的一个实施例的巨量固晶的方法，另一控制固接步骤图。
附图标记
11 胶膜
12 固持件
13 芯片
131 基板贴附面
14 真空槽
15 基板
16 焊垫
17 抽气装置
18 芯片设置面
22 芯片贴附面
23 槽口
24 空腔
H1 第一宽度
H2 第二宽度
S11～S15 控制真空压力而以大气压力均匀施压步骤
S20、S21～S23 控制脱膜步骤
S31～S34、S41～S44 控制固接步骤
具体实施方式
以下根据图1至图8，而说明本发明的实施方式。该说明并非为限制本发明的实施方式，而为本发明的实施例的一种。
图1、图2以及图3所示，依据本发明的一实施例的巨量固晶的方法及其装置，通过胶膜11而移送巨量的数个芯片13，并不脱膜的方式下，接续以该胶膜11施力于该芯片13的方式，而使经移送的巨量的数个芯片13贴附于基板15的芯片设置面18，其中该胶膜11具有芯片贴附面22以使巨量的该数个芯片13贴附于该芯片贴附面22上，该胶膜11的顶面为上表面21。该巨量固晶的方法包含下列步骤，由步骤(A)：使用胶膜11而以该芯片贴附面22贴附巨量的该数个芯片，而使被贴附的该数个芯片13的基板贴附面131及该芯片贴附面22同为朝向该基板的芯片设置面18。图1所示，数个芯片的顶面是芯片13上朝向胶膜11的表面。数个芯片13的基板贴附面131，其中基板贴附面131是芯片13上朝向基板15的表面。基板15的芯片设置面18，在基板15上朝向胶膜11的表面。胶膜11的芯片贴附面22，是胶膜11上朝向芯片13的表面。本发明不脱膜的方式，致使芯片13在置晶作业中不受胶体或是锡膏不平整，造成偏移歪斜倾斜状况，也可减轻在承受压力贴合的作业中，达成最轻微的偏差。此外，本发明不脱膜方式，提供一次作业流程，一次加工时间。现有技术第一个工艺是置晶转移，再来第二个工艺是固晶作业，因此现有技术需两个作业流程，相较本发明不脱膜方法和装置，需增加加工时间。
进一步而言，数个芯片13贴附于基板15后，再经由固晶流程而固定于该基板15上，其中固晶流程可为，加压、直接加热、IR光(亦即，红外线，Infrared)、或激光加热，而使芯片13固晶于基板15。再者，若是使用透光加热方式而固晶者，则用以承载数个芯片13的胶膜11即必须是可透光材质(可供IR光、激光穿透)。
图1、图2以及图3所示，依据本发明的一实施例的巨量固晶的方法，此外，不脱膜的方式下，包含步骤(B)：将该胶膜11以被贴附的该数个芯片13的基板贴附面131及该芯片贴附面22为同时朝向该基板15的芯片设置面18的方式而将该数个芯片13覆盖于该基板，而使巨量的该数个芯片13为被设置于该芯片设置面18，且使巨量的该数个芯片13、该胶膜11的该芯片贴附面22及该芯片设置面18为在密闭空间中，图2所示，并通过巨量的该数个芯片13而在该胶膜11的该芯片贴附面22以及该基板15的该芯片设置面18之间形成抽气间隙。图2所示，密闭空间，可以由真空槽14的空腔24以及该胶膜11来形成。
图1、图2以及图3所示，依据本发明的一实施例的巨量固晶的方法及其装置，本发明提供巨量固晶的方法，致使不平整的胶膜11及基板15，能够在最适当的压力下，紧密贴合，而不伤及芯片13，包含步骤(C)：以抽气装置17对于该密闭空间进行抽气减压，以使得该胶膜11对巨量的该数个芯片13施力而使巨量的该数个芯片13的该基板贴附面131因该施力而贴附于该基板15的芯片设置面18。
图1、图2以及图4所示，依据本发明的一实施例的巨量固晶的方法，本发明巨量固晶的方法，致使芯片13在置晶作业中不受胶体，胶膜11或是锡膏不平整，造成芯片13偏移歪斜，或置晶倾斜状况，也可减轻在芯片13承受压力贴合的作业中，控制压力均匀来达成最轻微的偏差。本发明巨量固晶的方法，提供控制真空压力而以大气压力均匀施压步骤，包含：S11步骤：提供具有弹性的该胶膜11，该胶膜11具有第一宽度H1；S12步骤：提供真空槽14，该真空槽14具有槽口23，该槽口23具有第二宽度H2，该基板容置于该真空槽14的空腔24内；S13步骤：使该第一宽度H1大于该第二宽度H2，以形成该胶膜11全面覆盖该槽口23；S14步骤：使用该抽气装置17抽吸该空腔24，而使该胶膜11均匀压附在该槽口23以隔绝该空腔24与外界的连通；以及S15步骤：通过对该空间的抽气减压而使该胶膜11均匀压附在数个该芯片13上，而大气压力通过该胶膜11的均匀下压力至数个该芯片13上，使每个芯片13具有均匀受力。
图1、图2以及图5所示，依据本发明的一实施例的巨量固晶的方法，其中该控制脱膜步骤，包含：S20步骤：当数个芯片13固定于该基板15的芯片设置面18后，作动该胶膜11而脱离该基板15以及巨量的该数个芯片13。
图1、图2以及图6所示，依据本发明的一实施例的巨量固晶的方法，其中该控制脱膜步骤，还包含：S21步骤：提供固持件12而环固该胶膜11；S22步骤：当数个芯片13固定于该基板15的芯片设置面18后，作动该固持件12脱离该基板15以及巨量的该数个芯片13。
图1、图2以及图7所示，依据本发明的一实施例的巨量固晶的方法，其中控制固接步骤，包含：S31步骤：提供具有至少一电极的该芯片13；S32步骤：该电极附有凸块(bumping)；S33步骤：提供至少一焊垫16而位于该基板15的芯片设置面18；以及S34步骤：焊接该芯片13的该电极的凸块于该焊垫16上。
图1、图2以及图8所示，依据本发明的一实施例的巨量固晶的方法，其中另一控制固接步骤，包含：S41步骤：提供具有至少一电极的该芯片13；S42步骤：提供至少一焊垫16而位于该基板15的芯片设置面18；S43步骤：使该基板15的芯片设置面18每一焊垫16刷上锡膏(Solder paste)；以及S44步骤：焊接该芯片13的该电极于该焊垫16上。
图1、以及图2所示，依据本发明的一实施例的巨量固晶的装置，在通过胶膜11移送芯片13且以胶膜11施力于芯片13的条件下，使巨量的数个芯片13贴附于基板15的芯片设置面18，该巨量固晶的装置包含：胶膜11，具有芯片贴附面22，其中巨量的该数个芯片13贴附于该芯片贴附面22上，该胶膜11以该芯片贴附面22朝向该基板15的芯片设置面18的方式覆盖于该基板，而使巨量的该数个芯片13一并设置于该芯片设置面18，而由巨量的该数个芯片13在该胶膜11与该基板15之间形成空间，以及在该芯片贴附面22与该芯片设置面18之间形成连通于该空间的抽气间隙。
图1、以及图2所示，依据本发明的一实施例的巨量固晶的装置，该巨量固晶的装置包含：抽气装置17，连接于该抽气间隙而对该空间抽气减压，而通过减压所形成的内外压力差，使得该胶膜11对巨量的该数个芯片13施力而使巨量的该数个芯片13贴附于该基板15的芯片设置面18。基板15的芯片设置面18，在基板15上朝向胶膜11的表面。胶膜11的芯片贴附面22，是胶膜11上朝向芯片13的表面。不脱膜的方式，致使芯片13在置晶作业中不受胶体或是锡膏不平整，造成偏移歪斜倾斜状况，也可减轻在承受压力贴合的作业中，达成最轻微的偏差。
图1、以及图2所示，依据本发明的一实施例的巨量固晶的装置，其中还包含真空槽14，该真空槽14具有槽口23，该基板15容置于该真空槽14的空腔24内，该胶膜11具有第一宽度H1，该槽口23具有第二宽度H2，该第一宽度H1大于该第二宽度H2，以形成该胶膜11全面覆盖该槽口23。
图1、以及图2所示，依据本发明的一实施例的巨量固晶的装置，其中该芯片13具有至少一电极，该电极具有凸块，该基板15的向上表面具有至少一焊垫16，经由该焊垫16焊接该电极的凸块于该基板15上。
图1、以及图2所示，依据本发明的一实施例的巨量固晶的装置，其中该基板15是选自电路板或导电平台中的一种。
图1、以及图2所示，依据本发明的一实施例的巨量固晶的装置，其中该胶膜11是具有弹性的压力传送结构，使贴附于该胶膜11的该芯片13，均匀受力。本发明的一种巨量固晶的装置，克服现有技术布置数个芯片13于基板上，容易造成芯片13贴附基板的过程中，破裂或损坏状况，因为现有技术需要外力或是重力压制芯片13，外力或是重力的施力不平均，本发明提供一种巨量固晶的装置，经由整片胶膜11施加的均匀受力，减少芯片13破裂或损坏状况。
以上的叙述以及说明仅为本发明的较佳实施例的说明，对于本领域技术人员当可依据以上保护范围以及上述的说明而作其他的修改，只是这些修改仍应是为本发明的发明精神而在本发明的保护范围中。

Claims (10)

1.一种巨量固晶的方法，其特征在于，通过胶膜而移送巨量的数个芯片并接续以所述的胶膜施力于所述的芯片的方式而使经移送的巨量的数个芯片贴附于基板的芯片设置面，其中所述的胶膜具有芯片贴附面以使巨量的该数个芯片贴附于所述的芯片贴附面上，所述的巨量固晶的方法包含下列步骤：
(A)使用胶膜而以所述的芯片贴附面贴附巨量的该数个芯片，而使被贴附的所述的数个芯片的基板贴附面及所述的芯片贴附面同为朝向所述的基板的芯片设置面；
(B)将所述的胶膜以被贴附的该数个芯片的基板贴附面及所述的芯片贴附面为同时朝向所述的基板的芯片设置面的方式而将所述的数个芯片覆盖于所述的基板，而使巨量的该数个芯片为被设置于所述的芯片设置面，且使巨量的该数个芯片、所述的胶膜的该芯片贴附面及该芯片设置面为在密闭空间中，并通过巨量的该数个芯片而在所述的胶膜的该芯片贴附面以及所述的基板的该芯片设置面之间形成抽气间隙；以及
(C)以抽气装置对于所述的密闭空间进行抽气减压，以使得所述的胶膜对巨量的该数个芯片施力而使巨量的该数个芯片的该基板贴附面因该施力而贴附于所述的基板的芯片设置面。
2.根据权利要求1所述的巨量固晶的方法，其特征在于，还具有控制真空压力而以大气压力均匀施压步骤，包含：
提供具有弹性的所述的胶膜，所述的胶膜具有第一宽度；
提供真空槽，所述的真空槽具有槽口，所述的槽口具有第二宽度，所述的基板容置于所述的真空槽的空腔内；
使所述的第一宽度大于所述的第二宽度，以形成所述的胶膜全面覆盖所述的槽口；
使用所述的抽气装置抽吸所述的空腔，而使所述的胶膜均匀压附在所述的槽口以隔绝所述的空腔与外界的连通；以及
通过对所述的空间的抽气减压而使所述的胶膜均匀压附在数个所述的芯片上，而大气压力通过所述的胶膜的均匀下压力至数个所述的芯片上，使每个芯片具有均匀受力。
3.根据权利要求2所述的巨量固晶的方法，其特征在于，还具有控制脱膜步骤，包含：
当数个芯片固定于所述的基板的贴附面后，作动所述的胶膜而脱离所述的基板以及巨量的该数个芯片。
4.根据权利要求3所述的巨量固晶的方法，其特征在于，所述的控制脱膜步骤，还包含：
提供固持件而环固所述的胶膜；
当数个芯片固定于所述的基板的贴附面后，作动所述的固持件脱离所述的基板以及巨量的该数个芯片。
5.根据权利要求4所述的巨量固晶的方法，其特征在于，还具有控制固接步骤，包含：
提供具有至少一电极的所述的芯片；
使所述的电极附着凸块；
提供至少一焊垫而位于所述的基板的芯片设置面；以及
焊接所述的芯片的该电极的凸块于所述的焊垫上。
6.一种巨量固晶的装置，其特征在于，在通过胶膜移送芯片且以胶膜施力于芯片的条件下，使巨量的数个芯片贴附于基板的芯片设置面，所述的巨量固晶的装置包含：
胶膜，具有芯片贴附面，其中巨量的该数个芯片贴附于所述的芯片贴附面上，所述的胶膜以所述的芯片贴附面朝向所述的基板的芯片设置面的方式覆盖于所述的基板，而使巨量的该数个芯片一并设置于所述的芯片设置面，而由巨量的该数个芯片在所述的胶膜与所述的基板之间形成空间，以及在所述的芯片贴附面与所述的芯片设置面之间形成连通于所述的空间的抽气间隙；以及
抽气装置，连接于所述的抽气间隙而对所述的空间抽气减压，而通过减压所形成的内外压力差，使得所述的胶膜对巨量的该数个芯片施力而使巨量的该数个芯片贴附于所述的基板的芯片设置面。
7.根据权利要求6所述的巨量固晶的装置，其特征在于，还包含真空槽，所述的真空槽具有槽口，所述的基板容置于所述的真空槽的空腔内，所述的胶膜具有第一宽度，所述的槽口具有第二宽度，所述的第一宽度大于所述的第二宽度，以形成所述的胶膜全面覆盖所述的槽口。
8.根据权利要求7所述的巨量固晶的装置，其特征在于，所述的芯片具有至少一电极，所述的电极具有凸块，所述的基板的向上表面具有至少一焊垫，经由所述的焊垫焊接所述的电极的凸块于所述的基板上。
9.根据权利要求8所述的巨量固晶的装置，其特征在于，所述的基板是选自电路板或导电平台中的一种。
10.根据权利要求9所述的巨量固晶的装置，其特征在于，所述的胶膜是具有弹性的压力传送结构，使贴附于所述的胶膜的该芯片，均匀受力。
CN201911041348.4A 2019-10-30 2019-10-30 巨量固晶的方法及其装置 Active CN112750711B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911041348.4A CN112750711B (zh) 2019-10-30 2019-10-30 巨量固晶的方法及其装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911041348.4A CN112750711B (zh) 2019-10-30 2019-10-30 巨量固晶的方法及其装置

Publications (2)

Publication Number Publication Date
CN112750711A true CN112750711A (zh) 2021-05-04
CN112750711B CN112750711B (zh) 2024-05-17

Family

ID=75640318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911041348.4A Active CN112750711B (zh) 2019-10-30 2019-10-30 巨量固晶的方法及其装置

Country Status (1)

Country Link
CN (1) CN112750711B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4282570A1 (en) * 2022-05-24 2023-11-29 Laserssel Co., Ltd Compression type laser reflow apparatus with vacuum chamber

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140069989A1 (en) * 2012-09-13 2014-03-13 Texas Instruments Incorporated Thin Semiconductor Chip Mounting
JP2016129195A (ja) * 2015-01-09 2016-07-14 東京エレクトロン株式会社 接合方法、プログラム、コンピュータ記憶媒体、接合装置及び接合システム
TW201737422A (zh) * 2016-02-23 2017-10-16 琳得科股份有限公司 膜狀接著劑複合片及半導體裝置的製造方法
CN108538988A (zh) * 2018-06-23 2018-09-14 江苏罗化新材料有限公司 一种均匀气压式压模机与压膜方法
US20180310415A1 (en) * 2017-04-20 2018-10-25 Palo Alto Research Center Incorporated Method for bonding discrete devices using anisotropic conductive film
CN109791959A (zh) * 2016-09-29 2019-05-21 东丽工程株式会社 转移方法、安装方法、转移装置以及安装装置
CN209526073U (zh) * 2019-03-21 2019-10-22 深圳中科四合科技有限公司 一种芯片批量转移装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140069989A1 (en) * 2012-09-13 2014-03-13 Texas Instruments Incorporated Thin Semiconductor Chip Mounting
JP2016129195A (ja) * 2015-01-09 2016-07-14 東京エレクトロン株式会社 接合方法、プログラム、コンピュータ記憶媒体、接合装置及び接合システム
TW201737422A (zh) * 2016-02-23 2017-10-16 琳得科股份有限公司 膜狀接著劑複合片及半導體裝置的製造方法
CN109791959A (zh) * 2016-09-29 2019-05-21 东丽工程株式会社 转移方法、安装方法、转移装置以及安装装置
US20180310415A1 (en) * 2017-04-20 2018-10-25 Palo Alto Research Center Incorporated Method for bonding discrete devices using anisotropic conductive film
CN108538988A (zh) * 2018-06-23 2018-09-14 江苏罗化新材料有限公司 一种均匀气压式压模机与压膜方法
CN209526073U (zh) * 2019-03-21 2019-10-22 深圳中科四合科技有限公司 一种芯片批量转移装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4282570A1 (en) * 2022-05-24 2023-11-29 Laserssel Co., Ltd Compression type laser reflow apparatus with vacuum chamber

Also Published As

Publication number Publication date
CN112750711B (zh) 2024-05-17

Similar Documents

Publication Publication Date Title
CN109103116B (zh) 用于倒装芯片的激光接合的设备以及方法
KR20050029110A (ko) 반도체 집적 회로 장치의 제조 방법
US20090258460A1 (en) Manufacturing method of semiconductor device
JP6234277B2 (ja) 圧着ヘッド、それを用いた実装装置および実装方法
JP6675356B2 (ja) 電子部品実装装置
CN112750711A (zh) 巨量固晶的方法及其装置
JP4659634B2 (ja) フリップチップ実装方法
JP5264281B2 (ja) 圧電部品の製造方法
US20050196901A1 (en) Device mounting method and device transport apparatus
TWI732330B (zh) 巨量固晶的方法及其裝置
US20080280389A1 (en) Camera module and method for assembling same
JP5494546B2 (ja) 半導体装置の製造方法
KR20070106364A (ko) 반도체(플립 칩) 실장 부품과 그 제조 방법
JPH10173007A (ja) ベアチップ搭載装置
JP2010153670A (ja) フリップチップ実装方法と半導体装置
JP4070658B2 (ja) 半導体装置の製造方法
JP3688686B2 (ja) 半導体装置の製造方法
TWI823702B (zh) 用以頂推電子基板之裝置
JP2002118149A (ja) 半導体装置の製造方法および半導体製造装置
JP2001244298A (ja) フリップチップ接続方法
JP2008243998A (ja) プリント基板の反り矯正方法
JP5049676B2 (ja) 圧電部品及びその製造方法
JP2998798B2 (ja) 半導体チップ実装方法
JP2020167254A (ja) チップ部品のピックアップ方法およびこれを用いた実装方法
CN115706130A (zh) 一种led芯片转移方法及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant