CN112748327A - 测试电路 - Google Patents

测试电路 Download PDF

Info

Publication number
CN112748327A
CN112748327A CN201911362652.9A CN201911362652A CN112748327A CN 112748327 A CN112748327 A CN 112748327A CN 201911362652 A CN201911362652 A CN 201911362652A CN 112748327 A CN112748327 A CN 112748327A
Authority
CN
China
Prior art keywords
capacitor
microcontroller
coupled
test circuit
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911362652.9A
Other languages
English (en)
Inventor
洪嘉宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN112748327A publication Critical patent/CN112748327A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31724Test controller, e.g. BIST state machine

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

一种测试电路,用以测试一微控制器的振荡能力,并独立于微控制器之外,并包括一输入端、一输出端、一第一电容、一振荡器以及一电阻。输入端用以接收微控制器产生的一驱动信号。输出端用以输出一回授信号予微控制器。第一电容耦接输入端。振荡器耦接第一电容,并接收驱动信号。电阻具有固定阻值,并耦接于振荡器与一第二电容之间。第二电容提供回授信号。第一及第二电容的容值可调。

Description

测试电路
技术领域
本发明有关于一种测试电路,特别是有关于一种用以测试微控制电路的振荡能力的测试电路。
背景技术
一般而言,微控制器在出厂前,需经过起荡测试,用以判断微控制器是否能输出正常的频率。现有的测试方法,是在微控制器的频率输入端串联一振荡器以及一可变电阻,再由测试人员以手动方式调整可变电阻的阻值。然而,人工手动调整花费许多测试时间,不适合应用在量产测试中。再者,可变电阻的初始动态阻值变化相当大。因此,现有的测试结果将受到可变电阻的品质的影响。
发明内容
本发明提供一种测试电路,用以测试一微控制器的振荡能力,并独立于微控制器之外。本发明的测试电路包括一输入端、一输出端、一第一电容、一振荡器以及一电阻。输入端用以接收微控制器产生的一驱动信号。输出端用以输出一回授信号予微控制器。第一电容耦接输入端。振荡器耦接第一电容,并接收驱动信号。电阻具有固定阻值,并耦接于振荡器与一第二电容之间。第二电容提供回授信号。第一及第二电容的容值可调。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。在附图中:
图1为本发明的测试系统的示意图;
图2为本发明的微控制器与外部振荡器的连接示意图;
图3为本发明的测试系统的另一示意图。
100、300:测试系统;
110、310:微控制器;
111、311:逻辑电路;
120、320:测试电路;
FI:振荡频率;
FO:输出频率;
FT:测试频率;
OSCin、OSCout、CKO、IO1、IO2:接脚;
SD:驱动信号;
SF:回授信号;
IN1~IN3:输入端;
OUT:输出端;
200:外部振荡器;
121、122、321~324:电容;
XTAL:振荡器;
RFIX:电阻;
GND:接地端;
Ctr1、Ctr2:调整信号。
具体实施方式
为让本发明的目的、特征和优点能更明显易懂,下文特举出实施例,并配合所附图式,做详细的说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中,实施例中的各元件的配置为说明之用,并非用以限制本发明。另外,实施例中图式标号的部分重复,是为了简化说明,并非意指不同实施例之间的关联性。
图1为本发明的测试系统的示意图。如图1所示,测试系统100包括一微控制器(microcontroller)110以及一测试电路120。微控制器110具有一逻辑电路111。在一正常模式下,逻辑电路111通过接脚OSCin接收并处理来自一外部振荡器(未显示)所产生的一振荡频率FI,用以产生一输出频率FO。微控制器110可能通过接脚OSCout或是CKO输出一输出频率FO。在一可能实施例中,逻辑电路111可能增加或减少振荡频率FI。因此,输出频率FO可能大于或小于振荡频率FI。在正常模式下,微控制器110不需耦接测试电路120。
为了测试逻辑电路111的振荡回路的能力,在一测试模式下,微控制器110耦接测试电路120。此时,逻辑电路111通过接脚OSCin输出一驱动信号SD予测试电路120,并通过接脚OSCout接收测试电路120所产生的一回授信号SF。逻辑电路111可能根据回授信号SF,产生一测试频率FT,并通过接脚CKO输出测试频率FT。在一可能实施例中,一外部仪器耦接接脚CKO,用以接收并分析测试频率FT。在此例中,测试人员根据外部仪器的分析结果,判断微控制器110的振荡能力是否正常。在一可能实施例中,测试人员更可根据测试频率FT,得知逻辑电路111的振荡回路的安全因子(safety factor)。
当微控制器110的振荡能力正常时,测试人员断开微控制器110与测试电路120之间的连接,并将测试电路120与另一微控制器连接,再继续测试另一微控制器里的逻辑电路的振荡回路的能力。因此,测试电路120独立于微控制器110之外。
在本实施例中,测试电路120包括一输入端IN1、一输出端OUT、电容121、122、一振荡器XTAL以及一电阻RFIX。输入端IN1用以接收驱动信号SD。输出端OUT用以输出回授信号SF。本发明并不限定驱动信号SD与回授信号SF的种类。在一可能实施例中,驱动信号SD与回授信号SF均为电流信号,但并非用以限制本发明。在其它实施例中,驱动信号SD的种类(如电压信号)并不同于回授信号SF的种类(如电流信号)。
电容121耦接于输入端IN1与一接地端GND之间。在本实施例中,电容121的容值可调。在一可能实施例中,电容121根据一调整信号Ctr1,调整本身的容值。调整信号Ctr1可能是由逻辑电路111所产生。在此例中,逻辑电路111可能通过输入输出接脚IO1,输出调整信号Ctr1。在其它实施例中,测试电路120更包括一输入端IN2,用以接收调整信号Ctr1。本发明并不限定电容121的种类。在一可能实施例中,电容121为一可变电容。在另一可能实施例中,电容121为一电容电位计。
电容122耦接于输出端OUT与接地端GND之间,并提供回授信号SF。在本实施例中,电容122的容值也是可调。在一可能实施例中,电容122根据一调整信号Ctr2,调整本身的容值。调整信号Ctr2可能也是由逻辑电路111所产生。在此例中,逻辑电路111可能通过输入输出接脚IO2,输出调整信号Ctr2。在其它实施例中,测试电路120更包括一输入端IN3,用以接收调整信号Ctr2。调整信号Ctr2可能相同或不同于调整信号Ctr1。在一可能实施例中,逻辑电路111产生调整信号Ctr1至输入端IN2及IN3。在此例中,经调整后,电容121的容值相同于电容122的容值,但并非用以限制本发明。在其它实施例中,电容121的容值可能不同于电容122的容值。本发明并不限定电容122的种类。在一可能实施例中,电容122为一可变电容。在另一可能实施例中,电容122为一电容电位计。
振荡器XTAL耦接电容121,并接收驱动信号SD。在一可能实施例中,振荡器XTAL为一无源晶体,如一石英晶体。电阻RFIX耦接于振荡器XTAL与电容122之间。在本实施例中,电阻RFIX的阻值固定不变,其具有稳定的初始动态阻抗,而不会影响测试结果。
举例而言,在测量的初始期间,当电阻RFIX的初始动态阻抗不稳定时,测试电路120将提供错误的回授信号SF,使得逻辑电路111计算错误,而无法输出正确的测试频率FT。因此,测试人员误以为微控制器110异常。
在本实施例中,振荡回路的安全因子SF的计算方式如下:
Figure BDA0002337611330000041
其中,ESR为振荡器XTAL的特性参数(equivalent series resistance),RFIX为电阻RFIX的阻值。
振荡器XTAL的特性参数ESR的计算方式如下:
Figure BDA0002337611330000042
其中,Rm为振荡器XTAL的内阻,C0为振荡器XTAL的等效容值,CL为振荡器XTAL的外部负载容值。Rm与C0都可以利用石英晶体测试器(如S&A 250B)量得。
振荡器XTAL的外部负载容值CL如下式所示:
Figure BDA0002337611330000043
其中,C1为电容121的容值,C2为电容122的容值,CS为测试电路120的杂散电容。在低频测试电路中,可忽略不计CS
在一可能实施例中,假设,电容121与122的最大容值为1000p。在此例中,逻辑电路111通过调整信号Ctr1及Ctr2逐渐减少电容121及122的容值,并接收回授信号SF。当逻辑电路111可根据回授信号SF产生测试频率FT时,逻辑电路111停止产生调整信号Ctr1及Ctr2。此时,电容121与122的容值(如20p)作为公式(3)里的C1及C2。计算出振荡器XTAL的外部负载容值CL后,代入公式(2),便可求得振荡器XTAL的特性参数ESR,再将特性参数ESR代入公式(1),便可求得振荡回路的安全因子SF。在一可能实施例中,逻辑电路111可能继续减少电容121与122的容值,用以增加安全因子SF
图2为本发明的微控制器110与外部振荡器的连接示意图。在正常模式下,微控制器110并未连接一测试电路(如120)。在此例中,当一外部振荡器200耦接于微控制器110的接脚OSCin与OSCout之间时,逻辑电路211接收来自外部振荡器200所产生的振荡频率FI。在一可能实施例中,逻辑电路111将振荡频率FI作为本身所需的操作频率。在其它实施例中,逻辑电路111可能调整振荡频率FI,用以产生一调整结果,并将调整结果作为一输出频率FO,再通过接脚CKO输出输出频率FO供其它元件(未显示)使用。在本实施例中,外部振荡器200为一无源晶体(被动元件)。
为方便说明,图1及图2仅显示微控制器110的部份架构,而图1及图2所呈现的架构与本发明有关,但并非用以限制本发明。在其它实施例中,微控制器110更具有多个存储元件及多个微处理器。
图3为本发明的测试系统的另一示意图。如图3所示,测试系统300包括一微控制器310以及一测试电路320。在正常模式下,微控制器310未耦接测试电路320。在此例中,当一外部振荡器(如图2的外部振荡器200)耦接微控制器310时,微控制器310里的逻辑电路311便接收来自外部振荡器的振荡频率FI,并根据振荡频率FI产生输出频率FO。在一可能实施例,逻辑电路311可能通过接脚CKO,输出输出频率FO。
然而,为了测试逻辑电路311的振荡回路的能力,在一测试模式下,微控制器310耦接测试电路320。在本实施例中,逻辑电路311通过接脚OSCin输出一驱动信号SD予测试电路320,并通过接脚OSCout接收测试电路320所产生的一回授信号SF。逻辑电路311根据回授信号SF,产生一测试频率FT,并通过接脚CKO输出测试频率FT。在一可能实施例中,一外部仪器耦接接脚CKO,用以接收并分析测试频率FT。在此例中,测试人员根据外部仪器的分析结果,判断微控制器310的振荡能力是否正常。在一可能实施例中,测试人员更可根据测试频率FT,得知逻辑电路311的振荡回路的安全因子。
当微控制器310的振荡能力正常时,测试人员断开微控制器310与测试电路320之间的连接,并将测试电路320与另一微控制器连接,再继续测试另一微控制器里的逻辑电路的振荡回路的能力。因此,测试电路320独立于微控制器310之外。
在本实施例中,测试电路320包括一输入端IN1、一输出端OUT、电容321~324、一振荡器XTAL以及一电阻RFIX。输入端IN1用以接收驱动信号SD。输出端OUT用以输出回授信号SF。本发明并不限定驱动信号SD与回授信号SF的种类。在一可能实施例中,驱动信号SD与回授信号SF均为电流信号,但并非用以限制本发明。在其它实施例中,驱动信号SD的种类(如电压信号)并不同于回授信号SF的种类(如电流信号)。
电容321耦接于输入端IN1与节点ND1之间。在本实施例中,电容321的容值可调。在一可能实施例中,电容321根据一调整信号Ctr1,调整本身的容值。调整信号Ctr1可能是由逻辑电路311所产生。在此例中,测试电路320更包括一输入端IN2,用以接收调整信号Ctr1。本发明并不限定电容321的种类。在一可能实施例中,电容321为一可变电容。在另一可能实施例中,电容321为一电容电位计。
电容322耦接于输出端OUT与节点ND2之间,并提供回授信号SF。在本实施例中,电容322的容值也是可调。在一可能实施例中,电容322根据一调整信号Ctr2,调整本身的容值。调整信号Ctr2可能也是由逻辑电路311所产生。在此例中,测试电路320更包括一输入端IN3,用以接收调整信号Ctr2。调整信号Ctr2可能相同或不同于调整信号Ctr1。在一可能实施例中,逻辑电路311产生调整信号Ctr1至输入端IN2及IN3。在此例中,经调整后,电容321的容值相同于电容322的容值,但并非用以限制本发明。在其它实施例中,电容321的容值可能不同于电容322的容值。本发明并不限定电容322的种类。在一可能实施例中,电容322为一可变电容。在另一可能实施例中,电容322为一电容电位计。
电容323耦接于节点ND1与接地端GND之间。电容324耦接于节点ND2与接地端GND之间。如图所示,电容323串联电容321,电容322串联电容324。在本实施例中,电容323与324的容值固定不变。在一可能实施例中,电容323的容值相同于容值324的容值,但并非用以限制本发明。在其它实施例中,电容323的容值可能不同于容值324的容值。
振荡器XTAL耦接节点ND1。在一可能实施例中,振荡器XTAL为一无源晶体,如一石英晶体。电阻RFIX耦接节点ND2。在本实施例中,电阻RFIX的阻值固定不变。
在本实施例中,由于电容321串联电容323并且电容322串联电容324,故在计算安全因子SF时,振荡器XTAL的外部负载容值CL如下式所示:
Figure BDA0002337611330000061
其中,C321为电容321的容值,C322为电容322的容值,C323为电容323的容值,C324为电容324的容值。
将公式(4)代入公式(2)后,便可便可求得振荡器XTAL的特性参数ESR,再将特性参数ESR代入公式(1),便可求得振荡回路的安全因子SF。在一可能实施例中,逻辑电路311可能继续减少电容321与322的容值,用以增加安全因子SF。
由于测试电路320里的电容321及322的容值由逻辑电路311所调整,故不需利用人工手动调整,利于量产测试。再者,由于电阻RFIX的阻值为一固定值,故在测试的初始期间,测试频率FT并不会因电阻RFIX的初始动态阻抗的过大变化而被影响。
除非另作定义,在此所有词汇(包含技术与科学词汇)均属本发明所属技术领域中具有通常知识者的一般理解。此外,除非明白表示,词汇于一般字典中的定义应解释为与其相关技术领域的文章中意义一致,而不应解释为理想状态或过分正式的语态。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明之精神和范围内,当可作些许的更动与润饰。举例来,本发明实施例所系统、装置或是方法可以硬体、软体或硬体以及软体的组合的实体实施例加以实现。因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (10)

1.一种测试电路,其特征在于,用以测试一微控制器的振荡能力,并独立于该微控制器之外,并包括:
一输入端,用以接收该微控制器产生的一驱动信号;
一输出端,用以输出一回授信号予该微控制器;
一第一电容,耦接该输入端;
一振荡器,耦接该第一电容,并接收该驱动信号;以及
一电阻,具有固定阻值,并耦接于该振荡器与一第二电容之间,该第二电容提供该回授信号,其中该第一电容及该第二电容的容值可调。
2.如权利要求1所述的测试电路,其特征在于,其中该第一电容耦接于该振荡器与一接地端之间,该第二电容耦接于该电阻与该接地端之间。
3.如权利要求2所述的测试电路,其特征在于,其中该第一电容为一第一可变电容,该第二电容为一第二可变电容。
4.如权利要求2所述的测试电路,其特征在于,其中该第一电容为一第一电容电位计,该第二电容为一第二电容电位计。
5.如权利要求4所述的测试电路,其特征在于,其中该第一电容电位计的容值根据一第一调整信号而改变,该第二电容电位计的容值根据一第二调整信号而改变,该第一及第二调整信号由该微控制器所提供。
6.如权利要求5所述的测试电路,其特征在于,其中该第一调整信号相同于该第二调整信号。
7.如权利要求1所述的测试电路,其特征在于,更包括:
一第三电容,耦接于该第一电容与一接地端之间,并具有固定容值;以及
一第四电容,耦接于该第二电容与该接地端之间,并具有固定容值,
其中该第一电容耦接于该输入端与该第三电容之间,该第二电容耦接于该输出端与该第四电容之间。
8.如权利要求7所述的测试电路,其特征在于,其中该第一电容为一第一可变电容,该第二电容为一第二可变电容。
9.如权利要求7所述的测试电路,其特征在于,其中该第一电容为一第一电容电位计,该第二电容为一第二电容电位计。
10.如权利要求9所述的测试电路,其特征在于,其中该第一电容电位计的容值根据一第一调整信号而改变,该第二电容电位计的容值根据一第二调整信号而改变,该第一及第二调整信号由该微控制器所提供。
CN201911362652.9A 2019-10-29 2019-12-26 测试电路 Pending CN112748327A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108138961A TWI725592B (zh) 2019-10-29 2019-10-29 測試電路
TW108138961 2019-10-29

Publications (1)

Publication Number Publication Date
CN112748327A true CN112748327A (zh) 2021-05-04

Family

ID=75645174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911362652.9A Pending CN112748327A (zh) 2019-10-29 2019-12-26 测试电路

Country Status (2)

Country Link
CN (1) CN112748327A (zh)
TW (1) TWI725592B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200635205A (en) * 2005-03-31 2006-10-01 Ralink Technology Corp Method and apparatus for a crystal oscillator to achieve fast start-up time, low power and frequency calibration
US20110156725A1 (en) * 2009-12-30 2011-06-30 Echostar Technologies L.L.C. Calculating A Parasitic Capacitance of an Oscillator Circuit
CN104237763A (zh) * 2014-09-09 2014-12-24 长沙景嘉微电子股份有限公司 一种验证晶振起振可靠性的电路设计方案
CN106156396A (zh) * 2015-04-24 2016-11-23 中芯国际集成电路制造(上海)有限公司 一种检测晶体振荡器电路是否起振的方法和电路结构
CN109239568A (zh) * 2018-10-19 2019-01-18 北京无线电计量测试研究所 一种用于石英谐振器的测试电路及测试装置
CN109975617A (zh) * 2019-04-23 2019-07-05 晶晨半导体(上海)股份有限公司 一种匹配晶体负载电容的测试电路及测试方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4847551A (en) * 1988-05-17 1989-07-11 Universite Du Quebec A Trois-Rivieres Apparatus for measuring capacitance of a low value three-terminal capacitor with a resonance technique
US6611148B2 (en) * 2001-07-24 2003-08-26 Henry H. Clinton Apparatus for the high voltage testing of insulated conductors and oscillator circuit for use with same
JP5057894B2 (ja) * 2007-08-31 2012-10-24 セイコーインスツル株式会社 電圧検出回路及びそれを用いた発振器
JP2010541320A (ja) * 2007-09-21 2010-12-24 クゥアルコム・インコーポレイテッド 調整可能な周波数を備える信号発生器
CN101738544B (zh) * 2008-11-17 2012-08-22 瑞鼎科技股份有限公司 电容测量电路及其电容测量方法
TWI467167B (zh) * 2011-12-29 2015-01-01 Ind Tech Res Inst 自激振盪電磁耦合量測裝置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200635205A (en) * 2005-03-31 2006-10-01 Ralink Technology Corp Method and apparatus for a crystal oscillator to achieve fast start-up time, low power and frequency calibration
US20110156725A1 (en) * 2009-12-30 2011-06-30 Echostar Technologies L.L.C. Calculating A Parasitic Capacitance of an Oscillator Circuit
CN104237763A (zh) * 2014-09-09 2014-12-24 长沙景嘉微电子股份有限公司 一种验证晶振起振可靠性的电路设计方案
CN106156396A (zh) * 2015-04-24 2016-11-23 中芯国际集成电路制造(上海)有限公司 一种检测晶体振荡器电路是否起振的方法和电路结构
CN109239568A (zh) * 2018-10-19 2019-01-18 北京无线电计量测试研究所 一种用于石英谐振器的测试电路及测试装置
CN109975617A (zh) * 2019-04-23 2019-07-05 晶晨半导体(上海)股份有限公司 一种匹配晶体负载电容的测试电路及测试方法

Also Published As

Publication number Publication date
TWI725592B (zh) 2021-04-21
TW202117346A (zh) 2021-05-01

Similar Documents

Publication Publication Date Title
US9019018B2 (en) Integrated circuit with an internal RC-oscillator and method for calibrating an RC-oscillator
CN108023571A (zh) 一种校准电路和校准方法
US11356105B2 (en) Method for calibrating crystal frequency offset through internal loop of central processing unit
CN108649902B (zh) 一种温度补偿压控振荡器及补偿方法
KR100709353B1 (ko) 회로소자의 공정 및 온도변화에 따른 산포를 자동으로보정할 수 있는 집적회로 및 방법
JP2008535316A (ja) デジタル時定数トラッキング技術及び装置
CN109586673A (zh) 一种动态温度校正的振荡电路
CN1813407A (zh) 校准锁相环的环路滤波器
CN209233791U (zh) 电子电路
CN112748327A (zh) 测试电路
US20180083637A1 (en) Frequency calibration method for digitally controlled oscillator and apparatus using the same
CN111026232A (zh) 时钟校准方法、芯片、电子设备
CN108418580B (zh) 一种通过频率计测量中央处理器内部锁相环稳定性的方法
US20220131499A1 (en) Oscillator circuit with negative resistance margin testing
EP1786101A2 (en) On-chip R-C time constant calibration
CN111257633B (zh) 一种晶体振荡器的标称频率的测试系统及测试方法
CN219875716U (zh) 一种振荡器频率校准装置
RU2713100C1 (ru) Способ измерения параметров катушек индуктивности
CN118604480A (zh) 晶体振荡器调节测试装置以及晶体振荡器调节测试方法
US20230135496A1 (en) Test method and system
JP7387902B2 (ja) クロック発生回路、メモリ及びクロックデューティ比校正方法
Cerda Specifying a quartz crystal for a VCXO
JP6880167B2 (ja) 計時回路、電子機器および計時回路の制御方法
CN115480104A (zh) 芯片内部电阻测量装置及其测量方法
CN112491402A (zh) 一种可校准的延时单元电路及集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210504