CN115480104A - 芯片内部电阻测量装置及其测量方法 - Google Patents
芯片内部电阻测量装置及其测量方法 Download PDFInfo
- Publication number
- CN115480104A CN115480104A CN202110659192.7A CN202110659192A CN115480104A CN 115480104 A CN115480104 A CN 115480104A CN 202110659192 A CN202110659192 A CN 202110659192A CN 115480104 A CN115480104 A CN 115480104A
- Authority
- CN
- China
- Prior art keywords
- voltage
- chip
- resistor
- tested
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/14—Measuring resistance by measuring current or voltage obtained from a reference source
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种芯片内部电阻测量装置及其测量方法,该装置包括:电源模块,用于提供电源电压;测试电压生成模块,用于根据电源电压生成测试电压;电阻模拟模块,用于根据测试电压在待测引脚处建立模拟电阻;其中,芯片内部电阻测量装置通过电源模块调节模拟电阻的电阻值,以使模拟电阻的电阻值与待测芯片的内部电阻的电阻值相同;芯片内部电阻测量装置根据模拟电阻的电阻值与待测芯片的内部电阻的电阻值相同时的测试电压和待测引脚处的电压值确定待测芯片的内部电阻的电阻值。本发明能够通过改变电压的方式实现对芯片内部电阻的扫描测量和卡点测量,且测量过程不受芯片引脚上的电流影响,能够有效的降低测量误差。
Description
技术领域
本发明涉及芯片内部电阻测量技术领域,具体涉及一种芯片内部电阻测量装置及其测量方法。
背景技术
芯片的内部电阻值是芯片的一个重要参数,测量并获得芯片内部电阻的阻值对于芯片的使用和外部设计来说是至关重要的。然而,现有的测试机如STS8200测试机上没有相应的电阻测试板卡,无法通过测试机直接实现对芯片内部电阻的测量。
现有的测量芯片内部电阻的方案大多是在芯片的待测引脚外部构建电阻,通过改变外部所构建的电阻的阻值来间接的获知芯片内部电阻的阻值。主要包括以下两种:
1、应用实际电阻测试芯片内部电阻。此方案中需要大量的高精度电阻,测试成本高,且无法实现对芯片内部电阻的扫描测量。
2、保持芯片被测引脚上的电压不变并从芯片的待测引脚上直接向外拉电流,从而达到模拟电阻的目的但是该方案仅适用于外拉电流大于3uA的情况,当从芯片的待测引脚上外拉的电流小于3uA时,STS8200测试机就会出现输出不稳定的现象,严重影响测量结果。
因此,有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。
发明内容
为了解决上述技术问题,本发明提供了一种芯片内部电阻测量装置及其测量方法,能够通过改变电压的方式实现对芯片内部电阻的扫描测量和卡点测量,且测量过程不受芯片引脚上的电流影响,能够有效的降低测量误差。
根据本公开第一方面,提供了一种芯片内部电阻测量装置,包括:电源模块,用于提供电源电压;
测试电压生成模块,与所述电源模块连接,接收所述电源电压,用于根据所述电源电压生成测试电压;
电阻模拟模块,分别与所述测试电压生成模块和待测芯片的待测引脚连接,接收所述测试电压,用于根据所述测试电压在所述待测引脚处建立模拟电阻;
其中,所述芯片内部电阻测量装置通过所述电源模块调节所述模拟电阻的电阻值,以使所述模拟电阻的电阻值与所述待测芯片的内部电阻的电阻值相同;
所述芯片内部电阻测量装置根据所述模拟电阻的电阻值与所述待测芯片的内部电阻的电阻值相同时的所述电源电压和所述待测引脚处的电压值确定所述待测芯片的内部电阻的电阻值。
可选地,所述测试电压生成模块包括:
第一滤波单元,接收所述电源电压,用于对所述电源电压进行滤波;
电压跟随器,与所述第一滤波单元连接,用于隔离、缓冲滤波后的所述电源电压,输出电压信号;
分压单元,与所述电压跟随器连接,用于对所述电压跟随器输出的电压信号进行分压。
可选地,所述第一滤波单元包括:
第一电阻,第一端接收所述电源电压,第二端输出滤波后的所述电源电压;
第一电容,连接于所述第一电阻的第二端与参考地之间。
可选地,所述电压跟随器包括:
运算放大器,同相输入端与所述第一电阻的第二端连接,反相输入端与所述运算放大器的输出端连接;
第二电容,连接于所述运算放大器的输出端与参考地之间。
可选地,所述分压单元包括:
依次串联于所述电压跟随器的输出端与参考地之间的第二电阻和第三电阻,所述分压单元自所述第二电阻和所述第三电阻的连接节点处输出所述测试电压。
可选地,所述分压单元的分压系数的取值范围为1/4至1/3。
可选地,所述电阻模拟模块包括:
第四电阻,第一端接收所述测试电压,第二端与所述待测芯片的待测引脚连接;
第五电阻,连接于所述待测芯片的待测引脚与参考地之间。
可选地,所述电阻模拟模块还包括:
第二滤波单元,连接于所述测试电压生成模块与所述第四电阻的第一端之间,接收所述测试电压,用于输出滤波后的所述测试电压至所述第四电阻的第一端。
可选地,所述第二滤波单元包括:
第六电阻,第一端接收所述测试电压,第二端与所述第四电阻的第一端连接;
第三电容,连接于所述第六电阻的第二端与参考地之间。
可选地,所述第四电阻、所述第五电阻和所述第六电阻的阻值精度均大于预设阈值。也即所述第四电阻、所述第五电阻和所述第六电阻均为高精度电阻。
根据本公开第二方面,提供了一种芯片内部电阻测量方法,可适用于如上所述的芯片内部电阻测量装置中,该测量方法包括:
提供电源电压,并基于所述电源电压生成测试电压;
基于所述测试电压在待测芯片的待测引脚处建立模拟电阻;
调节所述电源电压,以改变所述模拟电阻的电阻值;
在所述模拟电阻的电阻值与所述待测芯片的内部电阻的电阻值相同时,测量所述待测引脚处的电压值和所述测试电压的电压值,并根据测量到的所述测试电压的电压值和所述待测引脚处的电压值确定所述待测芯片的内部电阻的电阻值。
可选地,基于所述电源电压生成测试电压包括:
对所述电源电压进行滤波;
对滤波后的所述电源电压进行隔离、缓冲;
按照预设的分压系数对隔离、缓冲后的所述电源电压进行分压,生成所述测试电压。
可选地,所述分压系数的取值范围为1/4至1/3。
可选地,基于所述测试电压在待测芯片的待测引脚处建立模拟电阻包括:
对所述测试电压进行滤波;
将滤波后的所述测试电压经第四电阻和第五电阻分压后输送至所述待测芯片的待测引脚,以在所述待测引脚处产生模拟电阻。
可选地,根据测量到的所述测试电压的电压值和所述待测引脚处的电压值确定所述待测芯片的内部电阻的电阻值包括:
根据测量到的所述测试电压的电压值、所述待测引脚处的电压值、第四电阻的电阻值以及第五电阻的电阻值计算获得所述待测引脚上的电流值;
根据所述待测引脚上的电流值和测量到的所述待测引脚处的电压值计算获得所述待测芯片的内部电阻的电阻值。
可选地,在检测到所述待测芯片内部的比较器所输出的电平信号发生翻转时,则可判定所述模拟电阻的电阻值与所述待测芯片的内部电阻的电阻值相同。
本发明的有益效果是:本发明公开了一种芯片内部电阻测量装置及其测量方法,由于在待测芯片的待测引脚处的模拟电阻是基于电源电压建立的,因此,通过改变电源电压的方式即可在待测引脚处模拟出不同的电阻值,进而在对芯片内部电阻的扫描测量和卡点测量中,能够使得测量结果不受芯片待测引脚上的电流的影响,有效的降低了测量误差,提高了测量结果的准确性和可靠性。
应当说明的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本发明。
附图说明
图1示出根据本公开实施例提供的芯片内部电阻测量装置的结构框图;
图2示出根据本公开实施例提供的芯片内部电阻测量装置的电路结构示意图;
图3示出根据本公开实施例提供的芯片内部电阻测量方法的流程框图。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是,本发明可以通过不同的形式来实现,并不限于本文所描述的实施例。相反的,提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
下面,参照附图对本发明进行详细说明。
图1示出根据本公开实施例提供的芯片内部电阻测量装置的结构框图,图2示出根据本公开实施例提供的芯片内部电阻测量装置的电路结构示意图。
结合图1和图2所示,本发明所公开的芯片内部电阻测量装置可与猜测芯片400的待测引脚IC_PIN1连接,通过在待测引脚IC_PIN1上施加电压的方式来达到模拟电阻的目的,进而使得测量结果能够不受芯片待测引脚上外拉电流的影响,有效的降低了测量误差,提高了测量结果的准确性和可靠性。具体的,该芯片内部电阻测量装置包括:电源模块100、测试电压生成模块200和电阻模拟模块300。
其中,电源模块100用于提供电源电压Fovi。
本实施例中,电源模块100可由测试机中的电源板卡充当,也可采用外接电源,只要电源模块100所提供电源电压Fovi能够按照一定的调节精度进行人工调节和/或自动调节,并且电源模块100所提供的电源电压Fovi的精度以及电源电压Fovi的调节精度能够满足测量需求即可。
测试电压生成模块200与电源模块100连接以接收电源电压Fovi,测试电压生成模块200用于根据所接收的电源电压Fovi生成测试电压Vtest。
本实施例中,测试电压生成模块200包括:第一滤波单元210、电压跟随器220以及分压单元230。
第一滤波单元210与电源模块100连接以接收电源电压Fovi,第一滤波单元210用于对电源电压Fovi进行滤波。
示例性的,第一滤波单元210包括:第一电阻R1和第一电容C1。第一电阻R1的第一端接收电源电压Fovi,第一电阻R1的第二端输出滤波后的电源电压Fovi;第一电容C1连接于第一电阻R1的第二端与参考地之间。本实施例中,第一滤波单元210采用一阶RC滤波结构来对电源电压Fovi进行率,所需元器件少,电路结构简单,成本低。但可以理解的是,在本发明的其它实施例中,为保证滤波结果的可靠性,第一滤波单元210也可以采样N阶RC滤波结构或其它常见的滤波结构,本发明对此不做限定。
电压跟随器220与第一滤波单元210连接以接收滤波后的电源电压Fovi,电压跟随器220用于对滤波后的电源电压Fovi进行隔离、缓冲,并输出电压信号。
示例性的,电压跟随器220包括:运算放大器U1和第二电容C2。其中,运算放大器U1的同相输入端与第一电阻R1的第二端连接,运算放大器U1的反相输入端与运算放大器U1的输出端连接;第二电容C2连接于运算放大器U1的输出端与参考地之间。本实施例中,采用运算放大器构建电压跟随器220,能够更好的实现对经第一滤波单元210滤波后的电源电压Fovi的隔离和缓冲。
本公开中,将电源电压Fovi经第一滤波单元210滤波后,再经由电压跟随器220进行缓冲与隔离,有效的减少了测试过程中噪声对待测芯片的干扰,保证了测量结果的准确性。
分压单元230与电压跟随器220连接,用于对电压跟随器220输出的电压信号进行分压。
示例性的,分压单元230包括:第二电阻R2和第三电阻R3。其中,第二电阻R2和第三电阻R3依次串联于电压跟随器220的输出端(即运算放大器U1的输出端)与参考地之间。分压单元230自第二电阻R2和第三电阻R3的连接节点(即节点a)处输出测试电压Vtest。
本实施例中,分压单元230的分压系数等于且该分压系数的取值范围为1/4~1/3,优选为1/3或1/4。如此,能够减少电源电压Fovi的电源抖动对测试电压Vtest的影响,保证基于测试电压Vtest所建立的模拟电阻的准确性和可靠性。
可以理解的是,本实施例中,测试电压Vtest是由电源电压Fovi经滤波、缓冲隔离以及分压后产生的,进而当调整电源电压Fovi的大小时,测试电压Vtest的电压值也会相应的发生改变。
本公开中,电阻模拟模块300分别与测试电压生成模块100和待测芯片400的待测引脚IC_PIN1连接,接收测试电压Vtest,电阻模拟模块300用于根据测试电压Vtest在待测引脚IC_PIN1处建立模拟电阻。进一步的,测量装置通过调节电源模块100输出的电源电压Fovi的电压值进而调节所建立的模拟电阻的电阻值,以使模拟电阻的电阻值与待测芯片400的内部电阻的电阻值相同,以及测量装置还用于根据模拟电阻的电阻值与待测芯片400的内部电阻的电阻值相同时的测试电压Vtest和待测引脚IC_PIN1处的电压值确定待测芯片400的内部电阻的电阻值。
本实施例中,电阻模拟模块200包括:第四电阻R5和第五电阻R6。其中,第四电阻R5的第一端接收测试电压Vtest,第四电阻R5的第二端与待测芯片400的待测引脚IC_PIN1连接;第五电阻R6连接于待测芯片400的待测引脚IC_PIN1与参考地之间。
进一步的,电阻模拟模块200还包括第二滤波单元210。该第二滤波单元210连接于测试电压生成模块100的输出端与第四电阻R5的第一端之间,接收测试电压Vtest,用于对测试电压Vtest滤波,并输出滤波后的测试电压Vtest至第四电阻R5的第一端。
示例性的,第二滤波单元210包括:第六电阻R4和第三电容C3。其中,第六电阻R4的第一端接收测试电压Vtest,第六电阻R4的第二端与第四电阻R5的第一端连接;第三电容C3连接于第六电阻R4的第二端与参考地之间。本实施例中,经由第二滤波单元210的第二次滤波后,能够进一步的减少测试电压Vtest中的噪声,保证测量结果的准确性。
本公开中,待测芯片400内部设置有比较器410。该比较器410的一个输入端与待测芯片400的待测引脚IC_PIN1连接,该比较器410的另一个输入端与待测芯片400内部的一个电路节点连接,以接收该节点信号作为与待测引脚IC_PIN1上的信号进行比较的参考信号,该比较器410的输出端与待测芯片400的另一引脚IC_PIN2连接,输出比较结果。本实施例中,比较器410的输出信号发生翻转的时刻可判定为待测引脚IC_PIN1处所建立的模拟电阻的电阻值达到芯片内部电阻的电阻值的时刻。且示例性的,待测芯片400的另一引脚IC_PIN2可通过外接电压表,指示灯或显示屏等方式来展示比较器410的输出电平是否翻转。
本公开中,芯片内部电阻测量装置的工作原理如下:
首先,由电源模块100提供电源电压Fovi,该电源电压Fovi经由第一滤波单元210中的RC滤波后,再经由电压跟随器220中的运算放大器U1进行隔离输出,之后,由分压单元230对电压跟随器220输出的经滤波、缓存隔离后的电源电压Fovi按照预设的分压系数进行分压,生成测试电压Vtest。生成测试电压Vtest后,先将测试电压Vtest经第二滤波单元210进行第二次RC滤波,再将滤波后的测试电压Vtest经由第四电阻R5和第五电阻R6在待测芯片400的待测引脚IC_PIN1处(即节点b)施加电压Vic,并基于该电压Vic在节点b至待测芯片400的待测引脚IC_PIN1之间产生电流,进而实现在待测芯片400的待测引脚IC_PIN1处对模拟电阻的建立。
基于前述可知,本实施例中,电源模块100所提供的电源电压Fovi的电压值是可调的,而当按照一定的规则和步进长度调节电源电压Fovi的电压值时,在待测芯片400的待测引脚IC_PIN1处所建立的模拟电阻的电阻值也会发生改变,当模拟电阻的电阻值达到目标电阻值时,即模拟电阻的电阻值与芯片的内部电阻的电阻值相等时,芯片内部的比较器410的输出电平信号会发生翻转。进而,在调节电源电压Fovi的电压值的过程中,可实时检测待测芯片400的引脚IC_PIN2处的电平信号,并在检测到引脚IC_PIN2处的电平信号发生翻转时停止对电源电压Fovi的调节,并记录该时刻的电源电压值或测量该时刻的测试电压的电压值Vtest,以及测量该时刻的待测芯片400的待测引脚IC_PIN1处的电压值Vic,并将所测得的电压值数据代入推导公式中,即可计算获得芯片的内部电阻的电阻值。其中,推导公式如下:
其中,Iic为流经节点b至待测芯片400的待测引脚IC_PIN1之间的电流值,I1为流经第五电阻R6上的电流值,I2为流经第四电阻R5上的电流值,R4、R5和R6分别为第六电阻R6、第四电阻R5和第五电阻R6的电阻值,R为芯片的内部电阻的电阻值。
可以理解的是,本实施例中,第四电阻R5、第五电阻R6和第六电阻R4的电阻精度均大于预设阈值,也即是说,本实施例中所采用的第四电阻R5、第五电阻R6和第六电阻R4均为高精度电阻。如此,可以提高测量结果的准确性,且第四电阻R5、第五电阻R6和第六电阻R4的精度越高,最终测量所获得的芯片的内部电阻的阻值越精确。
本发明所公开的芯片内部电阻测量装置可以将芯片内部的比较器410的输出电平作为反馈触发信号,外加程序控制的方式实现对芯片内部电阻自动测量,也可通过手动的方式进行人工测量,本发明对此不作限定。
图3示出根据本公开实施例提供的芯片内部电阻测量方法的流程框图。
进一步的,如图3所示,本发明还公开了一种芯片内部电阻测量方法,该方法可适用于如图1和图2中所示出的芯片内部电阻测量装置。其中,该测量方法包括执行步骤S01至步骤S04。
具体的,在步骤S01中,提供电源电压,并基于电源电压生成测试电压。
本实施例中,电源电压Fovi可由电源模块100提供。且基于电源电压生成测试电压包括:利用第一滤波单元210对电源电压Fovi进行滤波;利用电压跟随器220对滤波后的电源电压Fovi进行隔离、缓冲;利用分压单元230按照预设的分压系数对隔离、缓冲后的电源电压Fovi进行分压,生成测试电压Vtest。
进一步地,预设的分压系数的取值范围为1/4至1/3,且优选为1/3或1/4。
在步骤S02中,基于测试电压在待测芯片的待测引脚处建立模拟电阻。
本实施例中,基于测试电压在待测芯片的待测引脚处建立模拟电阻包括:利用第二滤波单元310对测试电压Vtest进行滤波;将滤波后的测试电压Vtest经第四电阻R5和第五电阻R6分压后输送至待测芯片400的待测引脚IC_PIN1,以在待测引脚IC_PIN1处产生模拟电阻。其中,模拟电阻的具体产生原理可参考前述对电阻模拟模块300的描述,此处不再赘述。
在步骤S03中,调节电源电压,以改变模拟电阻的电阻值。
本实施例中,调节电源电压Fovi的方式可由测试人员按照一定的规则和步进长度对电源模块100提供的电源电压Fovi的电压值进行手动调节,也可设计相应的调节程序,使得电源模块100按照该调节程序自动改变所输出的电源电压Fovi的电压值,本发明对此不做限定。
在步骤S04中,在模拟电阻的电阻值与待测芯片的内部电阻的电阻值相同时,测量待测引脚处的电压值和测试电压的电压值,并根据测量到的测试电压的电压值和待测引脚处的电压值确定待测芯片的内部电阻的电阻值。
本实施例中,在检测到待测芯片400内部的比较器410所输出的电平信号发生翻转时,则可判定模拟电阻的电阻值与待测芯片400的内部电阻的电阻值相同。
进一步地,根据测量到的测试电压的电压值和待测引脚处的电压值确定待测芯片的内部电阻的电阻值包括:根据测量到的测试电压的电压值Vtest、待测引脚IC_PIN1处的电压值Vic、第四电阻的电阻值R5以及第五电阻的电阻值R6计算获得待测引脚IC_PIN1上的电流值Iic;根据待测引脚上的电流值Iic和测量到的待测引脚处的电压值Vic计算获得待测芯片的内部电阻的电阻值。也即,将测量到的电压值Vic、以及电阻模拟模块300中各电阻的电阻值带入前述所示出的公式(1)和公式(2)中,计算获得芯片的内部电阻的电阻值。
可以理解的是,当电阻模拟模块300中设置有第二滤波单元310时,还需增加第六电阻R4的电阻值来计算电流值Iic。以及,对于公式(1)中所需的测试电压的电压值Vtest,可以在判定模拟电阻的电阻值与待测芯片400的内部电阻的电阻值相同时通过测量获得,也可在判定模拟电阻的电阻值与待测芯片400的内部电阻的电阻值相同时,通过电源电压Fovi推导获得。
需要说明的是,经过测试,本发明所公开的技术方案能够应用于对芯片内部电阻的扫描测量和卡点测量,且测试误差小于0.6%。
综上,本发明通过改变电源电压的方式即可在待测引脚处模拟出不同的电阻值,进而在对芯片内部电阻的扫描测量和卡点测量中,能够使得测量结果不受芯片待测引脚上的电流的影响,有效的降低了测量误差,提高了测量结果的准确性和可靠性。
最后应说明的是:显然,上述实施例仅仅是为清楚地说明本发明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。
Claims (15)
1.一种芯片内部电阻测量装置,其中,包括:
电源模块,用于提供电源电压;
测试电压生成模块,与所述电源模块连接,接收所述电源电压,用于根据所述电源电压生成测试电压;
电阻模拟模块,分别与所述测试电压生成模块和待测芯片的待测引脚连接,接收所述测试电压,用于根据所述测试电压在所述待测引脚处建立模拟电阻;
其中,所述芯片内部电阻测量装置通过所述电源模块调节所述模拟电阻的电阻值,以使所述模拟电阻的电阻值与所述待测芯片的内部电阻的电阻值相同;
所述芯片内部电阻测量装置根据所述模拟电阻的电阻值与所述待测芯片的内部电阻的电阻值相同时的所述测试电压和所述待测引脚处的电压值确定所述待测芯片的内部电阻的电阻值。
2.根据权利要求1所述的芯片内部电阻测量装置,其中,所述测试电压生成模块包括:
第一滤波单元,接收所述电源电压,用于对所述电源电压进行滤波;
电压跟随器,与所述第一滤波单元连接,用于隔离、缓冲滤波后的所述电源电压,输出电压信号;
分压单元,与所述电压跟随器连接,用于对所述电压跟随器输出的电压信号进行分压。
3.根据权利要求2所述的芯片内部电阻测量装置,其中,所述第一滤波单元包括:
第一电阻,第一端接收所述电源电压,第二端输出滤波后的所述电源电压;
第一电容,连接于所述第一电阻的第二端与参考地之间。
4.根据权利要求2所述的芯片内部电阻测量装置,其中,所述电压跟随器包括:
运算放大器,同相输入端与所述第一电阻的第二端连接,反相输入端与所述运算放大器的输出端连接;
第二电容,连接于所述运算放大器的输出端与参考地之间。
5.根据权利要求2所述的芯片内部电阻测量装置,其中,所述分压单元包括:
依次串联于所述电压跟随器的输出端与参考地之间的第二电阻和第三电阻,所述分压单元自所述第二电阻和所述第三电阻的连接节点处输出所述测试电压。
6.根据权利要求5所述的芯片内部电阻测量装置,其中,所述分压单元的分压系数的取值范围为1/4至1/3。
7.根据权利要求1所述的芯片内部电阻测量装置,其中,所述电阻模拟模块包括:
第四电阻,第一端接收所述测试电压,第二端与所述待测芯片的待测引脚连接;
第五电阻,连接于所述待测芯片的待测引脚与参考地之间。
8.根据权利要求7所述的芯片内部电阻测量装置,其中,所述电阻模拟模块还包括:
第二滤波单元,连接于所述测试电压生成模块与所述第四电阻的第一端之间,接收所述测试电压,用于输出滤波后的所述测试电压至所述第四电阻的第一端。
9.根据权利要求8所述的芯片内部电阻测量装置,其中,所述第二滤波单元包括:
第六电阻,第一端接收所述测试电压,第二端与所述第四电阻的第一端连接;
第三电容,连接于所述第六电阻的第二端与参考地之间。
10.一种芯片内部电阻测量方法,可适用于如权利要求1-9中任意一项所述的芯片内部电阻测量装置,其中,该测量方法包括:
提供电源电压,并基于所述电源电压生成测试电压;
基于所述测试电压在待测芯片的待测引脚处建立模拟电阻;
调节所述电源电压,以改变所述模拟电阻的电阻值;
在所述模拟电阻的电阻值与所述待测芯片的内部电阻的电阻值相同时,测量所述待测引脚处的电压值和所述测试电压的电压值,并根据测量到的所述测试电压的电压值和所述待测引脚处的电压值确定所述待测芯片的内部电阻的电阻值。
11.根据权利要求10所述的芯片内部电阻测量方法,其中,基于所述电源电压生成测试电压包括:
对所述电源电压进行滤波;
对滤波后的所述电源电压进行隔离、缓冲;
按照预设的分压系数对隔离、缓冲后的所述电源电压进行分压,生成所述测试电压。
12.根据权利要求11所述的芯片内部电阻测量方法,其中,所述分压系数的取值范围为1/4至1/3。
13.根据权利要求10所述的芯片内部电阻测量方法,其中,基于所述测试电压在待测芯片的待测引脚处建立模拟电阻包括:
对所述测试电压进行滤波;
将滤波后的所述测试电压经第四电阻和第五电阻分压后输送至所述待测芯片的待测引脚,以在所述待测引脚处产生模拟电阻。
14.根据权利要求13所述的芯片内部电阻测量方法,其中,根据测量到的所述测试电压的电压值和所述待测引脚处的电压值确定所述待测芯片的内部电阻的电阻值包括:
根据测量到的所述测试电压的电压值、所述待测引脚处的电压值、第四电阻的电阻值以及第五电阻的电阻值计算获得所述待测引脚上的电流值;
根据所述待测引脚上的电流值和测量到的所述待测引脚处的电压值计算获得所述待测芯片的内部电阻的电阻值。
15.根据权利要求10所述的芯片内部电阻测量方法,其中,在检测到所述待测芯片内部的比较器所输出的电平信号发生翻转时,则可判定所述模拟电阻的电阻值与所述待测芯片的内部电阻的电阻值相同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110659192.7A CN115480104A (zh) | 2021-06-15 | 2021-06-15 | 芯片内部电阻测量装置及其测量方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110659192.7A CN115480104A (zh) | 2021-06-15 | 2021-06-15 | 芯片内部电阻测量装置及其测量方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115480104A true CN115480104A (zh) | 2022-12-16 |
Family
ID=84419264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110659192.7A Pending CN115480104A (zh) | 2021-06-15 | 2021-06-15 | 芯片内部电阻测量装置及其测量方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115480104A (zh) |
-
2021
- 2021-06-15 CN CN202110659192.7A patent/CN115480104A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1673768B (zh) | 校准方法和设备 | |
KR100813869B1 (ko) | 차동성능레벨을 얻기 위해 싱글-엔디드 채널을 교정하는방법 | |
JP4708056B2 (ja) | 差動信号測定をともなう試験システム | |
US4608657A (en) | Method and apparatus for testing probe calibration | |
CN115753022B (zh) | 光器件性能的测试系统及测试方法 | |
CN113203472B (zh) | 用于示波器的传声器探头灵敏度补偿方法和系统 | |
US8723711B1 (en) | Stair-step voltage ramp module including programmable gain amplifier | |
US7516374B2 (en) | Testing circuit and related method of injecting a time jitter | |
US5621329A (en) | Automatic self-calibration system for digital teraohmmeter | |
CN117969935A (zh) | Ate漏电流场景下的电流测量方法、装置及测试设备 | |
CN115480104A (zh) | 芯片内部电阻测量装置及其测量方法 | |
CN113702710A (zh) | 电阻测试电路及电阻测试方法 | |
CN113514703B (zh) | 电容测量电路及测量方法 | |
JP3216171B2 (ja) | Ic試験装置の較正方法 | |
CN113126014B (zh) | 一种实现数字示波器阵列并行的校准系统 | |
TW202309533A (zh) | 使用阻抗類比進行校準的系統和方法 | |
CN112994807A (zh) | 一种信号源的自动校准系统及方法 | |
US6329833B1 (en) | System and method for automatically measuring input voltage levels for integrated circuits | |
KR100279049B1 (ko) | 압전형압력센서의동압력교정장치및교정방법 | |
US20230135496A1 (en) | Test method and system | |
CN111142058B (zh) | 电阻检测装置及方法 | |
TWI741457B (zh) | 電子元件測試裝置與方法 | |
CN114280519B (zh) | 校准装置误差测量系统、方法及测试系统校准方法、系统 | |
CN107144711A (zh) | 一种信号发生器及手持式数字脉冲与电流校验仪 | |
RU2036481C1 (ru) | Устройство для градуировки щитовых электромагнитных измерительных приборов |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |