CN108023571A - 一种校准电路和校准方法 - Google Patents

Abstract

本发明实施例公开一种校准电路，包括参考电压产生电路，与参考电压产生电路连接的电容充放电电路和电压比较器，电容充放电电路与电压比较器连接，与电压比较器连接的数字控制电路，数字控制电路与电容充放电电路连接，参考电压产生电路用于生成第一参考电压、第二参考电压和第三参考电压，以及对第一参考电压缓冲获得第一电压；电容充放电电路用于根据第一电压、第二参考电压和接收的第一时钟信号生成第二电压；电压比较器用于将第二电压和第三参考电压进行比较获得电压比较输出信号；数字控制电路用于根据电压比较输出信号生成第一数字控制信号、第二数字控制信号、第三数字控制信号。本发明实施例还公开一种校准方法。

Description

一种校准电路和校准方法

技术领域

本发明涉及有源滤波器领域电阻电容校准技术，尤其涉及一种校准电路和校准方法。

背景技术

在模拟集成电路中，有源RC滤波器因为具有较好的线性度而被广泛应用，但是，在现代半导体制造工艺中，电阻电容会随工艺发生很大的偏差，进而影响滤波器的性能，因此，在应用中必须对RC进行校准。现有技术中，RC校准技术大多电路复杂，需要电路外部提供精确的参考电压或者精确电流源，而且大多校准方法得到的校准结果不适用于有源滤波器。

发明内容

为解决现有存在的技术问题，本发明实施例提供一种校准电路和校准方法，能够提高校准精度，设计简单，且可靠性高、成本低。

为达到上述目的，本发明实施例的技术方案是这样实现的：

本发明实施例提供一种校准电路，所述校准电路包括：参考电压产生电路，与所述参考电压产生电路连接的电容充放电电路和电压比较器，所述电容充放电电路与所述电压比较器连接，与所述电压比较器连接的数字控制电路，所述数字控制电路与所述电容充放电电路连接，其中，

所述参考电压产生电路，用于生成第一参考电压、第二参考电压和第三参考电压，还用于对所述第一参考电压缓冲获得第一电压；

所述电容充放电电路，用于根据所述第一电压、所述第二参考电压和接收的第一时钟信号，生成第二电压；

所述电压比较器，用于将所述第二电压和所述第三参考电压进行比较，获得电压比较输出信号；

所述数字控制电路，用于根据所述电压比较输出信号生成第一数字控制信号、第二数字控制信号、第三数字控制信号，所述第一数字控制信号用于控制待校准电阻，所述第二数字控制信号用于控制待校准电容，所述第三数字控制信号用于控制测试电阻和/或测试电容。

进一步地，所述参考电压产生电路包括：电源、分压电阻串、第一运算放大器、滤波电容和第一开关，所述分压电阻串包括：第一电阻、第二电阻、第三电阻和第四电阻；

所述电源与所述第一电阻的第一端连接；

所述第一电阻的第二端分别与所述滤波电容的第一端、所述第二电阻的第一端、所述电压比较器的反向输入端连接；

所述第二电阻的第二端分别与所述第三电阻的第一端、所述电容充放电电路连接；

所述第三电阻的第二端分别与所述第四电阻的第一端、所述第一运算放大器的同向输入端连接；

所述第一运算放大器的输出端分别与所述第一运算放大器的反向输入端、所述第一开关的第一端连接；

所述第一开关的第二端与所述电容充放电电路连接，所述第四电阻的第二端接地，所述滤波电容的第二端接地；

其中，所述第一运算放大器，用于对所述第一参考电压缓冲获得第一电压；

所述第一开关，用于接收第二时钟信号，所述第二时钟信号用于控制所述第一电压的输出。

进一步地，所述电容充放电电路包括：第二开关、第五电阻、第二运算放大器、第三开关和第一电容；

所述第二开关的第一端分别与所述第二电阻的第二端、所述第二运算放大器的同向输入端连接，所述第二开关的第二端分别所述第一开关的第二端和所述第五电阻的第一端连接；

所述第五电阻的第二端分别与所述第二运算放大器的反向输入端、所述第三开关的第一端、所述第一电容的第一端连接；

所述第二运算放大器的输出端分别与所述第三开关的第二端、所述第一电容的第二端、所述电压比较器的同向输入端连接；

其中，所述第二开关，用于接收第一时钟信号；所述第三开关，用于接收第一时钟信号；

所述电压比较器，具体用于将所述第二电压和所述第三参考电压进行比较，当所述第二电压大于所述第三参考电压时，获得高电平输出信号，当所述第二电压小于所述第三参考电压时，获得低电平输出信号。

进一步地，所述第一电容为测试电容，所述第五电阻为固定电阻；

或者，所述第一电容为固定电容，所述第五电阻为测试电阻；

或者，所述第一电容为测试电容，且所述第五电阻为测试电阻。

进一步地，所述待校准电阻与所述测试电阻的电路结构相同，且所述待校准电阻为所述测试电阻的电阻值等比例缩小或等比例增大；

所述待校准电容与所述测试电容的电路结构相同，且所述待校准电容为所述测试电容的电容值等比例缩小或等比例增大。

进一步地，所述测试电容为电容阵列，所述测试电阻为可变电阻阵列。

本发明实施例提供一种校准方法，所述方法包括：

生成第一参考电压、第二参考电压和第三参考电压，对所述第一参考电压缓冲获得第一电压；

根据所述第一电压、所述第二参考电压和接收的第一时钟信号，生成第二电压；

将所述第二电压和所述第三参考电压进行比较，获得电压比较输出信号；

根据所述电压比较输出信号生成第一数字控制信号、第二数字控制信号、第三数字控制信号，所述第一数字控制信号用于控制待校准电阻，所述第二数字控制信号用于控制待校准电容，所述第三数字控制信号用于控制测试电阻和/或测试电容。

进一步地，所述将所述第二电压和所述第三参考电压进行比较，获得电压比较输出信号，包括：

将所述第二电压和所述第三参考电压进行比较；

当所述第二电压大于所述第三参考电压时，获得高电平输出信号；

当所述第二电压小于所述第三参考电压时，获得低电平输出信号。

进一步地，所述方法还包括：

当所述电压比较输出信号为高电平输出信号时，通过所述第三数字控制信号增大所述测试电阻和/或测试电容；

当所述电压比较输出信号为低电平输出信号时，通过所述第三数字减小所述测试电阻和/或测试电容。

进一步地，所述待校准电阻与所述测试电阻的电路结构相同，且所述待校准电阻为所述测试电阻的电阻值等比例缩小或等比例增大；

所述待校准电容与所述测试电容的电路结构相同，且所述待校准电容为所述测试电容的电容值等比例缩小或等比例增大。

本发明实施例提供了一种校准电路和校准方法，校准电路包括参考电压产生电路，与参考电压产生电路连接的电容充放电电路和电压比较器，电容充放电电路与电压比较器连接，与电压比较器连接的数字控制电路，数字控制电路与电容充放电电路连接，其中，参考电压产生电路，用于生成第一参考电压、第二参考电压和第三参考电压，还用于对第一参考电压缓冲获得第一电压；电容充放电电路，用于根据第一电压、第二参考电压和接收的第一时钟信号，生成第二电压；电压比较器，用于将第二电压和第三参考电压进行比较，获得电压比较输出信号；数字控制电路，用于根据电压比较输出信号生成第一数字控制信号、第二数字控制信号、第三数字控制信号，第一数字控制信号用于控制待校准电阻，第二数字控制信号用于控制待校准电容，第三数字控制信号用于控制测试电阻和/或测试电容。本发明实施例提供的校准电路和校准方法，既可以消除工艺波动造成的电容误差，又可以降低电容两端连接的电路上寄生电容的影响，通过使用参考电压产生电路，可以省去对精确电流源和电压源需求，降低了电路设计的复杂程度，节省成本；而且，很容易保证在各种工艺角、电源电压变化情况下，实现比较精确的电阻电容时间常数。

附图说明

在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。

图1为本发明实施例提供的待校准的有源滤波器电路示意图；

图2为本发明实施例提供的校准电路的电路示意图一；

图3为本发明实施例提供的测试电容阵列电路示意图；

图4为本发明实施例提供的控制时序示意图；

图5为本发明实施例提供的校准电路的电路示意图二；

图6为本发明实施例提供的测试电阻阵列电路示意图；

图7为本发明实施例提供的校准方法流程示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。

如图1所示，本发明实施例提供的待校准的有源滤波器电路示例图，电路中电阻R和电容C会随工艺变化发生很大的偏差，需要校准电路对电阻或电容进行校准。电阻电容的校准控制字分别为D_res<4:0>和D_cap<4:0>。

电阻电容RC校准的实质是在不同的工作环境、不同的制造工艺下，对RC乘积进行校准，保证RC乘积的不变，可以通过单独调整电阻R或电容C实现，也可以同时调整R和C实现，本发明实施例提供的校准方法既可以单独调整C，也可以单独调整R。

本发明实施例提供一种校准电路，该校准电路包括：参考电压产生电路，与所述参考电压产生电路连接的电容充放电电路和电压比较器，所述电容充放电电路与所述电压比较器连接，与所述电压比较器连接的数字控制电路，所述数字控制电路与所述电容充放电电路连接，其中，

所述参考电压产生电路，用于生成第一参考电压、第二参考电压和第三参考电压，还用于对所述第一参考电压缓冲获得第一电压；

所述电容充放电电路，用于根据所述第一电压、所述第二参考电压和接收的第一时钟信号，生成第二电压；

所述电压比较器，用于将所述第二电压和所述第三参考电压进行比较，获得电压比较输出信号；

所述数字控制电路，用于根据所述电压比较输出信号生成第一数字控制信号、第二数字控制信号、第三数字控制信号，所述第一数字控制信号用于控制待校准电阻，所述第二数字控制信号用于控制待校准电容，所述第三数字控制信号用于控制测试电阻和/或测试电容。

进一步地，所述参考电压产生电路包括：电源、分压电阻串、第一运算放大器、滤波电容和第一开关，所述分压电阻串包括：第一电阻、第二电阻、第三电阻和第四电阻；

所述电源与所述第一电阻的第一端连接；

所述第一电阻的第二端分别与所述滤波电容的第一端、所述第二电阻的第一端、所述电压比较器的反向输入端连接；

所述第二电阻的第二端分别与所述第三电阻的第一端、所述电容充放电电路连接；

所述第三电阻的第二端分别与所述第四电阻的第一端、所述第一运算放大器的同向输入端连接；

所述第一运算放大器的输出端分别与所述第一运算放大器的反向输入端、所述第一开关的第一端连接；

所述第一开关的第二端与所述电容充放电电路连接，所述第四电阻的第二端接地，所述滤波电容的第二端接地；

其中，所述第一运算放大器，用于对所述第一参考电压缓冲获得第一电压；

所述第一开关，用于接收第二时钟信号，所述第二时钟信号用于控制所述第一电压的输出。

进一步地，所述电容充放电电路包括：第二开关、第五电阻、第二运算放大器、第三开关和第一电容；

所述第二开关的第一端分别与所述第二电阻的第二端、所述第二运算放大器的同向输入端连接，所述第二开关的第二端分别所述第一开关的第二端和所述第五电阻的第一端连接；

所述第五电阻的第二端分别与所述第二运算放大器的反向输入端、所述第三开关的第一端、所述第一电容的第一端连接；

所述第二运算放大器的输出端分别与所述第三开关的第二端、所述第一电容的第二端、所述电压比较器的同向输入端连接；

其中，所述第二开关，用于接收第一时钟信号；所述第三开关，用于接收第一时钟信号；

所述电压比较器，具体用于将所述第二电压和所述第三参考电压进行比较，当所述第二电压大于所述第三参考电压时，获得高电平输出信号，当所述第二电压小于所述第三参考电压时，获得低电平输出信号。

可选的，所述第一电容为测试电容，所述第五电阻为固定电阻；

或者，所述第一电容为固定电容，所述第五电阻为测试电阻；

或者，所述第一电容为测试电容，且所述第五电阻为测试电阻。

具体的，当第一电容为测试电容，第五电阻为固定电阻时，如图2所示，可以通过单独调整电容C1来达到RC乘积的不变；当第一电容为固定电容，第五电阻为测试电阻时，如图5所示，可以通过单独调整R1来达到RC乘积的不变；当第一电容为测试电容，且第五电阻为测试电阻时，即第一电容为电容阵列，第五电阻为可变电阻阵列，可以通过同时调整第一电容和第五电阻来达到RC乘积的不变。

进一步地，所述待校准电阻与所述测试电阻的电路结构相同，且所述待校准电阻为所述测试电阻的电阻值等比例缩小或等比例增大；

所述待校准电容与所述测试电容的电路结构相同，且所述待校准电容为所述测试电容的电容值等比例缩小或等比例增大。

可选的，所述测试电容为电容阵列，所述测试电阻为可变电阻阵列。

示例性的，如图2所示校准电路示例图，该校准电路包括参考电压产生电路、电容充放电电路、电压比较器和数字控制电路，该校准电路为单独调节电容来实现。

参考电压产生电路包括电阻分压电路和运放组成的电压驱动缓冲buffer电路，分别为电容充放电电路提供两个输入电压，为电压比较器提供参考电压。

电容充放电电路的两个输入信号连接参考电压产生电路，输出信号连接电压比较器的正相输入端。使用有源RC电路对待校准电容进行充放电，可以避免校准结果受到电容两侧寄生的影响，获的较高的校准精度。该电路待校准电阻电容是针对滤波器主电路的等比例缩小或放大。

电压比较器把电容充放电电路的输出电压和参考电压作比较，并输出比较结果。所述电压比较器的正相输入端连接所述电容充放电路的输出端，反相输入端连接参考电压产生电路的输出端。

数字控制电路的输入端连接电压比较器的输出端，获取电压比较器的输出信号，并输出三个数字控制信号，一个连接校准电路的电阻或电容阵列，即测试电阻或电容，另两个分别连接待校准有源滤波器中的电阻和电容阵列，调整待校准电容的容值或待校准电阻的阻值。

如图2所示，参考电压产生电路包括：电源VDD、分压电阻串、第一运算放大器amp2、滤波电容decap和第一开关s1，所述分压电阻串包括：第一电阻R5、第二电阻R4、第三电阻R3和第四电阻R2。

VDD与R5连接，R5分别与decap的一端、R4、电压比较器comp的反向输入端连接；R4分别与R3、电容充放电电路连接；R3分别与R2的一端、amp2的同向输入端连接；amp2的输出端分别与amp2的反向输入端、s1的一端连接；s1的另一端与电容充放电电路连接，R2的另一端接地，滤波电容decap的另一端接地。

本发明实施例中，同向输入端和正向输入端为同一个含义，即运算放大器的同向输入端与运算放大器的正相输入端为同一个含义。

参考电压产生电路中，amp2的输出端与amp2的反向输入端连接，形成电压驱动缓冲buffer；分压电阻串对电源进行分压，分别得到三个参考电压Vcm、Vref、Vbias。

所述参考电压产生电路中，假定R2＝R3＝R4＝R5，时钟周期T/2等于RC校准的目标值。电源电压VDD经过分压产生三个参考电压，分别为Vcm＝VDD/2，Vref＝3*VDD/4，Vb1＝1*VDD/4。电压Vb1通过buffer输出电压Vb2，Vb2＝Vb1，由于几个参考电压都来自同一个电阻分压电路，当VDD发生波动时，Vcm、Vref、Vb1和Vb2会同比例变化。

如图2所示，电容充放电电路包括：第二开关s2、第五电阻R1、第二运算放大器amp1、第三开关s3和第一电容C1，s2的一端分别与R4、amp1的同向输入端连接，s2的另一端分别s1的第二端和所述R1的一端连接；R1的另一端分别与amp1的反向输入端、s3的一端、C1的一端连接；amp1的输出端分别与s3的另一端、C1的另一端、comp的同向输入端连接。

运算放大器简称运放，由于运放amp1输入端的虚短特性，运放两输入端电压近似相等；电压Vb2作用到电阻R1上，产生充电电流为可变电容C1充电，充电电流为：Ic＝(Vb2-Vcm)/R1，即Ic＝VDD/(4*R1)。

充电前输出电压会复位到Vcm，对电容C1充电时间T/2后，电容充放电电路的输出电压为：Vout＝Vcm+VDD*T/(8*R1*C1)。

如图3所示，测试电容C1的优选实施例，C1的电路结构需要和图1有源滤波器电路中的待校准电容结构完全相同且电容值等比例缩小或增大，以保证校准后控制字的一致，Vp端接运放amp1的输入端，Vn端接运放amp1的输出端。待校准电容阵列包括一路常开电容Cb，以及5bit可调电容，通过控制每路可调电容的开关，可以调整Vp和Vn之间的总电容值。

电压比较器分别获取参考电压电路输出的电压Vref，和电容充放电电路输出的电压Vout，由于Vref＝3*VDD/4，比较Vout和Vref的大小，等效于比较R1*C1和T/2的大小，比较的结果不受VDD波动的影响。

比较和校准过程具体包括：若Vout>Vref，则电压比较器输出为高电平，所述数字控制电路通过改变输出控制字D<4:0>，提高可调电容C1的值；若Vout<Vref，则比较器输出为低电平，所述数字控制电路通过改变输出控制字D<4:0>，降低可调电容C1的值；直至Vout和Vref之间的差值达到预定范围，这时T/2≈R1*C1，乘积达到目标值，结束调节。

如图4所示，为电路的控制时序示意图，clk和clkn为两相不交叠时钟，分别用于控制充电和复位，clk的占空比为50％，在clk为高电平时，关闭开关s1，充电开始；clk为低电平时，打开开关s1，充电结束；在clk的下降沿，比较器对输入电压进行比较并锁存结果；在clkn为高电平时，关闭s2和s3，对电路进行复位，控制滤波器两个输入端电压回复到Vcm；clkn为低电平时，打开开关s2和s3，复位结束。

数字控制电路可以根据电压比较器的输出结果实时调整可变电容C1的容值，当输出控制字D<4:0>稳定一定周期后，数字控制电路改变输出控制字D_cap<4:0>的值，并把D_cap<4:0>输出到图1有源滤波器电路，控制电容的大小，同时保持D_res<4:0>为默认值不变，达到同步控制主电路中RC常数的目的。

本发明实施例提供的校准电路，参考电压产生电路不需要外部电路提供精度很高的电压源和电流源，降低了芯片功耗和成本，校准结果几乎不受电源波动的影响；由于采用运放为电容充放电，测试电容两端的寄生电容不会对校准结果产生影响，能够达到很高的校准精度；可以对有源滤波器电路中的RC做实时校准，同时可以避免校准后因温度变化和电路工作状态变化导致的RC偏差。

本发明实施例提供一种校准方法，如图7所示，所述方法包括：

步骤101、生成第一参考电压、第二参考电压和第三参考电压，对所述第一参考电压缓冲获得第一电压。

本发明实施例提供的校准方法的执行主体为校准电路，即校准电路生成第一参考电压、第二参考电压和第三参考电压，对所述第一参考电压缓冲获得第一电压。

步骤102、根据所述第一电压、所述第二参考电压和接收的第一时钟信号，生成第二电压。

步骤103、将所述第二电压和所述第三参考电压进行比较，获得电压比较输出信号。

具体的，将所述第二电压和所述第三参考电压进行比较；当所述第二电压大于所述第三参考电压时，获得高电平输出信号；当所述第二电压小于所述第三参考电压时，获得低电平输出信号。

步骤104、根据所述电压比较输出信号生成第一数字控制信号、第二数字控制信号、第三数字控制信号。

其中，所述第一数字控制信号用于控制待校准电阻，所述第二数字控制信号用于控制待校准电容，所述第三数字控制信号用于控制测试电阻和/或测试电容。

其中，所述待校准电阻与所述测试电阻的电路结构相同，且所述待校准电阻为所述测试电阻的电阻值等比例缩小或等比例增大；

所述待校准电容与所述测试电容的电路结构相同，且所述待校准电容为所述测试电容的电容值等比例缩小或等比例增大。

具体的，当所述电压比较输出信号为高电平输出信号时，通过所述第三数字控制信号增大所述测试电阻和/或测试电容；当所述电压比较输出信号为低电平输出信号时，通过所述第三数字减小所述测试电阻和/或测试电容。

示例性的，如图5所示，校准电路结构示意图，该电路结构与图2的校准电路的结构区别在于，图2中R1为固定电阻，C1为电容阵列，可以通过单独调整电容C1来达到RC乘积的不变，图5中R1为电阻阵列，C1为固定电容，可以通过单独调整R1来达到RC乘积的不变。校准电路包括参考电压产生电路，电容充放电电路，电压比较器和数字控制电路。

参考电压产生电路包括分压电阻串，电压驱动buffer，滤波电容。所述分压电阻串对电源进行分压，分别得到三个参考电压Vcm、Vref、Vbias。

所述参考电压产生电路中，假定R2＝R3＝R4＝R5，时钟周期T/2等于RC校准的目标值。电源电压VDD经过分压产生三个参考电压，分别为Vcm＝VDD/2，Vref＝3*VDD/4，Vb1＝1*VDD/4。电压Vb1通过buffer输出电压Vb2，Vb2＝Vb1，由于几个参考电压都来自同一个电阻分压电路，当VDD发生波动时，Vcm、Vref、Vb1和Vb2会同比例变化。

所述电容充放电电路包括电阻R1，电容C1，运放amp1；由于运放输入端的虚短特性，运放两输入端电压近似相等；电压Vb2作用到电阻R1上，产生充电电流为电容C1充电，充电电流为Ic＝(Vb2-Vcm)/R1，即Ic＝VDD/(4*R1)；充电前输出电压会复位到Vcm，对电容C1充电时间T/2后，电容充放电电路的输出电压Vout＝Vcm+VDD*T/(8*R1*C1)。

图6是可变电阻阵列，R1的可变电阻阵列可以但不限于图6所示结构。R1的电路结构需要和图1电路中待校准电阻结构完全相同且电阻值等比例缩小或增大，以保证校准后控制字的一致，Vp端接运放amp1的输入端，Vn所述参考电压产生电路的的Vb2端。待校准电阻阵列为5bit可调，通过控制每路可调电阻的开关，可以调整Vp和Vn之间的总电阻值。

电压比较器分别获取参考电压电路输出的电压Vref，和电容充放电电路输出的电压Vout，由于Vref＝3*VDD/4，比较Vout和Vref的大小，等效于比较R1*C1和T/2的大小，比较的结果不受VDD波动的影响。

具体比较和校准过程为：若Vout>Vref，则电压比较器输出为高电平，所述数字控制电路通过改变输出控制字D<4:0>，提高可调电阻R1的值；若Vout<Vref，则比较器输出为0，所述数字控制电路通过改变输出控制字D<4:0>，降低可调电阻R1的值；直至Vout和Vref之间的差值达到预定范围，这时T/2≈R1*C1，乘积达到目标值，结束调节。

电路控制时序示意图如图4所示，clk和clkn为两相不交叠时钟，分别用于控制充电和复位，clk的占空比为50％，在clk为高电平时，关闭开关s1，充电开始；clk为低电平时，打开开关s1，充电结束；在clk的下降沿，比较器对输入电压进行比较并锁存结果；在clkn为高电平时，关闭s2和s3，对电路进行复位，控制滤波器两个输入端电压回复到Vcm；clkn为低电平时，打开开关s2和s3，复位结束。

数字控制电路可以根据电压比较器的输出结果实时调整可变电阻R1的容值，当输出控制字D<4:0>稳定一定周期后，所述数字控制电路改变输出控制字D_res<4:0>的值，并把D_res<4:0>输出到图1有源滤波器电路，控制电阻的大小，同时保持D_cap<4:0>为默认值不变，达到同步控制主电路中RC常数的目的。

本发明实施例提供的校准方法，既可以消除工艺波动造成的电容误差，又可以降低电容两端连接的电路上寄生电容的影响，通过使用参考电压产生电路，可以省去对精确电流源和电压源需求，降低了电路设计的复杂程度，节省成本；而且，很容易保证在各种工艺角、电源电压变化情况下，实现比较精确的电阻电容时间常数。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (10)

1.一种校准电路，其特征在于，所述校准电路包括：参考电压产生电路，与所述参考电压产生电路连接的电容充放电电路和电压比较器，所述电容充放电电路与所述电压比较器连接，与所述电压比较器连接的数字控制电路，所述数字控制电路与所述电容充放电电路连接，其中，

所述参考电压产生电路，用于生成第一参考电压、第二参考电压和第三参考电压，还用于对所述第一参考电压缓冲获得第一电压；

所述电容充放电电路，用于根据所述第一电压、所述第二参考电压和接收的第一时钟信号，生成第二电压；

所述电压比较器，用于将所述第二电压和所述第三参考电压进行比较，获得电压比较输出信号；

所述数字控制电路，用于根据所述电压比较输出信号生成第一数字控制信号、第二数字控制信号、第三数字控制信号，所述第一数字控制信号用于控制待校准电阻，所述第二数字控制信号用于控制待校准电容，所述第三数字控制信号用于控制测试电阻和/或测试电容。

2.根据权利要求1所述的校准电路，其特征在于，所述参考电压产生电路包括：电源、分压电阻串、第一运算放大器、滤波电容和第一开关，所述分压电阻串包括：第一电阻、第二电阻、第三电阻和第四电阻；

所述电源与所述第一电阻的第一端连接；

所述第一电阻的第二端分别与所述滤波电容的第一端、所述第二电阻的第一端、所述电压比较器的反向输入端连接；

所述第二电阻的第二端分别与所述第三电阻的第一端、所述电容充放电电路连接；

所述第三电阻的第二端分别与所述第四电阻的第一端、所述第一运算放大器的同向输入端连接；

所述第一运算放大器的输出端分别与所述第一运算放大器的反向输入端、所述第一开关的第一端连接；

所述第一开关的第二端与所述电容充放电电路连接，所述第四电阻的第二端接地，所述滤波电容的第二端接地；

其中，所述第一运算放大器，用于对所述第一参考电压缓冲获得第一电压；

所述第一开关，用于接收第二时钟信号，所述第二时钟信号用于控制所述第一电压的输出。

3.根据权利要求2所述的校准电路，其特征在于，所述电容充放电电路包括：第二开关、第五电阻、第二运算放大器、第三开关和第一电容；

所述第二开关的第一端分别与所述第二电阻的第二端、所述第二运算放大器的同向输入端连接，所述第二开关的第二端分别所述第一开关的第二端和所述第五电阻的第一端连接；

所述第五电阻的第二端分别与所述第二运算放大器的反向输入端、所述第三开关的第一端、所述第一电容的第一端连接；

所述第二运算放大器的输出端分别与所述第三开关的第二端、所述第一电容的第二端、所述电压比较器的同向输入端连接；

其中，所述第二开关，用于接收第一时钟信号；所述第三开关，用于接收第一时钟信号；

所述电压比较器，具体用于将所述第二电压和所述第三参考电压进行比较，当所述第二电压大于所述第三参考电压时，获得高电平输出信号，当所述第二电压小于所述第三参考电压时，获得低电平输出信号。

4.根据权利要求3所述的校准电路，其特征在于，

所述第一电容为测试电容，所述第五电阻为固定电阻；

或者，所述第一电容为固定电容，所述第五电阻为测试电阻；

或者，所述第一电容为测试电容，且所述第五电阻为测试电阻。

5.根据权利要求1至4任一项所述的校准电路，其特征在于，

所述待校准电阻与所述测试电阻的电路结构相同，且所述待校准电阻为所述测试电阻的电阻值等比例缩小或等比例增大；

所述待校准电容与所述测试电容的电路结构相同，且所述待校准电容为所述测试电容的电容值等比例缩小或等比例增大。

6.根据权利要求1至4任一项所述的校准电路，其特征在于，所述测试电容为电容阵列，所述测试电阻为可变电阻阵列。

7.一种校准方法，其特征在于，所述方法包括：

生成第一参考电压、第二参考电压和第三参考电压，对所述第一参考电压缓冲获得第一电压；

根据所述第一电压、所述第二参考电压和接收的第一时钟信号，生成第二电压；

将所述第二电压和所述第三参考电压进行比较，获得电压比较输出信号；

根据所述电压比较输出信号生成第一数字控制信号、第二数字控制信号、第三数字控制信号，所述第一数字控制信号用于控制待校准电阻，所述第二数字控制信号用于控制待校准电容，所述第三数字控制信号用于控制测试电阻和/或测试电容。

8.根据权利要求7所述的方法，其特征在于，所述将所述第二电压和所述第三参考电压进行比较，获得电压比较输出信号，包括：

将所述第二电压和所述第三参考电压进行比较；

当所述第二电压大于所述第三参考电压时，获得高电平输出信号；

当所述第二电压小于所述第三参考电压时，获得低电平输出信号。

9.根据权利要求8所述的方法，其特征在于，所述方法还包括：

当所述电压比较输出信号为高电平输出信号时，通过所述第三数字控制信号增大所述测试电阻和/或测试电容；

当所述电压比较输出信号为低电平输出信号时，通过所述第三数字减小所述测试电阻和/或测试电容。

10.根据权利要求7至9任一项所述的方法，其特征在于，

所述待校准电阻与所述测试电阻的电路结构相同，且所述待校准电阻为所述测试电阻的电阻值等比例缩小或等比例增大；

所述待校准电容与所述测试电容的电路结构相同，且所述待校准电容为所述测试电容的电容值等比例缩小或等比例增大。