CN103248357A

CN103248357A - 校准电路

Info

Publication number: CN103248357A
Application number: CN2013100512081A
Authority: CN
Inventors: 池田卓史; 山口正人
Original assignee: MegaChips Corp
Current assignee: MegaChips Corp
Priority date: 2012-02-13
Filing date: 2013-02-16
Publication date: 2013-08-14
Anticipated expiration: 2033-02-16
Also published as: JP2013192215A; US20130207711A1; CN103248357B; US8922266B2; JP6134525B2

Abstract

本发明涉及一种校准电路。第一恒定电压被提供给开关电容器中的可变电容，并且可变电容在采样时钟的每个周期内被有效地充电至第一恒定电压。对通过给校准电阻充电生成的电流求平均，并且将所得到的电流与通过将第二恒定电压施加至电阻生成的电流相比较。根据比较的结果来调节可变电容的电容值。因此，可变电容被校准，以便具有目标值。

Description

校准电路

技术领域

本公开涉及一种能够通过调节电阻值和电容值中的一个来实现期望的RC时间常数的校准电路。该校准电路具有简单结构并且准确地实现期望的RC时间常数，而不要求准确的制造处理和准确的采样时钟信号。

背景技术

<第一常规技术>

第一常规技术（日本未审查专利申请特开（PCT申请的翻译）No.2008-537668）提供了用于电阻值的温度补偿。其通过电阻或电容的值的自动切换实现了时间常数的调节。

图8示出第一常规技术的基本概念。第一常规技术目标在于在实际操作期间监视和抵消电阻器件的温度依赖性。该第一常规技术将电阻保持在稳定电阻值。

所示布置中的校准的目标是电阻Rx2具有取决于电压和温度的电阻值。该布置比较要被校准的电阻Rx2的阻抗Z1和由开关电容器提供的参考电阻Rref2的参考阻抗Z2，在该开关电容器中，低温依赖固定电容Cs1使用采样时钟fs被充电和放电。该布置通过使用输出指示差异（即，由温度依赖性导致的阻抗Z1的改变量）的电压V1的比较器CP2来比较阻抗。该布置使用电压V1来调节要被校准的电阻Rx2的值。

要被校准的电阻Rx2可以是在主电路中实际使用的电阻的复制品。校准的结果可以被反映至实际电阻。可替换地，实际主路线中的电阻可以被用作目标，并且该电阻可以被直接校准。

图9示出第一常规技术的具体实例。参考电阻Rref2由包括开关SW11至SW14和固定电容Cs1的开关电容器提供。开关SW12和SW13利用具有采样频率fs的采样时钟φ1接通和断开。开关SW11和SW14利用采样时钟φ2接通和断开。采样时钟φ2处于采样时钟φ1的相反相位。开关SW15和SW16将从比较信号源提供的电流Ibase提供给包含要被校准的电阻Rx2的主路线和包含参考电阻Rref2的参考路线。

采样时钟φ1和φ2的采样频率fs与主路线的信号频带（f_L-f_H）充分隔开，主路线通过低通滤波器LPF2从要被校准的电阻Rx2延伸到输出端子OUT。即，f_L<f_H<fs，其中，f_H表示主路线的信号频率，并且f_L表示低通滤波器LPF2的截止频率。

在图9中，参考电阻Rref2中的固定电容Cs1在采样频率fs的周期内被充电和放电。结果，参考路线的阻抗是|Z2|=1/Cs1·2πfs。类似地，具有要被校准的电阻Rx2的主路线的阻抗是Z1=Rx2。

要被校准的电阻Rx2的值的变化可以通过在阻抗Z1和Z2之间的比较被检测。然而，实际上，阻抗Z1和Z2包括除了采样频率fs之外的频率分量，并且这些分量降低比较的准确度。

从而，带通滤波器BPF可以被部署在比较器CP2之前，并且比较在期望采样频率fs处的阻抗Z1和Z2的频率分量。由此，可以生成准确的比较电压V1，并且可以适当地反馈用于调节要被校准的电阻Rx2的值的控制信号。即，通过比较采样频率fs处的分量，作出由电流Ibase生成的阻抗之间的比较。

由电流Ibase生成的信号被添加至主路线的路径作为噪声。可以通过充分地使频率f_H和f_S相互分离使用简单低通滤波器LPF2来去除噪声信号。

<第二常规技术>

在第二常规技术（例如，日本未审查专利申请公开No.2010-141651）中，调节由电阻和电容确定的滤波器的时间常量。

图10示出第二常规技术的基本概念。参考电阻Rref3的端子之间的电压由运算放大器OP11控制在参考电压Vref_r，并且生成经过参考电阻Rref3的电流Ir3。要被校准的电阻Rx3是包括开关SW21和可变电容Cx3的开关电容器，其用通过镜像电流Ir3生成的电流被重复地充电和放电。

通过比较器CP3将通过对可变电容Cx3充电和放电生成的平均检测电压Vc与参考电压Vref_c(=Vref_r)进行比较。比较的结果被输出并且被保持为调谐位（tunebit）。调谐位被提供给搜索电路SA，该搜索电路SA被配置成搜索生成等于参考电压Vref_c的检测电压Vc的可变电容Cx3的值。在比较完成之后，调谐位被提供给实际电路系统中的可变电容（未示出），并且该可变电容的电容值被确定。

发明内容

[技术问题]

第一常规技术需要符合采样频率的带通滤波器BPF。

第一和第二常规技术通过以采样频率fs比较电阻的阻抗和电容的阻抗或者开关电容器的等效电阻来实现目标电阻值或目标时间常数，其是电阻值和电容值的乘积。使用采样时钟来生成在比较阻抗时使用的电压和电流。假设采样时钟具有理想波形。从而，第一和第二常规技术需要具有保持高准确度的理想占空比的采样时钟。

首先，第一常规技术需要，提供给要被校准的电阻Rx2的路径的电流Ibase的量和提供给参考电阻Rref2的路径的电流Ibase的量是相等的或为恒定比率的。如果不是这种情况，则根据所提供的电流的比率来转换由要被校准的电阻Rx2生成以及由参考电阻Rref2生成的电压或电流的量。从而，在目标值和实际值之间存在误差。参考图11A至图11C简要地描述这些情况。

图11A示出理想情况。具有50%的占空比的准确均匀划分电流被提供给要被校准的电阻Rx2和参考电阻Rref2的路径，即，I11=I12。在该情况下，通过要被校准的电阻Rx2的路径和通过参考电阻Rref2的路径提供的电流I13和I14（或电压V13和V14）的量相同，电流I13和I14（或电压V13和V14）在比较器CP2中的比较时被使用。结果，可以适当地作出比较。当提供具有除了50%之外的占空比（例如，如图11B中所示的具有40%的占空比）的准确均匀划分电流I11和I12时，情况相同。

相反，如图11C中所示，当在提供给要被校准的电阻Rx2的路径和参考电阻Rref2的路径的电流的量之间存在差异（I11≠I12）时，在比较器CP2中比较时使用的值不同。即，I13≠I14，（或V13≠V14），并且占空比的差异影响了信号强度。

例如，如果占空比不平衡为6:4（或7:3），则约5%（或20%）的差异呈现在提供给所述路径的电流中。这意味着，在将要被校准的电阻Rx2调节为1kΩ的电阻值的尝试中，电阻值从950Ω变化至1050Ω（或800Ω至1200Ω）。

在第二常规技术的情况下，具有采样频率fs的采样时钟的占空比需要准确地为5:5。如果不是这种情况，则在图10中所示的可变电容Cx3中充入的电荷存在误差，并且检测电压Vc被不适当地生成，如第一常规技术的情况。结果，被调节为等同于可变电容Cx3的电容的RC滤波器的截止频率导致于不平衡占空比相对应的误差。

第一和第二常规技术利用恒定电流源给开关电容器中的电容充电。结果，电容被过度充电，并且跨电容生成的电压随着充电时间的增加而增加。因此，如果占空比不平衡，则与当占空比处于预定值时生成的电流或电压相比，通过给电容充电生成的电压不同。

[解决问题的手段]

根据本发明的一方面，提供了一种校准电路，包括：开关电容器，所述开关电容器包括第一电容、将第一恒定电压提供给所述第一电容的充电开关、以及将第一参考电压提供给所述第一电容的放电开关，其中：所述开关电容器被提供有采样时钟，所述采样时钟具有采样频率使得在所述采样时钟的每个周期内，所述充电开关和放电开关交替地在充电电流流入所述第一电容的充电时段内提供所述第一恒定电压和在放电时段内提供所述第一参考电压，使得所述第一电容在所述充电时段期间被有效地充电至所述第一恒定电压，并且在所述放电时段期间被有效地放电至所述第一参考电压；求平均电路，所述求平均电路对所述充电电流求平均，以生成第一电流；第一电阻，第二恒定电压被提供给所述第一电阻，使得第二电流流动；以及比较电路，所述比较电路比较所述第一电流和所述第二电流，以生成比较结果；以及调节电路，所述调节电路根据所述比较结果来调节所述第一电阻和所述第一电容中的一个的值。

优选地，所述调节电路调节使得所述第一电流和所述第二电流之间的差减小。

优选地，所述求平均电路包括电流镜电路，所述电流镜电路包括：输入侧晶体管，所述充电电流流过所述输入侧晶体管；输出侧晶体管，所述输出侧晶体管具有与所述输入侧晶体管的源极共同连接的源极；以及低通滤波器，所述低通滤波器将滤波后的栅电压提供给所述输出侧晶体管的栅极，使得所述输出侧晶体管生成所述第一电流，其中，所述低通滤波器包括在第二参考电压和所述输出侧晶体管的所述栅极之间连接的第二电容以及在以下之一之间连接的第二电阻：（i）与所述输出侧晶体管的所述栅极共同连接的所述输入侧晶体管的栅极和所述输入侧晶体管的漏极；以及（ii）所述输出侧晶体管的所述栅极和与所述输入侧晶体管的漏极共同连接的所述输入侧晶体管的栅极。

优选地，所述求平均电路包括：生成恒定旁路电流的旁路电流源，所述旁路电流旁路所述开关电容器，使得所述充电电流和所述旁路电流都流过所述输入侧晶体管，其中，所述电流镜电路对所述充电电流和所述旁路电流的总和求平均，并且生成所述第一电流；并且所述比较电路包括：抵消电流源，所述抵消电流源生成与所述旁路电流相对应的抵消电流，使得所述比较电路比较所述第一电流和所述第二电流与所述抵消电流的总和。

优选地，所述第一电容包括第三电容和第四电容，所述充电开关包括将所述第一恒定电压提供给所述第三电容的第一充电开关和将所述第一恒定电压提供给所述第四电容的第二充电开关，并且所述放电开关包括将所述第一参考电压提供给所述第三电容的第一放电开关和将所述第一参考电压提供给所述第四电容的第二放电开关；所述第一充电和放电开关交替地在所述充电电流流入所述第三电容的第一充电时段内提供第一恒定电压和在第一放电时段内提供所述第一参考电压；并且所述第二充电和放电开关交替地在所述充电电流流入所述第四电容中的第二充电时段内提供所述第一恒定电压和在第二放电时段内提供所述第一参考电压，其中，所述第二充电时段在所述第一放电时段之内。

根据本发明的另一方面，提供了一种半导体集成电路，包括：电路系统，所述电路系统包括确定所述电路系统的RC时间常数的电路电容和电路电阻、以及校准电路，所述校准电路包括：开关电容器，所述开关电容器包括：第一电容、将第一恒定电压提供给所述第一电容的充电开关、以及提供第一参考电压的放电开关，其中：所述开关电容器被提供有采样时钟，所述采样时钟具有采样频率使得在所述采样时钟的每个周期中，所述充电和放电开关交替地在充电电流流入所述第一电容中的充电时段内提供所述第一恒定电压和在放电时段内提供所述第一参考电压，使得所述第一电容在所述充电时段期间被有效地充电至所述第一恒定电压，并且在所述放电时段期间被有效地放电至所述第一参考电压；求平均电路，所述求平均电路对所述充电电流求平均，以生成第一电流；第一电阻，第二恒定电压被提供给所述第一电阻，使得第二电流流动；以及比较电路，所述比较电路比较所述第一电流和所述第二电流，以生成比较结果；以及调节电路，所述调节电路根据所述比较结果来调节校准值，所述校准值是所述第一电阻和所述第一电容中的一个的值，所述调节电路进一步调节电路值，当所述校准值是所述第一电阻的值时，所述电路值是所述电路电阻的值，并且当所述校准值是所述第一电容的值时，所述电路值是所述电路电容的值，使得所述校准值和所述电路值之间的比率保持恒定。

优选地，所述电路电容和所述第一电容同时被形成在所述半导体集成电路的芯片上，并且所述电路电阻和所述第一电阻同时被形成在所述芯片上。

优选地，所述求平均电路包括生成恒定旁路电流的旁路电流源，所述旁路电流旁路所述开关电容器，使得所述充电电流和所述旁路电流都流过所述输入侧晶体管，其中，所述电流镜电路对所述充电电流和所述旁路电流的总和求平均，并且生成所述第一电流；以及所述比较电路包括抵消电流源，所述抵消电流源生成与所述旁路电流相对应的抵消电流，使得所述比较电路比较所述第一电流和所述第二电流与所述抵消电流的总和。

优选地，所述第一电容包括第三电容和第四电容，所述充电开关包括将所述第一恒定电压提供给所述第三电容的第一充电开关和将所述第一恒定电压提供给所述第四电容的第二充电开关，所述放电开关包括将所述第一参考电压提供给所述第三电容的第一放电开关和将所述第一参考电压提供给所述第四电容的第二放电开关；所述第一充电和放电开关交替地在所述充电电流流入所述第三电容中的第一充电时段内提供所述第一恒定电压和在第一放电时段内提供所述第一参考电压；以及所述第二充电和放电开关交替地在所述充电电流流入所述第四电容中的第二充电时段内提供所述第一恒定电压和在第二放电时段内提供所述第一参考电压，其中，所述第二充电时段在所述第一放电时段之内。

[有益效果]

因此，本公开的示例性目的在于提供可以作出适当比较而不受采样时钟的不平衡占空比影响的校准电路和校准方法。本公开的另一个示例性目的在于提供一种包括电路系统的半导体集成电路，该电路系统包括确定RC时间常数的电容和电阻以及校准电路。

根据示例性实施例，在采样时钟的每个周期内，开关电容器的第一电容在充电时段期间被有效地充电至第一恒定电压，并且在放电时段期间被有效地放电至第一参考电压。因此，电容值或电阻值可以被校准为精确值，而不需要具有精确占空比的采样时钟。结果，可以实现稳定特性，诸如独立于制造过程的变化的半导体集成电路中的电路系统的滤波器特性。

附图说明

图1示出根据本发明的RC校准电路的原理；

图2是根据本发明的第一实施例的RC校准电路的电路图；

图3是图2中所示的RC校准电路中的校准电阻的特定电路图；

图4示出在第一实施例中使用的时钟的波形；

图5是产生在第一实施例中使用的时钟的电路的电路图；

图6是根据本发明的第二实施例的RC校准电路的电路图；

图7是根据本发明的第三实施例的RC校准电路的电路图；

图8是第一常规技术中的RC校准电路的电路图；

图9是图8中所示的RC校准电路的特定电路图；

图10是第二常规技术中的RC校准电路的电路图；

图11A至图11C是用于描述第一常规技术中的问题的图示；

图12A和图12B是用于描述第一和第二常规技术中的RC校准电路中的充电和放电的图示；以及

图13A和图13B是用于描述本发明中的RC校准电路中的充电和放电的图示。

[参考数字]

Rx1、Rx1a、Rx1b、Rx2 电阻

Rref1、Rref2、Rref3 参考电阻

Cx1 可变电容

Cs1、C1a11~C1an、C1b11~C1bn 固定电容

OP1、OP2 运算放大器

CP1 比较器

Vref0、Vref_base、Vref_c、Vref_r 参考电压

具体实施方式

图1示出根据本公开的RC校准电路的原理。运算放大器OP1包括被配置成接收参考电压Vref_c的非反相输入端和连接至输出端子的反相输入端子。运算放大器OP2包括被配置成接收参考电压Vref_r的非反相输入端子和连接至输出端子的反相输入端子。在示例性校准电路中，Vref_c可以等于Vref_r。校准电阻Rx1由包括开关SW1和SW2以及可变电容Cx1的开关电容器实现。分别用采样时钟φ1和φ2互补地接通和断开开关SW1和SW2。还示出参考电阻Rref1、低通滤波器LPF1、以及比较器CP1。

运算放大器OP1的输出端子被控制为处于参考电压Vref_c。因此，要被校准的电阻Rx1中的可变电容Cx1朝向电压Vref_c被充电。并且，从在可变电容Cx1中充入的电荷Q得到的电流被镜像至电流Ic1’。电流Ic1’被输入到低通滤波器LPF1，并且从低通滤波器LPF1流过来的电流Ic1被提供给比较器CP1的非反相输入端子。

类似地，运算放大器OP2的输出端子被控制为处于参考电压Vref_r。因此，电流Ir1流过参考电阻Rref1。从电流Ir1镜像的电流在比较器CP1的反相输入端中流动，该电流等于图1中所示的示例性校准电路中的电流Ir1。可变电容Cx1的值由比较器CP1的输出信号控制，使得低通滤波器LPF1的输出电流Ic1和电流Ir1相同。从而，要被校准的电阻Rx1的电阻值被控制，使得Rx1=Rref1。以此方式，确定可变电容Cx1的电容值。

在根据本公开的各种示例性校准电路中，在要被校准的电阻Rx1中的可变电容Cx1中充入的电荷Q等于Vref_c·Cx1。在充电到电荷Q完成之后，在可变电容Cx1中没有电荷被过度充入。使用具有相反相位和相同采样频率fs的采样时钟φ1和φ2对可变电容Cx1充电和放电。

当在采样时钟φ1和φ2的每个周期内完成充电和放电时，在每个周期期间充入的电荷Q的量恒定并且不受采样时钟φ1和φ2的不平衡占空比影响。在1/fs的周期内执行充电。当通过使用低通滤波器LPF1积分电荷Q的流时，可以准确地生成取决于1/(Cx1·fs)的电流Ic1。

类似地，通过将参考电压Vref_r施加至参考电阻Rref1来生成电流Ir1。通过控制电流Ir1使得电流Ic1和Ir1相同，可以找到1/(Cx1·fs)=Rref1=常数的点。结果，可以使用独立于制造过程的稳定RC常数和采样时钟的占空比来形成稳定RC滤波器。

在实际电路系统中，在形成了根据本公开的校准电路的相同半导体集成电路芯片上形成RC滤波器。可以使用校准电路中的校准结果来实现实际电路系统中的RC滤波器的期望特性。

即，例如，校准电路的可变电容Cx1和RC滤波器的可变电容被形成在相同的半导体集成电路芯片上。RC滤波器的可变电容可以具有与校准电路的可变电容Cx1的电容值相同的电容值，或者具有与校准电路的可变电容Cx1的电容值具有期望比率的电容值。当校准电路的可变电容Cx1被校准为具有关系1/(Cx1·fs)=Rx1时，Rc滤波器的可变电容也被校准为具有期望值。

图1示出了一种配置，其中通过调节电阻Rx1中的可变电容Cx1来调节RC时间常数，以便具有目标电容值。可替换地，可以在调节时间常数时使用可变电阻。即，可变电容Cx1可以用固定电容代替，并且参考电阻Rref1可以用可变电阻（要被校准的电阻）代替。可以使用比较器CP1的输出信号来控制可变电阻的电阻值，并且电阻值被调节以便具有目标电阻值。

<第一实施例>

第一示例性校准电路包括要被校准的可变电阻Rx1和参考电阻Rref1。可变电阻Rx1被构造为包括可变电容Cx1的开关电容器。可变电阻Rx1被提供用于生成波动电流。参考电阻Rref1被提供用于生成DC电流。第一示例性校准电路还包括被配置成产生参考电压Vref_c和Vref_r的参考电压生成单元，所述参考电压Vref_c和Vref_r分别被用作用于波动电流和DC电流的量的参考。第一示例性校准电路进一步包括被配置成对波动电流求平均的滤波器、以及比较器。

通过使用具有采样频率fs的采样时钟φ1和φ2对校准电阻Rx1中的可变电容Cx1重复地充电来生成波动电流。由参考电压Vref_c来确定在采样时钟的每个周期期间充入的电荷量。通过将参考电压Vref_r施加至参考电阻Rref1来生成DC电流。波动电流通过低通滤波器被积分或被求平均，并且被转换为检测电压Vc。通过比较器将检测电压Vc与从DC电流转换的电压进行比较。比较的结果被反馈用于调节可变电容Cx1。

将可变电容Cx1充电至参考电压Vref_c所需的电荷Q是Cx1·Vref_c。如果在具有fs的频率的采样时钟的每个周期中，可变电容Cx1被完全充电至参考电压Vref_c并且被完全放电至0V，则生成平均值为Q·fs=Vref_c·(Cx1·fs)的波动电流。

在此，为了准确地生成电流Vref_c·(Cx1·fs)，在采样时钟的每个周期中，在充电和放电阶段必须分别使可变电容Cx1完全充电和完全放电。即，可变电容Cx1的时间常数相对于由1/fs确定的周期时间必须充分小。例如，可以通过简单低通滤波器来实现滤波器。滤波器不要求高精确度。

类似地，当在参考电阻Rref1的端子之间提供电压Vref_r时，经过其的DC电流是Vref_r/Rref1。当该DC电流和上述平均电流被比较并且找到它们相同的点时，

Vref_c·(C1·fs)=Vref_r/Rref1。

如果例如，Vref_c=Vref_f，

则Rref1·C1·fs=1。

因此，RC时间常数可以与采样频率fs匹配。可以在电流的值之间或从电流生成的电压的值之间进行比较。

在半导体集成电路芯片的电路系统中实际使用的滤波器的RC时间常数可以与也集成在相同半导体集成电路芯片中的校准电路中的校准一起被同时校准。例如，具有与在校准电路中使用的电阻和可变电容相同的值或物理尺寸的电阻和可变电容可以被用于构造在电路系统中实际使用的滤波器。构造滤波器的可变电容可以被设置成具有与通过校准确定的校准电路中的可变电容Cx1相同的值。在该情况下，滤波器的时间常数可以被校准为1/fs。

可替换地，构造滤波器的电阻和可变电容的值或物理尺寸可以被设置为具有对校准电路中的电阻和可变电容的值或物理尺寸的任意比率。例如，当实际用于构造半导体集成电路芯片中的电路系统中的滤波器（不同于图1中所示的低通滤波器LPF1）的电阻和电容的值分别是R’和C’，并且在校准电路（图1中所示的Rref1和Cx1）中使用的电阻和电容的值分别是R和C时，它可以被设置为R'=αR、C'=βC。

而且，可替换地，它可以被设置为Vref_c=γVref_r，或者校准可以被作出为Ic1=ζIr1，其中，α、β、γ和ζ是指示比率的系数。在那些情况下，可以将滤波器的RC时间常数校准为具有对1/fs的任意比率的值。换句话说，校准电路的采样时钟不必须具有与滤波器的截止频率相同的频率。例如，可以使用具有为fs的采样频率的采样时钟容易地校准被配置成去除为高于尼奎斯特（Nyquist）频率fs/2的频率的信号的低通滤波器的RC时间常数，其中，尼奎斯特频率fs/2在射频通信中被广泛地使用。

根据本公开，图2示出根据本公开的根据第一示例性校准电路的RC校准电路。电流源I1、PMOS晶体管MP1至MP3、NMOS晶体管MN1至MN5、以及电阻Ra构成了生成固定参考电压Vref_base、Vref_c和Vref_r的电路系统。电流源I1的电流被镜像至流过晶体管MP2和MN1的电流I2，并且还被镜像至流过晶体管MP3和MN3的电流I3。而且，流过晶体管MN1的电流I2被镜像至流过晶体管MN2的电流I4。

通过将电流I3从晶体管MN3提供给电阻Ra来生成参考电压Vref_base。因为晶体管MN4和MN5的栅极共同连接晶体管MN3的栅极，所以分别在晶体管MN4和MN5的源极处生成与参考电压Vref_base相对应的参考电压Vref_c和Vref_r。

晶体管MN2生成要被提供的电流I4以使包括晶体管MP4和MP5的电流镜电路能够稳定地操作。因为要被校准的电阻Rx1是开关电容器，所以不连续地执行电阻Rx1的充电。即，从晶体管MP4流入电阻Rx1的电流是具有锯齿波形的波动电流。如果流过晶体管MP4的电流是不连续的，则不执行包括晶体管MP4和MP5的电流镜电路的稳定操作。

为了解决该问题，晶体管MN2被部署成从晶体管MP4引出（draw）恒定DC电流I4。为了引起用于抵消DC电流I4的电流I4’流过晶体管MP5，电阻R2并行地连接至参考电阻Rref1。

图2中所示的要被校准的电阻Rx1具有与图1中所示的开关电容器Rx1相同的构造。即，电阻Rx1包括可变电容Cx1、用采样时钟φ1接通和断开的开关SW1、以及用采样时钟φ2接通和断开的开关SW2。电阻Rx1被连接在晶体管MN4的源极和地之间。参考电阻Rref1被连接在晶体管MN5的源极和地之间。

包括流入开关电容器Rx1的波动电流和流过晶体管MN2的DC电流I4的电流Ic11流过晶体管MP4。电流镜电路镜像电流Ic11，以生成流过晶体管MP5的电流Ic12。晶体管MP5和MN5以及倒相器INV1构成与图1中所示的比较器CP1相对应的比较器。

比较器CP1比较电流Ic12与流过参考电阻Rref1的电流Ir1和流过电阻R2的电流I4’的总和。换句话说，因为电流I4’抵消流过晶体管MN2的电流I4，所以比较器CP1比较流入开关电容器Rx1中的电流与流过参考电阻Rref1的电流。

当Ic12<Ir1+I4’时，晶体管MP5和MN5之间的公共连接节点处的检测电压Vc处于L电平；当Ic12>Ir1+I4’时，检测电压Vc处于H电平。检测电压Vc通过倒相器INV1被反相，并且获得控制信号（标记）。即，晶体管MP5和MN5之间的公共连接节点充当感测节点，并且倒相器INV1充当感测放大器。

当完成比较时，通过控制信号来改变要被校准的电阻Rx1中的可变电容Cx1的值。在可变电容Cx1的值改变之后，重复比较操作，并且对可变电容Cx1的值的搜索继续。在此，选择电流镜电路的磁镜比，使得当流入开关电容器Rx1的电流等于流过参考电阻Rref1的电流时，电流Ic12变得等于电流Ir1+I4’。因此，当找到Ic12=Ir1+I4’的状态时，确定满足条件1/(Cx1·fs)=Rref1的可变电容Cx1的电容值。

PMOS晶体管MP6的栅极电容和电阻Rd构成低通滤波器LPF1。由给可变电容Cx1（参见图1）充电的电荷Q生成的非连续电流Ic11通过低通滤波器LPF1变为相同电平并且被镜像至流过晶体管MP5的DC电流Ic12。注意，要求可变电容Cx1的值的比较和改变的重复周期充分地长于该低通滤波器LPF1的时间常数。

图3示出要被校准的电阻Rx1的示例性配置。用互补操作的两个电阻Rx1a和Rx1b来构成电阻Rx1。电阻Rx1a包括n个固定电容Cx1a1至Cx1an，它们串联连接至作为电容选择开关操作的相应NMOS晶体管MN11a1至MN11an。电阻Rx1a进一步包括作为充电开关操作的NMOS晶体管MN12a和作为放电开关操作的NMOS晶体管MN13a。NMOS晶体管MN12a和MN13a分别用采样时钟φ1和φ2接通和断开。

电阻Rx1b包括n个固定电容Cx1b1至Cx1bn，它们串联连接至作为电容选择开关操作的相应NMOS晶体管NM11b1至MN11bn。电阻Rx1b进一步包括作为充电开关操作的NMOS晶体管MN12b、以及作为放电开关操作的NMOS晶体管MN13b。NMOS晶体管MN12b和MN13b分别用采样时钟φ1和φ2接通和断开。

如上所述，固定电容Cx1a1至Cx1an以及Cx1b1至Cx1bn被互补地充电和放电。其目标在于增加电荷Q被充入以及电流Ic11流入电阻Rx1期间的相位。由此，抑制由波动电流Ic11导致的电压的变化。根据比较结果（倒相器INV1的输出逻辑）由控制信号S11至S1n共同控制电阻Rx1a和Rx1b中的选择开关。由此，选择固定电容Cx1a1至Cx1an以及Cx1b1至Cx1bn中的连接的数量、以及电容Cx1a和Cx1b的值。

互补地执行要被校准的电阻Rx1的采样、或充电和放电。因此，在采样时钟φ1和φ2的每个周期内对要被校准的电阻Rx1采样两次，即，充电和放电，同时使电阻Rx1的阻抗保持相同。换句话说，用相等采样频率2·fs执行采样。结果，通过给校准电阻Rx1充电生成的电流增加至Ic11=2·Cx1·Vref_c·fs。

采样时钟φ1和φ2可以优选地被生成使得它们的充电和放电相位不相互重叠，如图4中所示。即，这是因为，如果在采样时钟φ1和φ2的转换中存在同时执行充电和放电的时间段，则不能适当地生成电荷Q。

具体是，通过图5中所示的配置，例如，可以生成采样时钟φ1和φ2。在图5中，“与非”（NAND）电路与非1和与非2形成被配置成延迟具有采样频率fs的采样时钟的延迟电路DL，“与”（AND）电路“与”输出采样时钟φ1，并且“或非”（NOR）电路“或非”输出采样时钟φ2。

如先前所述，当开关电容器被提供为校准可变电阻的值的参考时，每个固定电容Cx1a1至Cx1an以及Cx1b1至Cx1bn都可以是单个固定电容。

为了增强理解，以下使用各种元件的特定值来描述图2中所示的校准电路。即，例如，磁镜比是MP1:MP2:MP3=1:1:1，MP4:MP5=2:1，MN1:MN2=1:4，以及MN3:MN4:MN5=1:4:4。晶体管MP6的电容是1.6pF，电阻Rd是5kΩ，参考电阻Rref1是2500Ω，电阻R2是2500Ω，电阻Ra是5kΩ，以及采样频率fs是100MHz。

100μA的电流I1被镜像为流过晶体管MP1至MP3的100μA的电流I2和I3。用晶体管MN1和MN2构造的电流镜电路进一步将电流I2镜像为400μA的电流I4。从晶体管MN4和要被校准的电阻Rx1之间的节点引出电流I4。

电阻Ra生成I3×Ra=500mV的参考电压Vref_base。因此，晶体管MN3的栅电压是500mV+Vth_MN3（Vth_MN3是晶体管MN3的阈值）。晶体管MN4的栅极共同连接晶体管MN3的栅极。而且，这些晶体管的尺寸被选择为对应于相应晶体管中的流动电流的量。因此，在晶体管MN4的源极处生成等于参考电压Vref_base的参考电压Vref_c。类似地，当建立Ic12=Ir1+I4’的状态时，在晶体管MN5的源极处生成等于参考电压Vref_base的参考电压Vref_r。

在开关SW1和SW2切换开始之前，即，在电阻Rx1中的可变电容Cx1的充电和放电开始之前，没有电流流入开关电容器Rx1。因此，仅电流I4流过晶体管MP4。而且，因为磁镜比是MP4:Mp5=2:1，所以电流Ic12=400mA×1/2=200μA流过晶体管MP5、MN5，并且流过相互并联连接的电阻Rref1和R2。因此，在晶体管MN5的源极处生成低于参考电压Vref_base的电压200μA×1250Ω=250mV。结果，检测电压Vc变为L电平。

然后，提供参考电压Vref_c=500mV以给校准电阻Rx1中的可变电容Cx1充电的开关SW1和给可变电容Cx1提供0V的接地电压的开关SW2在fs=100MHz处开始操作。假设可变电容Cx1具有图3中所示的配置，并且可以通过控制信号S11至S1n在3.5pF和4.5pF之间100步中切换电容值。

首先，Cx1被设置为3.5pF。电阻Rx1a中的电容Cx1a和Cx1b在1/fs=10ns内被充电两次，并且因此Ic11=400μA+350μA流过晶体管MP4。该电流通过低通滤波器LPF1被求平均并且被镜像至Ic12=200μA+175μA。电流Ic12流入晶体管MP5和MN5之间的节点。因此，在晶体管MN5的源极处生成低于Vref_base的电压Rref1//R2×Ic12=1250Ω×375μA=468.75mV。在此，“Rref1//R2”指定了包括相互并联连接的参考电阻Rref1和电阻R2的电阻。结果，检测电压Vc保持在L电平。

在电流Ic11被充分稳定之后，优选感测检测电压Vc。即，在比为5kΩ×1.6pF=8ns的低通滤波器LPF1的时间常数充分更长的稳定时段之后，优选地感测Vc。例如，在约80ns之后，可以感测Vc。

在该示例性校准电路中，可变电容Cx1最多为4.5pF。因为时钟φ1和φ2是100MHz，所以在充电时段内，即，1/2周期=5ns，必须给电容充电。而且，考虑占空比和电容的变化，优选将充电路径的阻抗设置为具有例如3ns或更少的时间常数。即，充电路径的电阻应当优选小于约667Ω。

然而，实际上，当时间常数等于充电时段时，电容仅被充电至参考电压的63%。因此，优选将充电路径的时间常数设置为小于充电时段的10%。因此，包括开关SW1的接通电阻的充电路径的阻抗可以被设置为66.7Ω或更少。

实际上，通过使用集成在半导体集成电路中的MOS晶体管，可以容易地实现具有小于该值的接通电阻的开关SW1。因此，根据该示例性校准电路的校准电路的可行性高。

图12A、图12B和图13A、图13B分别示出当时钟的占空比改变时，在常规技术中和根据本公开的示例性校准电路中的电容的充电和放电。

图12A和12B分别示出当时钟的占空比为5:5和6:4时的图10中所示的常规技术。在每个图中，示出用于控制充电和在电容中被充入的电荷量的时钟。具体是，在充电时段期间同时时钟处于H电平，电容被充电，并且电容中的电荷增加。另一方面，在放电时段期间同时时钟处于L电平，电容被放电，并且电容中的电荷减少。

在常规技术中，因为在充电中使用恒定电流源，所以如果占空比改变，则在充电时段期间充入的电荷量改变。即，如果占空比从5:5改变为6:4并且充电时段延长，则过度充电发生，并且电荷量增加。虽然未示出，但是如果充电时间缩短，则充电变得不充分并且电荷量减少。

相反，在图1中所示的示例性校准电路中，首先，在充电时段期间恒定电压Vref_c被提供给电容，并且第二，充电路径的时间常数被设置为充分短于充电时段。因此，在短于充电时段的时段内，电容被充电至由参考电压Vref_c和电容的值确定的目标充电量，并且没有过度充电发生。因此，与时钟的占空比无关地确定时钟的每个周期期间的充电量，并且可以实现准确校准。

当一个估计周期完成并且在标记中不发生改变时，控制信号S11至S1n改变，并且进行估计的下一个周期。在示例性校准电路中，控制信号在每个估计周期中递增，并且电容Cx1的电容值线性地增加。当标记从H电平移动到L电平时，确定Rref1·Cx1·fs=常数值处的RC值。

通过顺序估计，Ic11从400μA+350μA增加至400μA+360μA、400μA+370μA，...。当Cx1增加至4pF时，Ic11增加至400μA+400μA，并且晶体管MN5和参考电阻Rref1之间的节点处的电压增加至Rref1//R2×Ic12=1250Ω×400μA=500mV。即，电流Ic12与电流Ir1+I4’匹配，并且晶体管MN5和参考电阻Rref1之间的节点处的电压变得等于参考电压Vref_base。当可变电阻Cx1的电容值进一步增加时，电流Ic12超过电流Ir1+I4’，并且检测电压Vc移动至H电平。结果，标记移动至L电平，并且完成比较估计。

在上述示例性校准电路中，当RC常数变为Rref1×Cx1=2500Ω×4pF=10ns，或者对应频率fp=1/(2πRref1·Cx1)变为15.9MHz时，标记反相。即使由于半导体集成电路的制造过程的变化而导致参考电阻Rref1和可变电容Cx1a和Cx1b的值变化，示例性校准电路也可以校准，使得Rref1×Cx1×fs=常数。即，示例性校准电路可以实现不受过程的变化影响的校准。

另外，因为形成在半导体集成电路的电路系统中实际使用的诸如滤波器的各种组件的电阻和电容被部署在部署形成校准电路的参考电阻Rref1和可变电容Cx1的相同半导体芯片中。因此，形成在电路系统中使用的组件的电阻和电容受到与参考电阻Rref1和可变电容Cx1共同的处理变化影响。因此，基于由校准电路执行的校准的结果的调节避免了电路系统中的组件的RC时间常数受到过程变化的影响。

<第二示例性实施例>

图6示出根据本公开的第二示例性校准电路。参考电压Vref_c被输入到运算放大器OP1的反相输入端子。运算放大器OP1的输出端子连接到PMOS晶体管MP21的栅极。晶体管MP21的漏极中的电压被输入到非反相输入端子，并且因此非反相输入端子被控制以便处于参考电压Vref_c。

晶体管MP21的源极被连接到包括晶体管MP22和MP23的电流镜电路。电流镜电路进一步包括配置有电容Cd和电阻Rd的低通滤波器LPF1。晶体管MP23的漏极被连接到参考电阻Rref1和比较器CP1的非反相输入端子。参考电压Vref_r被输入到比较器CP1的反相输入端子。提供生成DC电流的电阻R1，以确保运算放大器OP1的稳定操作，如在图2中所示的晶体管MN2的情况。为了抵消由电阻R1生成的DC电流，电阻R2并联连接到参考电阻Rref1，如第一示例性校准电路的情况。

在第二实施例中，电流I5流过晶体管MP21和MP22，其中，电流I5是通过将参考电压Vref_c提供给电阻R1生成的DC电流Ires和通过使用参考电压Vref_c给校准电阻Rx1中的可变电容Cx1充电生成的波动电流Icap的总和。电流I5被积分并且由低通滤波器LPF1求平均，并且生成流过晶体管MP23的电流I6=K(Ires+Icap_integ)。在此，Icap_integ表示Icap被积分的电流，并且K表示晶体管MP22和MP23之间的磁镜比。电流I16流过参考电阻Rref1和电阻R2。

通过比较电流I6与流过参考电阻Rref1和电阻R2的电流的总和来确定检测电压Vc。通过比较器CP1来比较检测电压Vc与参考电压Vref_r。即，在第二示例性校准电路中，比较器CP1被用作感测放大器。取决于比较的结果，电阻Rx1中的可变电容Cx1的电容值被改变。

<第三实施例>

图7示出根据本公开的第三示例性校准电路。在与图6中的相同元件中使用相同参考数字。参考电压Vref0被输入到运算放大器OP2的反相输入端子。运算放大器OP2的输出端子连接到PMOS晶体管MP24的栅极。晶体管MP24的漏极中的电压被输入到运算放大器OP2的非反相输入端子，并且因此非反相输入端子被控制以便处于参考电压Vref0处。

通过将参考电压Vref0施加至参考电阻Rref0生成的DC电流I7通过包括PMOS晶体管MP25和MP26的电流镜电路被镜像。镜像电流I8流过晶体管MP26和MN21。NMOS晶体管MN21与NMOS晶体管MN22形成另一个电流镜电路。在第三示例性校准电路中，连接到运算放大器OP1的非反相输入端子的晶体管MN22对应于第二示例性校准电路中的电阻R1。

NMOS晶体管MN21与晶体管MN23和MN24进一步形成电流镜电路。在第二示例性校准电路中，晶体管MN23和MN24分别对应于参考电阻Rref1和电阻R2。与晶体管MP22形成电流镜电路的晶体管MP23的漏极连接到晶体管MN23和MN24的漏极。

倒相器INV2识别晶体管MN23和MP23的漏极之间的节点处的检测电压Vc是H电平还是L电平。倒相器INV2的输出被用于调节要被校准的电阻Rx1中的可变电容Cx1，如第二示例性校准电路的情况。

第二实施例（图6）和第三实施例（图7）与第一实施例（图1、图2）的不同之处在于低通滤波器中的电阻Rd的位置。在第一实施例中，电阻Rd被连接在晶体管MP5和MP4的共同连接的栅极和晶体管MP4的漏极之间。相反地，在第二和第三实施例中，电阻Rd被部署在晶体管MP22的栅极和晶体管MP23的栅极之间。

Claims

1.一种校准电路，包括：

开关电容器，所述开关电容器包括第一电容、将第一恒定电压提供给所述第一电容的充电开关、以及将第一参考电压提供给所述第一电容的放电开关，其中：

所述开关电容器被提供有采样时钟，所述采样时钟具有采样频率使得在所述采样时钟的每个周期内，所述充电开关和放电开关交替地在充电电流流入所述第一电容的充电时段内提供所述第一恒定电压和在放电时段内提供所述第一参考电压，使得所述第一电容在所述充电时段期间被有效地充电至所述第一恒定电压，并且在所述放电时段期间被有效地放电至所述第一参考电压；

求平均电路，所述求平均电路对所述充电电流求平均，以生成第一电流；

第一电阻，第二恒定电压被提供给所述第一电阻，使得第二电流流动；以及

比较电路，所述比较电路比较所述第一电流和所述第二电流，以生成比较结果；以及

调节电路，所述调节电路根据所述比较结果来调节所述第一电阻和所述第一电容中的一个的值。

2.根据权利要求1所述的校准电路，其中，所述调节电路调节使得所述第一电流和所述第二电流之间的差减小。

3.根据权利要求1所述的校准电路，其中：

所述求平均电路包括电流镜电路，所述电流镜电路包括：输入侧晶体管，所述充电电流流过所述输入侧晶体管；输出侧晶体管，所述输出侧晶体管具有与所述输入侧晶体管的源极共同连接的源极；以及低通滤波器，所述低通滤波器将滤波后的栅电压提供给所述输出侧晶体管的栅极，使得所述输出侧晶体管生成所述第一电流，其中，所述低通滤波器包括在第二参考电压和所述输出侧晶体管的所述栅极之间连接的第二电容以及在以下之一之间连接的第二电阻：

（i）与所述输出侧晶体管的所述栅极共同连接的所述输入侧晶体管的栅极和所述输入侧晶体管的漏极；以及

（ii）所述输出侧晶体管的所述栅极和与所述输入侧晶体管的漏极共同连接的所述输入侧晶体管的栅极。

4.根据权利要求3所述的校准电路，其中：

所述求平均电路包括：生成恒定旁路电流的旁路电流源，所述旁路电流旁路所述开关电容器，使得所述充电电流和所述旁路电流都流过所述输入侧晶体管，其中，所述电流镜电路对所述充电电流和所述旁路电流的总和求平均，并且生成所述第一电流；并且

所述比较电路包括：抵消电流源，所述抵消电流源生成与所述旁路电流相对应的抵消电流，使得所述比较电路比较所述第一电流和所述第二电流与所述抵消电流的总和。

5.根据权利要求1至权利要求4所述的校准电路，其中：

所述第一电容包括第三电容和第四电容，所述充电开关包括将所述第一恒定电压提供给所述第三电容的第一充电开关和将所述第一恒定电压提供给所述第四电容的第二充电开关，并且所述放电开关包括将所述第一参考电压提供给所述第三电容的第一放电开关和将所述第一参考电压提供给所述第四电容的第二放电开关；

所述第一充电和放电开关交替地在所述充电电流流入所述第三电容的第一充电时段内提供第一恒定电压和在第一放电时段内提供所述第一参考电压；并且

所述第二充电和放电开关交替地在所述充电电流流入所述第四电容中的第二充电时段内提供所述第一恒定电压和在第二放电时段内提供所述第一参考电压，其中，所述第二充电时段在所述第一放电时段之内。

6.一种半导体集成电路，包括：

电路系统，所述电路系统包括确定所述电路系统的RC时间常数的电路电容和电路电阻、以及校准电路，所述校准电路包括：

开关电容器，所述开关电容器包括：第一电容、将第一恒定电压提供给所述第一电容的充电开关、以及提供第一参考电压的放电开关，其中：

所述开关电容器被提供有采样时钟，所述采样时钟具有采样频率使得在所述采样时钟的每个周期中，所述充电和放电开关交替地在充电电流流入所述第一电容中的充电时段内提供所述第一恒定电压和在放电时段内提供所述第一参考电压，使得所述第一电容在所述充电时段期间被有效地充电至所述第一恒定电压，并且在所述放电时段期间被有效地放电至所述第一参考电压；

调节电路，所述调节电路根据所述比较结果来调节校准值，所述校准值是所述第一电阻和所述第一电容中的一个的值，所述调节电路进一步调节电路值，当所述校准值是所述第一电阻的值时，所述电路值是所述电路电阻的值，并且当所述校准值是所述第一电容的值时，所述电路值是所述电路电容的值，使得所述校准值和所述电路值之间的比率保持恒定。

7.根据权利要求6所述的半导体集成电路，其中，所述调节电路调节使得所述第一电流和所述第二电流之间的差减小。

8.根据权利要求6所述的半导体集成电路，其中，所述电路电容和所述第一电容同时被形成在所述半导体集成电路的芯片上，并且所述电路电阻和所述第一电阻同时被形成在所述芯片上。

9.根据权利要求6所述的半导体集成电路，其中：

10.根据权利要求9所述的半导体集成电路，其中：

所述求平均电路包括生成恒定旁路电流的旁路电流源，所述旁路电流旁路所述开关电容器，使得所述充电电流和所述旁路电流都流过所述输入侧晶体管，其中，所述电流镜电路对所述充电电流和所述旁路电流的总和求平均，并且生成所述第一电流；以及

所述比较电路包括抵消电流源，所述抵消电流源生成与所述旁路电流相对应的抵消电流，使得所述比较电路比较所述第一电流和所述第二电流与所述抵消电流的总和。

11.根据权利要求6至权利要求10所述的半导体集成电路，其中：

所述第一电容包括第三电容和第四电容，所述充电开关包括将所述第一恒定电压提供给所述第三电容的第一充电开关和将所述第一恒定电压提供给所述第四电容的第二充电开关，所述放电开关包括将所述第一参考电压提供给所述第三电容的第一放电开关和将所述第一参考电压提供给所述第四电容的第二放电开关；

所述第一充电和放电开关交替地在所述充电电流流入所述第三电容中的第一充电时段内提供所述第一恒定电压和在第一放电时段内提供所述第一参考电压；以及