CN112735865B - 一种片式阻容器及其制备方法 - Google Patents

一种片式阻容器及其制备方法 Download PDF

Info

Publication number
CN112735865B
CN112735865B CN202011511739.0A CN202011511739A CN112735865B CN 112735865 B CN112735865 B CN 112735865B CN 202011511739 A CN202011511739 A CN 202011511739A CN 112735865 B CN112735865 B CN 112735865B
Authority
CN
China
Prior art keywords
resistor
preparing
capacitor
substrate
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011511739.0A
Other languages
English (en)
Other versions
CN112735865A (zh
Inventor
王丹琴
陈传庆
陈思纤
何创创
庞锦标
苟庭刚
杨俊�
畅玢
查远华
曹文苑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Zhenhua Group Yunke Electronics Co Ltd
Original Assignee
China Zhenhua Group Yunke Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Zhenhua Group Yunke Electronics Co Ltd filed Critical China Zhenhua Group Yunke Electronics Co Ltd
Priority to CN202011511739.0A priority Critical patent/CN112735865B/zh
Publication of CN112735865A publication Critical patent/CN112735865A/zh
Application granted granted Critical
Publication of CN112735865B publication Critical patent/CN112735865B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G17/00Structural combinations of capacitors or other devices covered by at least two different main groups of this subclass with other electric elements, not covered by this subclass, e.g. RC combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明公开了一种片式阻容器及其制备方法,制备时将陶瓷介质瓷粉与烧结助剂按照常规的流延料制备方法制备得到生瓷膜片,经过丝网印刷、叠层与等静压,经过切割、排胶与烧结得到内埋MLCC结构电容的基板;经过表电极、背电极、电阻体、包封玻璃及一次裂片后,制备成条状,将电容引出端电极裸露在外面;端面金属化、二次裂片及电镀:经过端面金属化、二次裂片及电镀之后,得到所述片式阻容器。通过MLCC工艺制备成50mm×60mm的内埋MLCC结构电容的基板,采用厚膜印刷工艺在该基板上制备片式电阻,最后经裂片、端涂、电镀工序后制备成阻容器,可显著缩小产品厚度尺寸近50%,且击穿电压可靠性指标同比提升67%以上,有利于电子元件微型化、高可靠的发展要求,为集成电路组装密度的进一步提高提供助益,且适用于微组装工艺。

Description

一种片式阻容器及其制备方法
技术领域
本发明涉及电子器件技术领域,更具体地说是指一种片式阻容器及其制备方法。
背景技术
片式电阻器作为常用的一种片式化元器件,具有分压、分流及线路保护等作用,MLCC(Multi-layer Ceramic Capacitor)拥有容量大、体积小、内部电感低、绝缘电阻高、漏电流小、介质损耗低等优点,在旁路滤波、隔直通交、耦合等电路中有广泛应用,成为近几年发展最快的一种片式化元件,市场需求以年均15%~20%的速度增长。
阻容器是MLCC电容器并联一个电阻而形成的一种新型电子元件,通常具有滤波、移相、降压等作用,在旁路电路、降压电路以及耦合电路中重要应用,尤其是在高压瞬时脉冲电路中应用广泛。传统的制备方法是在一个片式电阻端电极上直接焊接一个匹配的抗高压MLCC电容器,具有生产工艺简单、成本较低的优势,但存在体积偏大的缺点,不利于电子元件微型化的发展趋势。
发明内容
本发明的目的在于克服现有技术的缺陷,提供一种片式阻容器及其制备方法,将电容、电阻集成为一体,缩小了产品厚度尺寸,有助于提高电路的组装密度。
为实现上述目的,本发明采用以下技术方案:一种片式阻容器的制备方法,包括以下步骤:
(1)生瓷膜片的制备:将陶瓷介质瓷粉与烧结助剂按照常规的流延料制备方法制备得到生瓷膜片;
(2)丝网印刷:通过丝网印刷将内电极浆料印刷至所述生瓷膜片上;
(3)叠层与等静压:依据设计的层数和内电极图形,将含有内电极浆料的陶瓷生膜片依次错位堆叠起来,并在两端增添未印刷电极的生瓷膜片作为保护层,经过等静压形成具有MLCC结构的巴块;
(4)经过切割、排胶与烧结得到内埋MLCC结构电容的基板;
(5)经过表电极、背电极、电阻体、包封玻璃及一次裂片后,制备成条状,将电容引出端电极裸露在外面;
(6)端面金属化、二次裂片及电镀:经过端面金属化、二次裂片及电镀之后,得到所述片式阻容器。
其中,所述陶瓷介质瓷粉由主材料和改性添加剂组成,所述主材料为BaTiO3,所述改性添加剂的原料包括Nb2O5、Co2O3、SiO2以及MnCO3;所述Nb2O5、Co2O3、SiO2以及MnCO3的添加量分别为BaTiO3的重量的0.3%~2%、0.3%~1.0%、0.1%~0.5%以及0.1%~0.3%。
作为优选,所述陶瓷介质瓷粉的介电常数为3500±300、介电损耗<30×10-4、容量温度系数≤±15%、体积电阻率>1×1011Ω·cm、击穿强度≥20KV/mm、烧结温度1200℃±20℃。
作为优选,所述陶瓷介质瓷粉的粉体粒径D90≤1.5μm、D50为0.76μm±0.3μm、D10为0.40μm±0.15μm。
作为优选,所述陶瓷介质瓷粉的制备包括以下步骤:
按照配比,将所述主材料和改性添加剂混合;再通过砂磨得到浆料,然后再将所述浆料干燥处理,并过筛;过筛之后,进行预烧处理,得到所述陶瓷介质瓷粉;其中,所述砂磨时的参数为:Φ0.3mm~Φ0.6mm氧化锆球、30Hz、15min~45min,去离子水为分散介质,去离子水的添加量为物料重量的1.5~2.2倍;过筛时的筛网目数为100目;所述预烧温度范围500℃~800℃,保温时间1.5h~3.0h。
作为优选,所述烧结助剂的制备过程包括:选择玻璃粉作为烧结助剂,其中玻璃粉的配方为40%~70wt%ZnO+20%~40wt%B2O3+5%~20wt%SiO2,通过1150℃~1300℃下保温0.5h~1h后,再通过常规的水淬、烘干、球磨工艺制备得到。
作为优选,所述内电极浆料采用银钯浆,主要技术指标为:Ag/Pd=7:3,固含量70±5%、粘度为20Pa·S~40Pa·S、细度<10μm、烧结温度1100℃~1150℃,通过丝网印刷版将其印刷到裁剪好的生瓷膜片上;烧结温度在1100℃~1150℃,且能够与主体瓷料共烧匹配,X、Y方向收缩率14%~16%,Z方向收缩率18%~20%,击穿电压可靠性较高,可满足高压脉冲电路中的降压需求。
本发明中烧结助剂(ZnO-B2O3-SiO2)的添加量主要由陶瓷介质瓷粉的粒径、内电极浆料的型号以及电极层数而定,通常添加含量为陶瓷介质瓷粉质量的2%~5%。
作为优选,所述基板生坯的外形尺寸为(58.82±0.36)mm×(70.58±0.36)mm;所述基板的外形尺寸为(50.00±0.30)mm×(60.00±0.30)mm。
作为优选,所述步骤(4)具体包括:
根据产品设计的切割线对等静压后的巴块进行切割,得到的基板生坯,将基板生坯放置于承烧板上,缓慢升温至400℃~600℃排出基板中的有机物,再置于进行烧结处理,烧结温度为1130℃±20℃,保温时间为2h~5h,得到内埋MLCC结构电容的基板。
作为优选,所述步骤(5)具体包括:
首先,按照电阻设计要求,依次进行表电极、背电极、电阻体及包封玻璃的制备:首先,采用C4101S导体浆料进行表电极和背电极的制备;
其次,通过电阻印刷网版先印刷一层介质阻挡层,烘干玻璃介质膜厚为10μm±3μm,再采用电阻体浆料通过电阻印刷网版进行电阻体印刷,烘干膜厚为15μm±2μm,烧结温度为850℃±10℃;
再次,采用1057K树脂浆料进行包封玻璃的制备,烘干膜厚为40μm±5μm,并进行固化;
最后,经一次裂片后制备成条状,将电容引出端电极裸露在外面。
作为优选,所述介质阻挡层的原料为玻璃介质浆料,所述玻璃介质浆料制备过程包括:
(5-1)配置玻璃粉,所述玻璃粉的配方为:45wt%~50wt%CaO+30wt%~45wt%B2O3+5wt%~25wt%SiO2;
(5-2)通过水淬、烘干、球磨工艺制备得到玻璃粉料;
(5-3)将玻璃粉料、丁基卡必醇、乙基纤维素、氧化锆球按照1:0.6:0.15:15的比例进行球磨混合,其中氧化锆球为Φ5mm,转速28Hz,时间为8h,得到玻璃介质浆料。
本发明中采用玻璃介质浆料阻挡层,有效解决了片式厚膜电阻浆料在非氧化铝基板上应用时存在的电阻离散性问题,为电阻、电容等基础元件在更高层次的集成架构提供了一种新的思路。
作为优选,所述步骤(6)具体包括:
首先,采用传统片式厚膜电阻的端涂工艺进行端面金属化的制备,其中端涂导体浆料为DS-7260-HMR,固化温度为200℃±10℃,时间为1.5h;
其次,通过二次裂片得到单个阻容器产品;
最后,采用片式厚膜电阻的滚镀工艺进行电镀,镀层结构为Ni层和Sn-Pb二层,其中Ni层厚度为5μm±2μm,Sn-Pb层厚度为7μm±2μm,经清洗、烘干后制备得到片式阻容器产品。
本发明中采用的工艺与常规MLCC产品的制作工艺类似,均是通过相同的流延成型、印刷、叠层、等静压、切割、排胶烧结工艺实现,有成熟的工艺参数可供参考。不一致的地方主要有:瓷粉为高介X7R介质瓷粉,内电极为采用的是可与生瓷带匹配共烧的银钯浆料;切割尺寸为(58.82±0.36)mm×(70.58±0.36)mm的基板生坯,且须在表面进行划线,划线深度为巴块厚度的1/4~1/3;另外,烧结后得到外形尺寸为(50.00±0.30)mm×(60.00±0.30)mm的内埋MLCC结构电容的基板。采用传统片式厚膜电阻工艺实现电阻包封、端面金属化、二次裂片以及电镀,同时包封树脂浆料、端涂导体浆料均为低温固化性,固化温度为200℃±10℃,固化时间为1.5h,可有效避免烧结型浆料对阻值的影响。
本发明还提供了一种由上述的片式阻容器的制备方法制备得到的片式阻容器。
本发明与现有技术相比的有益效果是:
(1)本发明提出一种中烧(1100℃~1150℃)、高介(3500)、低损耗、低温度系数(X7R)的陶瓷介质材料的制备方法,其次通过MLCC工艺制备成50mm×60mm的内埋MLCC结构电容的基板,采用厚膜印刷工艺在该基板上制备片式电阻,最后经裂片、端涂、电镀工序后制备成阻容器,可显著缩小产品厚度尺寸近50%,且击穿电压可靠性指标同比提升67%以上,有利于电子元件微型化、高可靠的发展要求,为集成电路组装密度的进一步提高提供助益,且适用于微组装工艺。
(2)本发明通过高介(K>3000)X7R陶瓷粉料的开发、电容电阻集成技术的研究,结合MLCC和片式厚膜电阻器工艺平台,成功研制出一种片式微型高压抗脉冲阻容器产品,与现有阻容器产品相比,外形尺寸更小,集成度更高,满足未来电子元件微型化的发展要求,有助于提高电路的组装密度;另外,玻璃介质浆料阻挡层的引入,解决了片式厚膜电阻浆料在非氧化铝基板上应用时存在的电阻离散性问题,为电阻、电容的直接集成提供了关键的技术支撑,也为电阻、电容等基础元件更高层次的集成架构提供了一种新的设计思路。
下面结合附图和具体实施例对本发明作进一步描述。
附图说明
为了更清楚地说明本发明实施例技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1常规高压抗脉冲阻容器图片。
图2本发明制备的片式微型高压抗脉冲阻容器产品电容结构设计示意图。
图3本发明制备的片式微型高压抗脉冲阻容器产品电阻设计示意图。
图4本发明制备的片式微型高压抗脉冲阻容器产品实物照片。
图5本发明制备的片式微型高压抗脉冲阻容器产品容量温度变化曲线。
图6本发明制备的片式微型高压抗脉冲阻容器产品电阻分布图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
应当理解,当在本说明书和所附权利要求书中使用时,术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在,但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解,在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样,除非上下文清楚地指明其它情况,否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解,在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合,并且包括这些组合。
实施例1
(1)片式微型高压抗脉冲阻容器产品的制备
按以下原料配比称料,其中钛酸钡(BaTiO3)3000g、五氧化二铌(Nb2O5)40g~60g、氧化钴(Co2O3)15g~25g、氧化硅(SiO2)3g~4.5g、碳酸锰(MnCO3)3g、锌硼硅玻璃(ZnO65%-B2O325%-SiO210%)20g~100g。以上原料纯度均为分析纯。对以上粉体分别称重后,进行砂磨混合、喷雾干燥处理后置于高温箱式炉中进行预烧处理,制成陶瓷介质瓷料,再次添加锌硼硅玻璃(ZnO65%-B2O325%-SiO210%)烧结助剂30g~60g,经配料、流延、裁片制备成生瓷膜片。
以RC2010BY205/102型阻容器产品(尺寸5.0mm×2.6mm×2.1mm,电容为1000pF±100pF,电阻2MΩ±0.1MΩ,击穿电压>3600V)设计为例,首先制备专用的丝网印刷版(如图2所示),通过厚膜印刷方式将内电极浆料银钯浆印刷在生瓷膜片上,并利用对位标记将含有内电极浆料的生瓷膜片错位堆叠,上下两端以白生瓷膜片作为保护层,其中生瓷膜片厚度为20μm±0.5μm,电极层数15张,介质保护层2张,上下保护层各20张,将层叠的巴块放入塑封袋中经真空封装后置于温等静压机中进行压制,等静压参数20MPa/5min→60MPa/5min→120MPa/30min→60MPa/5min→20MPa/5min,水温60℃±5℃;其次,叠压后的巴块经切割、排胶、烧结工序得到外形尺寸为50mm×60mm×1.25mm的内埋MLCC结构电容的基板;再次,采用电极导体浆料C4101S、玻璃介质浆料、电阻体导体浆料、低温包封玻璃浆料等,经厚膜印刷工艺依次制备背电极、表电极、电阻体和包封玻璃,其中电阻结构设计见图3;最后,采用片式厚膜电阻的裂片、端涂及电阻工艺,成功制备出片式微型化阻容器产品,实物照片见图4。
(2)产品电学性能测试
任选10只制备的片式阻容器产品,其电容量、介质损耗、击穿电压的测试结果如表1所示。其中,电容量与介电损耗测试条件为:温度25℃±2℃,湿度55%~65%,测试频率1KHz±50Hz,测试偏压1.0V AC RMS;击穿电压在检测时,负载电压起步为5KV,并迅速调高直至击穿,且升压时间<5s;容量温变化曲线如图5所示,符合X7R标准,测试温度范围为-55℃~125℃。
表1制备的片式阻容器样品电性能
样品 电容量/pF 介电损耗 击穿电压/KV
1# 982 0.019 5.2
2# 990 0.018 5.5
3# 965 0.019 6.2
4# 992 0.019 5.8
5# 990 0.020 5.6
6# 976 0.018 5.6
7# 980 0.018 6.5
8# 978 0.016 5.8
9# 998 0.018 5.2
10# 987 0.018 5.5
平均偏差 <2.0%
标准偏差 0.001
从表1的测试结果可以看出:制备的片式电阻器样品容量一致性较好,容量平均偏差<2%,介电损耗标准偏差为0.001,离散程度低,击穿电压>5KV(同规格传统阻容器产品击穿电压约3KV),介质耐压可靠性高,这一方面是因为研制的高介X7R陶瓷材料击穿强度较高(>20KV),另一方面是由于电容、电阻的内部结构设计以及玻璃介质浆料阻挡层的引入,不仅提高了阻容器产品的击穿电压可靠性,而且成功实现了电阻、电容元件的一体化集成。
另外随机选取50只制备的片式阻容器产品进行电阻阻值测试,试验结果如表2所示。试验条件:温度25℃±2℃,湿度55%~65%。
表2制备的片式阻容器样品阻值测试结果
样品 1 2 3 4 5 6 7 8 9 10
R/MΩ 2.01 1.95 1.98 2.06 2.01 2.05 1.93 1.92 1.95 1.98
样品 11 12 13 14 15 16 17 18 19 20
R/MΩ 1.92 1.94 2.07 1.96 1.94 1.93 1.96 1.99 1.93 1.96
样品 21 22 23 24 25 26 27 28 29 30
R/MΩ 1.97 1.97 1.91 1.96 1.97 1.97 2.07 1.95 2.03 1.99
样品 31 32 33 34 35 36 37 38 39 40
R/MΩ 2.01 1.94 1.97 1.94 1.94 1.94 1.96 1.94 1.91 2.08
样品 41 42 43 44 45 46 47 48 49 50
R/MΩ 1.98 1.99 1.96 1.93 2.02 1.94 1.96 1.94 2.01 1.98
由表2的测试结果看到:在随机抽取的50只检测样品中,阻值合格率为100%,与传统片式厚膜电阻同规格样品阻值合格率一致,另外阻值标准偏差为0.042,离散程度较低(阻值分布图见图6),这表明玻璃介质浆料阻挡层的引入解决了片式厚膜电阻浆料在非氧化铝基板材料上应用时存在的阻值离散性问题,也说明这种结合MLCC与片式厚度电阻工艺技术平台,将电阻、电容元件实现一体化集成的技术方案不仅可行,且有利于批量化生产。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到各种等效的修改或替换,这些修改或替换都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。

Claims (8)

1.一种片式阻容器的制备方法,其特征在于,包括以下步骤:
(1)生瓷膜片的制备:将陶瓷介质瓷粉与烧结助剂按照常规的流延料制备方法制备得到生瓷膜片;
(2)丝网印刷:通过丝网印刷将内电极浆料印刷至所述生瓷膜片上;
(3)叠层与等静压:依据设计的层数和内电极图形,将含有内电极浆料的陶瓷生膜片依次错位堆叠起来,并在两端增添未印刷电极的生瓷膜片作为保护层,经过等静压形成具有MLCC结构的巴块;
(4)经过切割、排胶与烧结得到内埋MLCC结构电容的基板;
(5)经过表电极、背电极、电阻体、包封玻璃及一次裂片后,制备成条状,将电容引出端电极裸露在外面;
(6)端面金属化、二次裂片及电镀:经过端面金属化、二次裂片及电镀之后,得到所述片式阻容器;
其中,所述陶瓷介质瓷粉由主材料和改性添加剂组成,所述主材料为BaTiO3,所述改性添加剂的原料包括Nb2O5、Co2O3、SiO2以及MnCO3;所述Nb2O5、Co2O3、SiO2以及MnCO3的添加量分别为BaTiO3的重量的0.3%~2%、0.3%~1.0%、0.1%~0.5%以及0.1%~0.3%;
所述陶瓷介质瓷粉的制备包括以下步骤:
按照配比,将所述主材料和改性添加剂混合;再通过砂磨得到浆料,然后再将所述浆料干燥处理,并过筛;过筛之后,进行预烧处理,得到所述陶瓷介质瓷粉;其中,所述砂磨时的参数为:Φ0.3mm~Φ0.6mm氧化锆球、30Hz和15min~45min,去离子水为分散介质,去离子水的添加量为物料重量的1.5~2.2倍;过筛时的筛网目数为100目;所述预烧温度范围500℃~800℃,保温时间1.5h~3.0h;
所述烧结助剂的制备过程包括:选择玻璃粉作为烧结助剂,其中玻璃粉的配方为40%~70wt%ZnO+20%~40wt%B2O3+5%~20wt%SiO2,通过1150℃~1300℃下保温0.5h~1h后,再通过常规的水淬、烘干、球磨工艺制备得到。
2.如权利要求1所述的片式阻容器的制备方法,其特征在于,所述陶瓷介质瓷粉的介电常数为3500±300、介电损耗<30×10-4、容量温度系数≤±15%、体积电阻率>1×1011Ω·cm、击穿强度≥20KV/mm和烧结温度1200℃±20℃。
3.如权利要求2所述的片式阻容器的制备方法,其特征在于,所述陶瓷介质瓷粉的粉体粒径D90≤1.5μm、D50为0.76μm±0.3μm和D10为0.40μm±0.15μm。
4.如权利要求1所述的片式阻容器的制备方法,其特征在于,所述步骤(4)具体包括:
根据产品设计的切割线对等静压后的巴块进行切割,得到的基板生坯,所述基板生坯的外形尺寸为(58.82±0.36)mm×(70.58±0.36)mm;所述基板的外形尺寸为(50.00±0.30)mm×(60.00±0.30)mm。
5.如权利要求1所述的片式阻容器的制备方法,其特征在于,所述步骤(4)具体包括:
根据产品设计的切割线对等静压后的巴块进行切割,得到的基板生坯,将基板生坯放置于承烧板上,缓慢升温至400℃~600℃排出基板中的有机物,再置于进行烧结处理,烧结温度为1130℃±20℃,保温时间为2h~5h,得到内埋MLCC结构电容的基板。
6.如权利要求1所述的片式阻容器的制备方法,其特征在于,所述步骤(5)具体包括:
首先,按照电阻设计要求,依次进行表电极、背电极、电阻体及包封玻璃的制备:首先,采用C4101S导体浆料进行表电极和背电极的制备;
其次,通过电阻印刷网版先印刷一层介质阻挡层,烘干玻璃介质膜厚为10μm±3μm,再采用电阻体浆料通过电阻印刷网版进行电阻体印刷,烘干膜厚为15μm±2μm,烧结温度为850℃±10℃;
再次,采用1057K树脂浆料进行包封玻璃的制备,烘干膜厚为40μm±5μm,并进行固化;
最后,经一次裂片后制备成条状,将电容引出端电极裸露在外面;
其中,所述介质阻挡层的原料为玻璃介质浆料,所述玻璃介质浆料制备过程包括:
(5-1)配置玻璃粉,所述玻璃粉的配方为:45wt%~50wt%CaO+30wt%~45wt%B2O3+5wt%~25wt%SiO2;
(5-2)通过水淬、烘干、球磨工艺制备得到玻璃粉料;
(5-3)将玻璃粉料、丁基卡必醇、乙基纤维素、氧化锆球按照1:0.6:0.15:15的比例进行球磨混合,其中氧化锆球为Φ5mm,转速28Hz,时间为8h,得到玻璃介质浆料。
7.如权利要求1所述的片式阻容器的制备方法,其特征在于,所述步骤(6)具体包括:
首先,采用传统片式厚膜电阻的端涂工艺进行端面金属化的制备,其中端涂导体浆料为DS-7260-HMR,固化温度为200℃±10℃,时间为1.5h;
其次,通过二次裂片得到单个阻容器产品;
最后,采用片式厚膜电阻的滚镀工艺进行电镀,镀层结构为二层,二层分别为Ni层和Sn-Pb层,其中Ni层厚度为5μm±2μm,Sn-Pb层厚度为7μm±2μm,经清洗、烘干后制备得到片式阻容器产品。
8.一种由如权利要求1~7任一所述的片式阻容器的制备方法制备得到的片式阻容器。
CN202011511739.0A 2020-12-18 2020-12-18 一种片式阻容器及其制备方法 Active CN112735865B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011511739.0A CN112735865B (zh) 2020-12-18 2020-12-18 一种片式阻容器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011511739.0A CN112735865B (zh) 2020-12-18 2020-12-18 一种片式阻容器及其制备方法

Publications (2)

Publication Number Publication Date
CN112735865A CN112735865A (zh) 2021-04-30
CN112735865B true CN112735865B (zh) 2022-08-09

Family

ID=75603451

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011511739.0A Active CN112735865B (zh) 2020-12-18 2020-12-18 一种片式阻容器及其制备方法

Country Status (1)

Country Link
CN (1) CN112735865B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050195556A1 (en) * 2004-03-08 2005-09-08 Shah Rajendra R. Method of building multi-layer ceramic chip (MLCC) capacitors
CN101593588B (zh) * 2009-04-30 2011-03-16 中国振华集团云科电子有限公司 片式薄膜电阻器的制造方法
CN106449093B (zh) * 2016-09-30 2018-09-04 广东风华高新科技股份有限公司 复合电子元件及其制备方法
CN106409506A (zh) * 2016-09-30 2017-02-15 广东风华高新科技股份有限公司 复合电子元件及其制备方法
CN108083795B (zh) * 2018-02-02 2020-09-01 北京元六鸿远电子科技股份有限公司 低温烧结的温度稳定x8r型mlcc介质材料

Also Published As

Publication number Publication date
CN112735865A (zh) 2021-04-30

Similar Documents

Publication Publication Date Title
KR100983046B1 (ko) 소결조제용 붕규산염계 유리 조성물, 유전체 조성물 및 이를 이용한 적층 세라믹 커패시터
EP2306474B1 (en) Laminated ceramic electronic component and method for producing laminated ceramic electronic component
JP5003683B2 (ja) ガラスセラミック組成物、ガラスセラミック焼結体および積層セラミック電子部品
US10446321B2 (en) Multilayer electronic component
KR100724222B1 (ko) 도전성 페이스트, 적층 세라믹 전자 부품 및 그 제조 방법
JP5040918B2 (ja) ガラスセラミック組成物、ガラスセラミック焼結体および積層セラミック電子部品
US9162922B2 (en) Glass ceramic composition
WO2009061627A1 (en) Lead and cadmium free, low temperature fired x7r dielectric ceramic composition and method of making
WO2017122381A1 (ja) 積層体及び電子部品
CN110310825B (zh) 层叠陶瓷电子部件
JP4752340B2 (ja) 誘電体セラミック組成物、および積層セラミックコンデンサ
KR100756348B1 (ko) 적층 세라믹 콘덴서 외부전극용 도전성 페이스트 조성물
US9966342B2 (en) Black marker composition and an electronic component using these
KR100516043B1 (ko) 수동 소자들이 내재된 세라믹 다층 인쇄 회로 기판
KR101792275B1 (ko) 내부 전극용 도전성 페이스트, 이를 포함하는 적층 세라믹 전자 부품 및 그 제조 방법
US10366837B2 (en) Multilayer electronic component
JP4135443B2 (ja) 積層型セラミック電子部品の製造方法
US6700772B2 (en) Integrated passive device and method for producing such a device
CN112735865B (zh) 一种片式阻容器及其制备方法
JPH05299286A (ja) 積層型セラミック素子およびその製造方法
CN112723876B (zh) 一种陶瓷介质瓷粉及其制备方法和应用
JPH06204022A (ja) フェライトペースト組成物および配線基板
CN115916717A (zh) 玻璃陶瓷及层叠陶瓷电子部件
KR20130027784A (ko) 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법
JPH05299288A (ja) 積層セラミックコンデンサの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant