CN112713193A - 一种具有凸型扩展埋氧区的沟槽ldmos晶体管 - Google Patents
一种具有凸型扩展埋氧区的沟槽ldmos晶体管 Download PDFInfo
- Publication number
- CN112713193A CN112713193A CN202011609749.8A CN202011609749A CN112713193A CN 112713193 A CN112713193 A CN 112713193A CN 202011609749 A CN202011609749 A CN 202011609749A CN 112713193 A CN112713193 A CN 112713193A
- Authority
- CN
- China
- Prior art keywords
- region
- layer
- silicon
- oxide layer
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 97
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 97
- 239000010703 silicon Substances 0.000 claims abstract description 97
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 46
- 230000003647 oxidation Effects 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 11
- 239000001301 oxygen Substances 0.000 claims abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 17
- 235000012239 silicon dioxide Nutrition 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 15
- 230000005684 electric field Effects 0.000 abstract description 20
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 27
- 230000000694 effects Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000001808 coupling effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001727 in vivo Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种具有凸型埋氧层的沟槽LDMOS晶体管；埋氧层位于衬底层上方；硅膜层位于埋氧层上方；硅膜层包括硅体、源区、漏区、氧化沟槽、凸型扩展埋氧区和漂移区；氧化沟槽位于硅膜层顶部，且位于硅体和漏区之间；凸型扩展埋氧区位于硅膜层底部；器件顶层在硅膜层上方，包括源电极、栅氧化层、栅电极、扩展氧化层和漏电极；栅氧化层位于沟道上方，完全覆盖沟道；栅电极位于栅氧化层正上方，并完全覆盖栅氧化层；扩展氧化层位于硅膜层上方，且与栅氧化层远离源电极的一侧接触；漏电极完全覆盖漏区，且与扩展氧化层远离栅氧化层的一侧接触。本发明通过氧化沟槽和凸型扩展埋氧区之间的耦合改善电场分布，导通电阻和品质因素更优越。
Description
技术领域
本发明处于半导体高压功率器件领域，是一种具有凸型扩展埋氧区的沟槽横向双扩散金属氧化物半导体(Lateral Double-diffused Metal Oxide Semiconductor,LDMOS)晶体管。
背景技术
对于高压半导体器件，改善击穿电压和导通电阻之间的折中关系是一个重要的研究方向。一般来说，为了提升高压LDMOS晶体管的性能，需要更高的击穿电压(BreakdownVoltage，BV)和更低的导通电阻(On-resistance，Ron)。为此出现了介质场增强结构、沟槽结构、场板结构等多种LDMOS晶体管。其中，沟槽结构的器件可以有效调节漂移区体内电场分布，并且氧化沟槽起到横向绝缘阻挡层的作用，所以能够提高器件的击穿电压。另一方面，氧化沟槽可以降低器件元胞尺寸，从而降低器件的导通电阻。此外，由于漂移区体内电场得到改善，沟槽结构可以促进漂移区的耗尽，提高漂移区掺杂浓度，其对于导通电阻也有一定的改善作用。因此，沟槽结构对高压LDMOS晶体管能有较好的性能提升，可以在击穿电压和导通电阻之间得到较好的平衡折中关系。
发明内容
本发明的目的是为高压功率集成电路的发展提供一种具有高击穿电压、低导通电阻的LDMOS晶体管。
本发明采用的技术方案如下：
本发明包括衬底层、埋氧层、硅膜层和器件顶层。所述的衬底层位于最底部，材料为硅，采用P型掺杂；所述的埋氧层位于衬底层上方，材料为二氧化硅；硅膜层位于埋氧层上方，所述的硅膜层包括硅体、源区、漏区、氧化沟槽、凸型扩展埋氧区和漂移区；硅体和漏区位于硅膜层顶部不同侧；硅体呈现凹形，材料为硅，采用P型掺杂；所述的源区处于硅体的凹槽处，材料是硅，采用N型掺杂；漏区的材料是硅，采用N型掺杂；所述的氧化沟槽为矩形，位于硅膜层顶部，且位于硅体和漏区之间，材料是二氧化硅；氧化沟槽与硅体之间设有间距，与漏区接触；所述的凸型扩展埋氧区位于硅膜层底部，凸型扩展埋氧区的两侧边沿与氧化沟槽的两侧边沿分别对齐，材料是二氧化硅，长度与氧化沟槽的长度相等；漂移区为硅膜层中除硅体、源区、漏区、氧化沟槽和凸型扩展埋氧区以外的所有区域，材料是硅，采用N型掺杂；沟道由硅膜层上表面处的源区和漂移区之间硅体的一部分提供。所述的器件顶层在硅膜层上方，包括源电极、栅氧化层、栅电极、扩展氧化层和漏电极；所述的源电极位于硅体和源区上方，覆盖部分硅体和源区；所述的栅氧化层位于沟道上方，完全覆盖沟道，材料为二氧化硅；所述的栅电极位于栅氧化层正上方，并完全覆盖栅氧化层；所述的扩展氧化层位于硅膜层上方，且与栅氧化层远离源电极的一侧接触，材料为二氧化硅；所述的漏电极位于漏区上方，完全覆盖漏区，且与扩展氧化层远离栅氧化层的一侧接触。
优选地，所述衬底层的长度为17μm，掺杂浓度为1×1014cm-3；埋氧层的长度为17μm，厚度为0.5μm；硅膜层的长度为17μm，厚度为25μm；硅体的长度为3μm，厚度为2.5μm，掺杂浓度为1×1017cm-3；源区的长度为1μm，厚度为0.5μm，掺杂浓度为1×1020cm-3；漏区的长度为3μm，厚度为0.5μm，掺杂浓度为1×1020cm-3；氧化沟槽的厚度为9μm，长度为10μm；氧化沟槽靠近硅体的一侧边沿与硅体远离氧化沟槽的一侧边沿之间的距离为4μm；凸型扩展埋氧区的厚度为15μm；漂移区掺杂浓度为4.3×1014cm-3；沟道的长度为1μm；栅氧化层的长度为3.2μm，厚度为0.04μm；扩展氧化层的长度为9μm，厚度为0.04μm。
本发明具有的有益效果是：
1、本发明通过氧化沟槽和凸型扩展埋氧区之间的耦合作用，能改善器件体内的电场分布，允许器件表面承担更高的电场强度，且能在漏区下方的埋氧层引入更高的电场强度，因此，击穿电压有所提升。
2、本发明明显提高了漂移区的掺杂浓度，并且同时缩短了器件的电流路径，从而可以显著地降低导通电阻。
3、与传统矩形沟槽LDMOS晶体管结构相比，本发明的击穿电压只有小幅提高，但由于本发明的导通电阻极大地的下降，因此本发明的品质因素相比传统矩形沟槽LDMOS晶体管结构仍得到了较明显的提高。
4、本发明进一步优化了击穿电压和导通电阻的折中关系，改进了传统矩形沟槽器件的性能，为高压集成电路设计提供了新的选择。
附图说明
图1为本发明的结构示意图；
图2为本发明优选实施例以及传统矩形沟槽LDMOS晶体管的横向表面电场强度的对比图；
图3为本发明优选实施例以及传统矩形沟槽LDMOS晶体管的漏端下方纵向电场强度随着纵向位置变化的对比图；
图4为本发明优选实施例以及传统矩形沟槽LDMOS晶体管的电场强度沿氧化沟槽边界变化的对比图；
图5是本发明在优选实施例基础上改变氧化沟槽厚度得到各氧化沟槽厚度下的击穿电压和导通电阻随漂移区掺杂浓度变化的曲线图；
图6是本发明在优选实施例基础上改变凸型扩展埋氧区厚度得到各凸型扩展埋氧区厚度下的击穿电压和导通电阻随漂移区掺杂浓度变化的曲线图；
图7为传统矩形沟槽LDMOS晶体管和本发明在优选实施例基础上改变漂移区掺杂浓度得到的击穿电压和导通电阻之间的折中关系对比图。
具体实施方式
以下结合附图和实施例对本发明作进一步说明。
如图1所示，具有凸型扩展埋氧区的沟槽LDMOS晶体管，包括衬底层13、埋氧层12、硅膜层和器件顶层。衬底层13位于最底部，材料为硅，采用P型掺杂；埋氧层12位于衬底层上方，材料为二氧化硅；硅膜层位于埋氧层12上方，硅膜层包括硅体1、源区2、漏区3、氧化沟槽4、凸型扩展埋氧区5和漂移区6；硅体1和漏区3位于硅膜层顶部不同侧；硅体1呈现凹形，材料为硅，采用P型掺杂；源区2处于硅体1的凹槽处，材料是硅，采用N型掺杂；漏区3的材料是硅，采用N型掺杂；氧化沟槽4为矩形，位于硅膜层顶部，且位于硅体1和漏区3之间，材料是二氧化硅；氧化沟槽4与硅体1之间设有间距，与漏区3接触；凸型扩展埋氧区5位于硅膜层底部，凸型扩展埋氧区5的两侧边沿与氧化沟槽4的两侧边沿分别对齐，材料是二氧化硅，长度与氧化沟槽4的长度相等；漂移区6为硅膜层中除硅体1、源区2、漏区3、氧化沟槽4和凸型扩展埋氧区5以外的所有区域，材料是硅，采用N型掺杂；沟道由硅膜层上表面处的源区2和漂移区6之间硅体1的一部分提供。器件顶层在硅膜层上方，包括源电极7、栅氧化层8、栅电极9、扩展氧化层10和漏电极11；源电极7位于硅体1和源区2上方，覆盖部分硅体和源区；栅氧化层8位于沟道上方，完全覆盖沟道，材料为二氧化硅；栅电极9位于栅氧化层8正上方，并完全覆盖栅氧化层8；扩展氧化层10位于硅膜层上方，且与栅氧化层8远离源电极7的一侧接触，材料为二氧化硅；漏电极11位于漏区上方，完全覆盖漏区3，且与扩展氧化层10远离栅氧化层8的一侧接触。
作为优选实施例，衬底层13长度为17μm，掺杂浓度为1×1014cm-3；埋氧层12长度为17μm，厚度为0.5μm；硅膜层的长度为17μm，厚度为25μm；硅体1的长度为3μm，厚度为2.5μm，掺杂浓度为1×1017cm-3；源区2长度为1μm，厚度为0.5μm，掺杂浓度为1×1020cm-3；漏区3长度为3μm，厚度为0.5μm，掺杂浓度为1×1020cm-3；氧化沟槽4的厚度为9μm，长度为10μm；氧化沟槽4靠近硅体1的一侧边沿与硅体1远离氧化沟槽4的一侧边沿之间的距离为4μm；凸型扩展埋氧区5的厚度为15μm；漂移区掺杂浓度为4.3×1014cm-3；沟道的长度为1μm；栅氧化层8的长度为3.2μm，厚度为0.04μm；扩展氧化层10的长度为9μm，厚度为0.04μm。
下面使用Sentaurus TCAD软件对优选实施例的具有凸型扩展埋氧区的沟槽LDMOS晶体管和传统矩形氧化沟槽LDMOS晶体管的性能进行模拟和对比分析，并且模拟仿真中衬底13和源电极7都接地(后面的各个参数分析例也同样使用Sentaurus TCAD软件进行性能模拟)。其中，设置传统矩形氧化沟槽LDMOS晶体管的氧化沟槽厚度为22μm，长度为10μm，漂移区的掺杂浓度为3.1×1014cm-3，其它参数(除了没有凸型扩展埋氧区5外)均与本发明优选实施例的具有凸型扩展埋氧区的沟槽LDMOS晶体管的参数相同。
建立坐标系：以长度方向为横轴X方向，厚度方向为纵轴Y方向，硅体1远离漏区3那个侧面的最上方点为坐标原点建立坐标系；其中，横轴X正方向为源区2至漏区3的方向，纵轴Y正方向为器件顶层至衬底层12的方向。
两种器件结构沿着硅膜层上表面的横向电场分布如图2所示，可以明显看出，具有凸型扩展埋氧区的沟槽LDMOS晶体管表面电场强度稍高于传统矩形氧化沟槽LDMOS晶体管的表面电场强度，这意味更好地调节了表面电场分布，提升了横向击穿电压。
两种器件结构在漏区下方(含漏区)的纵向电场分布如图3所示，可以看出，和传统矩形氧化沟槽LDMOS晶体管结构相比，具有凸型扩展埋氧区的沟槽LDMOS晶体管的凸型扩展埋氧区电场强度更高，可以承担更高的纵向电压。因此，纵向击穿电压得到了增加。
两种器件结构沿氧化沟槽左侧边界至底部边界，再至右侧边界的电场强度分布如图4所示，可以观察到，具有凸型扩展埋氧区的沟槽LDMOS晶体管的氧化沟槽边界拐角处的电场尖峰明显大于传统矩形氧化沟槽LDMOS晶体管的，也就是平均电场大于传统矩形氧化沟槽LDMOS晶体管的，因此，本发明可以更有效调节体内漂移区电场，这意味着所提出的结构具备辅助耗尽漂移区的效应，有助于提升器件的漂移区的掺杂浓度，从而降低导通电阻。
而且由图4还可以看到：由于优选实施例所提出的结构的氧化沟槽厚度(9μm)比传统器件厚度(22μm)要薄，所以整个氧化沟槽边界的长度仅为28μm，远比传统器件的54μm小。因此，大大缩短了电流的流通路径，极大降低了器件的导通电阻。
综上所述，由于在横向和纵向方向的击穿电压都得到了一定程度的提升，因此优选实施例器件的击穿电压得到了小幅提高；另一方面，优选实施例器件的漂移区掺杂浓度的提高，以及电流的流通路径的缩短，导致导通电阻大大降低。
下面通过改变漂移区浓度、或同时改变氧化沟槽的厚度t1和漂移区浓度、或同时改变凸型扩展埋氧区的厚度t2和漂移区浓度，来分析这三个参数值对器件性能的影响。
参数分析例1：改变氧化沟槽的厚度t1，并改变漂移区浓度，其它参数值与优选实施例相同；
当凸型扩展埋氧区的厚度t2＝15μm保持不变，在不同的氧化沟槽的厚度t1下，漂移区浓度对器件击穿电压和导通电阻的影响如图5所示。从图5中可以看到，对于任意一条曲线，击穿电压随着漂移区掺杂浓度的增长先增大后减小，这是由于浓度过大或过小都会引起降低表面场(RESURF)效应退化；而导通电阻随着漂移区浓度上升单调下降，主要是因为浓度越大，器件体内载流子数量越大，能用来提供支撑电流的载流子也越大。
对于整个曲线族而言，当凸型扩展埋氧区的厚度t2固定不变时，随着氧化沟槽的厚度t1的增长，击穿电压和导通电阻曲线都呈现为整体向上移动，也即意味着击穿电压和导通电阻在同时增大。击穿电压在增大是因为t1越大，氧化沟槽与凸型扩展埋氧区越接近，两者之间的耦合作用越强，也即意味着对体内电场的调节能力越好；导通电阻在增大是由于氧化沟槽与凸型扩展埋氧区越接近，载流子移动的路径就越窄，从而阻碍了电流。
参数分析例2：改变凸型扩展埋氧区的厚度t2，并改变漂移区浓度，其它参数值与优选实施例相同；
当氧化沟槽的厚度t1＝9μm保持不变，在不同的凸型扩展埋氧区的厚度t2下，漂移区浓度对击穿电压和导通电阻的影响如图6所示。从图6中可以看到，t2对器件性能的影响在定性上与t1是一样的，这主要是因为对于体内电场的调节是通过t1和t2的共同作用，相关解释也类似图5中的讨论。
参数分析例3：改变漂移区浓度，其中，传统矩形氧化沟槽LDMOS晶体管的漂移区浓度分别为：3.1×1014cm-3、3.4×1014cm-3、3.7×1014cm-3、4×1014cm-3和4.3×1014cm-3，具有凸型扩展埋氧区的沟槽LDMOS晶体管分别为：3.1×1014cm-3、3.7×1014cm-3、4.3×1014cm-3、4.9×1014cm-3、和5.5×1014cm-3，其它参数值与优选实施例相同；
两种结构的击穿电压与导通电阻折中关系如图7所示，其中，随击穿电压由小到大变化，两种氧化沟槽结构器件的漂移区浓度均是逐渐减小的。可以看到，虽然具有凸型扩展埋氧区的沟槽LDMOS晶体管的击穿电压相比传统矩形氧化沟槽LDMOS晶体管没有很大提升幅度，但是导通电阻明显低于传统矩形氧化沟槽LDMOS晶体管，所以品质因素FOM仍会得到较明显的提升。选取两者最优品质因素的对应点进行对比，具有凸型扩展埋氧区的沟槽LDMOS晶体管的击穿电压为443.9V，略高于传统矩形氧化沟槽LDMOS晶体管的432V；而具有凸型扩展埋氧区的沟槽LDMOS晶体管的导通电阻为39.1Ω·mm2，比传统矩形氧化沟槽LDMOS晶体管的61.1Ω·mm2降低了约36％，因此优选实施例的具有凸型扩展埋氧区的沟槽LDMOS晶体管器件最优化的品质因素相比传统矩形氧化沟槽LDMOS晶体管提高64.6％。
Claims (2)
1.一种具有凸型扩展埋氧区的沟槽LDMOS晶体管，包括衬底层、埋氧层、硅膜层和器件顶层，其特征在于：所述的衬底层位于最底部，材料为硅，采用P型掺杂；所述的埋氧层位于衬底层上方，材料为二氧化硅；硅膜层位于埋氧层上方，所述的硅膜层包括硅体、源区、漏区、氧化沟槽、凸型扩展埋氧区和漂移区；硅体和漏区位于硅膜层顶部不同侧；硅体呈现凹形，材料为硅，采用P型掺杂；所述的源区处于硅体的凹槽处，材料是硅，采用N型掺杂；漏区的材料是硅，采用N型掺杂；所述的氧化沟槽为矩形，位于硅膜层顶部，且位于硅体和漏区之间，材料是二氧化硅；氧化沟槽与硅体之间设有间距，与漏区接触；所述的凸型扩展埋氧区位于硅膜层底部，凸型扩展埋氧区的两侧边沿与氧化沟槽的两侧边沿分别对齐，材料是二氧化硅，长度与氧化沟槽的长度相等；漂移区为硅膜层中除硅体、源区、漏区、氧化沟槽和凸型扩展埋氧区以外的所有区域，材料是硅，采用N型掺杂；沟道由硅膜层上表面处的源区和漂移区之间硅体的一部分提供；所述的器件顶层在硅膜层上方，包括源电极、栅氧化层、栅电极、扩展氧化层和漏电极；所述的源电极位于硅体和源区上方，覆盖部分硅体和源区；所述的栅氧化层位于沟道上方，完全覆盖沟道，材料为二氧化硅；所述的栅电极位于栅氧化层正上方，并完全覆盖栅氧化层；所述的扩展氧化层位于硅膜层上方，且与栅氧化层远离源电极的一侧接触，材料为二氧化硅；所述的漏电极位于漏区上方，完全覆盖漏区，且与扩展氧化层远离栅氧化层的一侧接触。
2.根据权利要求1所述一种具有凸型扩展埋氧区的沟槽LDMOS晶体管，其特征在于：所述衬底层的长度为17μm，掺杂浓度为1×1014cm-3；埋氧层的长度为17μm，厚度为0.5μm；硅膜层的长度为17μm，厚度为25μm；硅体的长度为3μm，厚度为2.5μm，掺杂浓度为1×1017cm-3；源区的长度为1μm，厚度为0.5μm，掺杂浓度为1×1020cm-3；漏区的长度为3μm，厚度为0.5μm，掺杂浓度为1×1020cm-3；氧化沟槽的厚度为9μm，长度为10μm；氧化沟槽靠近硅体的一侧边沿与硅体远离氧化沟槽的一侧边沿之间的距离为4μm；凸型扩展埋氧区的厚度为15μm；漂移区掺杂浓度为4.3×1014cm-3；沟道的长度为1μm；栅氧化层的长度为3.2μm，厚度为0.04μm；扩展氧化层的长度为9μm，厚度为0.04μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011609749.8A CN112713193B (zh) | 2020-12-30 | 2020-12-30 | 一种具有凸型扩展埋氧区的沟槽ldmos晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011609749.8A CN112713193B (zh) | 2020-12-30 | 2020-12-30 | 一种具有凸型扩展埋氧区的沟槽ldmos晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112713193A true CN112713193A (zh) | 2021-04-27 |
| CN112713193B CN112713193B (zh) | 2023-05-02 |
Family
ID=75547250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011609749.8A Active CN112713193B (zh) | 2020-12-30 | 2020-12-30 | 一种具有凸型扩展埋氧区的沟槽ldmos晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112713193B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7576388B1 (en) * | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
| CN101593774A (zh) * | 2009-06-10 | 2009-12-02 | 苏州博创集成电路设计有限公司 | P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管 |
| CN103606562A (zh) * | 2013-09-03 | 2014-02-26 | 北京大学深圳研究院 | 一种具有n型硅埋层的部分绝缘层上硅ldmos晶体管 |
| CN105097922A (zh) * | 2014-05-22 | 2015-11-25 | 上海北京大学微电子研究院 | 一种soi功率ldmos场效应晶体管的结构及其制造方法 |
| CN108598167A (zh) * | 2018-05-02 | 2018-09-28 | 杭州电子科技大学 | 一种具有多种部分埋层的绝缘层上硅ldmos晶体管 |
| CN110473908A (zh) * | 2019-08-29 | 2019-11-19 | 杭州电子科技大学温州研究院有限公司 | 一种具有梯形氧化槽的绝缘层上硅ldmos晶体管 |
| CN110504321A (zh) * | 2019-08-27 | 2019-11-26 | 杭州电子科技大学温州研究院有限公司 | 一种具有pn柱的绝缘层上硅ldmos晶体管 |
-
2020
- 2020-12-30 CN CN202011609749.8A patent/CN112713193B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7576388B1 (en) * | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
| CN101593774A (zh) * | 2009-06-10 | 2009-12-02 | 苏州博创集成电路设计有限公司 | P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管 |
| CN103606562A (zh) * | 2013-09-03 | 2014-02-26 | 北京大学深圳研究院 | 一种具有n型硅埋层的部分绝缘层上硅ldmos晶体管 |
| CN105097922A (zh) * | 2014-05-22 | 2015-11-25 | 上海北京大学微电子研究院 | 一种soi功率ldmos场效应晶体管的结构及其制造方法 |
| CN108598167A (zh) * | 2018-05-02 | 2018-09-28 | 杭州电子科技大学 | 一种具有多种部分埋层的绝缘层上硅ldmos晶体管 |
| CN110504321A (zh) * | 2019-08-27 | 2019-11-26 | 杭州电子科技大学温州研究院有限公司 | 一种具有pn柱的绝缘层上硅ldmos晶体管 |
| CN110473908A (zh) * | 2019-08-29 | 2019-11-19 | 杭州电子科技大学温州研究院有限公司 | 一种具有梯形氧化槽的绝缘层上硅ldmos晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112713193B (zh) | 2023-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8575685B2 (en) | Buried field ring field effect transistor (BUF-FET) integrated with cells implanted with hole supply path | |
| TWI453919B (zh) | 用於快速開關的帶有可控注入效率的二極體結構 | |
| US7928505B2 (en) | Semiconductor device with vertical trench and lightly doped region | |
| US8659076B2 (en) | Semiconductor device structures and related processes | |
| US8080858B2 (en) | Semiconductor component having a space saving edge structure | |
| US8097510B2 (en) | Method of forming lateral trench gate FET with direct source-drain current path | |
| US20090206913A1 (en) | Edge Termination with Improved Breakdown Voltage | |
| WO2017211105A1 (zh) | 一种超结器件、芯片及其制造方法 | |
| US7554153B2 (en) | Power semiconductor device | |
| CN108962974B (zh) | 一种具有l形垂直场板的ldmos晶体管 | |
| US7253459B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| CN107564965B (zh) | 一种横向双扩散mos器件 | |
| CN110473908B (zh) | 一种具有梯形氧化槽的绝缘层上硅ldmos晶体管 | |
| CN107546274B (zh) | 一种具有阶梯型沟槽的ldmos器件 | |
| US11894458B2 (en) | Lateral double-diffused metal oxide semiconductor field effect transistor | |
| US20060145249A1 (en) | LDMOS transistor | |
| KR20110087392A (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| CN112201694B (zh) | 一种半椭圆氧化沟槽ldmos晶体管 | |
| CN107359194B (zh) | 一种消除高电场的器件 | |
| CN112713193B (zh) | 一种具有凸型扩展埋氧区的沟槽ldmos晶体管 | |
| CN115332340A (zh) | 一种调节动态特性的超结vdmos器件及制备方法 | |
| CN115332338A (zh) | 一种调节动态特性的超结vdmos器件及制备方法 | |
| CN110504321B (zh) | 一种具有pn柱的绝缘层上硅ldmos晶体管 | |
| CN104157692B (zh) | 克服短沟道效应提升频率的局部soi ldmos器件 | |
| CN118472044B (zh) | 一种超结mosfet器件及其制备方法、芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |