CN112687314A - 存储器设备和操作存储器设备的方法 - Google Patents

存储器设备和操作存储器设备的方法 Download PDF

Info

Publication number
CN112687314A
CN112687314A CN202010710068.4A CN202010710068A CN112687314A CN 112687314 A CN112687314 A CN 112687314A CN 202010710068 A CN202010710068 A CN 202010710068A CN 112687314 A CN112687314 A CN 112687314A
Authority
CN
China
Prior art keywords
control logic
command
memory
memory device
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010710068.4A
Other languages
English (en)
Inventor
崔元载
朴宽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112687314A publication Critical patent/CN112687314A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本公开涉及存储器设备和操作存储器设备的方法。一种存储器设备，包括：多个存储器单元阵列，每个存储器单元阵列被配置为包括多个存储器单元；多个外围电路，每个外围电路被配置为对多个存储器单元阵列执行操作；多个控制逻辑，被配置为控制多个外围电路；以及控制逻辑选择器，被配置为根据从存储器控制器接收的命令的类型来激活多个控制逻辑中的至少一个控制逻辑。

Description

存储器设备和操作存储器设备的方法
相关申请的交叉引用
本申请要求于2019年10月18日向韩国知识产权局提交的韩国专利申请10-2019-0130172的优先权，其全部内容通过引用合并于此。
技术领域
各个实施例总体上涉及一种电子设备，并且更具体地涉及一种半导体设备和操作该半导体设备的方法。
背景技术
存储设备可以响应于诸如计算机或智能电话等主机设备的控制而存储数据。存储设备可以包括存储数据的存储器设备和控制存储器设备的存储器控制器。存储器设备可以分为易失性存储器设备和非易失性存储器设备。
易失性存储器设备可以在被供电时保持数据，并且在没有电源时可以丢失所存储的数据。易失性存储器设备的类型可以包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。
即使在没有电源时，非易失性存储器设备也可以不丢失数据。非易失性存储器设备的类型可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)和闪存。
发明内容
根据一个实施例，一种存储器设备可以包括：多个存储器单元阵列，每个存储器单元阵列被配置为包括多个存储器单元；多个外围电路，每个外围电路被配置为对多个存储器单元阵列执行操作；多个控制逻辑，被配置为控制多个外围电路；以及控制逻辑选择器，被配置为根据从存储器控制器接收的命令的类型来激活多个控制逻辑中的至少一个控制逻辑。
根据一个实施例，一种操作存储器设备的方法，存储器设备包括控制多个存储器单元阵列的多个外围电路，该方法包括确定从主机接收的命令的类型；以及基于命令的类型选择性地激活控制多个外围电路的多个控制逻辑。
附图说明
图1是示出存储设备的框图；
图2是示出多平面操作的图；
图3是示出平面交织操作的图；
图4是示出多平面方案的编程操作的图；
图5是示出平面交织方案的编程操作的图；
图6是示出根据一个实施例的存储器设备的图；
图7是示出根据另一实施例的存储器设备的图；
图8是示出控制逻辑选择器的图；
图9是示出操作存储器设备的方法的图；
图10是示出操作存储器设备的方法的图；
图11是示出根据一个实施例的存储器设备的图；
图12是示出图11的存储器块BLKi的图；
图13是示出应用有根据一个实施例的存储设备的存储卡系统的框图；
图14是示出应用有根据本公开的实施例的存储设备的固态驱动器(SSD)系统的示例的框图；以及
图15是示出应用有根据一个实施例的存储设备的用户系统的框图。
具体实施方式
根据本说明书中公开的概念的实施例的示例的结构或功能描述仅用于描述根据这些概念的实施例的示例，并且根据这些概念的实施例的示例可以通过各种形式来执行，但是描述不限于本说明书中描述的实施例的示例。
在下文中，将参考附图描述本公开的实施例的示例，以使得本领域技术人员能够容易地实现本公开的技术精神。
各个实施例可以涉及具有改进的电流消耗管理的存储器设备及其操作方法。
图1是示出存储设备50的框图。
参考图1，存储设备50可以包括存储器设备100和控制存储器设备100的操作的存储器控制器200。
存储设备50可以被配置为响应于主机300的控制而存储数据。存储设备50的示例可以包括蜂窝电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、电视、平板电脑或车载信息娱乐系统。
根据对应于与主机300的通信方法的主机接口，存储设备50可以被制造为各种类型的存储设备之一。例如，存储设备50可以被配置为各种存储设备中的任何一种，诸如固态驱动器(SSD)、MMC、eMMC、RS-MMC和micro-MMC形式的多媒体卡、SD、mini-SD、micro-SD形式的安全数字卡、通用串行总线(USB)存储设备、通用闪存(UFS)设备、国际个人计算机存储卡协会(PCMCIA)卡类型存储设备、外围组件互连(PCI)卡类型存储设备、PCI Express(PCI-E)卡类型存储设备、紧凑型闪存(CF)卡、智能媒体卡、记忆棒等。
存储设备50可以通过各种类型的封装中的任何一种来制造。例如，存储设备50可以被制造为各种类型的封装类型中的任何一种，诸如封装上封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶片级制造封装(WFP)、晶片级堆叠封装(WSP)等。
存储器设备100可以存储数据。存储器设备100可以响应于存储器控制器200的控制而操作。存储器设备100可以包括存储器单元阵列组110。存储器单元阵列组110可以包括多个存储器单元阵列。多个存储器单元阵列中的每个可以包括存储数据的多个存储器单元。
每个存储器单元可以是存储一个数据位的单级单元(SLC)、存储两个数据位的多级单元(MLC)、存储三个数据位的三级单元(TLC)或存储四个数据位的四级单元(QLC)。
存储器单元阵列可以包括多个存储器块。每个存储器块可以包括多个存储器单元。每个存储器块可以包括多个页面。根据一个实施例，页面可以是用于将数据存储在存储器设备100中或读取存储在存储器设备100中的数据的单元。存储器块可以是用于擦除数据的单元。
在一个实施例中，存储器设备100的示例可以包括双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)SDRAM、Rambus动态随机存取存储器(RDRAM)、NAND闪存、垂直NAND闪存、NOR闪存设备、电阻式随机存取存储器(RRAM)、相变存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)或自旋转移力矩随机存取存储器(STT-RAM)。为了便于说明，假定存储器设备100是NAND闪存。
存储器设备100可以包括外围电路组120。外围电路组120可以包括多个外围电路。多个外围电路中的每个可以对多个存储器单元阵列中包括的存储器块或页面执行编程、读取或擦除操作。例如，外围电路可以向耦合到存储器单元阵列的字线施加操作电压，并且向耦合到存储器单元阵列的位线施加编程许可电压和编程禁止电压。外围电路可以响应于控制逻辑的控制而执行操作。
存储器设备100可以包括控制逻辑。控制逻辑组130可以包括多个各种控制逻辑。控制逻辑可以实现为硬件、软件或硬件和软件的组合。例如，控制逻辑可以是根据执行控制逻辑代码的算法和/或处理器进行操作的控制逻辑电路。控制逻辑组130可以实现为硬件、软件或硬件和软件的组合。例如，控制逻辑组130可以包括根据执行控制逻辑代码的算法和/或处理器进行操作的多个控制逻辑电路。控制逻辑可以从存储器控制器200接收命令、地址和数据，并且生成控制信号以执行与命令相对应的编程操作、读取操作或擦除操作。控制逻辑可以将控制信号传送给外围电路以执行与命令相对应的操作。
控制逻辑组130中包括的多个控制逻辑可以控制外围电路组120中包括的多个外围电路。控制逻辑组130可以包括共同控制逻辑和个体控制逻辑。共同控制逻辑可以实现为硬件、软件或硬件和软件的组合。例如，共同控制逻辑可以是根据执行控制逻辑代码的算法和/或处理器进行操作的共同控制逻辑电路。个体控制逻辑可以实现为硬件、软件或硬件和软件的组合。例如，个体控制逻辑可以是根据执行控制逻辑代码的算法和/或处理器进行操作的个体控制逻辑电路。
共同控制逻辑可以生成共同控制信号，该共同控制信号被共同地传送给外围电路组120中包括的多个外围电路。已经接收到共同控制信号的多个外围电路可以对存储器单元阵列组110中包括多个存储器单元阵列执行与命令相对应的操作。因此，共同控制逻辑可以控制外围电路组120使得可以同时对多个存储器单元阵列执行操作。例如，共同控制逻辑可以控制多个外围电路使得多个存储器单元阵列可以以多平面方式同时操作。
个体控制逻辑可以生成个体控制信号，该个体控制信号被传送给从外围电路组120中包括的多个外围电路中选择的一个外围电路。个体控制逻辑可以将所生成的个体控制信号传送给一个外围电路。因此，个体控制逻辑可以控制外围电路使得可以对存储器单元阵列组110中包括的多个存储器单元阵列之一执行编程、读取或擦除操作。因此，由多个个体控制逻辑控制的外围电路可以被个体地操作。个体控制逻辑可以控制多个外围电路使得多个存储器单元阵列可以以平面交织方式个体地操作。
存储器设备100可以包括控制逻辑选择器140。控制逻辑选择器140可以从存储器控制器200接收命令，并且选择用于控制与所接收的命令相对应的操作的控制逻辑。例如，控制逻辑选择器140可以根据所接收的命令的类型来选择性地激活共同控制逻辑和个体控制逻辑。例如，在控制逻辑选择器140接收到用于指示多平面操作的命令之后，控制逻辑选择器140可以激活共同控制逻辑并且停用个体控制逻辑。备选地，在控制逻辑选择器140接收到用于指示平面交织操作的命令之后，控制逻辑选择器140可以激活共同控制逻辑和个体控制逻辑。控制逻辑选择器140可以通过电源门控或时钟门控来停用个体控制逻辑。电源门控可以是一种用于响应于门控控制信号而阻止对在编程操作、读取操作或擦除操作中未使用的控制逻辑的电力供应的技术。时钟门控可以是一种用于响应于门控控制信号而阻止对在编程操作、读取操作或擦除操作中未使用的控制逻辑的电力供应的技术。
存储器设备100可以通过根据命令的类型选择性地激活个体控制逻辑来减少由未使用的个体控制逻辑引起的电流消耗。
存储器设备100可以包括信号选择器150。信号选择器150可以选择性地向外围电路提供由共同控制逻辑生成的用于控制外围电路的共同控制信号和由个体控制逻辑生成的用于控制外围电路的个体控制信号。信号选择器150可以响应于从控制逻辑选择器140接收的选择信号而选择共同控制信号和个体控制信号。当共同控制逻辑和个体控制逻辑都被激活时，信号选择器150可以选择共同控制信号或个体控制信号，并且将所选择的控制信号提供给外围电路。
存储器设备100可以从存储器控制器200接收命令和地址。存储器设备100可以被配置为响应于所接收的地址而访问存储器单元阵列中的所选择的区域。当存储器设备100访问所选择的区域时，这表示存储器设备100可以对由地址选择的区域执行与命令相对应的操作。例如，存储器设备100可以执行写入操作(编程操作)、读取操作和擦除操作。在编程操作期间，存储器设备100可以用数据对由地址选择的区域进行编程。在读取操作期间，存储器设备100可以从由地址选择的区域中读取数据。在擦除操作期间，存储器设备100可以从由地址选择的区域中擦除数据。
当存储设备50被供电时，存储器控制器200可以执行固件FW。固件FW可以包括：主机接口层HIL，其接收从主机300输入的请求或向主机300输出响应；闪存转换层FTL，其管理主机300的接口与存储器设备100的接口之间的操作；以及闪存接口层FIL，其向存储器设备100提供命令或从存储器设备100接收响应。
存储器控制器200可以从主机300接收数据和逻辑地址LA，并且将逻辑地址LA转换为物理地址PA，该物理地址PA指示存储有存储器设备100中的数据的存储器单元的地址。逻辑地址LA可以是逻辑块地址LBA，物理地址PA可以是物理块地址PBA。
存储器控制器200可以控制存储器设备100使得可以响应于来自主机300的请求而执行编程操作、读取操作或擦除操作。在编程操作期间，存储器控制器200可以向存储器设备100提供编程命令、物理块地址和数据。在读取操作期间，存储器控制器200可以向存储器设备100提供读取命令和物理块地址。在擦除操作期间，存储器控制器200可以向存储器设备100提供擦除命令、物理块地址和数据。
存储器控制器200可以控制存储器设备100使得可以执行编程操作、读取操作或擦除操作，而不管来自主机300的请求。例如，存储器控制器200可以控制存储器设备100执行用于执行后台操作(诸如损耗均衡、垃圾回收和读取回收)的编程操作、读取操作或擦除操作。
主机300可以使用各种通信方法中的至少一种与存储设备50通信，诸如通用串行总线(USB)、串行AT附件(SATA)、串行附件SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、PCI Express(PCIe)、非易失性存储器Express(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、注册DIMM(RDIMM)和减载DIMM(LRDIMM)通信方法。
图2是示出多平面操作的图。
参考图2，存储器设备100_2可以包括第一存储器单元阵列2010、第二存储器单元阵列2020、第一外围电路2030、第二外围电路2040、控制逻辑2050和输入/输出电路2060。控制逻辑2050可以实现为硬件、软件或硬件和软件的组合。例如，控制逻辑2050可以是根据执行控制逻辑代码的算法和/或处理器进行操作的控制逻辑电路。
输入/输出电路2060可以从存储器控制器200接收命令、地址和数据。输入/输出电路2060可以将数据传送给第一外围电路2030和第二外围电路2040。输入/输出电路2060可以传送来自第一外围电路2030和第二外围电路2040的数据。输入/输出电路2060可以将数据从第一外围电路2030和第二外围电路2040传送给存储器控制器200。输入/输出电路2060可以将命令和地址传送给控制逻辑2050。输入/输出电路2060可以以顺序方式从存储器控制器200接收要存储在第一存储器单元阵列2010中的第一数据和要存储在第二存储器单元阵列2020中的第二数据。换言之，在输入/输出电路2060从存储器控制器200接收到第一数据并且将所接收的第一数据传送给第一外围电路2030之后，输入/输出电路2060可以从存储器控制器200接收第二数据并且将所接收的第二数据传送给第二外围电路2040。
控制逻辑2050可以从输入/输出电路2060接收命令和地址，并且生成用于控制第一外围电路2030和第二外围电路2040对与地址相对应的区域执行与命令相对应的操作的控制信号。控制逻辑2050可以同时将控制信号传送给第一外围电路2030和第二外围电路2040。
第一外围电路2030和第二外围电路2040可以共同地从控制逻辑2050接收控制信号。第一外围电路2030和第二外围电路2040可以基于共同地从控制逻辑2050接收的控制信号来同时执行与命令相对应的操作。例如，第一外围电路2030和第二外围电路2040可以利用来自输入/输出电路2060的数据同时对存储器单元阵列进行编程。第一外围电路2030和第二外围电路2040可以分别从第一存储器单元阵列2010和第二存储器单元阵列2020读取数据。第一外围电路2030和第二外围电路2040可以同时擦除存储在第一存储器单元阵列2010和第二存储器单元阵列2020中的数据。
使用一个控制逻辑同时控制多个外围电路的方法可以被称为多平面方案。当一个控制逻辑基于所接收的地址来读取存储在多个存储器单元阵列中的数据时，可以从多个存储器单元阵列中的相同区域中读取数据。结果，从随机区域读取数据的随机读取性能可能劣化。
图3是示出平面交织操作的图。
参考图3，存储器设备100_3可以包括第一存储器单元阵列3010、第二存储器单元阵列3020、第一外围电路3030、第二外围电路3040、第一控制逻辑3050、第二控制逻辑3060和输入/输出电路3070。第一控制逻辑可以实现为硬件、软件或硬件和软件的组合。例如，第一控制逻辑可以是根据执行控制逻辑代码的算法和/或处理器进行操作的第一控制逻辑电路。第二控制逻辑可以实现为硬件、软件或硬件和软件的组合。例如，第二控制逻辑可以是根据执行控制逻辑代码的算法和/或处理器进行操作的第二控制逻辑电路。
第一控制逻辑3050可以从输入/输出电路3070接收命令和地址，并且生成用于控制第一外围电路3030的控制信号，以对第一存储器单元阵列3010中包括的存储区域中与地址相对应的区域执行与命令相对应的操作。
第二控制逻辑3060可以从输入/输出电路3070接收命令和地址，并且生成用于控制第二外围电路3040的控制信号，以对第二存储器单元阵列3020中包括的存储区域中与地址相对应的区域执行与命令相对应的操作。
换言之，由于第一控制逻辑3050和第二控制逻辑3060可以接收不同的地址，因此第一存储器单元阵列3010中包括的存储区域中执行操作的区域和第二存储器单元阵列3020中包括的存储区域中执行操作的区域可以通过不同的地址来访问。
输入/输出电路3070可以从存储器控制器200接收数据，并且将所接收的数据顺序地传送给第一外围电路3030和第二外围电路3040。例如，输入/输出电路3070可以接收第一数据并且将第一数据传送给第一外围电路3030，并且然后，可以接收第二数据并且将第二数据传送给第二外围电路3040。
传送给第一外围电路3030和第二外围电路3040的数据可以分别由第一控制逻辑3050和第二控制逻辑3060独立地编程。例如，当第一数据被传送给第一外围电路3030时，第一控制逻辑3050可能不等待第二外围电路3040接收第二数据。换言之，第一控制逻辑3050可以控制第一外围电路3030用第一数据对第一存储器单元阵列3010进行编程，而不管第二数据是否被传送给第二外围电路3040。以相同的方式，控制逻辑3060可以控制第二外围电路3040使得可以将第二数据编程到第二存储器单元阵列3020中，而不管第一数据是否被传送给第一外围电路3030。为了便于说明，已经描述了编程操作。然而，实施例不限于此。在读取操作或擦除操作期间，第一控制逻辑3050和第二控制逻辑3060可以彼此独立地操作。
以独立方式对第一存储器单元阵列3010和第二存储器单元阵列3020执行编程操作、读取操作或读取操作的方法可以被称为平面交织方案。换言之，根据平面交织方案，每个控制逻辑可以独立地控制多个外围电路中的每个外围电路，以在多个存储器单元阵列中的每个存储器单元阵列中执行编程操作、读取操作或擦除操作。
图4是示出多平面编程操作的图。
参考图4，第一平面410可以包括第一存储器单元阵列411和第一外围电路412。第二平面420可以包括第二存储器单元阵列421和第二外围电路422。输入/输出电路430可以向第一外围电路412和第二外围电路422传送数据。第一外围电路412和第二外围电路422可以由一个控制逻辑来控制。
输入/输出电路430可以将第一数据DATA1传送给第一外围电路412。输入/输出电路430可以将第二数据DATA2传送给第二外围电路422。第一外围电路412和第二外围电路422可以同时分别用第一数据DATA1和第二数据DATA2对存储器单元阵列进行编程。换言之，第一外围电路412可以用第一数据DATA1对第一存储器单元阵列411进行编程，同时，第二外围电路422可以用第二数据DATA2对第二存储器单元阵列421进行编程。
第一外围电路412和第二外围电路422可以通过相同的控制逻辑来执行编程操作。因此，可以将数据编程到由控制逻辑已经接收到的地址指示的区域中。例如，控制逻辑可以接收第一地址ADDR1。第一外围电路412可以将第一数据DATA1编程到第一存储器单元阵列411中包括的存储区域中由第一地址ADDR1指示的存储区域中。第二外围电路422可以将第二数据DATA2编程到第二存储器单元阵列421中包括的存储区域中由第一地址ADDR1指示的存储区域中。换言之，由于对由相同地址指示的区域执行操作，所以随机编程性能可能劣化。为了便于说明，提供编程操作作为示例。然而，当以多平面方案执行读取操作或擦除操作时，随机读取性能和随机擦除性能也可能劣化。
参考操作时间和操作位置的图，在编程操作期间，输入/输出电路430可以执行I/O操作，该I/O操作从存储器控制器200接收数据并且将数据传送给外围电路。例如，输入/输出电路430可以从存储器控制器200接收第一数据DATA1，并且将第一数据DATA1传送给第一外围电路412。在第一数据DATA1被传送给第一外围电路412之后，输入/输出电路430可以从存储器控制器200接收第二数据DATA2，并且将第二数据DATA2传送给第二外围电路422。
当第一外围电路412和第二外围电路422接收到数据时，控制逻辑可以控制第一外围电路412和第二外围电路422使得可以同时分别将第一数据DATA1和第二数据DATA2编程到第一存储器单元阵列411和第二存储器单元阵列421中。换言之，在第一平面410的第一外围电路412接收到第一数据DATA1之后，第一平面410可以等待等待时间tWAIT，直到第二外围电路422接收到第二数据DATA2。在一个实施例中，如本文中使用的关于发生的单词“同时”是指在重叠的时间间隔内进行的发生。例如，如果第一发生在第一时间间隔内进行并且第二发生在第二时间间隔内同时进行，则第一间隔和第二间隔至少部分彼此重叠，使得在等待时间tWAIT之后存在第一发生和第二发生都进行的时间。
图5是示出根据平面交织方案的编程操作的图。
参考图5，第一平面510可以包括第一存储器单元阵列511和第一外围电路512。第二平面520可以包括第二存储器单元阵列521和第二外围电路522。输入/输出电路530可以向第一外围电路512和第二外围电路522传送数据。第一外围电路512和第二外围电路522可以分别由第一控制逻辑(未示出)和第二控制逻辑(未示出)控制。
输入/输出电路530可以将第一数据DATA1传送给第一外围电路512。输入/输出电路530可以将第二数据DATA2传送给第二外围电路522。第一外围电路512和第二外围电路522可以同时分别用第一数据DATA1和第二数据DATA2对存储器单元阵列进行编程。换言之，第二外围电路522可以用第二数据DATA2对第二存储器单元阵列521进行编程，而与第一外围电路512用第一数据DATA1对第一存储器单元阵列511进行编程的操作无关。
第一外围电路512和第二外围电路522可以分别通过第一控制逻辑(未示出)和第二控制逻辑(未示出)来执行编程操作。因此，第一控制逻辑(未示出)从存储器控制器200接收的地址可以不同于第二控制逻辑(未示出)从存储器控制器200接收的地址。例如，第一控制逻辑(未示出)可以接收第一地址ADDR1，第二控制逻辑(未示出)可以接收第三地址ADDR3。
第一外围电路512可以由第一控制逻辑(未示出)控制，并且将第一数据DATA1编程到第一存储器单元阵列511中包括的存储区域中由第一地址ADDR1指示的存储区域中。第二外围电路522可以由第二控制逻辑(未示出)控制，并且将第二数据DATA2编程到第二存储器单元阵列521中包括的存储区域中由第三地址ADDR3指示的存储区域中。换言之，由于操作是对由不同地址指示的区域执行的，因此可以提高随机编程性能。为了便于说明，提供编程操作作为示例。然而，当以平面交织方案执行读取操作或擦除操作时，也可以改善随机读取性能和随机擦除性能。
参考操作时间和操作位置的图，输入/输出电路530可以执行I/O操作，该I/O操作从存储器控制器200接收数据并且将数据传送给外围电路。例如，输入/输出电路530可以从存储器控制器200接收第一数据DATA1，并且将第一数据DATA1传送给第一外围电路512。在第一数据DATA1被传送给第一外围电路512之后，输入/输出电路530可以从存储器控制器200接收第二数据DATA2，并且将第二数据DATA2传送给第二外围电路522。
当第一外围电路512接收到第一数据DATA1时，第一控制逻辑(未示出)可以控制第一外围电路512用第一数据DATA1对第一存储器单元阵列511进行编程。当第二外围电路522接收到第二数据DATA2时，第二控制逻辑(未示出)可以控制第二外围电路522用第二数据DATA2对第二存储器单元阵列521进行编程。也就是说，可以对第一平面510和第二平面520独立地执行编程操作。
与图4所示的操作时间相反，第一平面510可以在接收到第一数据DATA1之后执行编程操作而不等待等待时间tWAIT，从而可以将第一平面510的编程完成时间减少等待时间tWAIT。
图6是示出根据一个实施例的存储器设备100的图。
参考图6，存储器设备100可以包括存储器单元阵列组110、外围电路组120、控制逻辑组130、控制逻辑选择器140、信号选择器150和控制逻辑驱动器630。
存储器单元阵列组110可以包括第一存储器单元阵列111、第二存储器单元阵列112和第三存储器单元阵列113。外围电路组120可以包括第一外围电路121、第二外围电路122和第三外围电路123。信号选择器150可以包括第一选择电路151、第二选择电路152和第三选择电路153。控制逻辑组130可以包括第一控制逻辑131、第二控制逻辑132和第三控制逻辑133。
第一控制逻辑131、第二控制逻辑132和第三控制逻辑133可以分别控制第一外围电路121、第二外围电路122和第三外围电路123。第一控制逻辑131至第三控制逻辑133之一可以是共同控制逻辑。共同控制逻辑可以生成共同控制信号，该共同控制信号被共同地传送给第一外围电路121至第三外围电路123。根据一个实施例，第一控制逻辑131可以是共同控制逻辑。第二控制逻辑132和第三控制逻辑133可以是个体控制逻辑。个体控制逻辑可以生成个体控制信号，该个体控制信号被传送给从多个外围电路中选择的一个外围电路。根据一个实施例，第二控制逻辑132和第三控制逻辑133可以是个体控制逻辑。第二控制逻辑132可以生成传送给第二外围电路122的个体控制信号。第三控制逻辑133可以生成传送给第三外围电路123的个体控制信号。
为了便于说明，第一控制逻辑131可以是共同控制逻辑，第二控制逻辑132和第三控制逻辑133可以是个体控制逻辑。然而，实施例不限于此。
控制逻辑驱动器630可以生成传送给控制逻辑组130的驱动信号。驱动信号可以是电源信号或时钟信号。例如，控制逻辑驱动器630可以从外部设备接收外部电源，并且生成要施加到每个控制逻辑的功率信号。备选地，控制逻辑驱动器630可以从外部设备接收外部时钟，并且生成要施加到每个控制逻辑的时钟信号。
控制逻辑选择器140可以从存储器控制器200或输入/输出电路接收命令。控制逻辑选择器140可以确定所接收的命令的类型。例如，控制逻辑选择器140可以确定所接收的命令是否用于指示以多平面方案执行的操作。备选地，控制逻辑选择器140可以确定所接收的命令是否用于指示以平面交织方案执行的操作。
控制逻辑选择器140可以选择性地将来自控制逻辑驱动器630的驱动信号提供给第一控制逻辑131至第三控制逻辑133。例如，控制逻辑选择器140可以使用电源门控方案选择性地将功率信号提供给第一控制逻辑131至第三控制逻辑133。备选地，控制逻辑选择器140可以使用时钟门控方案选择性地将功率信号提供给第一控制逻辑131至第三控制逻辑133。
控制逻辑选择器140可以根据从控制逻辑驱动器630接收的命令的类型来选择性地将驱动信号提供给第一控制逻辑131至第三控制逻辑133。例如，当所接收的命令用于指示多平面操作时，控制逻辑选择器140可以通过将驱动信号传送给第一控制逻辑131来激活第一控制逻辑131，并且停用第二控制逻辑132和第三控制逻辑133。例如，当所接收的命令用于指示以平面交织方案执行的操作时，控制逻辑选择器140可以通过将驱动信号传送给第一控制逻辑131和第三控制逻辑133来激活第一控制逻辑131和第三控制逻辑133。
当控制逻辑未接收到驱动信号时，可以减少电流消耗。换言之，控制逻辑选择器140可以通过根据命令的类型选择性地激活或停用控制逻辑来减少电流消耗。
除了第一外围电路121，第一控制逻辑131可以向第二外围电路122和第三外围电路123传送共同控制信号。第二控制逻辑132可以向第二外围电路122传送个体控制信号。第三控制逻辑133可以向第三外围电路123传送个体控制信号。因此，当所有第一控制逻辑131至第三控制逻辑133都被激活时，第二外围电路122和第三外围电路123可以接收共同控制信号和个体控制信号。
因此，信号选择器150可以将共同控制信号和个体控制信号中的一个控制信号传送给外围电路。
第一选择电路151可以从第一控制逻辑131接收共同控制信号，并且将共同控制信号传送给第一外围电路121。第二选择电路152可以从第一控制逻辑131接收共同控制信号并且从第二控制逻辑132接收个体控制信号。第二选择电路152可以响应于选择信号而在所接收的共同控制信号和所接收的个体控制信号之间选择一个控制信号，并且可以将所选择的控制信号传送给第二外围电路122。第三选择电路153可以从第一控制逻辑131接收共同控制信号并且从第三控制逻辑133接收个体控制信号。第三选择电路153可以响应于选择信号而在所接收的共同控制信号和所接收的个体控制信号之间选择一个控制信号，并且可以将所选择的控制信号传送给第三外围电路123。
控制逻辑选择器140可以根据从存储器控制器200接收的命令的类型来生成选择信号。控制逻辑选择器140可以将所生成的选择信号传送给信号选择器150。例如，当命令的类型对应于用于指示多平面操作的命令时，控制逻辑选择器140可以生成选择信号，使得第一选择电路151至第三选择电路153可以分别将由第一控制逻辑131生成的共同控制信号传送给第一外围电路121至第三外围电路123。当命令的类型对应于用于指示以平面交织方案执行的操作的命令时，控制逻辑选择器140可以生成选择信号，使得第一选择电路151可以将由第一控制逻辑131生成的共同控制信号传送给第一外围电路121。控制逻辑选择器140可以生成选择信号，使得第二选择电路152可以将由第二控制逻辑132生成的个体控制信号传送给第二外围电路122。控制逻辑选择器140可以生成选择信号，使得第三选择电路153可以将由第三控制逻辑133生成的个体控制信号传送给第三外围电路123。
第一外围电路121至第三外围电路123可以响应于从信号选择器150接收的控制信号而分别控制存储器单元阵列组110中包括的第一存储器单元阵列111至第三存储器单元阵列113。
根据一个实施例，通过根据命令的类型停用第一控制逻辑131至第三控制逻辑133中的一些，可以减少在与命令的类型相对应的操作期间未使用的控制逻辑的电流消耗。
图7是示出根据另一实施例的存储器设备的图。
除了图6，还参考图7，信号选择器150可以不包括第一选择电路151。第一外围电路121可以接收由第一控制逻辑131生成的共同控制信号，而与命令的类型无关。另一方面，根据命令的类型，第二外围电路122和第三外围电路123可以接收由第一控制逻辑131生成的共同控制信号、或者由第二控制逻辑132和第三控制逻辑133生成的个体控制信号。因此，信号选择器150可以仅包括第二选择电路152和第三选择电路153。因此，可以设计尺寸比图6所示的存储器设备更小的存储器设备。
图8是示出控制逻辑选择器140的图。
参考图8，控制逻辑选择器140可以包括驱动开关141和命令检测器142。
命令检测器142可以从存储器控制器200接收命令。命令检测器142可以确定所接收的命令的类型。备选地，命令检测器142可以确定用于执行与所接收的命令相对应的操作的控制逻辑的数目。例如，命令检测器142可以确定所接收的命令是否用于指示以平面交织方案执行的操作。例如，命令检测器142可以确定所接收的命令是否用于指示以多平面方案执行的操作。
命令检测器142可以根据命令的类型来生成使能信号以提供给驱动开关141。例如，当从存储器控制器200接收的命令用于指示以平面交织方案执行的操作时，命令检测器142可以生成使能信号以激活共同控制逻辑和个体控制逻辑。当从存储器控制器200接收的命令用于指示以多平面方案执行的操作时，命令检测器142可以生成使能信号以激活共同控制逻辑并且停用个体控制逻辑。
命令检测器142可以根据命令的类型来生成选择信号以提供给驱动开关141。例如，当从存储器控制器200接收的命令用于指示以平面交织方案执行的操作时，命令检测器142可以生成选择信号使得第一外围电路121接收共同控制信号并且第二外围电路122和第三外围电路123可以接收个体控制信号。例如，当从存储器控制器200接收的命令用于指示以多平面方案执行的操作时，命令检测器142可以生成选择信号使得第一外围电路121至第三外围电路123接收共同控制信号。
驱动开关141可以从控制逻辑驱动器630接收驱动信号，并且选择性地将驱动信号提供给控制逻辑组130。驱动开关141可以从命令检测器142接收使能信号并且响应于使能信号而选择性地将驱动信号提供给控制逻辑组130。例如，当从存储器控制器200接收的命令用于指示以平面交织方案执行的操作时，命令检测器142可以生成使能信号使得第一控制逻辑131至第三控制逻辑133可以接收驱动信号。换言之，第一控制逻辑131至第三控制逻辑133可以被激活。当从存储器控制器200接收的命令用于指示以多平面方案执行的操作时，命令检测器142可以生成使能信号使得第一控制逻辑131可以被激活并且第二控制逻辑132和第三控制逻辑133可以被停用。
图9是示出操作存储器设备100的方法的图。
参考图9，在步骤S901，控制逻辑选择器140可以从存储器控制器200接收命令。该命令可以是编程命令、读取命令或擦除命令。该命令可以指示以平面交织方案执行的操作或以多平面方案执行的操作。
在步骤S903，控制逻辑选择器140可以确定所接收的命令的类型。换言之，控制逻辑选择器140可以确定所接收的命令是用于指示以平面交织方案执行的操作还是以多平面方案执行的操作。
在步骤S905，控制逻辑选择器140可以根据所接收的命令的类型来选择性地向多个控制逻辑提供驱动信号。例如，当对多个平面同时执行操作时，驱动信号可以被提供给共同控制逻辑。当对多个平面分别执行操作时，驱动信号可以被提供给共同控制逻辑和个体控制逻辑。
在步骤S907，信号选择器150可以根据基于命令的类型而生成的选择信号来选择性地向外围电路提供控制信号。例如，当对多个平面执行操作时，从共同控制逻辑接收的共同控制信号可以被提供给多个外围电路。当对多个平面分别执行操作时，从共同控制逻辑接收的共同控制信号和从个体控制逻辑接收的个体控制信号之一可以被提供给外围电路。
在步骤S909，外围电路组120可以响应于从信号选择器150接收的共同控制信号或个体控制信号而执行与命令相对应的操作。例如，可以同时或分别对多个平面执行操作。
根据操作存储器设备的方法，由于根据命令的类型来选择性地向控制逻辑提供驱动信号，因此可以减少由未使用的控制逻辑引起的电流消耗。
图10是示出操作存储器设备100的方法的图。
参考图10，在步骤S1001，控制逻辑选择器140可以从存储器控制器200接收命令。该命令可以是编程命令、读取命令或擦除命令。该命令可以指示以平面交织方案执行的操作或以多平面方案执行的操作。
在步骤S1003，控制逻辑选择器140可以确定所接收的命令是否用于指示以多平面方案执行的操作，即多平面命令。备选地，控制逻辑选择器140可以确定所接收的命令是否用于指示以平面交织方案执行的操作，即平面交织命令。当所接收的命令是多平面命令时，处理流程可以进行到步骤S1013。
在步骤S1005，控制逻辑选择器140可以激活共同控制逻辑。共同控制逻辑可以是生成要提供给多个外围电路的共同控制信号的控制逻辑。换言之，共同控制逻辑可以控制多个外围电路。控制逻辑选择器140可以从控制逻辑驱动器630接收驱动信号，并且将驱动信号传送给共同控制逻辑，从而激活共同控制逻辑。驱动信号可以是功率信号或时钟信号。
在步骤S1005，控制逻辑选择器140可以激活共同控制逻辑。共同控制逻辑可以是生成要提供给多个外围电路的共同控制信号的控制逻辑。换言之，共同控制逻辑可以控制多个外围电路。控制逻辑选择器140可以从控制逻辑驱动器630接收驱动信号，并且将驱动信号传送给共同控制逻辑，从而激活共同控制逻辑。驱动信号可以是功率信号或时钟信号。
在步骤S1007，控制逻辑选择器140可以激活个体控制逻辑。个体控制逻辑可以是生成要分别提供给多个外围电路的个体控制信号的控制逻辑。换言之，每个个体控制逻辑可以控制从外围电路中选择的一个外围电路。控制逻辑选择器140可以从控制逻辑驱动器630接收驱动信号，并且可能不将驱动信号传送给个体控制逻辑，从而停用个体控制逻辑。
在步骤S1009，信号选择器150可以将从共同控制逻辑接收的共同控制信号提供给多个外围电路。信号选择器150可以在共同控制信号与个体控制信号之间选择共同控制信号，并且将所选择的共同控制信号提供给多个外围电路。
在步骤S1013，控制逻辑选择器140可以激活共同控制逻辑和个体控制逻辑。控制逻辑选择器140可以从控制逻辑驱动器630接收驱动信号，并且将驱动信号传送给共同控制逻辑和个体控制逻辑，从而激活共同控制逻辑和个体控制逻辑。驱动信号可以是功率信号或时钟信号。
在步骤S1015，信号选择器150可以选择性地将共同控制信号和个体控制信号提供给外围电路。例如，信号选择器150可以响应于从控制逻辑选择器140接收的选择信号而选择控制信号。例如，当所接收的命令是平面交织命令时，信号选择器150可以将个体控制信号传送给外围电路。
根据操作存储器设备的方法，由于根据命令的类型来选择性地向控制逻辑提供驱动信号，因此可以减少由未使用的控制逻辑引起的电流消耗。
图11是示出根据一个实施例的存储器设备1100的图。
参考图11，存储器设备1100可以包括存储器单元阵列1110、外围电路1120和控制逻辑1130。
存储器单元阵列1110可以包括多个存储器块BLK1至BLKz。多个存储器块BLK1至BLKz可以通过行线RL耦合到行译码器1121。存储器块BLK1至BLKz可以通过位线BL1至BLm耦合到页面缓冲器组1123。多个存储器块BLK1至BLKz中的每个可以包括多个存储器单元。根据一个实施例，多个存储器单元可以是非易失性存储器单元。耦合到同一字线的存储器单元可以被定义为一个页面。因此，每个存储器块可以包括多个页面。
行线RL可以包括至少一个源极选择线、多个字线和至少一个漏极选择线。
存储器单元阵列1110中包括的每个存储器单元可以包括：存储单个数据位的单级单元(SLC)、存储两个数据位的多级单元(MLC)、存储三个数据位的三级单元(TLC)或存储四个数据位的四级单元(QLC)。
外围电路1120可以被配置为响应于控制逻辑1130的控制而对存储器单元阵列1110的所选择的区域执行编程、读取和擦除操作。外围电路1120可以驱动存储器单元阵列1110。例如，外围电路1120可以将各种操作电压施加到行线RL和位线BL1至BLn，或者可以响应于控制逻辑1130的控制而释放所施加的电压。
外围电路1120可以包括行译码器1121、电压发生器1122、页面缓冲器组1123、列译码器1124和输入/输出电路1140。
行译码器1121可以通过行线RL耦合到存储器单元阵列1110。行线RL可以包括至少一个源极选择线、多个字线和至少一个漏极选择线。根据一个实施例，字线可以包括普通字线和伪字线。根据一个实施例，行线RL还可以包括管道选择线。
行译码器1121可以被配置为响应于控制逻辑1130的控制而操作。行译码器1121可以从控制逻辑1130接收行地址RADD。
行译码器1121可以被配置为译码行地址RADD。行译码器1121可以根据译码的块地址来在存储器块BLK1至BLKz中选择至少一个存储器块。行译码器1121可以从所选择的存储器块中选择至少一个字线，以便根据译码的地址来将由电压发生器1122生成的电压施加到至少一个字线。
例如，在编程操作期间，行译码器1121可以将编程电压施加到所选择的字线，并且将具有比编程电压低的电压电平的编程通过电压施加到未所选择的字线。在编程验证操作期间，行译码器1121可以将验证电压施加到所选择的字线，并且将大于验证电压的验证通过电压施加到未所选择的字线。在读取操作期间，行译码器1121可以将读取电压施加到所选择的字线，并且将大于读取电压的读取通过电压施加到未所选择的字线。
根据一个实施例，可以以存储器块为单位执行存储器单元阵列1110的擦除操作。在擦除操作期间，行译码器1121可以根据译码的地址来选择存储器块之一。在擦除操作期间，行译码器1121可以将地电压施加到耦合到所选择的存储器块的字线。
电压发生器1122可以由控制逻辑1130控制。电压发生器1122可以被配置为通过使用提供给存储器设备1100的外部电源电压来生成多个电压。例如，电压发生器1122可以响应于操作信号OPSIG而生成用于编程、读取和擦除操作的操作电压Vop。例如，电压发生器1122可以响应于控制逻辑1130的控制而生成编程电压、验证电压、通过电压、读取电压和擦除电压。
根据一个实施例，电压发生器1122可以通过调节外部电源电压来生成内部电源电压。由电压发生器1122生成的内部电源电压可以用作存储器单元阵列1110的操作电压。
根据一个实施例，电压发生器1122可通过使用外部电源电压或内部电源电压来生成多个电压。
例如，电压发生器1122可以包括接收内部电源电压的多个泵浦电容器，并且通过响应于控制逻辑1130的控制而选择性地激活多个泵浦电容器来生成多个电压。
可以通过行译码器1121将多个生成的电压提供给存储器单元阵列1110。
页面缓冲器组1123可以包括第一页面缓冲器PB1至第n页面缓冲器PBn。第一页面缓冲器PB1至第n页面缓冲器PBn可以分别通过第一位线BL1至第n位线BLn耦合到存储器单元阵列1110。第一页面缓冲器PB1至第n页面缓冲器PBn可以响应于控制逻辑1130的控制而操作。例如，第一页面缓冲器PB1至第n页面缓冲器PBn可以响应于页面缓冲器控制信号PBSIGNALS而操作。例如，第一页面缓冲器PB1至第n页面缓冲器PBn可以临时存储通过第一位线BL1至第n位线BLn接收的数据，或者可以在读取或验证操作期间感测第一位线BL1至第n位线BLn中的电压或电流。
例如，在编程操作期间，当编程脉冲在编程操作期间被施加到所选择的字线时，第一页面缓冲器PB1至第n页面缓冲器PBn可以将通过输入/输出电路1140接收的数据DATA通过第一位线BL1至第n位线BLn传送给所选择的存储器单元。可以根据所传送的数据DATA来对所选择的页面的存储器单元编程。耦合到施加有编程许可电压(例如，地电压)的位线的存储器单元可以具有增加的阈值电压。耦合到施加有编程禁止电压(例如，电源电压)的位线的存储器单元的阈值电压可以被维持。在编程验证操作期间，第一页面缓冲器PB1至第n页面缓冲器PBn可以分别通过第一位线BL1至第n位线BLn从所选择的存储器单元读取页面数据。
在读取操作期间，第一页面缓冲器PB1至第n页面缓冲器PBn可以通过第一位线BL1至第n位线BLn从所选择的页面的存储器单元中读取数据DATA，并且响应于列译码器1124的控制而将所读取的数据DATA输出到数据输入/输出电路1125。
在擦除操作期间，第一页面缓冲器PB1至第n页面缓冲器PBn可以使第一位线BL1至第n位线BLn浮置。
列译码器1124可以响应于列地址CADD而在输入/输出电路1140与页面缓冲器组1123之间传送数据。例如，列译码器1124可以通过数据线DL与第一页面缓冲器PB1至第n页面缓冲器PBn交换数据，或者可以通过列线CL与输入/输出电路1140交换数据。
输入/输出电路1140可以将命令CMD和地址ADD从以上参考图1描述的存储器控制器200传送给控制逻辑1130，或者可以与列译码器1124交换数据DATA。
在读取操作或验证操作期间，感测电路1126可以响应于许可位信号VRYBIT而生成参考电流，并且将从页面缓冲器组1123接收的感测电压VPB与由参考电流生成的参考电压进行比较，以输出通过信号PASS或失败信号FAIL。
控制逻辑1130可以通过响应于命令CMD和地址ADD而输出操作信号OPSIG、行地址RADD、页面缓冲器控制信号PBSIGNALS和许可位信号VRYBIT来控制外围电路1120。此外，控制逻辑1130可以响应于通过信号PASS或失败信号FAIL而确定验证操作已经通过还是失败。
为了便于说明，示出了一个存储器单元阵列1110。然而，存储器设备1100可以包括多个存储器单元阵列。例如，如图6和7所示，存储器设备1100可以包括存储器单元阵列组110。存储器单元阵列组110可以包括第一存储器单元阵列111、第二存储器单元阵列112和第三存储器单元阵列113。
为了便于说明，示出了一个外围电路1120。然而，存储器设备1100可以包括多个外围电路。例如，如图6和7所示，存储器设备1100可以包括外围电路组120。外围电路组120可以包括第一外围电路121、第二外围电路122和第三外围电路123。
为了便于说明，示出了一个控制逻辑1130。然而，存储器设备1100可以包括多个控制逻辑。例如，如图6和7所示，存储器设备1100可以包括控制逻辑组130。控制逻辑组130可以包括第一控制逻辑131、第二控制逻辑132和第三控制逻辑133。
输入/输出电路1140可以包括控制逻辑选择器140和控制逻辑驱动器630。输入/输出电路110可以接收命令并且将命令传送给控制逻辑选择器140。控制逻辑选择器140可以选择性地激活多个控制逻辑。例如，控制逻辑选择器140可以选择性地激活共同控制逻辑或个体控制逻辑。输入/输出电路1140可以包括信号选择器150。信号选择器150可以根据从控制逻辑选择器140接收的信号，来选择性地向外围电路组120传送由共同控制逻辑生成的共同控制信号或由个体控制逻辑生成的个体控制信号。
图12是示出图11的存储器块BLKi的图。
参考图12，存储器块BLKi可以耦合到并联布置在第一选择线与第二选择线之间的多个字线。第一选择线可以是源极选择线SSL，第二选择线可以是漏极选择线DSL。具体地，存储器块BLKi可以包括耦合在位线BL1至BLm与源极线SL之间的多个串ST。位线BL1至BLm可以分别耦合到串ST，并且源极线SL可以共同地耦合到串ST。由于串ST可以具有相同的配置，因此将以示例方式描述耦合到第一位线BL1的串ST。
串ST可以包括串联耦合在源极线SL与第一位线BL1之间的源极选择晶体管SST、多个存储器单元MC1至MC16和漏极选择晶体管DST。每个串ST可以包括至少一个源极选择晶体管SST、至少一个漏极选择晶体管DST、以及比如图3所示的存储器单元MC1至MC16更多的存储器单元。
源极选择晶体管SST的源极可以耦合到源极线SL，漏极选择晶体管DST的漏极可以耦合到第一位线BL1。存储器单元MC1至MC16可以串联耦合在源极选择晶体管SST与漏极选择晶体管DST之间。不同串ST中包括的源极选择晶体管SST的栅极可以耦合到源极选择线SSL，漏极选择晶体管DST的栅极可以耦合到漏极选择线DSL，并且存储器单元MC1至MC16的栅极可以耦合到多个字线WL1至WL16。不同串ST中包括的存储器单元中耦合到相同字线的一组存储器单元可以被称为物理页面PG。因此，存储器块BLKi可以包括与字线WL1至WL16的数目一样多的物理页面PG。
单个存储器单元可以存储一位数据。该存储器单元通常称为单级单元(SLC)。一个物理页面PPG可以存储一个逻辑页面(LPG)数据。一个LPG数据可以包括与一个物理页面PG中包括的单元的数目一样多的数据位。
此外，单个存储器单元可以存储两位或更多位数据。一个物理页面PG可以存储与两个或更多个逻辑页面LPG相对应的数据。
图13是示出应用有根据本公开的实施例的存储设备的存储卡系统2000的示例的框图。
参考图13，存储卡系统2000可以包括存储器控制器2100、存储器设备2200和连接器2300。
存储器控制器2100可以耦合到存储器设备2200。存储器控制器2100可以访问存储器设备2200。例如，存储器控制器2100可以控制存储器设备2200的读取、写入、擦除和后台操作。存储器控制器2100可以被配置为在存储器设备2200与主机之间提供接口。存储器控制器2100可以被配置为驱动用于控制存储器设备2200的固件。
在一个实施例中，存储器控制器2100可以包括诸如随机存取存储器(RAM)、处理单元、主机接口、存储器接口和ECC块等组件。
存储器控制器2100可以通过连接器2300与外部设备通信。存储器控制器2100可以基于通信协议与外部设备(例如，主机)通信。例如，存储器控制器2100可以通过各种通信协议中的至少一种与外部设备通信，诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、PCI-express(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机小型接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动电子设备(IDE)、火线、通用闪存(UFS)、WiFi、蓝牙和非易失性存储器Express(NVMe)协议。例如，连接器2300可以由上述各种通信协议中的至少一种来定义。
在一个实施例中，存储器设备2200可以体现为各种非易失性存储器设备中的任何一个，诸如电可擦除可编程ROM(EEPROM)、NAND闪存、NOR闪存、相变RAM(PRAM)、电阻RAM(ReRAM)、铁电RAM(FRAM)和自旋扭矩磁性RAM(STT-MRAM)。
存储器控制器2100和存储器设备2200可以集成到单个半导体设备中以形成存储卡。例如，存储器控制器2100和存储器设备2200可以集成到单个半导体设备中并且形成存储卡，诸如个人计算机存储卡国际协会(PCMCIA)、紧凑型闪存卡(CF)、智能媒体卡(SM或SMC)、记忆棒多媒体卡(MMC、RS-MMC或MMCmicro)、SD卡(SD、miniSD、microSD或SDHC)、通用闪存(UFS)等。
图14是示出应用有根据本公开的实施例的存储设备的固态驱动器(SSD)系统3000的示例的框图。
参考图14，SSD系统3000可以包括主机3100和SSD 3200。SSD3200可以通过信号连接器3001与主机3100交换信号SIG，并且可以通过电源连接器3002接收电力PWR。SSD 3200可以包括SSD控制器3210、多个闪存3221至322n、辅助电源3230和缓冲存储器3240。
在一个实施例中，SSD控制器3210可以执行上面参考图1描述的存储器控制器200的功能。
SSD控制器3210可以响应于从主机3100接收的信号SIG而控制多个闪存3221至322n。根据一个实施例，信号SIG可以是基于主机3100和SSD 3200的接口的信号。例如，信号SIG可以通过各种接口中的至少一种来定义，诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、PCI-express(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机小型接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动电子设备(IDE)、火线、通用闪存(UFS)、WiFi、蓝牙和非易失性存储器Express(NVMe)接口。
辅助电源3230可以通过电源连接器3002耦合到主机3100。可以从主机3100通过电力PWR对辅助电源3230供电和充电。当不能从主机3100平稳地供电时，辅助电源3230可以提供SSD 3200的电力。例如，辅助电源3230可以位于SSD 3200内部或外部。例如，辅助电源3230可以设置在主板中，并且可以向SSD 3200提供辅助电力。
缓冲存储器3240可以用作SSD 3200的缓冲存储器。例如，缓冲存储器3240可以临时存储从主机3100接收的数据或从多个闪存3221至322n接收的数据，或者可以临时存储闪存3221至322n的元数据(例如，映射表)。缓冲存储器3240可以包括诸如DRAM、SDRAM、DDRSDRAM、LPDDR SDRAM和GRAM等易失性存储器、或者诸如FRAM、ReRAM、STT-MRAM和PRAM等非易失性存储器。
图15是示出应用有根据一个实施例的存储设备的用户系统的框图。
参考图15，用户系统4000可以包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。
应用处理器4100可以运行用户系统4000、操作系统(OS)或用户程序中包括的组件。例如，应用处理器4100可以包括用于控制用户系统4000中包括的组件的控制器、接口、图形引擎等。应用处理器4100可以被提供作为片上系统(SoC)。
存储器模块4200可以用作用户系统4000的主存储器、工作存储器、缓冲存储器或高速缓冲存储器。存储器模块4200可以包括诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3SDRAM、LPDDR SDARM、LPDDR3 SDRAM和LPDDR3 SDRAM等易失性RAM、或者诸如PRAM、ReRAM、MRAM和FRAM等非易失性RAM。例如，应用处理器4100和存储模块4200可以基于层叠封装(POP)被封装，并且然后可以被提供作为单个半导体封装。
网络模块4300可以与外部设备通信。例如，网络模块4300可以支持无线通信，诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、Wimax、WLAN、UWB、蓝牙或WiFi通信。例如，网络模块4300可以被包括在应用处理器4100中。
存储模块4400可以存储数据。例如，存储模块4400可以存储从应用处理器4100接收的数据。备选地，存储模块4400可以将存储在存储模块4400中的数据传输给应用处理器4100。例如，存储模块4400可以体现为具有三维(3D)结构的非易失性半导体存储器设备，诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)、NAND闪存、NOR闪存或NAND闪存。例如，存储模块4400可以被提供作为可移动存储介质(即，可移动驱动器)，诸如用户系统4000的存储卡或外部驱动器。
例如，存储模块4400可以包括多个非易失性存储器设备，并且多个非易失性存储器设备可以以与以上参考图10至13描述的存储器设备相同的方式操作。存储模块4400可以以与以上参考图1描述的存储设备50相同的方式操作。
用户接口4500可以包括向应用处理器4100输入数据或指令或向外部设备输出数据的接口。根据一个实施例，用户接口4500可以包括用户输入接口，诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电装置。用户接口4500还可以包括用户输出接口，诸如液晶显示器(LCD)、有机发光二极管(OLED)显示设备、有源矩阵OLED(AMOLED)显示设备、LED、扬声器和显示器。
根据一个实施例，存储器设备和操作该存储器设备的方法可以提供改进的电流消耗管理性能。
对于本领域技术人员将很清楚的是，在不脱离本公开的精神或范围的情况下，可以对任何上述实施例进行各种修改。因此，意图在于，实施例涵盖所有这样的修改，只要它们落入所附权利要求及其等同物的范围内。

Claims (20)

1.一种存储器设备，包括：
多个存储器单元阵列，每个存储器单元阵列包括多个存储器单元；
多个外围电路，每个外围电路被配置为对所述多个存储器单元阵列执行操作；
多个控制逻辑，被配置为控制所述多个外围电路；以及
控制逻辑选择器，被配置为根据从存储器控制器接收的命令的类型来激活所述多个控制逻辑中的至少一个控制逻辑。
2.根据权利要求1所述的存储器设备，其中所述多个控制逻辑包括：
共同控制逻辑，被配置为共同地控制所述多个外围电路；以及
个体控制逻辑，被配置为个体地控制所述多个外围电路。
3.根据权利要求2所述的存储器设备，还包括信号选择器，所述信号选择器选择性地向所述多个外围电路传送由所述共同控制逻辑生成的共同控制信号和由所述个体控制逻辑生成的个体控制信号。
4.根据权利要求2所述的存储器设备，其中当所述命令是第一类型的命令时，所述控制逻辑选择器激活所述共同控制逻辑。
5.根据权利要求4所述的存储器设备，其中当所述命令是所述第一类型的命令时，所述控制逻辑选择器停用所述个体控制逻辑。
6.根据权利要求5所述的存储器设备，其中所述第一类型的命令指示对所述多个存储器单元阵列同时执行所述操作。
7.根据权利要求3所述的存储器设备，其中当所述命令是第二类型的命令时，所述控制逻辑选择器激活所述共同控制逻辑和所述个体控制逻辑，以及
其中所述信号选择器选择性地将由所述共同控制逻辑生成的所述共同控制信号和由所述个体控制逻辑生成的所述个体控制信号中的一种信号提供给所述多个外围电路。
8.根据权利要求7所述的存储器设备，其中所述第二类型的命令指示对所述多个存储器单元阵列分别执行所述操作。
9.根据权利要求1所述的存储器设备，还包括：
命令检测器，确定从所述存储器控制器接收的所述命令的类型；以及
驱动开关，根据所述命令的所述类型选择性地向所述多个控制逻辑提供驱动信号。
10.根据权利要求9所述的存储器设备，其中所述驱动信号是施加到所述多个控制逻辑的功率信号和时钟信号中的至少一种信号。
11.一种操作存储器设备的方法，所述存储器设备包括控制多个存储器单元阵列的多个外围电路，所述方法包括：
确定从主机接收的命令的类型；以及
基于所述命令的所述类型选择性地激活控制所述多个外围电路的多个控制逻辑。
12.根据权利要求11所述的方法，其中选择性地激活所述多个控制逻辑包括：选择性地激活共同地控制所述多个外围电路的共同控制逻辑和个体地控制所述多个外围电路的个体控制逻辑。
13.根据权利要求12所述的方法，还包括：向所述多个外围电路选择性地传送由所述共同控制逻辑生成的共同控制信号和由所述个体控制逻辑生成的个体控制信号。
14.根据权利要求12所述的方法，其中选择性地激活所述多个控制逻辑包括：响应于指示所述命令是第一类型的命令的信息而激活所述共同控制逻辑并且停用所述个体控制逻辑。
15.根据权利要求14所述的方法，其中所述第一类型的命令指示对所述多个存储器单元阵列同时执行操作。
16.根据权利要求12所述的方法，其中选择性地激活所述多个控制逻辑包括：响应于指示所述命令是第二类型的命令的信息而激活所述共同控制逻辑和所述个体控制逻辑。
17.根据权利要求16所述的方法，还包括：提供控制信号，所述控制信号是根据指示所述命令是所述第二类型的命令的所述信息而在由所述共同控制逻辑生成的共同控制信号和由所述个体控制逻辑生成的个体控制信号中被选择。
18.根据权利要求16所述的方法，其中所述第二类型的命令指示对所述多个存储器单元阵列分别执行操作。
19.根据权利要求11所述的方法，其中选择性地激活所述多个控制逻辑包括：选择性地向所述多个控制逻辑提供驱动信号。
20.根据权利要求19所述的方法，其中所述驱动信号是施加到所述多个控制逻辑的功率信号和时钟信号中的至少一种信号。
CN202010710068.4A 2019-10-18 2020-07-22 存储器设备和操作存储器设备的方法 Pending CN112687314A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190130172A KR20210046454A (ko) 2019-10-18 2019-10-18 메모리 장치 및 그 동작 방법
KR10-2019-0130172 2019-10-18

Publications (1)

Publication Number Publication Date
CN112687314A true CN112687314A (zh) 2021-04-20

Family

ID=75445378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010710068.4A Pending CN112687314A (zh) 2019-10-18 2020-07-22 存储器设备和操作存储器设备的方法

Country Status (3)

Country Link
US (1) US11361803B2 (zh)
KR (1) KR20210046454A (zh)
CN (1) CN112687314A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021232223A1 (en) * 2020-05-19 2021-11-25 Yangtze Memory Technologies Co., Ltd. 3d nand flash and operation method thereof
KR20220055302A (ko) 2020-10-26 2022-05-03 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060036803A1 (en) * 2004-08-16 2006-02-16 Mori Edan Non-volatile memory device controlled by a micro-controller
US20070211529A1 (en) * 2006-03-13 2007-09-13 Luca De Santis Memory device distributed controller system
JP5378574B1 (ja) * 2012-06-13 2013-12-25 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US20160188206A1 (en) * 2014-12-29 2016-06-30 Sandisk Technologies Inc. Non-Volatile Memory Systems Utilizing Storage Address Tables
TW201705133A (zh) * 2015-03-12 2017-02-01 英帆薩斯公司 減少負載的記憶體模組
US20180040353A1 (en) * 2016-08-08 2018-02-08 SK Hynix Inc. Semiconductor memory device and method of operating the same
US20190172537A1 (en) * 2012-11-20 2019-06-06 Thstyme Bermuda Limited Solid state drive architectures
CN110058799A (zh) * 2018-01-18 2019-07-26 爱思开海力士有限公司 存储器装置及操作存储器装置的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070114507A (ko) 2006-05-29 2007-12-04 주식회사 하이닉스반도체 멀티 플래인을 구비한 플래시 메모리 장치
KR100794659B1 (ko) 2006-07-14 2008-01-14 삼성전자주식회사 반도체 칩과 그것의 파워 게이팅 방법
KR100890017B1 (ko) 2007-04-23 2009-03-25 삼성전자주식회사 프로그램 디스터브를 감소시킬 수 있는 플래시 메모리 장치및 그것의 프로그램 방법
KR101252698B1 (ko) 2009-04-29 2013-04-09 퀄컴 인코포레이티드 클록 게이팅 시스템 및 방법
US9792995B1 (en) 2016-04-26 2017-10-17 Sandisk Technologies Llc Independent multi-plane read and low latency hybrid read

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060036803A1 (en) * 2004-08-16 2006-02-16 Mori Edan Non-volatile memory device controlled by a micro-controller
US20070211529A1 (en) * 2006-03-13 2007-09-13 Luca De Santis Memory device distributed controller system
JP5378574B1 (ja) * 2012-06-13 2013-12-25 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US20190172537A1 (en) * 2012-11-20 2019-06-06 Thstyme Bermuda Limited Solid state drive architectures
US20160188206A1 (en) * 2014-12-29 2016-06-30 Sandisk Technologies Inc. Non-Volatile Memory Systems Utilizing Storage Address Tables
TW201705133A (zh) * 2015-03-12 2017-02-01 英帆薩斯公司 減少負載的記憶體模組
US20180040353A1 (en) * 2016-08-08 2018-02-08 SK Hynix Inc. Semiconductor memory device and method of operating the same
CN110058799A (zh) * 2018-01-18 2019-07-26 爱思开海力士有限公司 存储器装置及操作存储器装置的方法

Also Published As

Publication number Publication date
US11361803B2 (en) 2022-06-14
US20210118479A1 (en) 2021-04-22
KR20210046454A (ko) 2021-04-28

Similar Documents

Publication Publication Date Title
US11334248B2 (en) Storage device and method of changing between memory blocks of different bits based on delay of migration request
US11853202B2 (en) Memory system performing garbage collection operation by exchanging information related to garbage collection with host and method of operating the memory system
KR20220082509A (ko) 저장 장치 및 그 동작 방법
KR20210017912A (ko) 메모리 컨트롤러 및 그 동작 방법
CN112825062A (zh) 存储器控制器及其操作方法
KR20190123544A (ko) 저장 장치 및 그 동작 방법
KR20210090439A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20210077451A (ko) 저장 장치 및 그 동작 방법
CN114078543A (zh) 存储器控制器及其操作方法
KR20210123884A (ko) 스토리지 장치 및 그 동작 방법
US11361803B2 (en) Memory device and operating method of the memory device
CN114356209A (zh) 存储装置及其操作方法
US11650927B2 (en) Memory device with a training buffer and method of operating the same
CN114077387A (zh) 存储装置及其操作方法
CN113299332A (zh) 存储器控制器及其操作方法
CN112309446A (zh) 存储设备和操作存储设备的方法
KR20210068902A (ko) 메모리 장치 및 그 동작 방법
KR20230037240A (ko) 호스트 장치, 메모리 컨트롤러 및 이를 포함하는 컴퓨팅 시스템
KR20220048864A (ko) 저장 장치 및 그 동작 방법
US11500768B2 (en) Storage device performing garbage collection and method of operating the same
CN112527189B (zh) 存储器装置及其操作方法
US11567703B2 (en) Memory device comprising queue layer and storage device including the same
US11868658B2 (en) Memory controller including first processor for generating commands and second processor for generating logging information and method of operating the memory controller
US20230305741A1 (en) Storage device and operating method thereof
US20220171542A1 (en) Memory controller and method of operating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination