CN112634969A - 存储器装置以及其读取页面媒体流的方法 - Google Patents

存储器装置以及其读取页面媒体流的方法 Download PDF

Info

Publication number
CN112634969A
CN112634969A CN202010031351.4A CN202010031351A CN112634969A CN 112634969 A CN112634969 A CN 112634969A CN 202010031351 A CN202010031351 A CN 202010031351A CN 112634969 A CN112634969 A CN 112634969A
Authority
CN
China
Prior art keywords
buffer
page
level
data
latch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010031351.4A
Other languages
English (en)
Inventor
洪继宇
洪硕男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN112634969A publication Critical patent/CN112634969A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1054—Optical output buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2272—Latency related aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output

Abstract

本发明公开了一种存储器装置以及其读取页面媒体流的方法，该存储器装置为包含具有第一层级缓冲器锁存器及第二层级缓冲器锁存器的页缓冲器的存储器装置，诸如页面模式NAND闪存，存储器装置使用以下来进行操作：第一流水线级(pipeline stage)，将页面转移至第一层级缓冲器锁存器；第二流水线级，将第二层级缓冲器锁存器清除至第三缓冲器层级且将页面自第一层级缓冲器锁存器转移至第二层级缓冲器锁存器；以及第三流水线级，将页面移动至第三缓冲器层级且以交错方式对页面的第一部分中的数据执行第一ECC函数且在执行第二ECC函数时输出页面的第一部分，且在第三缓冲器层级中对页面的第二部分中的数据执行第一ECC函数，且在执行第二ECC函数时输出第二部分。

Description

存储器装置以及其读取页面媒体流的方法
技术领域
本发明涉及一种存储器装置以及其读取页面媒体流的方法，尤其是关于支持连续读取操作的集成电路存储器装置，诸如NAND(与非型)闪存装置及操作其的读取页面媒体流的方法。
背景技术
有时指定为tR的读取延迟为接收读取命令与在输出端处可获得由读取命令所请求的数据的时间之间的时间。在一个命令的执行的结尾与下一命令的执行的开始之间，当装置需要重设间隔(有时指定为tRST)时，可增大此延迟。
此类型的延迟在NAND闪存装置中可相对较长。因此，对于一些操作，NAND闪存可比诸如NOR闪存的其他类型的存储器显著地更慢。
已开发出称为高速缓存读取且称为连续读取的命令依序将解决 NAND闪存装置的此延迟。
在所述高速缓存读取命令序列中，可通过以流水线(pipeline)方式覆盖程序中的一些(诸如使用装置上的高速缓存或其他缓冲器存储器结构进行误差检查及校正)来减少延迟。此可提高使用NAND闪存的系统的吞吐量。在连续命令序列中，NAND闪存装置已经组态以在初始延迟之后输出依序页面，使得可在页面之间无延迟的情况下获得依序页面。NAND闪存的连续读取操作可包含三个基础步骤，如下：
(步骤1)起始阶段：主机需要向高速缓存发出页面读取(C1)命令以读出新页面地址的数据。花费读取延迟tR来读出页面数据。
(步骤2)依序连续读取阶段：主机在此阶段自存储器装置上的接口连续地读出数据。
(步骤3)结束阶段：视读取协议而定，主机需要发出「结束」(C3) 命令(一些常见NAND闪存装置)或使CS自0升高至1(SPI NAND闪存装置)以终止依序连续读取操作。可花费延迟tRST来终止依序连续读取操作。
多层缓冲器结构可用以支持流水线操作以执行快速连续读取操作。然而，新增额外的缓冲层级引起芯片区域的损失，且增加制造的成本。
需要提供可支持用于快速读取操作的流水线式操作的技术，所述技术需要较小区域且更有效地操作。
发明内容
存储器装置(诸如包含页缓冲器的页面模式NAND闪存)及输入输出(I/O)接口支持具有依序地址及具有非依序地址的连续页面读取，所述输入输出接口用于具有小于页面宽度的I/O宽度的I/O数据单元。输入输出接口可包括串行接口(例如SPI)或并行接口。如本发明所描述的页缓冲器可包含缓冲器锁存器的多个层级，从而便于在读取操作期间进行流水线操作。
装置被描述为，所述装置包含：存储器阵列，包含多个位线；及页缓冲器，耦接至具有页面宽度X的多个位线；输入输出接口；以及数据路径电路，连接于页缓冲器与输入输出接口之间。页缓冲器包含多个电路模块，所述电路模块在读取操作中操作以将数据页面自存储器阵列转移至页缓冲器中的锁存器。本发明中所描述的装置中，页缓冲器电路模块包括经组态以连接至多个位线中的位线的感测电路，具有第一数据输出节点及可以流水线方式操作的缓冲器锁存器的多个层级。在两层级实施例中，电路模块包含：第一层级缓冲器锁存器，经由电路连接以锁存来自第一层级缓冲器锁存器中的第一数据输出节点的数据，且响应于第一锁存时序信号将数据自第一层级锁存器输出至第一数据输出节点；数据转移开关，响应于转移时序信号而连接于第一数据输出节点与第二数据输出节点之间；以及第二层级缓冲器锁存器，经由电路连接以锁存来自第二层级缓冲器锁存器中的第二数据输出节点的数据，且响应于第二锁存时序信号将数据自第二层级缓冲器锁存器输出至第二数据输出节点。此外，数据输出开关连接至页缓冲器输出端的第二数据输出节点，所述页缓冲器输出端可操作以将数据自第二数据输出节点转移至装置上的数据路径电路。
此外，装置可包含连接至数据路径电路的误差检查及校正ECC电路。在实现在装置的输入输出接口处输出页面之前，ECC电路对数据路径电路中的页面执行ECC函数。ECC电路可与数据块一起操作，所述数据块具有小于页面宽度且大于I/O宽度的ECC块。
数据路径电路可包含缓冲器存储器，所述缓冲器存储器包含第一部分及第二部分，且数据路径将缓冲器存储器的第一部分替代地连接至ECC 电路且连接至I/O接口，并将缓冲器存储器的第二部分替代地连接至ECC 电路且连接至I/O接口。
此外，数据路径电路可包含多层缓冲器存储器，所述多层缓冲器存储器包含第三缓冲器层级为除了具有缓冲器锁存器的多个层级的页缓冲器之外。第三缓冲器层级可包含第一部分及第二部分，且数据路径将第三缓冲器层级的第一部分替代地连接至ECC电路且连接至I/O接口，并将第三缓冲器层级的第二部分替代地连接至ECC电路及I/O接口。第三缓冲器层级的第一部分及第二部分可具有小于页面宽度(例如ECC块的多个宽度) 的缓冲器宽度(Y)，且数据路径可具有小于缓冲器宽度的总线宽度(Z) 以将第三缓冲器层级的第一部分及第二部分替代地连接至ECC电路且连接至I/O接口。
本发明中所描述的实施例包含控制连续页面读取操作的控制器，所述连续页面读取操作包含具有依序地址及非依序地址的连续页面读取操作。此类实施例中的控制器控制连续页面读取操作以在I/O接口处输出页面媒体流。连续页面读取操作包含响应于一系列命令来输出连续页面媒体流。所述一系列命令包含在完成媒体流中的前述页面的输出之前接收第一命令及多个媒体流内命令，使得以可与页面媒体流的输出交插的方式接收及译码媒体流内命令。对于非依序连续页面读取操作，第一命令可包含地址以启动连续页面读取操作，且多个媒体流内命令中的至少一个媒体流内命令包含非依序地址以在页面媒体流中提供非依序页面。
技术被描述为，其中存储器装置具有控制器，所述控制器通过启动读取以将页面转移至页缓冲器中的第一层级缓冲器锁存器，且通过以可与包含非依序地址的媒体流内命令的最后一个I/O周期连续的方式将前述页面提供至输入输出接口，从而响应于在某些状况下包含非依序地址的媒体流内命令。此外，非依序页面命令可遵循媒体流中的前述页面，其中前述页面具有包含于一系列媒体流内命令中的前述媒体流内命令中的页面地址，所述前述媒体流内命令通过一系列命令中的一个命令而先于包含非依序地址的媒体流内命令。在另一实施例中，非依序页面可遵循媒体流中的前述页面，其中在包含非依序地址的媒体流内命令之后将前述页面提供至输入输出接口，所述前述页面具有由前述媒体流内命令携载的页面地址，所述前述媒体流内命令通过在一系列命令中的两个命令而先于包含非依序地址的媒体流内命令。
技术的实例被描述为，其中连续页面读取操作可在输入输出接口处输出页面媒体流，连续读取操作包含将具有页面宽度X的数据页面自存储器阵列转移至页面读取间隔中的页缓冲器中的第一层级缓冲器锁存器，将数据页面自第一层级缓冲器锁存器转移至页缓冲器中的第二层级缓冲器锁存器，以及将数据页面自第二层级缓冲器锁存器转移至数据路径电路上的输入输出接口。
描述用于操作存储器以读取页面媒体流(包含视情况的非依序页面) 的方法，所述方法包含三个阶段。在第一阶段中，方法包含将前述页面的数据自页缓冲器的第一层级缓冲器锁存器移动至第二层级缓冲器锁存器，且将当前页面自存储器阵列转移至页缓冲器的第一层级缓冲器锁存器。在第二阶段中，方法包含将前述页面的数据自第二层级缓冲器锁存器移动至第三缓冲器层级，且将当前页面自页缓冲器的第一层级缓冲器锁存器转移至第二层级缓冲器锁存器。在第三阶段中，方法包含通过将前述页面的第一部分的数据自第三缓冲器层级转移至接口且接着将来自前述页面的第二部分的数据自第三缓冲器层级转移至接口来输出来自第三缓冲器层级的当前页面。此第三阶段可包含以与自第三缓冲器层级转移前述页面交插的方式来将当前页面的第一部分自第二层级缓冲器锁存器转移至第三缓冲器层级，且以与将前述页面的第二部分转移至接口在时间上重叠的方式对第三缓冲器层级中的当前页面的页面的第一部分中的数据执行ECC操作。此外，此第三阶段可包含将当前页面的第二部分自第二层级缓冲器锁存器转移至第三缓冲器层级，且对第三缓冲器层级中的当前页面的第二部分中的数据执行ECC操作。此外，方法包含将当前页面的第一部分转移至输入输出接口，与对第三缓冲器层级中的当前页面的第二部分中的数据执行ECC操作在时间上重叠，且接着将当前页面的第二部分转移至输入输出接口。
本发明中描述存储器装置，诸如页面模式NAND闪存，所述存储器装置包含具有多个层级的缓冲器锁存器的页缓冲器及用于I/O数据单位的输入输出接口，所述缓冲器锁存器经组态以用于在读取期间的流水线操作，且所述输入输出接口具有小于页面宽度的I/O宽度，此利用经划分ECC 函数来支持快速连续页面读取以提高用于依序页面及用于非依序页面的吞吐量。输入输出接口可包括串行接口(例如SPI)或并行接口。
描述其中存储器阵列包括页面模式NAND闪存的实施例。本发明中所描述的技术同样可应用于其他类型的存储器装置。
在审阅以下附图、详细描述以及权利要求书之后可看出本发明的其他实施例及优点。
附图说明
图1为如本发明中所描述的支持非依序连续页面读取的集成电路存储器装置的示意性方块图。
图2为具有可在读取期间以流水线方式操作的多个层级的缓冲器锁存器的页缓冲器的电路图。
图3为绘示用于利用ECC来支持如本发明所描述的快速连续读取及非依序页面连续读取的装置的三层级缓冲的方块图。
图4为用于利用三层级缓冲进行如本发明中所描述的非依序页面连续读取的一个实施例的流水线数据流图。
图5为用于如本发明中所描述的非依序页面连续读取的命令序列的附图。
图6为绘示用于利用经划分ECC函数来支持快速页面连续读取操作的装置的三层级缓冲的方块图。
图7为绘示用于利用经划分ECC函数来支持快速页面连续读取操作的装置的三层级缓冲的方块图。
【符号说明】
100：集成电路存储器装置
105、319、619、719：I/O界面
108：命令译码器
110：逻辑控制
120：偏压配置供应电压
130、175、176、184、185、191、320、321、620、621：总线
140：译码器
145：字线
160、300、600、700：存储器阵列
165：位线
171、301、601、701：页缓冲器
172、202：第一层级缓冲器锁存器及第二层级缓冲器锁存器
181：缓冲器3_BUF_A
182：缓冲器3_BUF_B
190：误差检查及校正ECC电路
195、325、625：输入输出端口(端口)
200：位线
201：感测电路
203：第二层级缓冲器锁存器
204、205、210、211、212、213、214、216、217、220、220、221、222、223、231、232、233、234：晶体管
206：连接DBUS
215：电容器
302：第一集合2_BUF_A
303：第二集合2_BUF_B
304：数据总线
314、315、614、615、801、815：多任务器
316、317、616、629、632、802、810、811、816、821：线
318、618、630：ECC电路
400、401、402、403、404、405、406、408、409、410、411、412、500、501、502、503、504、505、506、507、508、509、511：间隔
606、706：第二层级缓冲器锁存器2_BUF_A
607、707：第二层级缓冲器锁存器2_BUF_B
608、609：路径数据
611：缓冲器3_BUF_A
612：缓冲器3_BUF_B
631、820：组合逻辑
711：第一部分
712：第二部分
803：第一ECC函数电路
804：第二ECC函数电路
1DLB、2DLB：数据值
B2、B3、L1、L1B、L2、L2B、STB：信号
BLC：时序及控制信号
C1、C2、DB、SW：时序信号
C4：终端媒体流内命令
COM、SEN：节点
CS#：芯片启用/芯片选择信号
DATA1：第一数据输出节点
ECC1：第一ECC函数
ECC2：第二ECC函数
L1、L1B、L2、L2B：时序信号
P1、PS：控制信号
PCLK：频率信号
SCLK：串行频率信号
SI：串行输入数据/地址信号
SO：串行输出数据信号
tR：读取延迟
tR2：延迟
VDDI、VPW：偏压电压
X：页面宽度
Y：缓冲器宽度
Z：总线宽度
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
参考图1至图7提供本发明的实施例的详细描述。
图1为根据实施例的集成电路存储器装置的示意性芯片方块图。集成电路存储器装置100在单个集成电路基底上包含用ECC存储数据的存储器阵列160，诸如NAND闪存阵列。如本发明中所描述的存储器装置同样可使用多芯片模块、叠层芯片以及其他组态而实施。
在集成电路存储器装置100上，具有命令译码器108的逻辑控制110 包括逻辑，诸如状态机，所述逻辑响应于所接收的命令以执行如本发明所描述的非依序及依序页面连续读取操作，利用如下文更详细地描述的随机页面地址来支持连续读取。控制逻辑110输出用附图上的箭头表示的控制信号及总线130上的地址。应用于总线130上的地址可包含例如控制逻辑 110中的地址计数器的输出或所接收命令中所携载的地址。
译码器140耦接至多个字线145，且沿具有ECC的存储器阵列160中的列配置，且耦接至页缓冲器171。页缓冲器171包含耦接至多个位线165 的多个电路模块，所述多个位线165沿具有ECC的存储器阵列160中的行配置以用于自具有ECC的存储器阵列160读取数据且将数据写入所述具有ECC的存储器阵列。
页缓冲器171可包含可在读取期间以流水线方式操作的多个层级的缓冲器锁存器，其在此实例中包含用于页缓冲器中的各电路模块的第一层级缓冲器锁存器及第二层级缓冲器锁存器172。地址译码器140可选择阵列 160中的特定存储单元且经由相应位线将所述特定存储单元耦接至页缓冲器171中的电路模块。页缓冲器171可存储并行地写入这些特定存储单元或自所述特定存储单元读取的数据。页缓冲器171可具有就包含数千个位、包含相关联ECC码的页面而言等于页面宽度的电路模块数量，所述位诸如2K位或4K位或大于2K位或4K位。一个页面可包含多个ECC块，其中ECC块包含数据区段及相关联的ECC码(亦即已在数据区段上针对 ECC进行计算)。在实施例中，各页面包含2个ECC块，所述ECC块具有等于页面的二分之一或四分之一的ECC宽度，加上相关联ECC码的大小。在一些实施例中，每个页面可存在大于2个ECC块。
页缓冲器171与接口105之间的数据路径电路包含此实施例中的第三缓冲器层级，包含此实例中的两个部分指定的缓冲器3_BUF_A181及缓冲器3_BUF_B 182，其中第三缓冲器层级的各部分可存储缓冲器锁存器页缓冲器的层级中的一者的内容的部分，诸如二分之一。存储于第三缓冲器层级的各部分中的页缓冲器的内容的一部分优选地包含一或多个ECC块。此外，第三缓冲器层级的各部分可独立地读取及写入。在一些实施例中，缓冲器3_BUF_A、缓冲器3_BUF_B可使用双端口存储器技术或多端口存储器技术实施，从而允许独立读取且写入不同地址，或可使用多个存储器库实施，所述多个存储器库具有分离的地址译码及读出电路。
页缓冲器171与存储器阵列160经由X数据线耦接，其中X为页面加上ECC码宽度，且与缓冲器结构的第三层级缓冲器181、第三层级缓冲器182(3_BUF_A、3_BUF_B)各自经由Y位的总线175、总线176耦接，其中所述总线可具有等于页缓冲器171的一半宽度的宽度。第三层级缓冲器3_BUF_A、第三层级缓冲器3_BUF_B可各自通过使用静态随机存取存储器(static random access memory；SRAM)存储器结构的高速缓存来实施，例如所述高速缓存具有一个列乘多个行结构。举例而言，页面可包含 2048位+ECC码且第三层级缓冲器3_BUF_A可具有使用1024(+ECC位) 行或1024+ECC位宽度的一个列。可操作缓冲器3_BUF_A及缓冲器 3_BUF_B以使得页缓冲器中的数据页面可并行地且使用一个缓冲器存储器周期并行地转移至缓冲器3_BUF_A及缓冲器3_BUF_B。此外，可操作缓冲器3_BUF_A及缓冲器3_BUF_B使得页缓冲器中的数据页面的一个部分可并行地转移至缓冲器3_BUF_A及缓冲器3_BUF_B中的每一者，从而允许将页面的第一部分转移至第三缓冲器层级的第一部分(例如 3_BUF_A)，且在同一或不同缓冲器存储器周期中将页面的第二部分转移至第三缓冲器层级的第二部分(例如BUF_A)。
其他实施例可包含两层级缓冲器结构(忽略第三缓冲器层级)或超过三种层级缓冲器结构。
误差检查及校正ECC电路190通过数据总线184及数据总线185耦接至缓冲器存储器结构(181、182)。数据总线184及数据总线185可具有小于ECC块的总线宽度，诸如一个字节或一个字符，且由ECC电路190 使用以经由ECC块周期来执行误差检查及误差校正的ECC操作(例如校正子计算、密钥计算、陈氏寻根法(Chien search))。ECC电路通过数据总线191耦接至缓冲器存储器结构(181、182)以用于视需要来回移动数据。
I/O接口105耦接至ECC电路且通过数据总线191耦接至缓冲器存储器结构(181、182)。
输入输出数据及控制信号在集成电路存储器装置100上的接口105、命令译码器108以及控制逻辑110以及输入输出(I/O)端口195或在集成电路存储器装置100内部或外部的其他数据源当中移动。在一些实施例中，端口195可连接至芯片上主机电路，诸如通用处理器或专用应用程序电路，或者是提供由存储器阵列160支持的芯片上系统功能的模块的组合。
在一个实施例中，接口105为包含一组I/O端口195的串行接口，经由所述串行接口使命令、地址以及数据通信。串行接口可基于串行周边界面(Serial PeripheralInterface；SPI)总线规范，在所述串行周边接口总线规范中命令通道共享由地址及数据使用的I/O接脚。举例而言，集成电路存储器装置100可包含使用接脚以用于接收及传输SPI总线信号的输入输出端口。一个接脚可连接至输入数据线，所述输入数据线携载同样可用于命令的串行输入数据/地址信号SI。另一接脚或多个其他接脚可连接至一或多个输出数据线，所述一或多个输出数据线携载串行输出数据信号SO。另一接脚可连接至频率线，所述频率线携载串行频率信号SCLK。又另一接脚可连接至控制线，所述控制线携载芯片启用或芯片选择信号CS#。亦可使用其他类型的接口，包含并行接口。特定集成电路存储器装置100上的I/O端口195可经组态以提供具有I/O数据宽度的输出数据，对于一些实例，所述I/O数据宽度可为每接口频率(例如SCLK)周期并行地1个位、4个位、8个位、16个位、32个位或大于32个位。I/O接口105可包含FIFO缓冲器、移位寄存器缓冲器或其他支持电路以及传输器，所述传输器用于以端口时钟速率(诸如用于SPI接口的SCLK速率)传输端口上的接口处所接收的数据。
在图1中所绘示的实例中，使用偏压配置状态机的控制逻辑110控制经由方块(偏压配置供应电压120)中的一或多个电压供应所产生或所提供的偏压配置供应电压(诸如读取、程序以及擦除电压)的包含页面读取的应用，以将数据自存储器阵列中的页面转移至页缓冲器，包含用于多层缓冲器结构的流水线操作的时序信号的生成。控制逻辑110耦接至页缓冲器、包含第三层级缓冲器的数据路径电路、ECC电路190以及具有ECC 的存储器阵列160。
控制逻辑110及命令译码器108构成控制器，所述控制器可使用专用逻辑电路实施，所述专用逻辑电路包含状态机及支持逻辑。在替代实施例中，控制逻辑包括可实施于相同集成电路上的通用处理器，所述通用处理器执行计算机程序来控制装置的操作。在又其他实施例中，可采用专用逻辑电路与通用处理器的组合来实施控制逻辑。
控制器的命令译码器108及控制逻辑110可经组态以用于非依序页面来执行连续读取操作，使得在连续读取期间移位至随机页面地址。在本发明中所描述的实施例中，控制器响应于在输入输出接口处所接收的命令来控制存储器操作以在I/O接口处输出页面媒体流，所述存储器操作包含连续页面读取操作。连续读取操作的执行包含响应于一系列命令，所述系列包含第一命令及多个媒体流内命令，其中媒体流内命令在本发明中定义为第一命令之后的命令，并媒体流中的前述页面的输出完成之前经接收。在所描述的实施例中，第一命令包含地址以启动连续页面读取操作，且多个媒体流内命令中的至少一个媒体流内命令包含非依序地址以用于页面媒体流中的非依序页面以提供页面媒体流中的非依序页面。
图2为在读取操作期间具有可以流水线方式操作的多个层级的缓冲器锁存器的页缓冲器的电路模块的实例的电路图，诸如包含图1的第一层级缓冲器锁存器及第二层级缓冲器锁存器172的页缓冲器171。页缓冲器可包含类似于图2的多个电路模块、支持页面模式读取以及程序操作。
电路模块经组态以例如通过直接连接或通过经由译码电路的连接来可操作地耦接至位线200。位线200应用为具有数据输出端的感测电路201 的输入端，所述输出端连接至第一数据输出节点DATA1。在此实例中感测电路201适合于与NAND闪存一起使用。
电路模块包含连接至第一数据输出节点DATA1的第一层级缓冲器锁存器202。将具有其连接至时序信号SW的栅极的晶体管204连接为第一数据输出节点DATA1与第二数据输出节点DATA2之间的开关。第二层级缓冲器锁存器203连接至第二数据输出节点DATA2。将具有其连接至时序信号DB的栅极的晶体管205连接为第二数据输出节点DATA2与图1的实例中的包含第三层级缓冲器的数据路径电路上的连接DBUS 206之间的开关，连接至装置的输入输出接口。连接DBUS 206可连接至数据总线，诸如图1的总线175或总线176。由于晶体管204可断开以分离第一层级缓冲器锁存器202与第二层级缓冲器锁存器203，来自第二层级缓冲器锁存器203的数据可经由DBUS线206转移至第三层级缓冲器(例如，图1 中的3_BUF_A、3_BUF_B)，而来自感测电路201的数据转移至第一层级缓冲器锁存器202。
此实例中的感测电路201由晶体管210连接至位线200，所述晶体管具有其连接至时序及控制信号BLC的栅极。晶体管210可在读取操作期间操作为位线箝位晶体管，且将位线200连接至节点COM。
包含晶体管231至晶体管234的偏压电路连接至例如在程序操作期间操作的节点COM。在一些实例中在读取操作期间可关闭此电路。偏压电路响应于存储于第一层级缓冲器锁存器202中的数据值(在此实例中的 1DLB)。P通道晶体管231及P通道晶体管232串联连接在偏压电压VDDI 与节点COM之间。N通道晶体管233及n通道晶体管234串联连接在偏压电压VPW与节点COM之间。晶体管232及晶体管233由时序信号C1 及时序信号C2控制。晶体管231及晶体管234具有其连接至存储于第一层级缓冲器锁存器202中的数据值1DLB的栅极。
晶体管211连接于偏压电压VDDI与节点COM之间，所述晶体管将具有其连接至信号B2的栅极，所述信号控制时序及施加至晶体管211及节点COM的电流的量值。
节点COM由晶体管212连接至节点SEN。晶体管212的栅极连接至信号B3。信号B3控制在节点COM上电压转移至节点SEN的时序。
节点SEN在此实例中由n通道晶体管213连接至第一数据输出节点 DATA，所述第一数据输出节点继而由P通道晶体管217连接至偏压电压 VDDI。晶体管213具有其连接至信号PS的栅极，且晶体管217具有其连接至信号P1的栅极，所述晶体管组合地可操作以控制用于读取操作的节点SEN的时序及充电。
节点SEN连接至n通道晶体管214的栅极。晶体管214的源连接至经组态以接收频率信号PCLK的节点。晶体管214的汲极与n通道晶体管 216串联连接至第一数据输出节点DATA1。晶体管216具有其连接至信号 STB的栅极。节点SEN经由电容器215连接至接收频率信号PCLK的节点。
晶体管220及晶体管221提供用于第一数据输出节点DATA1与第一层级缓冲器锁存器202的连接的电路，以锁存节点DATA1上的数据或将数据自锁存器202提供至节点DATA1。晶体管220及晶体管221由信号 L1及信号L1B控制，信号L1及信号L1B控制锁存器与节点DATA1的连接的时序。
晶体管222及晶体管223提供用于第二数据输出节点DATA2与第二层级缓冲器锁存器203的连接的电路，以锁存节点DATA2上的数据或将数据自锁存器203提供至节点DATA2。晶体管222及晶体管223由信号 L2及信号L2B控制，信号L2及信号L2B控制锁存器与节点DATA2的连接的时序。
在操作中，所选存储器单元上的数据经由位线200自存储器阵列转移至感测电路201，所述感测电路产生用于第一数据输出节点DATA1上的存储器单元的数据值。基本上，节点SEN响应于控制信号PS及控制信号P1 而进行预充电。存取所选存储器单元，且操作晶体管210及晶体管212以将位线202连接至节点SEN。接着通过控制晶体管212将节点SEN与位线分隔，且所述节点保持表示感测数据值的电压。接着例如将信号PLCK 降至接地，且操作STB信号以打开晶体管216。晶体管214基于电容器215 上的电压而打开或保持关闭，进而在第一数据输出节点DATA1处产生电压。
操作时序信号L1及时序信号L1B以使得在第一数据输出节点DATA1 上的数据经锁存在第一层级缓冲器锁存器202中，从而完成将数据值自存储器阵列转移至第一层级缓冲器锁存器202。
对于连续读取，晶体管204与时序信号L1、时序信号L1B、时序信号L2以及时序信号L2B协作操作，以将数据值自第一层级缓冲器锁存器 202转移至第二层级缓冲器锁存器203，且在流水线方式中，可开始使用感测电路201感测下一数据值。
在下一流水线级(pipeline stage)中，控制信号L2及控制信号L2B 与信号DB协作操作，且所述控制信号经由线DBUS 206将第二层级缓冲器锁存器203中的数据值提供至数据总线，以例如存储在第三层级缓冲器中。
用于类似于图2的多层页缓冲器中的电路模块中的晶体管的控制及时序的各种信号由在控制逻辑110及命令译码器108中的时序及控制电路提供，所述命令译码器可包括在译码读取命令上调用的状态机，所述读取命令包含连续页面读取命令。
在图2中所绘示的实施例中，有两个层级的缓冲器锁存器支持单个位每单元操作。在其他实施例中，可使用各电路模块中的多个第一层级缓冲器锁存器及多个第二层级缓冲器锁存器来支持多位每单元操作。
图3为说明存储器阵列及数据路径电路的方块图，所述数据路径电路包含可操作用于如本发明所描述的具有三层级缓冲(第一层级缓冲器锁存器/第二层级缓冲器锁存器/缓冲器3_BUF_A、缓冲器3_BUF_B)的依序页面连续读取及非依序页面连续读取的ECC电路。此为可例如在图1的集成电路存储器装置100中采用的电路组织的实例。第三缓冲器层级可使用如上文结合图1所论述的SRAM及高速缓存技术来实施。
在图3中，诸如NAND闪存阵列的存储器阵列300耦接至页缓冲器 301。在单个读取操作期间，数据可自存储器阵列300并行移动至页缓冲器301中的第一层级缓冲器锁存器。页缓冲器301包含第二层级缓冲器锁存器，所述第二层级缓冲器锁存器包含第一集合2_BUF_A(302)及第二集合2_BUF_B(303)。
第一集合2_BUF_A302通过数据总线304耦接至第三层级缓冲器，即缓冲器3_BUF_A(311)，所述数据总线可具有与第一集合2_BUF_B相同的宽度(即，页面的二分之一)，从而能够在单个周期中将数据自缓冲器2_BUF_A转移至缓冲器3_BUF_A。同样，第二层级缓冲器锁存器的集合2_BUF_B通过数据总线305耦接至缓冲器3_BUF_B(312)，所述数据总线可具有与2_BUF_B相同的宽度(即，页面的二分之一)，从而能够在一个周期中将数据自第二层级缓冲器锁存器2_BUF_B的第二部分转移至缓冲器3_BUF_B。在一些实施例中，第二层级缓冲器锁存器可经组态于具有与第一层级缓冲器锁存器相同的宽度的单个集合中，且可包含单个缓冲器结构，而非在第三缓冲器层级的侧面上具有分离存取线的结构，如此处所说明。
如所说明，数据路径电路包含连接至缓冲器3_BUF_A的总线320及连接至缓冲器3_BUF_B的总线321。总线320连接至多任务器314且连接至多任务器315。同样，总线321连接至多任务器314且连接至多任务器315。多任务器314的输出由线316连接至ECC电路318。多任务器315 的输出端由线317连接至I/O接口319，所述I/O接口向端口325上的寻址页面提供输出数据。数据可通过诸如字节或字符的可寻址单元在总线 320及总线321上移动，所述可寻址单元可由总线320、总线321支持，以供ECC电路318使用且以供接口319在I/O端口325上的输出。ECC 电路318可包含第一ECC函数电路及第二ECC函数电路，所述第二ECC 函数电路可使用缓冲器2_BUF_A/缓冲器2_BUF_B、缓冲器3_BUF_A/缓冲器3_BUF_B结构替代地采用。在一些实施例中，总线320及总线321 可耦接至页缓冲器及第三缓冲器层级两者的输出端。
在类似于图3的三层级缓冲系统中，可执行类似于图4中所绘示的三级非依序页面连续读取操作，从而例如能够在I/O接口上使用较高速输出频率。
图4说明用于三层级缓冲系统的非依序页面连续读取操作。图4包含两个层级。上部层级说明用于非依序页面连续读取的一系列命令。较低层级表示在非依序页面连续读取的执行期间的页缓冲器的第一层级缓冲器锁存器的操作。
在图4的实例中，通过在I/O接口处接收间隔400中的第一命令启动非依序连续读取。第一命令C1表示连续读取，且提供页面X的起始地址。响应于命令C1的译码，阵列在间隔401期间操作以读取页面X，且页面 X数据在间隔402期间在第一层级缓冲器锁存器中变得可获得。在读取延迟tR之后，在此期间页面X数据自存储器阵列加载于第一层级缓冲器锁存器中，在间隔403期间使用I/O接口接收媒体流内命令C2。在此实例中，下一页面地址携载有指示页面X+1的媒体流内命令C2。前述页面为初始网页，即页面X。在间隔403期间接收媒体流内命令C2之后，操作存储器以将页面X+1的数据加载至间隔405中的第一层级缓冲器锁存器。同时，页面X的数据经由数据路径电路(例如第二层级缓冲器锁存器、缓冲器 3_BUF_A、缓冲器3_BUF_B)移动。在第二延迟tR2使数据经由三层级数据路径电路移动之后，使用I/O电路在间隔404中接收第二媒体流内命令C3(高速缓存读取)。第二媒体流内命令C3携载非依序连续页面操作中的下一页面地址，所述下一页面地址在此实例中为页面X+2且与前述页面依序。同时，页面X+1的数据在间隔405中移动至页缓冲器的第一层级缓冲器锁存器中。在第二媒体流内命令C3之后，执行高速缓存读取操作，从而在间隔406中提供I/O接口上的页面X的数据。在间隔406结尾处，在间隔408中在I/O接口上接收下一媒体流内命令C3(高速缓存读取)，所述下一媒体流内命令包含下一地址(页面Y)且输出页面X+1的数据，所述数据用在当前命令之前接收两个命令的命令来进行寻址。
在此实例中，在间隔408的高速缓存读取媒体流内命令中携载的下一地址为非依序页面Y。而页面X+1的数据在接口上输出，下一页面X+2 的数据在间隔407中加载至页缓冲器的第一层级缓冲器锁存器且开始穿过数据路径电路。页面Y的数据在间隔409期间加载至第一层级缓冲器锁存器中。因此，下一命令C3可携载页面Y+1的地址，且页面Y+1的数据可在间隔411期间加载至第一层级缓冲器锁存器中。
如图4中所说明，为输出下一页面，包含下一页面地址(例如页面 Y+1)的下一媒体流内命令(高速缓存读取)经连续提供有在页面(例如页面X+1)媒体流中的前述页面的I/O接口上的输出。在此实例中，前述页面具有包含于多个媒体流内命令中的前述媒体流内命令中的页面地址，所述前述媒体流内命令通过一系列命令中的两个命令先于包含非依序地址的所述媒体流内命令。
此程序持续直至在间隔410中接收到第一终端命令C4为止，在高速缓存读取携载页面Y+1地址的媒体流内命令之后在此实例中终止。终端媒体流内命令C4无需携载下一地址。在间隔410的时间中，输出页面Y，而页面Y+1保持于数据路径电路中。在此实例中，在间隔412中提供第二终端媒体流内命令C4以自缓冲器电路读取页面Y+1的数据。
图4为用于利用具有类似于图3的三个缓冲器层级的数据路径电路的非依序页面连续读取的又一实施例的流水线数据流，其中可使用三个命令层级提高吞吐量。在附图中，水平轴表示时间，每一竖直层级对应于如下的特定数据移动：
0-1：主机发出且控制器接收用于第一页面的第一页面读取命令C1。
0-2：主机发出且控制器接收具有用于第二页面的地址的媒体流内连续页面读取命令C2
0-3：主机发出且控制器接收具有包含下一后续页面地址的页面地址的媒体流内连续页面读取命令C3。
1：将页数据及ECC自存储器阵列移动至页缓冲器中的第一层级缓冲器锁存器(各一半)。
2：将页面数据自第一层级缓冲器锁存器移动至页缓冲器中的第二层级缓冲器锁存器BUF_2_A及缓冲器BUF_2_B。
3-1：将数据自第二层级缓冲器锁存器BUF_2_A中的页面的第一半移动至缓冲器BUF_3_A。
3-2：将数据自第二层级缓冲器锁存器BUF_2_B中的页面的第二半移动至缓冲器BUF_3_B。
4-1：在缓冲器BUF_3_A中应用用于误差侦测及校正的ECC逻辑。
4-2：在缓冲器BUF_3_B中应用用于误差侦测及校正的ECC逻辑。
5-1：在I/O接口中将数据自缓冲器BUF_3_A移动至数据路径。
5-2：在I/O接口中将数据自缓冲器BUF_3_B移动至数据路径。
在此流水线流中，实施为使用状态机且支持用于装置的控制器中的逻辑，接收携载地址X的第一读取命令C1 400，且接着在延迟tR之后，接收携载地址X+1的第二连续读取命令C2 402。以此方式，并未存取用于页面X+1的阵列直至接收且译码命令C2 402。其后，主机等待延迟tR2，且发出用于媒体流的携载下一地址的第三连续读取命令C3 403。命令C3可利用命令之间的间隔tread1由主机在时间404、时间405以及时间406 处再次发出，即使对于非依序地址，并获得用于媒体流的下一地址直至终止。
图5说明类似于图4的实施例的用于三层级缓冲系统的非依序页面连续读取操作的实施例的数据流。图5包含两个层级。上部层级说明用于非依序页面连续读取的一系列命令。较低层级表示页缓冲器的第一层级缓冲器锁存器在非依序页面连续读取的执行期间的操作。
在图5的实例中，非依序连续读取通过在I/O接口处在间隔500中接收第一命令而启动。第一命令C1启动连续读取，且提供页面X的起始地址。响应于命令C1的译码，操作阵列以在间隔501期间读取页面X，且页面X数据在间隔502期间在第一层级缓冲器锁存器中变得可获得。在读取延迟tR之后，在此期间页面X的数据自存储器阵列加载至页缓冲器中的第一层级缓冲器锁存器中，在间隔503期间使用I/O接口接收媒体流内命令C2。在此实例中，在存取用于序列中的下一页面的阵列之前，下一页面地址携载有指示页面X+1的媒体流内命令C2。在间隔503期间接收媒体流内命令C2之后，操作存储器以在间隔505中将页面X+1的数据加载至第一层级缓冲器锁存器中。同时，页面X的数据经由数据路径电路(例如缓冲器BUF_2_A、缓冲器BUF_2_B、缓冲器BUF_3_A、缓冲器 BUF_3_B)移动。在第二延迟tR2使数据经由三层级数据路径电路移动之后，在间隔504中使用I/O电路接收第二媒体流内命令C3(高速缓存读取)。第二媒体流内命令C3携载在连续页面操作中的下一页面地址，所述下一页面地址在此实例中为页面X+2且与前述页面依序。同时，页面X+1的数据在间隔505中移动至第一层级缓冲器锁存器中。在第二媒体流内命令 C3之后，执行高速缓存读取操作，从而在间隔506中提供I/O接口上的页面X的数据。在间隔506的结尾，在存取用于序列中的下一页面的阵列之前，在间隔508中在I/O接口上接收下一媒体流内命令C3(高速缓存读取)，所述下一媒体流内命令包含下一地址(页面Y)，且开始输出页面X+1的数据，所述页面X+1的数据用在当前命令之前在间隔503处接收两个命令的命令来寻址。
在此实例中，在间隔508的高速缓存读取媒体流内命令中携载的下一地址为非依序页面Y。在接口上输出页面X+1的数据时，下一页面X+2 的数据在间隔507中加载至第一层级缓冲器锁存器中且开始穿过数据路径电路。页面Y的数据在间隔509期间加载至第一层级缓冲器锁存器中。因此，下一命令C3可携载页面Y+1的地址，且页面Y+1的数据可在间隔 511期间加载至第一层级缓冲器锁存器中。
如图5中所说明，在页面输出之间，包含下一页面地址(例如页面 Y+1)的下一媒体流内命令C3(高速缓存读取)经连续提供有在页面(例如页面X+1)媒体流中的前述页面(通过两个页面)的I/O接口上的输出。在此实例中，前述页面具有包含于多个媒体流内命令中的前述媒体流内命令中的页面地址，所述前述媒体流内命令通过一系列命令中的两个命令先于包含非依序地址的媒体流内命令。
继续此程序直至接收到第一终端命令(未绘示)。
图6为说明存储器阵列及数据路径电路的方块图，所述数据路径电路包含可操作用于快速连续读取操作的ECC电路，所述快速连续读取操作包含具有三层级缓冲(第一层级缓冲器锁存器/第二层级缓冲器锁存器 2_BUF_A、缓冲器2_BUF_B/缓冲器3_BUF_A、缓冲器3_BUF_B)的依序读取及非依序读取。此为可例如在图1的集成电路存储器装置100中采用的电路组织的另一实例。第三缓冲器层级可使用如上文结合图1所论述的SRAM及高速缓存技术来实施。
在图6中，诸如NAND闪存阵列的存储器阵列600耦接至页缓冲器 601。在单个读取操作期间，数据可自存储器阵列600并行移动至页缓冲器601中的第一层级缓冲器锁存器。数据可在单个并行操作中或在数据转移的其他组合中自页缓冲器601的第一层级缓冲器锁存器移动至第二层级缓冲器锁存器。第二层级缓冲器锁存器在此实例中具有第一部分及第二部分，所述第一部分及第二部分包含第二层级缓冲器锁存器2_BUF_A(606) 的第一集合及第二层级缓冲器锁存器2_BUF_B(607)的第二集合。
第二层级缓冲器锁存器的第一集合及第二集合耦接至在此实例中包含两个部分的第三层级缓冲器、缓冲器3_BUF_A、缓冲器3_BUF_B。在此实例中，由数据路径608连接缓冲器3_BUF_A(611)，所述数据路径 608可具有与第二层级缓冲器锁存器的第一集合相同的宽度(例如，页面加ECC的一半)，使得在单个周期中数据自缓冲器2_BUF_A转移至缓冲器3_BUF_A。同样地，第二层级缓冲器锁存器2_BUF_B的第二集合由数据路径609耦接至缓冲器3_BUF_B(612)，所述数据路径609可具有相同宽度(例如，页面加ECC的一半)，使得在一个周期中能够将数据自缓冲器2_BUF_B转移至缓冲器3_BUF_B。此外，第三缓冲器层级的实施例可包含大于两个部分。
如所说明，数据路径电路包含连接至缓冲器3_BUF_A的总线620及连接至缓冲器3_BUF_B的总线621。总线620连接至多任务器614且连接至多任务器615。同样，总线621连接至多任务器614且连接至多任务器615。数据可通过诸如字节或字符的总线宽度Z可寻址单元而在总线620 及总线621上移动，所述可寻址单元可由总线620、总线621支持，以供 ECC电路618及ECC电路630使用，以供在I/O端口625上由接口619 输出。
多任务器614的输出端由线616连接至包含电路618的ECC电路，所述电路618用于诸如伴随式(syndrome)计算及密钥计算的第一ECC 函数ECC1及用于诸如陈氏寻根法的第二ECC函数ECC2。
缓冲器数据总线系统在此实例中含有具有总线宽度Z的总线系统，所述缓冲器数据总线系统可操作以将所述ECC电路连接至第三缓冲器层级的第一部分及第二部分中的每一者以执行第一ECC函数，且可操作以将用于第二ECC函数的第三缓冲器层级(经由组合逻辑)的第一部分及第二部分中的每一者连接至的输入输出接口。第一ECC函数包含在第三缓冲器层级的第一部分及第二部分中的所选一者中依序对数据上具有宽度Z 的数据进行操作，且第二ECC函数包含修改自第三缓冲器层级的第一部分及第二部分中的所选一者传输至所说明实例中的输入输出接口的具有宽度Z的数据。
多任务器615的输出端由线629连接至组合逻辑631，所述组合逻辑具有由线632连接至I/O接口619的输出端。组合逻辑631的第二输入包含来自电路630中的第二ECC函数ECC2的误差校正数据。组合逻辑可包括逻辑门，所述逻辑门将总线621上的数据与误差校正数据组合以提供线632上的误差经校正数据。
图7为说明存储器阵列及数据路径电路的方块图，所述数据路径电路包含可操作用于快速连续读取操作的ECC电路，所述快速连续读取操作包含具有三层级缓冲(第一层级缓冲器锁存器/第二层级缓冲器锁存器 2_BUF_A、缓冲器2_BUF_B/缓冲器3_BUF_A、缓冲器3_BUF_B)的依序读取及非依序读取。此为可例如在图1的集成电路存储器装置100中采用的电路组织的另一实例，所述实例具有用于提供对第二层级缓冲器锁存器的存取的替代配置，所述替代配置可灵活性使用除本发明所描述的拆分 (split)ECC设定之外的许多设定。第三缓冲器层级可使用如上文结合图1 所论述的SRAM及高速缓存技术来实施。
在图7中，诸如NAND闪存阵列的存储器阵列700耦接至页缓冲器 701。在单个读取操作期间，数据可自存储器阵列700并行移动至页缓冲器701中的第一层级缓冲器锁存器。数据可在单个并列操作中或在数据转移的其他组合中自页缓冲器701的第一层级缓冲器锁存器移动至第二层级缓冲器锁存器。第二层级缓冲器锁存器在此实例中具有第一部分及第二部分，所述第一部分及第二部分包含第二层级缓冲器锁存器2_BUF_A(706) 的第一集合及第二层级缓冲器锁存器2_BUF_B(707)的第二集合。
在图7中所绘示的实施例中，第二层级缓冲器锁存器2_BUF_A/缓冲器2_BUF_B706、缓冲器2_BUF_B 707的第一集合及第二集合连接至多任务器801，所述多任务器801的输出端由线802连接至第一ECC函数电路803。此外，第三层级缓冲器3_BUF_A/缓冲器3_BUF_B的第一部分711 及第二部分712分别通过线810及线811连接至多任务器815，所述多任务器的输出在线816上提供至组合逻辑820，所述组合逻辑的输出端由线 821连接至接口719。
ECC电路包含第一ECC函数电路803及第二ECC函数电路804。第一ECC函数电路803可在装置上的控制器中的状态机或其他控制逻辑的控制下使用第二层级缓冲器锁存器2_BUF_A/缓冲器2_BUF_B替代地采用以产生校正数据。第二ECC函数电路804耦接至组合逻辑820以提供自第三层级缓冲器的对应部分传输至接口的用于与相应页面组合的校正数据。使用类似于如图7的结构，可针对操作的第一部分使用第二层级缓冲器且针对操作的最终部分使用第三层级缓冲器来拆分ECC操作。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种存储器装置，包括：
存储器阵列，包含多个位线；
页缓冲器，包含经组态以用于连接所述多个位线的多个电路模块；
输入输出接口；以及
数据路径电路，连接于所述页缓冲器与所述输入输出接口之间；其中所述多个电路模块中的电路模块包括：
感测电路，经组态以连接至所述多个位线中的位线，且具有第一数据输出节点；
第一层级缓冲器锁存器，经由电路连接以锁存来自所述第一层级缓冲器锁存器中的所述第一数据输出节点的数据，且响应于控制第一锁存时序的信号而将数据自所述第一层级锁存器输出至所述第一数据输出节点；
数据转移开关，响应于控制转移时序的信号而连接于所述第一数据输出节点与第二数据输出节点之间；
第二层级缓冲器锁存器，经由电路连接以锁存来自所述第二层级缓冲器锁存器中的所述第二数据输出节点的数据，且响应于控制第二锁存时序的信号而将数据自所述第二层级缓冲器锁存器输出至所述第二数据输出节点；以及
数据输出开关，连接于所述第二数据输出节点与页缓冲器输出端之间，所述页缓冲器输出端能够操作以将数据自所述第二数据输出节点转移至所述数据路径电路。
2.根据权利要求1所述的存储器装置，所述数据路径电路包含第三缓冲器层级，且包含连接至所述数据路径电路的ECC电路，所述数据路径电路对保持于所述第三缓冲器层级中的页面执行ECC操作，
所述存储器装置，包含：
控制器，响应于在所述输入输出接口处所接收的命令而控制包含连续页面读取操作的存储器操作以在所述输入输出接口处输出页面媒体流，所述连续读取操作包含在页面读取间隔中将具有页面宽度X的数据页面自所述存储器阵列转移至所述页缓冲器中的所述第一层级缓冲器锁存器，将所述数据页面自所述第一层级缓冲器锁存器转移至所述页缓冲器中的所述第二层级缓冲器锁存器，且将所述数据页面自所述第二层级缓冲器锁存器转移至所述数据路径电路上的所述输入输出接口。
3.根据权利要求1所述的存储器装置，所述数据路径电路包含第三缓冲器层级，且所述存储器装置包含：
控制器，响应于在所述输入输出接口处所接收的命令而控制包含连续页面读取操作的存储器操作以在所述输入输出接口处输出页面媒体流，所述连续读取操作包含在页面读取间隔中将具有页面宽度X的数据页面自所述存储器阵列转移至所述第一层级缓冲器锁存器，将所述数据页面自所述第一层级缓冲器锁存器转移至所述第二层级缓冲器锁存器，将所述数据页面自所述第二层级缓冲器锁存器转移至所述第三缓冲器层级，且将所述数据页面自所述第三层级转移至具有总线宽度Z的数据路径上的所述输入输出接口，其中Z小于X。
4.一种存储器装置，包括：
存储器阵列，包含多个位线；
页缓冲器，耦接至具有页面宽度X的所述多个位线，所述页缓冲器包含多个电路模块、第一层级缓冲器锁存器及第二层级缓冲器锁存器以及电路，所述电路将来自数据输出端的数据自所述电路模块锁存至所述第一层级缓冲器锁存器，且将数据自所述第一层级缓冲器锁存器转移至所述第二层级缓冲器锁存器，且自所述第一层级缓冲器锁存器及所述第二层级缓冲器锁存器中的所选一者输出数据；
输入输出接口，用于具有小于所述页面宽度的I/O宽度Z的I/O数据单元；
数据路径电路，连接于所述页缓冲器与所述接口之间；以及
控制器，响应于在所述输入输出接口处所接收的命令而控制包含连续页面读取操作的存储器操作以在所述输入输出接口处输出页面媒体流，所述连续读取操作包含在页面读取间隔中将具有页面宽度X的数据页面自所述存储器阵列转移至所述页缓冲器中的所述第一层级缓冲器锁存器，将所述数据页面自所述第一层级缓冲器锁存器转移至所述页缓冲器中的所述第二层级缓冲器锁存器，且将所述数据页面自所述第二层级缓冲器锁存器转移至所述数据路径电路上的所述输入输出接口。
5.根据权利要求4所述的存储器装置，所述数据路径电路包含第三缓冲器层级，且包含连接至所述数据路径电路的ECC电路，所述数据路径电路对保持于所述第三缓冲器层级中的页面执行ECC操作，
所述第三缓冲器层级包含通过具有缓冲器宽度Y的第一缓冲器间数据路径耦接至所述页缓冲器的第一部分及第二部分，其中对于在一个存储器周期中通过具有缓冲器宽度Y的第二缓冲器间数据路径将页面及ECC位的第一部分自所述第二层级缓冲器锁存器转移至所述第一部分，Y小于X且大于Z，其中对于将页面及ECC位的第二部分自所述第二层级缓冲器锁存器转移至所述第三缓冲器层级的所述第二部分，Y小于X且大于Z，
缓冲器数据总线系统能够操作以将所述ECC电路连接至用于所述ECC操作的执行的所述第三缓冲器层级的所述第一部分及所述第二部分中的每一者，
所述ECC操作包含依次对所述第三缓冲器层级的所述第一部分及所述第二部分中的所选一者中的数据内的宽度为Z的数据进行操作。
6.根据权利要求4所述的存储器装置，所述数据路径电路包含第三缓冲器层级，且包含连接至所述数据路径电路的ECC电路，所述数据路径电路对保持于所述第三缓冲器层级中的页面执行ECC操作，
所述ECC电路对保持于所述第三缓冲器层级中的页面执行第一ECC函数且在数据自所述第三缓冲器层级转移至所述输入输出接口期间执行第二ECC函数；
所述第三缓冲器层级包含通过具有缓冲器宽度Y的第一缓冲器间数据路径耦接至所述页缓冲器的第一部分及第二部分，其中对于在一个存储器周期中通过具有缓冲器宽度Y的第二缓冲器间数据路径将页面及ECC位的第一部分自所述第二缓冲器层级转移至所述第一部分，Y小于X且大于Z，其中对于将页面及ECC位的第二部分自所述第二缓冲器层级转移至所述第三缓冲器层级的所述第二部分，Y小于X且大于Z；以及
缓冲器数据总线系统能够操作以将所述ECC电路连接至所述第三缓冲器层级的所述第一部分及所述第二部分中的每一者以执行所述第一ECC函数，且将用于所述第二ECC函数的所述第三缓冲器层级的所述第一部分及所述第二部分中的每一者连接至所述输入输出接口，所述总线系统具有所述总线宽度Z。
7.根据权利要求4所述的存储器装置，其中：
所述控制器回应于第一命令而启动连续页面读取操作，将在所述媒体流中的第一寻址页面自所述存储器阵列转移至所述第一层级缓冲器锁存器，接着将所述第一寻址页面自所述第一层级缓冲器锁存器移动至所述第二层级缓冲器锁存器，且经由所述数据路径电路将所述第一寻址页面自所述第二层级缓冲器锁存器移动至所述接口；以及
所述控制器在包含下一页面地址的读取延迟之后响应于第一媒体流内命令而将下一寻址页面自存储器阵列转移至所述第一层级缓冲器锁存器，且将所述第一寻址页面输出至所述接口。
8.根据权利要求4所述的存储器装置，其中：
所述控制器回应于所述第一命令而启动连续页面读取操作，将所述媒体流中的第一寻址页面自所述存储器阵列转移至所述第一层级缓冲器锁存器，接着将所述第一寻址页面自所述第一层级缓冲器锁存器移动至所述第二层级缓冲器锁存器，且经由所述数据路径电路将所述第一寻址页面自所述第二层级缓冲器锁存器移动至所述接口；
所述控制器在包含下一页面地址的第一读取延迟之后响应于第一媒体流内命令而将所述媒体流中的下一寻址页面自所述存储器阵列转移至所述第一层级缓冲器锁存器，且经由所述数据路径电路将所述下一寻址页面自所述第二层级缓冲器锁存器移动至所述接口；以及
所述控制器在包含第二下一页面地址的第二读取延迟之后响应于第二媒体流内命令而将所述第一寻址页面输出至所述接口。
9.一种用于操作存储器装置以读取页面媒体流的方法，所述装置包含具有第一层级锁存器及第二层级锁存器的页缓冲器、第三缓冲器层级以及输入输出接口，所述方法包括：
在第一阶段中，将前述页面的数据自所述页缓冲器中的所述第一层级缓冲器锁存器移动至所述第二层级缓冲器锁存器，且将当前页面自存储器阵列转移至所述第一层级缓冲器锁存器；
在第二阶段中，将所述前述页面的数据自所述第二层级缓冲器锁存器移动至所述第三缓冲器层级，且将所述当前页面自所述第一层级缓冲器锁存器转移至所述第二层级缓冲器锁存器；以及
在第三阶段中：
将来自所述前述页面的第一部分的数据自所述第三缓冲器层级转移至所述接口，且接着将来自所述前述页面的第二部分的数据自所述第三缓冲器层级转移至所述接口，将所述当前页面转移至所述第三缓冲器层级且对所述第三缓冲器层级中的所述页面的所述第一部分中的数据执行ECC操作，与将所述前述页面的所述第二部分转移至所述接口在时间上重叠，且将所述当前页面的第二部分转移至所述第三缓冲器层级且对所述第三缓冲器层级中的所述当前页面的所述第二部分中的数据执行所述ECC操作；以及
将所述当前页面的所述第一部分转移至所述输入输出接口，与对所述第三缓冲器层级中的所述当前页面的所述第二部分中的数据执行所述ECC操作在时间上重叠，且接着将所述当前页面的所述第二部分转移至所述输入输出接口。
10.根据权利要求9所述的用于操作存储器装置以读取页面媒体流的方法，包含响应于一系列命令，所述系列包含第一命令及多个媒体流内命令、在完成所述媒体流中的所述前述页面的输出之前接收的所述多个媒体流内命令中的当前媒体流内命令，且其中所述第一命令包含地址以启动连续页面读取操作，且所述多个媒体流内命令中的至少一个媒体流内命令包含用于所述页面媒体流中的所述当前页面的地址。
CN202010031351.4A 2019-09-24 2020-01-13 存储器装置以及其读取页面媒体流的方法 Pending CN112634969A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/581,562 2019-09-24
US16/581,562 US10957384B1 (en) 2019-09-24 2019-09-24 Page buffer structure and fast continuous read

Publications (1)

Publication Number Publication Date
CN112634969A true CN112634969A (zh) 2021-04-09

Family

ID=74881141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010031351.4A Pending CN112634969A (zh) 2019-09-24 2020-01-13 存储器装置以及其读取页面媒体流的方法

Country Status (3)

Country Link
US (1) US10957384B1 (zh)
CN (1) CN112634969A (zh)
TW (1) TWI727596B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11048649B2 (en) 2018-10-17 2021-06-29 Macronix International Co., Ltd. Non-sequential page continuous read
US11249913B2 (en) 2020-03-06 2022-02-15 Macronix International Co., Ltd. Continuous read with multiple read commands
JP6886547B1 (ja) * 2020-05-13 2021-06-16 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置およびｅｃｃ関連情報の読出し方法
CN112154505B (zh) * 2020-08-27 2022-09-30 长江存储科技有限责任公司 Nand闪存设备中的非破坏性模式高速缓存编程
US11894075B2 (en) 2020-08-27 2024-02-06 Yangtze Memory Technologies Co. Ltd. Non-destructive mode cache programming in NAND flash memory devices
US11568921B2 (en) * 2021-05-12 2023-01-31 Micron Technology, Inc. Read-time overhead and power optimizations with command queues in memory device
US11726928B2 (en) * 2021-06-24 2023-08-15 Xilinx, Inc. Network interface device with bus segment width matching
JP7096938B1 (ja) * 2021-08-27 2022-07-06 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0169419B1 (ko) 1995-09-28 1999-02-01 김광호 불휘발성 반도체 메모리의 독출방법 및 장치
WO2001075896A2 (en) 2000-03-30 2001-10-11 Micron Technology, Inc. Flash with consistent latency for read operations
US6615307B1 (en) 2000-05-10 2003-09-02 Micron Technology, Inc. Flash with consistent latency for read operations
US7051264B2 (en) 2001-11-14 2006-05-23 Monolithic System Technology, Inc. Error correcting memory and method of operating same
JP4004811B2 (ja) * 2002-02-06 2007-11-07 株式会社東芝 不揮発性半導体記憶装置
US6870774B2 (en) 2002-12-10 2005-03-22 Micron, Technology, Inc. Flash memory architecture for optimizing performance of memory having multi-level memory cells
KR100759427B1 (ko) 2005-03-17 2007-09-20 삼성전자주식회사 전력 소모가 적은 하드디스크 드라이버 및 이를 구비한 정보처리 시스템, 그리고 그들의 데이터 입출력 방법
US7644224B2 (en) 2005-11-15 2010-01-05 Sandisk Il Ltd. Flash memory device and method
US7423915B2 (en) 2006-01-17 2008-09-09 Spansion Llc Random cache read using a double memory
CN101617371B (zh) * 2007-02-16 2014-03-26 莫塞德技术公司 具有多个外部电源的非易失性半导体存储器
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
CN101162449B (zh) 2007-10-08 2010-06-02 福州瑞芯微电子有限公司 Nand flash控制器及其与nand flash芯片的数据交互方法
JP2009158015A (ja) 2007-12-26 2009-07-16 Toshiba Corp 不揮発性半導体記憶装置
TWI494756B (zh) 2009-08-26 2015-08-01 Phison Electronics Corp 下達讀取指令的方法、快閃記憶體控制器與快閃記憶體儲存系統
KR101154001B1 (ko) 2009-11-12 2012-06-08 에스케이하이닉스 주식회사 어드레스제어회로 및 반도체메모리장치
JP2011197819A (ja) 2010-03-17 2011-10-06 Toshiba Corp 半導体装置
JP6097222B2 (ja) 2010-12-24 2017-03-15 マイクロン テクノロジー， インク． メモリ用連続的ページ読み出し
JP5658082B2 (ja) 2011-05-10 2015-01-21 ルネサスエレクトロニクス株式会社 半導体装置
US8705293B2 (en) 2011-10-20 2014-04-22 Sandisk Technologies Inc. Compact sense amplifier for non-volatile memory suitable for quick pass write
JP5323170B2 (ja) 2011-12-05 2013-10-23 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体メモリおよびそのデータの読出し方法
JP2013232263A (ja) 2012-04-27 2013-11-14 Toshiba Corp 半導体メモリ
US9128822B2 (en) 2012-06-22 2015-09-08 Winbond Electronics Corporation On-chip bad block management for NAND flash memory
US9009566B2 (en) 2012-09-12 2015-04-14 Macronix International Co., Ltd. Outputting information of ECC corrected bits
KR102002925B1 (ko) 2012-11-01 2019-07-23 삼성전자주식회사 메모리 모듈, 그것을 포함하는 메모리 시스템, 그것의 구동 방법
CN103871447B (zh) 2012-12-14 2017-03-01 华邦电子股份有限公司 与非门快闪存储器阵列及芯片及其存取、读取及管理方法
US9690650B2 (en) 2013-03-11 2017-06-27 Macronix International Co., Ltd. Storage scheme for built-in ECC operations
US9136006B2 (en) 2013-03-11 2015-09-15 Macronix International Co., Ltd. Method and device for reducing coupling noise during read operation
US8902668B1 (en) 2013-10-15 2014-12-02 Sandisk Technologies Inc. Double verify method with soft programming to suppress read noise
US9437302B2 (en) 2014-02-06 2016-09-06 Sandisk Technologies Llc State-dependent lockout in non-volatile memory
US9411521B2 (en) 2014-05-30 2016-08-09 Macronix International Co., Ltd. Method and apparatus for improving sequential memory read preformance
US9971647B2 (en) 2014-07-31 2018-05-15 Winbond Electronics Corporation Apparatus and method for programming ECC-enabled NAND flash memory
US9367392B2 (en) 2014-08-01 2016-06-14 Winbond Electronics Corporation NAND flash memory having internal ECC processing and method of operation thereof
CN106716383B (zh) 2014-09-15 2021-01-22 爱德斯托科技有限公司 存储器装置和控制存储器装置的方法、存储器系统
US9349469B2 (en) 2014-10-02 2016-05-24 Macronix International Co., Ltd. Program verify with multiple sensing
US9536601B2 (en) 2014-11-05 2017-01-03 Macronix International Co., Ltd. Threshold voltage grouping of memory cells in same threshold voltage range
JP6232109B1 (ja) 2016-09-27 2017-11-15 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および連続読出し方法
TWI614755B (zh) 2017-02-07 2018-02-11 群聯電子股份有限公司 解碼方法、記憶體儲存裝置及記憶體控制電路單元
US11048649B2 (en) 2018-10-17 2021-06-29 Macronix International Co., Ltd. Non-sequential page continuous read
US10977121B2 (en) 2018-10-17 2021-04-13 Macronix International Co., Ltd. Fast page continuous read

Also Published As

Publication number Publication date
US20210090638A1 (en) 2021-03-25
US10957384B1 (en) 2021-03-23
TW202113819A (zh) 2021-04-01
TWI727596B (zh) 2021-05-11

Similar Documents

Publication Publication Date Title
TWI727596B (zh) 記憶體裝置以及其讀取頁面串流的方法
US11630786B2 (en) Non-sequential page continuous read
US10977121B2 (en) Fast page continuous read
TWI384355B (zh) 記憶體陣列錯誤校正裝置，系統及方法
US7564722B2 (en) Memory system and method having volatile and non-volatile memory devices at same hierarchical level
US8667368B2 (en) Method and apparatus for reading NAND flash memory
US8300482B2 (en) Data transfer circuit and semiconductor memory device including the same
US20060112321A1 (en) Transparent error correcting memory that supports partial-word write
US7808825B2 (en) Non-volatile memory device and method of programming the same
KR100613941B1 (ko) 커맨드당 포스트된 라이트를 갖는 메모리 장치
US5359722A (en) Method for shortening memory fetch time relative to memory store time and controlling recovery in a DRAM
US11734181B2 (en) Continuous read with multiple read commands
JPH03147152A (ja) メモリ・システム
US20210209022A1 (en) Processing-in-memory (pim) device
US10319455B2 (en) Semiconductor device
JPH0283891A (ja) 半導体メモリ
US20110119563A1 (en) Semiconductor memory
US8081526B1 (en) Serialized chip enables
JP7199493B2 (ja) 非順次的ページ連続リード

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination