CN112582293A - 一种离子激活的检测方法 - Google Patents

一种离子激活的检测方法 Download PDF

Info

Publication number
CN112582293A
CN112582293A CN202011448252.2A CN202011448252A CN112582293A CN 112582293 A CN112582293 A CN 112582293A CN 202011448252 A CN202011448252 A CN 202011448252A CN 112582293 A CN112582293 A CN 112582293A
Authority
CN
China
Prior art keywords
wafer
epitaxial layer
preset
thickness
heating treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011448252.2A
Other languages
English (en)
Other versions
CN112582293B (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Zhichuang Xinyuan Technology Co ltd
Original Assignee
Beijing Zhichuang Xinyuan Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Zhichuang Xinyuan Technology Co ltd filed Critical Beijing Zhichuang Xinyuan Technology Co ltd
Priority to CN202011448252.2A priority Critical patent/CN112582293B/zh
Publication of CN112582293A publication Critical patent/CN112582293A/zh
Application granted granted Critical
Publication of CN112582293B publication Critical patent/CN112582293B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42Bombardment with radiation
    • H01L21/423Bombardment with radiation with high-energy radiation
    • H01L21/425Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明公开了一种离子激活的检测方法,包括以下步骤:在衬底上形成第一导电类型的外延层,以制备形成待测晶片;将待测晶片划片分为第一晶片和第二晶片,其中,第一晶片包括第一衬底和第一外延层,第二晶片包括第二衬底和第二外延层;将第一外延层减薄至预设第一厚度,将第二外延层减薄至预设第二厚度;在第一外延层之上光刻图形化并显露出第一外延层的部分上表面;在第一外延层显露出的上表面和第二外延层的上表面同时注入离子;将第一晶片和第二晶片依次进行一次加热处理及二次加热处理;采用霍尔测试方法检测第二晶片内载流子的导电类型。本发明的检测方法可以加快获得As离子已激活状态的离子注入和热处理的最佳工艺参数。

Description

一种离子激活的检测方法
技术领域
本发明涉及半导体器件检测技术领域,尤其涉及一种离子激活的检测方法。
背景技术
碲镉汞是由碲、镉和汞组成的三元固溶体,分子式为Hg1-xCdxTe,是一种制备红外探测器的重要材料,由于其禁带宽度可调,探测光谱范围由短波波段一直延伸到甚长波波段,制备大面阵、多光谱、高性能的第三代红外探测器是未来发展的重点。
B+离子注入形成n-on-p结是制备碲镉汞光伏探测器的通常方法,n-on-p技术发展至今已经形成了稳定的工艺技术。但是,随着对碲镉汞探测器性能的要求越来越高,尤其是随着探测波长增加带来的工艺难度进一步增大,n-on-p技术的一些劣势限制了其进一步发展。
As是一种两性掺杂元素,既可以作为浅施主置于Hg位呈n型,又可以作为浅受主置于Te位呈p型,As离子注入至n型碲镉汞材料表层,经过电学激活后,使碲镉汞表面呈现p型。As掺杂的p-on-n碲镉汞器件技术由于其n型衬底材料更容易获得少数载流子(空穴)的长寿命,从而降低暗电流和提高R0A值,因此在高温下工作、长波及甚长波方向上迅速发展。碲镉汞p-on-n结通常采用在n型衬底上进行离子注入的方式掺杂As形成p区,通过富Hg条件下两步热处理完成As离子的电激活并消除注入引起的晶格损伤,快速检测As离子是否已激活对于研究离子注入及热处理的工艺条件至关重要。
现有测试As离子是否已激活的检测方法,只能给出一个综合各种载流子作用的综合结果,或者要求极高,使用复杂,故需要一种简便快速判断As离子是否已激活的检测方法,以便快速获得最佳的离子注入及热处理的工艺条件。
发明内容
本发明提供了一种离子激活的检测方法,解决了现有技术无法准确判断As离子是否已激活,或要求极高,使用复杂的技术问题,本发明的检测方法可简便快速的准确判断As离子的激活状态。
本发明提供了一种离子激活的检测方法,包括以下步骤:
在衬底上形成第一导电类型的外延层,以制备形成待测晶片;
将所述待测晶片划片分为第一晶片和第二晶片,其中,所述第一晶片包括第一衬底和第一外延层,所述第二晶片包括第二衬底和第二外延层;
将所述第一外延层减薄至预设第一厚度,将所述第二外延层减薄至预设第二厚度;
在所述第一外延层之上光刻图形化并显露出所述第一外延层的部分上表面;
在所述第一外延层显露出的上表面和所述第二外延层的上表面同时注入离子;
将所述第一晶片和所述第二晶片依次进行一次加热处理及二次加热处理,其中,所述一次加热处理的温度大于所述二次加热处理的温度;
采用霍尔测试方法检测所述第二晶片内载流子的导电类型。
在本发明的实施例中,
所述对所述第二晶片采用霍尔测试方法检测所述第二晶片内载流子的导电类型的步骤之后,包括:
若所述第二晶片内载流子的导电类型为第二导电类型,则判定所述第一晶片中离子已激活;
若所述第二晶片内载流子的导电类型为第一导电类型,则判定所述第一晶片中离子未激活。
在本发明的实施例中,
所述将所述第一外延层减薄至预设第一厚度,将所述第二外延层减薄至预设第二厚度的步骤包括:
将所述第一晶片和所述第二晶片放置在化学抛光机上,采用抛光液对所述第一晶片和所述第二晶片进行减薄,以使得所述第一外延层减薄至所述预设第一厚度,所述第二外延层减薄至所述预设第二厚度。
在本发明的实施例中,
所述预设第一厚度和所述预设第二厚度分别设置为:
所述预设第一厚度为6μm~8μm;
所述预设第二厚度为2μm~3μm。
在本发明的实施例中,
所述在所述第一外延层显露出的上表面和所述第二外延层的上表面同时注入离子的步骤包括:
采用离子注入法在所述第一外延层显露出的上表面和所述第二外延层的上表面同时注入预设注入能量和预设注入剂量的砷离子。
在本发明的实施例中,
所述预设注入能量为300KeV~500KeV,所述预设注入剂量为5E14/cm2~2E15/cm2
在本发明的实施例中,
所述将所述第一晶片和所述第二晶片依次进行一次加热处理及二次加热处理的步骤包括:
将所述第一晶片和所述第二晶片装入石英管中;
将所述石英管密封后放入退火炉中,对装有所述第一晶片和所述第二晶片的所述石英管依次进行一次加热处理及二次加热处理,其中,所述一次加热处理的温度大于所述二次加热处理的温度。
在本发明的实施例中,
所述一次加热处理的加热温度为320℃~380℃,加热时间为6h~10h,;
所述二次加热处理的加热温度为200℃~250℃,加热时间为48h~72h。
在本发明的实施例中,
所述衬底材料包括碲锌镉;
所述第一导电类型的外延层材料包括掺铟的碲镉汞。
在本发明的实施例中,
所述第二晶片的所述第二外延层的上表面积小于等于所述第一晶片的所述第一外延层的上表面积。
与现有技术相比,本发明的一个或多个实施例可以具有如下优点:
本发明通过将碲镉汞材料进行划片分为两部分,控制第二晶片的碲镉汞外延层的厚度,使第二晶片的碲镉汞外延层内的第一导电类型载流子作用弱于外延层表面第二导电类型载流子作用,As离子注入并进行热处理后就对第二晶片采用简便的固定磁场霍尔测试方法快速检测As离子的激活状态,从而加快获得As离子已激活状态的离子注入和热处理的最佳工艺参数。
本发明的其它特征和优点将在随后的说明书中阐述,并且部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明的实施例共同用于解释本发明,并不构成对本发明的限制。在附图中:
图1是本发明一示例离子激活检测方法流程示意图;
图2是本发明一示例实施S100的结构剖面示意图;
图3是本发明一示例实施S110的结构剖面示意图;
图4是本发明一示例实施S120的结构剖面示意图;
图5是本发明一示例实施S130的结构剖面示意图;
图6是本发明一示例实施S140和S150的结构剖面示意图
图7是本发明一示例实施S160的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,以下结合附图对本发明作进一步地详细说明,借此对本发明如何应用技术手段来解决技术问题,并达成技术效果的实现过程能充分理解并据以实施。需要说明的是,只要不构成冲突,本发明中的各个实施例以及各实施例中的各个特征可以相互结合,所形成的技术方案均在本发明的保护范围之内。
第一实施例
图1是本实施例离子激活检测方法流程示意图;
图2是本实施例实施S100后的结构剖面示意图;
图3是本实施例实施S110后的结构剖面示意图;
图4是本实施例实施S120后的结构剖面示意图;
图5是本实施例实施S130后的结构剖面示意图;
图6是本实施例实施S140后和S150的结构剖面示意图
图7是本实施例实施S160的示意图。
本实施例中第一导电类型和第二导电类型为互补的导电类型。本实施例中设置N型为第一导电类型,P型为第二导电类型。
其中,本实施例的半导体器件包括红外探测器,本实施例以红外探测器器件为例进行实施方式说明。衬底材料包括半导体元素,也包括混合的半导体材料。在本实施例中以N型碲锌镉衬底为例进行说明。
本发明提供了一种离子激活的检测方法,包括以下步骤:
在衬底上形成第一导电类型的外延层,以制备形成待测晶片;
将待测晶片划片分为第一晶片和第二晶片,其中,第一晶片包括第一衬底和第一外延层,第二晶片包括第二衬底和第二外延层;
将第一外延层减薄至预设第一厚度,将第二外延层减薄至预设第二厚度;
在第一外延层之上光刻图形化并显露出第一外延层的部分上表面;
在第一外延层显露出的上表面和第二外延层的上表面同时注入离子;
将第一晶片和第二晶片依次进行一次加热处理及二次加热处理,其中,一次加热处理的温度大于二次加热处理的温度;
采用霍尔测试方法检测第二晶片内载流子的导电类型。
具体地,如图1所示,本发明提供了一种离子激活的检测方法,包括以下步骤:
S100,在衬底上形成第一导电类型的外延层,以制备形成待测晶片,如图2所示。
具体地,采用水平液相外延工艺在碲锌镉(CdTeZn)衬底上生长第一导电类型的外延层制备碲镉汞晶片,在本实施例中,第一导电类型的外延层材料包括掺铟的碲镉汞,优选为掺铟的碲镉汞(HgCdTe)。
在本实施例中,第一导电类型的外延层厚度为8μm~10μm;第一导电类型的外延层载流子浓度为1014/cm3~1015/cm3
S110,将待测晶片划片分为第一晶片和第二晶片,其中,第一晶片包括第一衬底和第一外延层,第二晶片包括第二衬底和第二外延层,如图3所示。
具体地,在本实施例中,将上述步骤的碲镉汞晶片自上而下进行划片,一分为二,形成第一晶片A和第二晶片B,其中,第二晶片的第二外延层的上表面积小于等于第一晶片的第一外延层上表面积,第一晶片用于制备碲镉汞红外探测器芯片,第二晶片用于判断第一晶片光敏元内的离子是否激活。
S120,将第一外延层减薄至预设第一厚度,将第二外延层减薄至预设第二厚度,如图4所示。
具体地,在本实施例中,分别将第一晶片A和第二晶片B在化学抛光机上进行减薄,并采用0.1%~0.5%的溴甲醇溶液作为抛光液,第一晶片A的碲镉汞外延层减薄至预设第一厚度,第二晶片B的碲镉汞外延层减薄至预设第二厚度,其中预设第一厚度为6μm~8μm;预设第二厚度为2μm~3μm。采用化学减薄工艺一方面可以去除碲镉汞外延生长过程中产生的表面缺陷,另一方面可以使第二晶片B的碲镉汞外延层厚度降低至可以采用固定磁场霍尔测试方法甄别表面载流子类型的厚度。
S130,在第一外延层之上光刻图形化并显露出第一外延层的部分上表面,如图5所示。
具体地,在本实施例中,在减薄后的第一晶片A的外延层之上进行光刻图形化工艺,并将显露出外延层的部分上表面作为离子注入的窗口,减薄后的第二晶片B不做光刻图形化处理。
S140,在第一外延层显露出的上表面和第二外延层的上表面同时注入离子,如图6所示。
具体地,在第一晶片的外延层的显露出的上表面和第二外延层的上表面同时注入预设能量范围和预设注入剂量的离子。在本实施例中,在第一晶片A的外延层光刻图形化预留的窗口以及在第二外延层的上表面同时注入预设能量范围和预设注入剂量的离子,其中离子包括砷(As)离子,本实施例优选为As离子,注入能量决定As离子的注入深度,注入剂量决定As离子的掺杂浓度,其中预设能量为300KeV~500KeV,预设注入剂量为5E14/cm2~2E15/cm2。离子注入完成后去除第一晶片A上表面的光刻胶。
S150,将第一晶片和第二晶片依次进行一次加热处理及二次加热处理,其中,一次加热处理的温度大于二次加热处理的温度,如图6所示。
在本实施例中,将第一晶片和第二晶片依次进行一次加热处理及二次加热处理的步骤包括:
将所述第一晶片和所述第二晶片装入石英管中;
将所述石英管密封后放入退火炉中,对装有所述第一晶片和所述第二晶片的所述石英管依次进行一次加热处理及二次加热处理,其中,所述一次加热处理的温度大于所述二次加热处理的温度。
具体地,将离子注入后的碲镉汞第一晶片A和第二晶片B一起装入石英管中,在石英管中加入汞,然后将石英管真空封接后放入退火炉中,在富汞条件下依次进行预设第一时间的预设第一温度的高温热处理和预设第一时间的预设第二温度低温热处理两步热处理,高温热处理用于完成As离子的电激活并消除离子注入引起的晶格损伤,高温过程同时不可避免地导致碲镉汞材料的汞进行外扩散,导电特性由N型向P型转变;低温热处理目的是填充汞空位使碲镉汞外延层的电学性能恢复为N型。在本实施例中,一次加热处理的加热温度为320℃~380℃,加热时间为6h~10h,;二次加热处理的加热温度为200℃~250℃,加热时间为48h~72h。
S160,采用霍尔测试方法检测第二晶片内载流子的导电类型,如图7所示。
具体地,目前通常采用霍尔测试方法分析As离子激活情况,霍尔测试方法通常分为固定磁场的霍尔测试和变磁场的多载流子迁移率谱霍尔测试。多载流子迁移率谱霍尔测试用于分析多载流子体系对输运特性的影响,由于不同种类的载流子具有不同的迁移率,它们在不同的磁场下对电导的贡献是不同的,通过分析电导张量元与磁场强度B的依赖关系就可以获得样品中电子和空穴的种类,以及每种电子和空穴的迁移率与浓度。采用变磁场的多载流子迁移率谱技术来研究材料中各种载流子的电学参数,进而分析As离子激活状态,但该测试技术对于测试设备及软件要求极高,使用复杂;固定磁场的霍尔测量一直是获得材料电学参数的常规测试手段,一般用来表征单载流子体系的材料特性。由于As原子具有较大的原子量,注入的深度较浅,因此P型注入区的厚度通常在2微米以内,而考虑到碲镉汞材料的红外吸收效果,N型碲镉汞吸收外延层材料厚度一般为6微米。固定磁场的霍尔测试方法可以测试材料的载流子类型及浓度,但该方法只能给出一个综合各种载流子作用的综合结果。在传统检测方法中,由于双层载流子材料N型外延层较厚,且N型载流子作用更强,因此,采用固定磁场霍尔测试无法准确甄别N型碲镉汞外延层表面载流子类型是否为P型。
霍尔测试方法包括固定磁场霍尔测试方法、多载流子迁移率谱霍尔测试方法中至少一种,在本实施例中,优选为固定磁场霍尔测试方法。
具体地,在本实施例中由于将第二晶片B经过了减薄工艺处理,第二晶片B内部的N型载流子作用弱于表面的P型载流子作用,高低温热处理完成后,可以直接采用固定磁场霍尔测试的方法检测第二晶片B的载流子类型。
对第二晶片B采用霍尔测试方法检测第二晶片内载流子的导电类型的步骤之后,
若第二晶片内载流子的导电类型为第二导电类型,则判定第一晶片A中的As离子已激活,第一晶片A可以进入后续工序继续进行流转;
若第二晶片B内载流子的导电类型为第一导电类型,则判定第一晶片A中As离子未激活,第一晶片A不满足要求,需要继续优化预设能量范围、预设注入剂量、预设温度及预设时间等离子注入及热处理的工艺参数。
通过本测试方法,由于能及时准确的检测碲镉汞材料的As离子激活状态,可以尽快获得离子注入和热处理的工艺参数,还能不断进行工艺参数优化直至获得最佳工艺参数,还降低了产品不良率,减少了产品报废率,降低了产品制造成本。
综上所述,本实施例提供了一种As离子激活的检测方法,通过将碲镉汞材料进行划片分为第一晶片A和第二晶片B两部分,控制第二晶片B的碲镉汞外延层的厚度,使第二晶片B的碲镉汞外延层内的N型载流子作用弱于外延层表面P型载流子作用,As离子注入并进行热处理后就对第二晶片B采用简便的固定磁场霍尔测试方法快速检测As离子的激活状态,从而加快获得As离子已激活状态的离子注入和热处理的最佳工艺参数。
虽然本发明公开的实施方式如上,但所述的内容只是为了便于理解本发明而采用的实施方式,并非用以限定本发明。任何本发明所述技术领域内的技术人员,在不脱离本发明所公开的精神和范围的前提下,可以在实施的形式上及细节上作任何的修改与变化,本发明的保护范围并不局限于文中公开的特定实施例,而是包括落入权利要求范围内的所有技术方案。

Claims (10)

1.一种离子激活的检测方法,其特征在于,包括以下步骤:
在衬底上形成第一导电类型的外延层,以制备形成待测晶片;
将所述待测晶片划片分为第一晶片和第二晶片,其中,所述第一晶片包括第一衬底和第一外延层,所述第二晶片包括第二衬底和第二外延层;
将所述第一外延层减薄至预设第一厚度,将所述第二外延层减薄至预设第二厚度;
在所述第一外延层之上光刻图形化并显露出所述第一外延层的部分上表面;
在所述第一外延层显露出的上表面和所述第二外延层的上表面同时注入离子;
将所述第一晶片和所述第二晶片依次进行一次加热处理及二次加热处理,其中,所述一次加热处理的温度大于所述二次加热处理的温度;
采用霍尔测试方法检测所述第二晶片内载流子的导电类型。
2.根据权利要求1所述的检测方法,其特征在于,所述对所述第二晶片采用霍尔测试方法检测所述第二晶片内载流子的导电类型的步骤之后,包括:
若所述第二晶片内载流子的导电类型为第二导电类型,则判定所述第一晶片中离子已激活;
若所述第二晶片内载流子的导电类型为第一导电类型,则判定所述第一晶片中离子未激活。
3.根据权利要求1所述的检测方法,其特征在于,所述将所述第一外延层减薄至预设第一厚度,将所述第二外延层减薄至预设第二厚度的步骤包括:
将所述第一晶片和所述第二晶片放置在化学抛光机上,采用抛光液对所述第一晶片和所述第二晶片进行减薄,以使得所述第一外延层减薄至所述预设第一厚度,所述第二外延层减薄至所述预设第二厚度。
4.根据权利要求3所述的检测方法,其特征在于,所述预设第一厚度和所述预设第二厚度分别设置为:
所述预设第一厚度为6μm~8μm;
所述预设第二厚度为2μm~3μm。
5.根据权利要求1所述的检测方法,其特征在于,所述在所述第一外延层显露出的上表面和所述第二外延层的上表面同时注入离子的步骤包括:
采用离子注入法在所述第一外延层显露出的上表面和所述第二外延层的上表面同时注入预设注入能量和预设注入剂量的砷离子。
6.根据权利要求5所述的检测方法,其特征在于,
所述预设注入能量为300KeV~500KeV,所述预设注入剂量为5E14/cm2~2E15/cm2
7.根据权利要求1所述的检测方法,其特征在于,所述将所述第一晶片和所述第二晶片依次进行一次加热处理及二次加热处理的步骤包括:
将所述第一晶片和所述第二晶片装入石英管中;
将所述石英管密封后放入退火炉中,对装有所述第一晶片和所述第二晶片的所述石英管依次进行一次加热处理及二次加热处理,其中,所述一次加热处理的温度大于所述二次加热处理的温度。
8.根据权利要求7所述的检测方法,其特征在于,
所述一次加热处理的加热温度为320℃~380℃,加热时间为6h~10h,;
所述二次加热处理的加热温度为200℃~250℃,加热时间为48h~72h。
9.根据权利要求1所述的检测方法,其特征在于,
所述衬底材料包括碲锌镉;
所述第一导电类型的外延层材料包括掺铟的碲镉汞。
10.根据权利要求1至9中任一项所述的检测方法,其特征在于,
所述第二晶片的所述第二外延层的上表面积小于等于所述第一晶片的所述第一外延层的上表面积。
CN202011448252.2A 2020-12-09 2020-12-09 一种离子激活的检测方法 Active CN112582293B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011448252.2A CN112582293B (zh) 2020-12-09 2020-12-09 一种离子激活的检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011448252.2A CN112582293B (zh) 2020-12-09 2020-12-09 一种离子激活的检测方法

Publications (2)

Publication Number Publication Date
CN112582293A true CN112582293A (zh) 2021-03-30
CN112582293B CN112582293B (zh) 2021-08-13

Family

ID=75131815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011448252.2A Active CN112582293B (zh) 2020-12-09 2020-12-09 一种离子激活的检测方法

Country Status (1)

Country Link
CN (1) CN112582293B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116482150A (zh) * 2023-06-25 2023-07-25 浙江珏芯微电子有限公司 一种碲镉汞掺杂激活率评估方法

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63261845A (ja) * 1987-04-20 1988-10-28 Matsushita Electronics Corp イオン注入量の測定方法
JPH01230232A (ja) * 1988-03-10 1989-09-13 Fujitsu Ltd 埋込不純物量の測定方法
JPH07147425A (ja) * 1993-11-25 1995-06-06 Nec Corp 赤外線検出器
JP2002190615A (ja) * 2000-01-18 2002-07-05 Siemens Building Technology Ag 半導体モジュールにおけるpn接合の製造方法、炎検知器、MOSトランジスタおよびイメージセンサ
US20040101989A1 (en) * 2002-11-07 2004-05-27 Semiconductor Energy Laboratory Co., Ltd. Evaluation method of semiconductor device, manufacturing method of the semiconductor device, design management system of device comprising the semiconductor device, dose amount control program for the semiconductor device, computer-readable recording medium recording the program, and dose amount control apparatus
US20040108869A1 (en) * 2002-03-19 2004-06-10 Howland William H Method of detecting carrier dose of a semiconductor wafer
CN1996033A (zh) * 2006-12-27 2007-07-11 中国科学院上海技术物理研究所 长波碲镉汞光伏器件物理参数的检测方法
CN101246809A (zh) * 2007-02-13 2008-08-20 中芯国际集成电路制造(上海)有限公司 离子注入工艺的监测试片及监测方法
CN101425552A (zh) * 2008-10-20 2009-05-06 淮阴师范学院 离子注入制备高性能碲镉汞p-n结的方法
KR20090064027A (ko) * 2007-12-14 2009-06-18 주식회사 동부하이텍 반도체 제조용 퍼니스 장비의 온도측정 웨이퍼 제조방법,온도측정 웨이퍼 및 온도 측정방법
CN103868952A (zh) * 2014-02-27 2014-06-18 中国电子科技集团公司第十一研究所 离子注入层载流子浓度测试方法
CN104347441A (zh) * 2013-07-26 2015-02-11 和舰科技(苏州)有限公司 离子注入的监控方法
CN108109933A (zh) * 2017-12-18 2018-06-01 深圳市晶特智造科技有限公司 离子注入工艺的监控方法
CN108872104A (zh) * 2018-06-12 2018-11-23 中国科学院上海技术物理研究所 一种碲镉汞薄膜组分梯度分布的测试方法
CN109116270A (zh) * 2018-06-27 2019-01-01 中国电子科技集团公司第十研究所 一种对碲镉汞pn结材料进行测试的方法
US20190324077A1 (en) * 2014-07-01 2019-10-24 Raja Technologies Inc. System and method of semiconductor characterization

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63261845A (ja) * 1987-04-20 1988-10-28 Matsushita Electronics Corp イオン注入量の測定方法
JPH01230232A (ja) * 1988-03-10 1989-09-13 Fujitsu Ltd 埋込不純物量の測定方法
JPH07147425A (ja) * 1993-11-25 1995-06-06 Nec Corp 赤外線検出器
JP2002190615A (ja) * 2000-01-18 2002-07-05 Siemens Building Technology Ag 半導体モジュールにおけるpn接合の製造方法、炎検知器、MOSトランジスタおよびイメージセンサ
US20040108869A1 (en) * 2002-03-19 2004-06-10 Howland William H Method of detecting carrier dose of a semiconductor wafer
US20040101989A1 (en) * 2002-11-07 2004-05-27 Semiconductor Energy Laboratory Co., Ltd. Evaluation method of semiconductor device, manufacturing method of the semiconductor device, design management system of device comprising the semiconductor device, dose amount control program for the semiconductor device, computer-readable recording medium recording the program, and dose amount control apparatus
CN1996033A (zh) * 2006-12-27 2007-07-11 中国科学院上海技术物理研究所 长波碲镉汞光伏器件物理参数的检测方法
CN101246809A (zh) * 2007-02-13 2008-08-20 中芯国际集成电路制造(上海)有限公司 离子注入工艺的监测试片及监测方法
KR20090064027A (ko) * 2007-12-14 2009-06-18 주식회사 동부하이텍 반도체 제조용 퍼니스 장비의 온도측정 웨이퍼 제조방법,온도측정 웨이퍼 및 온도 측정방법
CN101425552A (zh) * 2008-10-20 2009-05-06 淮阴师范学院 离子注入制备高性能碲镉汞p-n结的方法
CN104347441A (zh) * 2013-07-26 2015-02-11 和舰科技(苏州)有限公司 离子注入的监控方法
CN103868952A (zh) * 2014-02-27 2014-06-18 中国电子科技集团公司第十一研究所 离子注入层载流子浓度测试方法
US20190324077A1 (en) * 2014-07-01 2019-10-24 Raja Technologies Inc. System and method of semiconductor characterization
CN108109933A (zh) * 2017-12-18 2018-06-01 深圳市晶特智造科技有限公司 离子注入工艺的监控方法
CN108872104A (zh) * 2018-06-12 2018-11-23 中国科学院上海技术物理研究所 一种碲镉汞薄膜组分梯度分布的测试方法
CN109116270A (zh) * 2018-06-27 2019-01-01 中国电子科技集团公司第十研究所 一种对碲镉汞pn结材料进行测试的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A.G. KOROTAEV ET AL: ""Hall-effect studies of modification of HgCdTe surface properties with ion implantation and thermal annealing"", 《SURFACE AND COATINGS TECHNOLOGY》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116482150A (zh) * 2023-06-25 2023-07-25 浙江珏芯微电子有限公司 一种碲镉汞掺杂激活率评估方法
CN116482150B (zh) * 2023-06-25 2023-09-12 浙江珏芯微电子有限公司 一种碲镉汞掺杂激活率评估方法

Also Published As

Publication number Publication date
CN112582293B (zh) 2021-08-13

Similar Documents

Publication Publication Date Title
JP6151266B2 (ja) Hgcdte上に自己配置された、制御されたヘテロ構造を有する赤外線撮像器用p−nダイオード
Pearton et al. Hydrogen passivation of gold-related deep levels in silicon
US7811913B2 (en) Method of fabricating a low, dark-current germanium-on-silicon pin photo detector
US7141992B2 (en) Method for measuring impurity metal concentration
DeWames et al. Dark current generation mechanisms and spectral noise current in long‐wavelength infrared photodiodes
CN112582293B (zh) 一种离子激活的检测方法
KR101943067B1 (ko) 반도체 기판의 평가 방법, 평가용 반도체 기판, 반도체 장치
CN114883213A (zh) 半导体工艺的集成化监测方法
Ferret et al. Status of the MBE technology at Leti LIR for the manufacturing of HgCdTe focal plane arrays
Simoen et al. Defect analysis in semiconductor materials based on pn junction diode characteristics
Nyamhere et al. A comprehensive study of the impact of dislocation loops on leakage currents in Si shallow junction devices
US8716821B2 (en) Low-capacitance photodiode utilizing vertical carrier confinement
Polignano et al. Quantitative evaluation of bulk-diffused metal contamination by lifetime techniques
JP5652379B2 (ja) 半導体基板の評価方法および評価用半導体基板
JP2020107626A (ja) 化合物半導体装置及びその製造方法、赤外線検出器
Polignano et al. Metal contamination monitoring and gettering
Claeys et al. Device performance as a metrology tool to detect metals in silicon
Biglari et al. Passivation of bulk trapping levels in cadmium telluride by proton implantation
US20220285228A1 (en) Method for evaluating semiconductor substrate
JP6354657B2 (ja) 半導体基板の評価方法、半導体基板の製造方法
Leigh et al. Flaw states in processed GaAs, detected by photoconductive and photo field‐effect techniques
JP7310727B2 (ja) シリコン試料中の酸素濃度測定方法
CN111801782B (zh) 碳浓度评价方法
Tan et al. Leakage suppression of gated diodes fabricated under low-temperature annealing with substitutional carbon Si/sub 1-y/C/sub y/incorporation
Nakamura et al. Photoluminescence Measurements of Low‐Level Oxygen in Thin Silicon Crystal Using a C‐O Complex Formed Through Carbon Implantation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant