CN1125486C - 用于形成存储单元的方法 - Google Patents
用于形成存储单元的方法 Download PDFInfo
- Publication number
- CN1125486C CN1125486C CN98119679A CN98119679A CN1125486C CN 1125486 C CN1125486 C CN 1125486C CN 98119679 A CN98119679 A CN 98119679A CN 98119679 A CN98119679 A CN 98119679A CN 1125486 C CN1125486 C CN 1125486C
- Authority
- CN
- China
- Prior art keywords
- silicon
- dielectric layer
- layer
- chip
- boss
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 78
- 239000010703 silicon Substances 0.000 claims abstract description 78
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 73
- 238000000034 method Methods 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 37
- 229920005591 polysilicon Polymers 0.000 claims description 33
- 125000006850 spacer group Chemical group 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 150000003376 silicon Chemical class 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 3
- 238000011049 filling Methods 0.000 abstract description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 5
- 239000003990 capacitor Substances 0.000 description 16
- 238000003860 storage Methods 0.000 description 14
- 239000011248 coating agent Substances 0.000 description 11
- 238000000576 coating method Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000000945 filler Substances 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000007600 charging Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000003631 wet chemical etching Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- -1 PAD nitride Chemical class 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
一种形成存储单元的方法包括：在硅芯片上形成沟槽；在沟槽壁上形成介电层；用多晶硅填充沟槽；在芯片表面生长外延硅层，以在沟槽顶部形成单晶硅层，用作第一源/漏极；对外延硅层构图形成凸台；形成第一介电层；凸台侧面形成隔离物；去除凸台侧面之外的第一介电层；形成第二介电层；去除侧壁隔离物，保留凸台侧面的第一介电层，用作栅极氧化物；在第二介电层表面上形成第一多晶硅层；形成第三介电层；平面化以暴露凸台表面；在凸台上形成第二多晶硅层，以在凸台上形成一个多晶硅凸台。
Description
技术领域
本发明涉及一种用于形成存储单元的方法。特别是涉及一种用于动态随机存取存储器的存储单元的形成方法。
背景技术
DRAM在集成电路器件中非常重要，是继续研究和发展的源泉，尤其在提高其存储能力和读写速度方面。这需要设计更小和更高空间密度的存储单元用在存储器阵列中。最重要的是存储单元，其中存储结通过多晶硅填充的芯片沟槽提供并且开关晶体管为位于芯片沟槽之上的垂直晶体管。众所周知，DRAM用MOSFET作为开关晶体管。晶体管的两个输出电流端随着存储结被充电和放电而交替地起源极和漏极的作用。因此，每个端点可以描述为一个源/漏极和漏/源极。为了便于讨论，这些端点仅简单地称为源/漏极。上述垂直晶体管以一种方式位于存储结之上使单元所用的芯片面积基本上等于上述垂直沟槽所用的面积。理想情况下，使用垂直晶体管的单元与使用水平晶体管(位置邻近提供存储结的沟槽)相比能提供更高的堆积密度。美国专利08/770,962(1996年12月20日提出)描述了一种位于垂直沟槽之上的垂直晶体管，该专利的发明人为Norbert Arnold，受让人与本发明受让人相同。这种类型的存储单元的制造方法尚有待改进。
发明内容
本发明的主要任务是提供一种形成如上所述的类型的存储单元的制造方法，以提高存储单元的存储密度，降低制造成本。
为了完成上述任务，本发明提供一种用于形成存储单元的方法，该方法包括以下步骤：
在一种导电类型的一硅芯片上形成一个沟槽；
在该沟槽的壁之上形成一介电层；
用不同于芯片的导电类型的多晶硅填充该沟槽；
在芯片的表面之上生长一层外延硅层，以在沟槽的顶部形成一层单晶的硅层，此硅层的导电类型不同于芯片的导电类型，用作一第一源/漏极；
对该外延硅层构图，以形成一个在沟槽之上的凸台；
在芯片表面之上形成一第一介电层，覆盖所述外延硅凸台；
在所述凸台侧面形成隔离物，该凸台为这样一种材料，其中，可将所述第一介电层相对于隔离物选择性地去除；
从芯片的表面和外延硅凸台的顶表面去除第一介电层，其中所述隔离物保护第一介电层，使凸台侧面的第一介电层免遭去除；
在芯片的表面之上形成一第二介电层；
去除所述侧壁隔离物，保留凸台侧面的所述第一介电层，凸台侧面的第一介电层用作栅极氧化物；
在第二介电层的表面之上形成不同于芯片的导电类型的一第一多晶硅层；
在所述第一多晶硅层的表面之上形成一第三介电层；
平面化该第三介电层，以暴露外延硅凸台的表面；以及
在所述外延硅凸台之上形成并构图一个不同于芯片的导电类型的第二多晶硅层，以在所述外延硅凸台上形成一个多晶硅凸台。
本发明的存储单元用新颖工艺制造，具有一种独特的结构。在一个实施例中，首先在半导体芯片上提供一个用于形成单元的存储电容的垂直沟槽。沟槽形成之后，用一种介电材料涂覆其侧壁，形成电容器的介电层。用掺杂多晶硅填充沟槽，以提供该电容器的存储结。在沟槽的上部提供基本上为单晶的硅，以适于形成垂直晶体管的一个源/漏极。然后在芯片上沉积一个介于两个介电层之间的附加硅层。在沟槽之上的区域在上述三层上开孔以暴露上述填充层的表面。典型地，该层为多晶硅层。上述开孔操作中暴露的附加多晶硅层的侧壁被氧化，以形成晶体管的栅极介电层。然后用适于形成晶体管中间层的硅填充该孔，其中，在操作中将要产生反型层(inversion layer)，反型层构成晶体管的源极/漏极区之间的通道。最后形成一个附加硅层，该层与中间层形成晶体管的第二源极/漏极区。给上述最后提到的层产生一条位线连接，并用上述开孔的多晶硅层提供一条字线。
本发明的另一个实施例是针对一种用于在硅芯片的单晶的主体部分(bulk portion)之内的行列存储单元的存储器阵列中，且由字线和位线寻址的存储单元。该存储单元包括一个电容器、一个垂直晶体管、一条字线、以及一条位线。上述电容器包括一个由硅填充的沟槽，该沟槽具有一个沿其侧壁的用于隔离硅填充物和芯片的主体部分的介电层。上述垂直晶体管形成于沟槽之上，且具有一个嵌入沟槽上部的硅的第一源极/漏极；一个在沟槽的顶部嵌入硅填充物的中间硅层，以形成第一源极区/漏极区，并且在其内产生一个反相层，以形成一个导电通道；一个覆盖上述中间硅层的第二源极/漏极区；一个包围上述中间硅层的一个栅极介电层；和包围该栅极介电层的一个沿芯片表面延伸和与之介电隔离并连接至一字线的栅极。上述位线与第二源/漏电接触，并在沟槽之上反向延伸，而且与上述字线和芯片电绝缘。
在另一实施例中，本发明为一种形成上述单元的新颖方法，该方法包括把种子信息(seed information)赋予沉积在沟槽上的多晶硅。该种子信息使得在晶体管的通道产生一个半导体中间层成为可能。
在另一实施例中，本发明涉及一种用于形成存储单元的方法。该方法包括以下步骤：在一种导电类型的半导体芯片上形成一个沟槽；在该沟槽壁上形成一介电层；用一种不同于上述芯片的导电类型的多晶硅填充该沟槽；在芯片的表面之上生长一外延硅层，其厚度足以在沟槽的上部形成不同于芯片的导电类型的基本上为单晶的硅层，用作一个第一源极/漏极；在芯片的表面之上形成一第一介电层；在上述第一介电层的表面之上形成一个不同于芯片的导电类型的多晶硅层；在该多晶硅层的表面之上形成一个第二介电层；穿过上述第一、第二介电层和多晶硅层蚀刻一个开口，以暴露在沟槽的顶部之上的基本上为单晶的硅层；沿开口侧壁在多晶硅层上选择性地形成一个二氧化硅层；在开口内生长所述一种导电类型的单晶硅层，以形成中间层，其中将在该中间层内形成一垂直晶体管的通道，其中开口的多晶硅层侧壁之上的二氧化硅层用作栅极介电层；以及在芯片的顶表面之上沉积一不同于所述一种导电类型的导电层，它与上述中间硅层接触，用作一个第二源极/漏极和单元的位线。
附图说明
下面结合附图的详细描述将有助于更好地理解本发明。附图中：
图1是包括DRAM中所用的晶体管和电容器的标准存储器单元的示意性电路图；
图2是根据本发明的包括图1所示的存储器单元的硅芯片的一部分的剖面图，存储器单元包括一个用于电容器的垂直沟槽和叠置的垂直晶体管；
图3是根据本发明形成的利用叠加在垂直沟槽上的垂直晶体管的存储器阵列的顶部；以及
图4-10显示了根据本发明的一种工艺形成图2所示的存储器在各个形成阶段中硅芯片的一部分。
具体实施方式
图1显示了存储器单元10的电路示意图。这种单元用在例如随机存取存储器(RAM)集成电路或芯片中。这种单元还可以用在动态RAM(DRAM)、同步DRAM(SDRAM)、或其它存储器芯片中。此单元包括一个MOS晶体管12和一个电容器14。晶体管12具有第一和第二输出电流电极12A和12B，以及一个栅极12C。开关晶体管的栅极12C连接到DRAM阵列的字线上。当正电流从电极12A流出，经过晶体管12流至电极12B时，电极12A用作晶体管的漏极，电极12B用作晶体管的源极。当逻辑信息(数据、信号位即“1”或“0”)读入或刷新存储器单元10时，发生这种情况。当信息从存储器单元10读出时，即电流从电极12B流出，经晶体管12流至电极12A时，电极12B作为漏极，而电极12A作为源极。然而，如前面所述，为了简单起见，电极12A和12B的每一个都称为晶体管12的源/漏极。电容器14具有第一(14A)和第二(14B)极板。极板14B典型地连接一个参考电压，如图中所示的接地17。在某些情况下，可以在极板14B上选用另外的参考电压，例如Vpp/2。晶体管12处于开的状态可以促使电流从连接至电极12B的位线(bit line)18流向电容器14。晶体管12处于关的状态可以使电容器14与位线18隔离。当对电容器14充电时，存储相应于一位信息(逻辑信息)的信号。当合适的信号施加给字线19和位线18时，数据(“1”或“0”)以电容器14充电的方式储存，并保持一段有效的时间。由于存储结16的泻漏，通常需要定期刷新已存储的数据。
图2显示了根据本发明形成的存储单元11的结构。多个存储单元相互联接形成阵列。这种阵列用来形成存储器集成电路，例如DRAM、同步DRAM(SDRAM)或其它存储电路。图中存储单元11形成于半导体芯片20的一个部分，例如，一个半导体晶体的一部分。该晶片包括，例如硅。也可以选用其它半导体晶片，包括绝缘体上的硅(SOI)或砷化镓。此晶片可以为非掺杂或轻掺杂或重掺杂，使其具有一个第一导电类型。在一个实施例中，芯片包括一个P-型单晶硅的主体部分。存储单元的电路图如图1所示。上述包括单晶硅主体部分21的芯片20还包括一个沟槽22。在一个实施例中，上述沟槽包括基本为方形截面，由例如重掺杂n+型多晶硅23填充，用作存储单元11的存储结16(见图1)。也可以选用其它截面形状的沟槽。上述n+多晶硅填充物还相应于嵌入晶体管12的源/漏极12B的电容器14的一个极板14A(见图1)。
一个介电层24包围上述沟槽22的侧壁和底部，并用作电容器14的介电层。可选择地，一个重掺杂n+型层26包围沟槽22的外面，并由介电层24与填充物23隔离。层26用作电容器14的另一极板14B(见图1)。芯片20的p-型主体部21典型地维持一个参考电压，如上所述，典型地接地，也可以选用其它参考电压，如Vpp/2。
一个相应于晶体管12的垂直晶体管位于沟槽22之上。该垂直MOSFET晶体管包括n+型层34和37(均为圆形截面)，它们分别对应于图1中的源/漏极12B和源/漏极12A并因此形成晶体管的两个输出电流端点。这两层之间延伸一个P-型层30，该层中将产生一个n-型反相层(未图示)，当栅极电压使得晶体管处于闭合开关的导电状态时，n-型反相层用作层34和37之间的导电通道。晶体管的栅极介电层由一个包围层30的二氧化硅层32提供。层34将与一导电层36汇合，该导电层用作DRAM的位线52，且沿图面的法线方法延伸并覆盖沟槽的表面。层37相应于存储单元10的储存结16(见图1)。
由分段的n+型层部分38A、38B提供一条字线50，n+型层部分38A和38B沿正交于位线36的方向在芯片20的表面之上延伸，这点在图3的讨论中更加清楚。层部分38A和38B用作晶体管12的栅极12C。p+型中间区30和栅极介电层32基本被“缝合”(stitch in)在字线50的分段38A和38B之间。一个氧化物层40使字线50的底面与硅芯片20的表面绝缘。
由于更高的开关速度的需求，人们希望中间区30的载流子(例如NMOS型晶体管中的电子)具有高迁移率。正是这个原因，人们希望中间区主要包括单晶体。根据本发明的一个实施例，在沟槽22的多晶硅填充物23和硅层34之间提供一个基本为单晶的中间区30，多晶硅填充物23用作开关晶体管的一个源/漏极12A，而中间区30之上的硅层34用作开关晶体管的另一个源/漏极12B(见图1)。如图所示，该中间区汇入单元的位线36之下。
图3显示了图2中的存储单元的一个二维矩形阵列的俯瞰图。如图3所示，字线50的列垂直延伸，而位线52的行水平延伸。在两套线相交处提供绝缘交叉。较大的斜方块54代表垂直沟槽22的轮廓，而大斜方块54内的小方块56代表垂直晶体管的轮廓。
图4-10显示了根据本发明的一个实施例形成一个存储单元的各个步骤。
典型地，在一个晶片上同时形成多个存储器IC。之后把晶片切割成许多芯片。典型地，每个芯片容纳单个IC，每个IC包括成千个单元以及相应的用于读写和更新信息的电路。为了简单起见，对工艺的讨论仅限于单个存储单元。
如图所示，在一个作为工件60的半导体基片或晶片上形成一个沟槽。在一个实施例中，该晶片包括一个用p-型掺杂剂轻掺杂(p-)的硅片。如图4所示，首先形成一个覆盖工件60的二氧化硅薄层62，通常被称作衬垫氧化物(PAD oxide)。该层在工艺中主要用于保护基片60的表面，并且在工艺过程中要被去除。该衬垫氧化物62通常由一层氮化硅64覆盖，氮化硅层64通常被称为衬垫氮化物(PAD nitride)，在后序的几个步骤中它主要被用作蚀刻阻挡层。
接着在硅工件60上形成一个沟槽66，然后用多晶硅填充。该多晶硅由n-型掺杂剂(n+)重掺杂，并且被用作单元的存储结(storage node)。这一步可用通常的方法实现：提供一个覆盖基片表面的适当构图了的掩模层和用各向异性反应离子蚀刻(RIE)在硅基片上形成一个沟槽。上述掩模例如包括TEOS。也可以选用其它硬掩模用来蚀刻沟槽。然后，如果要形成一个图2所示的n+型层26所表示的重掺杂极板区，其可供选择，那么它将通过例如引入沟槽一种合适的掺杂剂，并使之扩散进基片而形成。对于这一点有许多现成的技术，例如用一种富砷涂层涂覆沟槽内表面，并加热，使砷扩散进沟槽的硅壁，以对其进行n+型掺杂。为了简化附图，这一层在该图和后面的图中均被省略。
形成n+型极板以后，在形成介电层70之前对沟槽66的壁进行预清洗。介电层70形成于沟槽壁上，并覆盖掩模层。该介电层用作电容器的介电层。该介电层包括，例如硅氧化物、氮化硅、氮氧化硅、或氧氮化硅，用现有方法形成。
之后，用n+型掺杂多晶硅72填充沟槽。为了达到良好的填充，在工件60顶表面形成多晶硅，直到沟槽22被填满，如图4所示。此后，顶表面经受化学机械研抛(CMP)，以使工件60的表面平面化。在这一步中，介电层64用作实现平面化的阻挡层，如图4所示。
然后表面的介电层70和硬掩模层(未图示)被去除，剩下衬垫氮化物和剩余的多晶硅。介电层和硬掩模层的去除通过例如湿化学蚀刻(如HF)实现。也可选用其它蚀刻去除工艺。用CMP工艺进行平面化，去除多晶硅，以产生一个平面的顶表面。
可选择地，沟槽的上部被反应离子蚀刻凹进。该反应离子蚀刻对衬垫氮化物和介电层具有选择性。结果示于图5。凹陷74改善了形成于多晶硅沟槽上的外延生长硅的质量。在一个实施例中，凹陷要足够深，以使沟槽在硅工件顶表面的近似平面内基本上为单晶。这样，凹陷便改进了沟槽之上的外延生长硅的质量。
参考图6，去除衬垫氮化物和氧化物层，以裸露工件60的表面的单晶硅，为在沟槽上形成垂直晶体管的外延生长硅作好准备。衬垫层的去除通过例如湿化学蚀刻实现。裸露的硅表面赋予在其上生长硅的籽晶信息。
在工件60的表面外延生长一个硅层98。在一个实施例中，该外延硅层经n-型掺杂剂重掺杂。该n+硅层例如在外延过程中即时掺杂(in-situ doped)。外延硅生长在例如美国专利申请第08/667,541和08/605,622号中有描述，此处仅引用来作为参考。外延硅层98应足够厚和足够结晶化，以使加热再结晶能足以使其单晶化，然后用作形成于其中的垂直NMOS晶体管的中间层，如图所示。
现在再对工件表面施加掩模，以使外延层98去除而保留覆盖沟槽硅填充的部分。去除之后，留下一个凸台100，如图7所示，位于多晶硅填充的沟槽66A之上。
然后在凸台100的暴露表面上形成一个适合于用作将形成的垂直晶体管的栅极介电层的氧化物层102。
在凸台的整个暴露表面形成氧化物层102后，从凸台100的顶表面选择性去除该氧化物层102。典型地，首先在凸台表面形成一个氮化硅层104，从凸台的顶表面选择性地去除之，同时保留凸台侧壁上的氮化物隔离，然后选择性地去除凸台的顶表面暴露的氧化物和暴露的覆盖工件60A保留物的氧化物。
然后，最好(但并非必须)蚀刻凸台顶表面的硅，以形成一个浅凹陷106，如图8所示。也可以同时去除工件60A表面未被凸台保护的硅。这便使得栅极氧化物提供源/漏覆层。这一覆层对晶体管的高速开关是一个所需的因素。
如图9和10所示，主要示出提供漏/源区和字线及位线。为此，首先沉积第一氧化物层80，该氧化物层80把工件表面和将沉积于其上的字线层82绝缘。
在沉积字线层之前，需要去除凸台100侧面的氮化物隔离104，以使多晶硅字线能够与栅极氧化物102物理接触。这可优选用湿法蚀刻选择性地只去除氮化物隔离物而实现。去除氮化物隔离物之后，顺序沉积n+型导电多晶硅层82和第二氧化物层84，以达到图9所示的结构。
沉积上述两层之后，用化学机械研抛去除上述两层的多余部分，并达到图9所示的结构，保留暴露的凸台顶表面的裸露的外延硅。
参考图10，在硅凸台的暴露表面沉积一个n+型导电多晶硅层90，以形成漏/源区，和沉积一个金属硅化层92，以形成一个高导电位线。
这就产生了相应于图2所示的单元的主要部分。
应该明白上述具体实施例只是对本发明的原理的说明，在不超出本发明的范围和背离其精神的情况下，可以进行各种各样的修改。例如，用于在其内形成存储单元的单晶硅可以是一层在一种合适的外来材料晶体(如蓝宝石)上外延生长的硅。另外，上述特定的导电类型也可以为另一类型，而且本领域的人员知道对于不同的硅层其导电性也不同。再者，所涉及的工艺步骤，例如蚀刻和沉积也可以改变。还有，尽管本发明以硅作为半导体(目前优选用硅)进行描述，但是也可以选用其它类型的基片。因此本发明的范围不应该根据上述描述进行限定而应根据所附的权利要求书及其等同物限定。
Claims (1)
1.一种用于形成存储单元的方法，该方法包括以下步骤：
在一种导电类型的一硅芯片上形成一个沟槽；
在该沟槽的壁之上形成一介电层；
用不同于芯片的导电类型的多晶硅填充该沟槽；
在芯片的表面之上生长一层外延硅层，以在沟槽的顶部形成一层单晶的硅层，此硅层的导电类型不同于芯片的导电类型，用作一第一源/漏极；
对该外延硅层构图，以形成一个在沟槽之上的凸台；
在芯片表面之上形成一第一介电层，覆盖所述外延硅凸台；
在所述凸台侧面形成隔离物，该凸台为这样一种材料，其中，可将所述第一介电层相对于隔离物选择性地去除；
从芯片的表面和外延硅凸台的顶表面去除第一介电层，其中所述隔离物保护第一介电层，使凸台侧面的第一介电层免遭去除；
在芯片的表面之上形成一第二介电层；
去除所述侧壁隔离物，保留凸台侧面的所述第一介电层，凸台侧面的第一介电层用作栅极氧化物；
在第二介电层的表面之上形成不同于芯片的导电类型的一第一多晶硅层；
在所述第一多晶硅层的表面之上形成一第三介电层；
平面化该第三介电层，以暴露外延硅凸台的表面；以及
在所述外延硅凸台之上形成并构图一个不同于芯片的导电类型的第二多晶硅层，以在所述外延硅凸台上形成一个多晶硅凸台。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US940,897 | 1997-09-30 | ||
| US08/940,897 US6383864B2 (en) | 1997-09-30 | 1997-09-30 | Memory cell for dynamic random access memory (DRAM) |
| US940897 | 1997-09-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1213172A CN1213172A (zh) | 1999-04-07 |
| CN1125486C true CN1125486C (zh) | 2003-10-22 |
Family
ID=25475604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN98119679A Expired - Fee Related CN1125486C (zh) | 1997-09-30 | 1998-09-22 | 用于形成存储单元的方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6383864B2 (zh) |
| EP (1) | EP0905771A3 (zh) |
| JP (1) | JPH11177045A (zh) |
| KR (1) | KR100486190B1 (zh) |
| CN (1) | CN1125486C (zh) |
| TW (1) | TW387148B (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6291298B1 (en) * | 1999-05-25 | 2001-09-18 | Advanced Analogic Technologies, Inc. | Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses |
| US6396121B1 (en) * | 2000-05-31 | 2002-05-28 | International Business Machines Corporation | Structures and methods of anti-fuse formation in SOI |
| FR2819636B1 (fr) * | 2001-01-12 | 2003-09-26 | St Microelectronics Sa | Circuit integre comportant un point memoire de type dram, et procede de fabrication |
| FR2819632B1 (fr) * | 2001-01-12 | 2003-09-26 | St Microelectronics Sa | Circuit integre comportant un dispositif analogique de stockage de charges, et procede de fabrication |
| DE10139827A1 (de) * | 2001-08-14 | 2003-03-13 | Infineon Technologies Ag | Speicherzelle mit Grabenkondensator und vertikalem Auswahltransistor und einem zwischen diesen geformten ringförmigen Kontaktierungsbereich |
| US6642147B2 (en) * | 2001-08-23 | 2003-11-04 | International Business Machines Corporation | Method of making thermally stable planarizing films |
| US6828615B2 (en) | 2001-08-30 | 2004-12-07 | Promos Technologies, Inc. | Vertical internally-connected trench cell (V-ICTC) and formation method for semiconductor memory devices |
| US6566190B2 (en) * | 2001-08-30 | 2003-05-20 | Promos Technologies, Inc. | Vertical internally-connected trench cell (V-ICTC) and formation method for semiconductor memory devices |
| US6737316B2 (en) * | 2001-10-30 | 2004-05-18 | Promos Technologies Inc. | Method of forming a deep trench DRAM cell |
| US6936512B2 (en) * | 2002-09-27 | 2005-08-30 | International Business Machines Corporation | Semiconductor method and structure for simultaneously forming a trench capacitor dielectric and trench sidewall device dielectric |
| DE10257873B3 (de) * | 2002-12-11 | 2004-06-17 | Infineon Technologies Ag | Dynamische Speicherzelle und Verfahren zur Herstellung derselben |
| JP2007141876A (ja) | 2005-11-14 | 2007-06-07 | Sony Corp | 半導体撮像装置及びその製造方法 |
| KR100951740B1 (ko) * | 2007-12-21 | 2010-04-08 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
| JP6056177B2 (ja) * | 2012-04-11 | 2017-01-11 | セイコーエプソン株式会社 | ジャイロセンサー、電子機器 |
| KR101910500B1 (ko) * | 2012-07-04 | 2018-10-22 | 에스케이하이닉스 주식회사 | 수직채널트랜지스터를 구비한 반도체장치 및 그 제조 방법 |
| US10199464B2 (en) | 2017-02-21 | 2019-02-05 | International Business Machines Corporation | Techniques for VFET top source/drain epitaxy |
| CN111063733A (zh) * | 2018-10-17 | 2020-04-24 | 长鑫存储技术有限公司 | 栅极氧化层制备方法及结构、栅极制备方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4649625A (en) * | 1985-10-21 | 1987-03-17 | International Business Machines Corporation | Dynamic memory device having a single-crystal transistor on a trench capacitor structure and a fabrication method therefor |
| JPH0793372B2 (ja) * | 1985-12-16 | 1995-10-09 | 株式会社東芝 | 半導体記憶装置 |
| JPS63172457A (ja) * | 1987-01-09 | 1988-07-16 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5124766A (en) * | 1989-06-30 | 1992-06-23 | Texas Instruments Incorporated | Filament channel transistor interconnected with a conductor |
| US5316962A (en) * | 1989-08-15 | 1994-05-31 | Matsushita Electric Industrial Co., Ltd. | Method of producing a semiconductor device having trench capacitors and vertical switching transistors |
| US5218218A (en) * | 1990-02-01 | 1993-06-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
| US5204281A (en) * | 1990-09-04 | 1993-04-20 | Motorola, Inc. | Method of making dynamic random access memory cell having a trench capacitor |
| US5256588A (en) * | 1992-03-23 | 1993-10-26 | Motorola, Inc. | Method for forming a transistor and a capacitor for use in a vertically stacked dynamic random access memory cell |
| US5780335A (en) * | 1994-08-26 | 1998-07-14 | International Business Machines Corporation | Method of forming a buried-sidewall-strap two transistor one capacitor trench cell |
| US5641694A (en) * | 1994-12-22 | 1997-06-24 | International Business Machines Corporation | Method of fabricating vertical epitaxial SOI transistor |
| US5792685A (en) * | 1996-02-22 | 1998-08-11 | Siemens Aktiengesellschaft | Three-dimensional device layout having a trench capacitor |
| DE19620625C1 (de) * | 1996-05-22 | 1997-10-23 | Siemens Ag | DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
-
1997
- 1997-09-30 US US08/940,897 patent/US6383864B2/en not_active Expired - Fee Related
-
1998
- 1998-08-21 EP EP98115782A patent/EP0905771A3/en not_active Withdrawn
- 1998-09-22 CN CN98119679A patent/CN1125486C/zh not_active Expired - Fee Related
- 1998-09-30 JP JP10279021A patent/JPH11177045A/ja not_active Withdrawn
- 1998-09-30 KR KR1019980040805A patent/KR100486190B1/ko not_active IP Right Cessation
- 1998-10-01 TW TW087116171A patent/TW387148B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US20020001900A1 (en) | 2002-01-03 |
| US6383864B2 (en) | 2002-05-07 |
| TW387148B (en) | 2000-04-11 |
| EP0905771A3 (en) | 2001-10-24 |
| KR19990030301A (ko) | 1999-04-26 |
| EP0905771A2 (en) | 1999-03-31 |
| CN1213172A (zh) | 1999-04-07 |
| KR100486190B1 (ko) | 2006-04-21 |
| JPH11177045A (ja) | 1999-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1125486C (zh) | 用于形成存储单元的方法 | |
| CN1150611C (zh) | 存储单元结构及其制造方法 | |
| CN109768050B (zh) | 三维存储器及其制备方法 | |
| CN1173404C (zh) | 一种半导体装置及其形成方法 | |
| US6875641B2 (en) | Three-dimensional memory | |
| US5937296A (en) | Memory cell that includes a vertical transistor and a trench capacitor | |
| CN1252821C (zh) | 低压有源半导体体器件 | |
| US6734063B2 (en) | Non-volatile memory cell and fabrication method | |
| US10607996B1 (en) | Construction of integrated circuitry, DRAM circuitry, a method of forming a conductive line construction, a method of forming memory circuitry, and a method of forming DRAM circuitry | |
| CN1633713A (zh) | 具有纵向超薄体晶体管的折叠位线动态随机存取存储器 | |
| CN1513208A (zh) | 具铅直mos晶体管之dram胞元排列及其制造方法 | |
| JP2004538660A (ja) | トレンチキャパシタ、縦型選択トランジスタ、および、それらの間に形成された環状接触領域を備えた、メモリーセル | |
| US6586795B2 (en) | DRAM cell configuration whose memory cells can have transistors and capacitors with improved electrical properties | |
| KR102561834B1 (ko) | 메모리 셀 구조 | |
| CN1152425C (zh) | 制作具有垂直的mos晶体管的集成电路的方法 | |
| JPH04233272A (ja) | ダブルトレンチ半導体メモリ及びその製造方法 | |
| US10770465B1 (en) | Method used in forming integrated circuitry | |
| US20240260275A1 (en) | Fabrication method for a three-dimensional memory array of thin-film ferroelectric transistors using high-aspect-ratio local word line damascene process | |
| CN1218325C (zh) | 动态随机存取存储器单元装置及其制造方法 | |
| US6455886B1 (en) | Structure and process for compact cell area in a stacked capacitor cell array | |
| KR100435076B1 (ko) | 트렌치 캐패시터를 갖는 디램 셀의 제조 방법 | |
| US20090321805A1 (en) | Insulator material over buried conductive line | |
| US11189624B2 (en) | Memory structure and its formation method | |
| US6326262B1 (en) | Method for fabricating epitaxy layer | |
| CN217361592U (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: INFINEON TECHNOLOGIES AG Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT Effective date: 20130226 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20130226 Address after: German Neubiberg Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: Siemens AG Effective date of registration: 20130226 Address after: Munich, Germany Patentee after: QIMONDA AG Address before: German Neubiberg Patentee before: Infineon Technologies AG |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160118 Address after: German Berg, Laura Ibiza Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: QIMONDA AG |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20031022 Termination date: 20170922 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |